JPH10233810A - 差動入出力伝送装置および方法 - Google Patents

Abstract

(57)【要約】 【課題】差動伝送入出力装置において、データの方向が
１方向のみの場合や、片方の信号線数が多い場合であっ
ても、信号線の数を減らして、能率的な差動伝送をす
る。 【解決手段】装置を第１、第２の半導体装置と、それを
つなぐ伝送線路で構成し、第１の半導体装置で、振幅の
異なる波形３ａおよび波形４ａを加算器５により加算し
て４値の差動信号を生成する。第２の半導体装置では、
差動入力回路１０により、波形３ａと同じ情報を持つ波
形１０ａを生成する。そして、それぞれ差動信号にオフ
セット電圧８およびオフセット電圧９を加えた信号を入
力とする差動入力回路１１および差動入力回路１２の出
力を、波形１０ａの値に応じて、セレクタ１３により選
択することにより波形４ａと同じ情報を持つ波形１３ａ
を生成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、差動入出力伝送装
置および方法に係り、特に、差動伝送の入出力のピンが
多くなりがちな時分割多重伝送装置などに用いて好適な
差動入出力伝送装置および方法に関する。

【０００２】

【従来の技術】従来、装置間や基板間の比較的長い距離
の伝送やグランド電位に差がある場合、ノイズの多いと
ころでの伝送には、差動伝送が用いられるてきた。この
差動伝送では、１つのデータにつき１対の伝送線路が必
要となるため、配線の問題は顕著となる。

【０００３】例えば、時分割多重伝送装置では、光ファ
イバーの伝送速度が高速化すると、伝送するチャネルが
増加するため、低速の電気部の配線数が増し、装置内の
配線が困難になるという問題がある。

【０００４】この問題を解決するために、Ｎａｔｉｏｎ
ａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ社Ｆ１００２５０に
示されているような同一ピンで入力と出力を同時におこ
なう差動インターフェースを備えた半導体装置がある。

【０００５】

【発明が解決しようとする課題】上記従来技術は、差動
伝送に用いられる半導体装置において、必要なピン数を
減らそうという技術である。

【０００６】しかしながら、Ｎａｔｉｏｎａｌ Ｓｅｍ
ｉｃｏｎｄｕｃｔｏｒ社Ｆ１００２５０に示されている
ようなインターフェースは、半導体装置間で双方向のデ
ータのやりとりがあることを前提としており、データの
方向が１方向のみの場合や、片方の信号線数が多い場合
には適用できないという問題点があった。

【０００７】本発明は、上記問題点を解決するためにな
されたもので、その目的は、差動伝送入出力装置および
方法において、データの方向が１方向のみの場合や、片
方の信号線数が多い場合であっても、信号線の数を減ら
すことが可能な差動伝送入出力装置および方法を提供す
ることにある。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、本発明の差動入出力伝送装置に係る発明の第一の構
成は、第１の半導体装置から第２の半導体装置へ、伝送
線路を介して差動伝送によりデータを伝えるための差動
入出力伝送装置において、前記第１の半導体装置は、振
幅の異なる２つの電圧を生成する手段と、振幅の異なる
２つの電圧を加算する加算器と、加算器の出力を差動信
号として伝送線路に出力するバッファ回路とを備え、前
記第２の半導体装置は、前記伝送線路を介して送られる
差動信号を受ける第１の差動入力回路と、前記伝送線路
を介して送られる差動信号の正側の信号に、第１のオフ
セット電圧を加えて、その正側の入力とし、前記伝送線
路を介して送られる差動信号の負側の信号を、その負側
の入力とする第２の差動入力回路と、前記伝送線路を介
して送られる差動信号の負側の信号に、第２のオフセッ
ト電圧を加えて、その負側の入力とし、前記伝送線路を
介して送られる差動信号の正側の信号を、その正側の入
力とする第３の差動入力回路と、前記第１の差動入力回
路の出力により、前記第２の差動入力回路の出力と、前
記第３の差動入力回路の出力を選択する手段とを備え、
前記伝送線路の信号線の数が、１対の入出力あたり２本
であるようにしたものである。

【０００９】上記目的を達成するために、本発明の差動
入出力伝送方法に係る発明の第一の構成は、第１の半導
体装置から第２の半導体装置へ、伝送線路を介して差動
伝送によりデータを伝えるための差動入出力伝送方法に
おいて、第１の半導体装置から第２の半導体装置へ、第
１、第２の２つの異なるデータを差動伝送により２本の
信号線で伝送する方法であって、前記第１の半導体装置
で、第１のデータを表す電圧の振幅を、第２のデータを
表す電圧の振幅よりも大きくして、この第１の半導体装
置内で、第１のデータを表す電圧の振幅と第２のデータ
を表す電圧の振幅を加算して、最低電圧である第１のレ
ベルから、最高電圧である第４のレベルまでの４値の差
動信号の電圧レベルを生成して、前記第２の半導体装置
内で、前記４値の差動信号の電圧レベルのＨｉｇｈ、Ｌ
ｏｗの状態を比較して、データを表す電圧の振幅が、前
記第１のデータとデジタル信号として等価な情報を持つ
第３のデータを生成し、かつ、前記４値の差動信号の正
側の信号に第１のオフセット電圧を加えた信号と、前記
４値の差動信号の負側の信号を比較して、その差動信号
として、第４のデータを生成し、前記４値の差動信号の
負側の信号に第２のオフセット電圧を加えた信号と、前
記４値の差動信号の正側の信号を比較して、その差動信
号として、第５のデータを生成し、前記第３のデータを
表す電圧の振幅のＨｉｇｈ、Ｌｏｗのレベルの如何によ
って、第６のデータを、前記第４のデータとするか、前
記第５のデータとするかを選択し、前記第２のデータと
デジタル信号として等価な情報を持つ第６のデータを生
成し、前記第３のデータと前記第６のデータとを出力と
するようにしたものである。

【００１０】上記目的を達成するために、本発明の差動
入出力伝送装置に係る発明の第二の構成は、第１の半導
体装置から第２の半導体装置へ、伝送線路を介して差動
伝送によりデータを伝えるための差動入出力伝送装置に
おいて、前記第１の半導体装置は、振幅の異なる２つの
電圧を生成する手段と、振幅の異なる２つの電圧を加算
する加算器と、前記加算器の出力を差動信号として伝送
線路に出力するバッファ回路とを備え、第２の半導体装
置は、前記伝送線路を介して送られる差動信号を受ける
第１の差動入力回路と、この第１の差動入力回路の負の
出力と、前記伝送線路を介して送られる差動信号の正側
の信号を加算する第１の加算器と、前記第１の差動入力
回路の正の出力と、前記伝送線路を介して送られる差動
信号の負側の信号を加算する第２の加算器と、第１の加
算器の出力を正側の入力とし、第２の加算器の出力を負
側の入力とする第２の差動入力回路とを備え、前記伝送
線路の信号線の数が、１対の入出力あたり２本であるよ
うにしたものである。

【００１１】上記目的を達成するために、本発明の差動
入出力伝送方法に係る発明の第二の構成は、第１の半導
体装置から第２の半導体装置へ、伝送線路を介して差動
伝送によりデータを伝えるための差動入出力伝送方法に
おいて、第１の半導体装置から第２の半導体装置へ、第
１、第２の２つの異なるデータを差動伝送により２本の
信号線で伝送する方法であって、前記第１の半導体装置
で、第１のデータを表す電圧の振幅を、第２のデータを
表す電圧の振幅よりも大きくして、この第１の半導体装
置内で、第１のデータを表す電圧の振幅と第２のデータ
を表す電圧の振幅を加算して、最低電圧である第１のレ
ベルから、最高電圧である第４のレベルまでの４値の差
動信号の電圧レベルを生成して、前記第２の半導体装置
内で、前記４値の差動信号電圧レベルのＨｉｇｈ、Ｌｏ
ｗの状態を比較して、データを表す電圧の振幅が、前記
第１のデータとデジタル信号として等価な情報を持つ第
３のデータを生成し、その電圧レベルを逆にした第４の
データを生成し、かつ、前記第４のデータの信号と前記
４値の差動信号の負側の信号とを加算して、第５のデー
タを生成し、前記第３のデータの信号と前記４値の差動
信号の正側の信号とを加算して、第６のデータを生成
し、これら第５と第６のデータの表す電圧の振幅のＨｉ
ｇｈ、Ｌｏｗレベルの状態により、前記第２のデータと
デジタル信号として等価な情報を持つ第７のデータを生
成し、前記第３のデータと前記第７のデータとを出力と
するようにしたものである。

【００１２】より詳しくは、上記第一と第二の構成の差
動伝送入出力装置において、前記第１の半導体装置内の
加算器が、第１、第２の差動増幅回路を備え、その回路
構成が、バイポーラトランジスタの場合には、それぞれ
第１、第２の差動増幅回路が、エミッタに接続した異な
る電流量の電流源を持ち、かつ、コレクタを共通の抵抗
に接続してなり、電解効果トランジスタの場合には、そ
れぞれ第１、第２の差動増幅回路が、ソースに接続した
異なる電流量の電流源を持ち、かつ、ドレインを共通の
抵抗に接続してなるようにしたものである。

【００１３】また詳しくは、上記第一の構成の差動伝送
入出力装置において、前記第２の半導体装置において、
前記第１、第２のオフセット電圧を加算して、新たな信
号を生成するためにダイオードを用いたようにしたもの
である。

【００１４】また別に詳しくは、上記第一の構成の差動
伝送入出力装置において、前記第２の半導体装置におい
て、前記第１、第２のオフセット電圧を加算して、新た
な信号を生成するために抵抗を用いたようにしたもので
ある。

【００１５】このような構成にすれば、従来では、２種
類のデータを差動信号で伝送する場合に、４本の信号線
が必要であったのが、２本ですませることができる。す
なわち、半導体装置のピン数や信号線を２分の１に低減
することができる。

【００１６】

【発明の実施の形態】以下、本発明に係る各実施形態
を、図１ないし図７を用いて説明する。 〔実施形態１〕以下、本発明に係る第一の実施形態を、
図１ないし図５を用いて説明する。先ず、図１を用いて
本実施形態に係る差動入出力伝送装置の構成について説
明しよう。図１は、本発明の第一の実施形態に係る差動
入出力伝送装置のブロック図である。

【００１７】本発明の差動入出力伝送装置は、半導体装
置１と半導体装置２と、それらをつなぐ伝送線路とで構
成されている。この装置は、図１の半導体装置１の左か
らデータを入力し、半導体装置２の右からデータを出力
するようになっている。すなわち、半導体装置１は、入
力されたデータを加工して、伝送線路を介して、半導体
装置２にそれを送出し、半導体装置２では、それを元の
データに復元して出力するものである。

【００１８】データを送出する半導体装置１は、データ
発生器３、データ発生器４と、加算器５、バッファ回路
６から構成されている。

【００１９】データ発生器３とデータ発生器４は、入力
を受けて、振幅の異なるデータを生成する。加算器５
は、データ発生器３の出力３ａとデータ発生器４の出力
４ｂを加算する機能を有する。バッファ回路６は、加算
器５の出力５ａを差動信号として伝送線路７に出力す
る。

【００２０】一方のデータを受け取る半導体装置２は、
差動入力回路１０、差動入力回路１１、差動入力回路１
２、セレクタ１３から構成されている。

【００２１】差動入力回路１０には、伝送線路からの差
動信号６ａと６ｂとが入力され、出力は、１０ａであ
る。差動入力回路１１には、差動信号６ａにオフセット
電圧８を加えた信号８ａと差動信号６ｂとが入力され、
出力は、１１ａである。差動入力回路１２には、差動信
号６ｂにオフセット電圧９を加えた信号９ａと差動信号
６ａとが入力され、出力は、１２ａである。

【００２２】セレクタ１３は、差動入力回路１０の出力
１０ａの値によって、差動入力回路１１の出力１１ａか
または差動入力回路１２の出力１２ａかを選択して、そ
れを出力１３ａとする。

【００２３】次に、図２を用いて本実施形態に係る差動
入出力伝送装置の差動伝送方法の概要について説明しよ
う。図２は、本発明の第一の実施形態に係る差動入出力
伝送装置の各部の波形を示す波形図である。

【００２４】図２には、上で説明したデータ発生器３の
出力３ａ、データ発生器４の出力４ａ、バッファ回路６
の出力６ａ,６ｂ、差動入力回路１０の出力１０ａ、差
動入力回路１１の出力１１ａ、差動入力回路１２の出力
１２ａ、セレクタ１３の出力１３ａが示されている。こ
の図は、出力の一例として、出力３ａと出力４ａの波形
を取り上げて、それぞれ対応する出力の波形が描かれる
ことを示している。なお、以下の説明では、出力信号の
波形を問題にしているときには、例えば、出力３ａを波
形３ａとも言うことにする。

【００２５】半導体装置１では、図２に示される波形３
ａと、この波形３ａよりも振幅の小さい波形４ａとを加
算器５で加算することにより、波形５ａを生成する。波
形３ａと波形４ａは、２値であるが、それらを加算する
ために、波形５ａは、４つの値を取りうることになる。
波形５ａは、伝送線路７を介して、差動の４値の信号で
ある波形６ａ,６ｂとして、半導体装置２に伝えられ
る。

【００２６】半導体装置２にある差動入力回路１０で
は、差動の４値の信号である波形６ａと６ｂとから、波
形３ａと同じ情報を持つ波形１０ａを生成する。生成の
仕方は、波形６ａが、波形６ｂより上にあるときには、
波形１０ａをＨｉｇｈ、その逆のときには、Ｌｏｗとす
る。ここで、波形３ａと波形１０ａが「同じ情報を持
つ」とは、これらの波形が波形の大きさ（電圧の大き
さ）こそ違うものの、デジタル信号として見れば、等価
なことを意味する。

【００２７】差動入力回路１１では、波形６ａにオフセ
ット電圧８を加えた波形８ａと波形６ｂとから、出力と
して、波形１１ａを生成する。生成の仕方は、波形８ａ
が、波形６ｂより上にあるときには、波形１１ａをＨｉ
ｇｈ、その逆のときには、Ｌｏｗとする。

【００２８】オフセット電圧８は、（波形３ａの振幅−
波形４ａの振幅）＝Ｖ１−Ｖ２より大きく、（波形３ａ
の振幅＋波形４ａの振幅）＝（Ｖ１＋Ｖ２）より小さけ
ればよいが、波形３ａの振幅と等しくした場合に対雑音
性が最大となる。すなわち、オフセット電圧として、−
Ｖ１を加えるのが望ましい。

【００２９】差動入力回路１２では、波形６ａと波形６
ｂにオフセット電圧９を加えた波形９ａとから、出力と
して、波形１２ａを生成する。生成の仕方は、波形６ａ
が、波形９ｂより上にあるときには、波形１２ａをＨｉ
ｇｈ、その逆のときには、Ｌｏｗとする。

【００３０】オフセット電圧９は、（波形３ａの振幅−
波形４ａの振幅）＝Ｖ１−Ｖ２より大きく、（波形３ａ
の振幅＋波形４ａの振幅）＝（Ｖ１＋Ｖ２）より小さけ
ればよいが、波形３ａの振幅と等しくした場合に対雑音
性が最大となる。すなわち、オフセット電圧として、−
Ｖ１を加えるのが望ましい。

【００３１】セレクタ１３では、波形１０ａの値にした
がって、その出力となる波形１３ａを、波形１１ａと波
形１２ａとから選択する。すなわち、波形１０ａがＨｉ
ｇｈのときには、波形１１ａを選択し、波形１０ａがＬ
ｏｗのときには、波形１２ａを選択する。このように選
択すると、図２から分かるように、波形４ａと波形１３
ａは、同じ情報を持つ、すなわち、デジタル信号として
等価なことが理解できる。

【００３２】以上をまとめてみると、波形３ａと等価な
波形として、波形１０ａが、また、波形４ａと等価な波
形として、波形１３ａが生成されたことになる。すなわ
ち、半導体装置１の入力信号が、半導体装置２の出力信
号として生成されたことになる。

【００３３】以下、より具体的に図２に示された値によ
って、時系列的にＴ１ないしＴ４における値の変動を説
明していくことにする。

【００３４】データ発生器３の出力３ａの振幅（電圧
値）をＶ１、データ発生器４の出力４ａの振幅（電圧
値）はＶ２とする。そして、その関係をＶ１＞Ｖ２とす
る。また、データ発生器３の出力３ａとデータ発生器４
の出力４ａが共にＬｏｗのときのバッファ６の正側の出
力６ａの電圧をＶ３とする。

【００３５】オフセット電圧８とオフセット電圧９の大
きさは、ともにＶ１とする。セレクタ１３は選択信号１
０ａがＨｉｇｈのとき入力１１ａが選択され、選択信号
１０ａがＬｏｗのとき入力１２ａが選択されるとする。

【００３６】（１）時刻Ｔ１のとき 時刻Ｔ１では、データ発生器３の出力３ａがＨｉｇｈ、
データ発生器４の出力４ａがＬｏｗであるので、バッフ
ァ６の正側の出力６ａは、Ｖ１＋Ｖ３となり、負側の出
力６ｂは、Ｖ２＋Ｖ３となる。

【００３７】（Ｖ１＋Ｖ３）＞（Ｖ２＋Ｖ３）なので、
出力６ａ＞出力６ｂである。したがって、差動入力回路
１０の出力１０ａは、Ｈｉｇｈとなる。

【００３８】差動入力回路１１の入力となる出力８ａ
は、出力６ａ−オフセット電圧８の大きさで、（Ｖ１＋
Ｖ３）−Ｖ１＝Ｖ３となる。出力６ｂは、Ｖ２＋Ｖ３な
ので、出力６ａ＜出力６ｂとなり、差動入力回路１１の
出力１１ａは、Ｌｏｗとなる。

【００３９】差動入力回路１２の入力となる出力９ａ
は、出力６ｂ−オフセット電圧９の大きさで、（Ｖ２＋
Ｖ３）−Ｖ１となる。出力６ａは、Ｖ１＋Ｖ３なので、
出力６ａ＞出力９ａとなり、差動入力回路１２の出力１
２ａは、Ｈｉｇｈとなる。

【００４０】そして、時刻Ｔ１におけるセレクタ１３の
選択信号１０ａは、Ｈｉｇｈなので、規約により、セレ
クタ１３の出力１３ａは、セレクタ１３の入力１１ａを
選択するゆえ、Ｌｏｗとなる。

【００４１】（２）時刻Ｔ２のとき 時刻Ｔ２では、データ発生器３の出力３ａがＨｉｇｈ、
データ発生器４の出力４ａがＨｉｇｈであるので、バッ
ファ６の正側の出力６ａは、Ｖ１＋Ｖ２＋Ｖ３となり、
負側の出力６ｂは、Ｖ３となる。

【００４２】（Ｖ１＋Ｖ２＋Ｖ３）＞Ｖ３なので、出力
６ａ＞出力６ｂである。したがって、差動入力回路１０
の出力１０ａは、Ｈｉｇｈとなる。

【００４３】差動入力回路１１の入力となる出力８ａ
は、出力６ａ−オフセット電圧８の大きさで、（Ｖ１＋
Ｖ２＋Ｖ３）−Ｖ１＝Ｖ２＋Ｖ３となる。出力６ｂは、
Ｖ３なので、出力６ａ＞出力６ｂとなり、差動入力回路
１１の出力１１ａは、Ｈｉｇｈとなる。

【００４４】差動入力回路１２の入力となる出力９ａ
は、出力６ｂ−オフセット電圧９の大きさで、Ｖ３−Ｖ
１となる。出力６ａは、Ｖ１＋Ｖ２＋Ｖ３なので、出力
６ａ＞出力９ａとなり、差動入力回路１２の出力１２ａ
は、Ｈｉｇｈとなる。

【００４５】そして、時刻Ｔ１におけるセレクタ１３の
選択信号１０ａは、Ｈｉｇｈなので、規約により、セレ
クタ１３の出力１３ａは、セレクタ１３の入力１１ａを
選択するゆえ、Ｈｉｇｈとなる。

【００４６】（３）時刻Ｔ３のとき 時刻Ｔ３では、データ発生器３の出力３ａがＬｏｗ、デ
ータ発生器４の出力４ａがＨｉｇｈであるので、バッフ
ァ６の正側の出力６ａは、Ｖ２＋Ｖ３となり、負側の出
力６ｂは、Ｖ１＋Ｖ３となる。

【００４７】Ｖ２＋Ｖ３＜Ｖ１＋Ｖ３なので、出力６ａ
＜出力６ｂである。したがって、差動入力回路１０の出
力１０ａは、Ｌｏｗとなる。

【００４８】差動入力回路１１の入力となる出力８ａ
は、出力６ａ−オフセット電圧８の大きさで、（Ｖ２＋
Ｖ３）−Ｖ１＝Ｖ２＋Ｖ３−Ｖ１となる。出力６ｂは、
Ｖ１＋Ｖ３なので、出力６ａ＜出力６ｂとなり、差動入
力回路１１の出力１１ａは、Ｌｏｗとなる。

【００４９】差動入力回路１２の入力となる出力９ａ
は、出力６ｂ−オフセット電圧９の大きさで、（Ｖ１＋
Ｖ３）−Ｖ１＝Ｖ３となる。出力６ａは、Ｖ２＋Ｖ３な
ので、出力６ａ＞出力９ａとなり、差動入力回路１２の
出力１２ａは、Ｈｉｇｈとなる。

【００５０】そして、時刻Ｔ３におけるセレクタ１３の
選択信号１０ａは、Ｌｏｗなので、規約により、セレク
タ１３の出力１３ａは、セレクタ１３の入力１２ａを選
択するゆえ、Ｈｉｇｈとなる。

【００５１】（４）時刻Ｔ４のとき 時刻Ｔ４では、データ発生器３の出力３ａがＬｏｗ、デ
ータ発生器４の出力４ａがＬｏｗであるので、バッファ
６の正側の出力６ａは、Ｖ３となり、負側の出力６ｂ
は、Ｖ１＋Ｖ２＋Ｖ３となる。

【００５２】Ｖ３＜Ｖ１＋Ｖ２＋Ｖ３なので、出力６ａ
＜出力６ｂである。したがって、差動入力回路１０の出
力１０ａは、Ｌｏｗとなる。

【００５３】差動入力回路１１の入力となる出力８ａ
は、出力６ａ−オフセット電圧８の大きさで、Ｖ３−Ｖ
１となる。出力６ｂは、Ｖ１＋Ｖ２＋Ｖ３なので、出力
６ａ＜出力６ｂとなり、差動入力回路１１の出力１１ａ
は、Ｌｏｗとなる。

【００５４】差動入力回路１２の入力となる出力９ａ
は、出力６ｂ−オフセット電圧９の大きさで、（Ｖ１＋
Ｖ２＋Ｖ３）−Ｖ１＝Ｖ２＋Ｖ３となる。出力６ａは、
Ｖ３なので、出力６ａ＜出力９ａとなり、差動入力回路
１２の出力１２ａは、Ｌｏｗとなる。

【００５５】そして、時刻Ｔ３におけるセレクタ１３の
選択信号１０ａは、Ｌｏｗなので、規約により、セレク
タ１３の出力１３ａは、セレクタ１３の入力１２ａを選
択するゆえ、Ｌｏｗとなる。

【００５６】上の結果をまとめると、半導体装置１のデ
ータ発生器３で出力したＨｉｇｈ、Ｈｉｇｈ、Ｌｏｗ、
Ｌｏｗという出力３ａが、半導体装置２の差動入力回路
１０の出力１０ａでＨｉｇｈ、Ｈｉｇｈ、Ｌｏｗ、Ｌｏ
ｗと再現でき、また、同様に、データ発生器４で出力し
たＬｏｗ、Ｈｉｇｈ、Ｈｉｇｈ、Ｌｏｗという出力４ａ
が、半導体装置２のセレクタ１３の出力１３ａでＬｏ
ｗ、Ｈｉｇｈ、Ｈｉｇｈ、Ｌｏｗと再現できることにな
る。すなわち、半導体装置１の入力と、等価な出力が半
導体装置２の出力として得られ、半導体装置１から半導
体装置２に伝送線路を介してデータ伝送がおこなえるこ
とがわかる。

【００５７】このように本実施形態で説明したように、
２つのデータをまとめて４値の波形として１対の伝送線
路に送出し、受け側で再度２つのデータを分離すること
が可能となる。これにより、従来２対必要であった伝送
線路を１／２に低減することができる。

【００５８】本実施形態では、半導体装置１内で、バッ
ファ回路６により、データを差動信号に変換している
が、差動信号への変換は、加算回路５でおこなってもよ
い。また、データ発生器３およびデータ発生器４で差動
信号への変換をおこなってもよい。

【００５９】図１ではオフセット電圧８を差動入力回路
１１の＋入力に接続しているが、−入力に接続しても良
い。−入力に図１の向きで接続した場合、オフセット電
圧８は−（波形４ａの振幅＋波形３ａの振幅）より大き
く、（波形４ａの振幅−波形３ａの振幅）より小さけれ
ばよい。同様に、オフセット電圧９を差動入力回路１２
の−入力に接続しているが、＋入力に接続しても良い。
＋入力に接続した場合、オフセット電圧８は−（波形４
ａの振幅＋波形３ａの振幅）より大きく、（波形４ａの
振幅−波形３ａの振幅）より小さければよい。

【００６０】さらに、本実施形態では、セレクタ１３の
選択信号１０ａを、差動入力回路１０の出力としている
が、これは、差動入力回路１０の入力６ａでもよい。ま
た、入力６ａと入力６ｂとをセレクタ１３への入力信号
として、これをセレクタ１３の選択信号としてもよい。

【００６１】次に、図３および図４を用いて本実施形態
に係る差動入出力伝送装置の各部の詳細について説明し
よう。先ず、図３を用いて半導体装置１の方の構造の詳
細について説明する。図３は、本実施形態に係る差動入
出力伝送装置の半導体装置１の加算器５とバッファ回路
６の詳細を示す回路図である。

【００６２】加算器５は、図３に示されるように差動増
幅回路１４と差動増幅回路１５とで構成されている。差
動増幅回路１４は、トランジスタ１６、トランジスタ１
７、電流源１８で構成された差動増幅器１４で構成され
ている。一方の差動増幅回路１５は、トランジスタ１
９、トランジスタ２０、電流源２１で構成された差動増
幅器１５、抵抗２２、抵抗２３で構成されている。そし
て、抵抗２２は、トランジスタ１６とトランジスタ１９
のコレクタに共通に接続されおり、抵抗２３は、トラン
ジスタ１７とトランジスタ２０のコレクタに共通に接続
されいる。

【００６３】また、バッファ回路６は、トランジスタ２
４とトランジスタ２５で構成され、差動増幅回路１５に
接続されている。

【００６４】以下では、この装置の動作について入力１
６ａ〜１９ａの電圧の大きさの場合に分けて説明しよ
う。

【００６５】差動増幅回路１４の入力１６ａの電圧をＶ
１６ａ、差動増幅回路１４の入力１７ａの電圧をＶ１７
ａ、差動増幅回路１５の入力１９ａの電圧をＶ１９ａ、
と差動増幅回路１５の入力２０ａの電圧をＶ２０ａとす
る。また、抵抗２２と抵抗２３の抵抗値は、ともにＲ１
とする。

【００６６】（１） Ｖ１６ａ＜Ｖ１７ａ、かつ、Ｖ１
９ａ＞Ｖ２０ａのとき このとき、抵抗２２には、差動増幅回路１５の電流源２
１の電流Ｉ２が流れるので、トランジスタ２４のベース
２４ａの電圧は、Ｖｃｃ−Ｒ１×Ｉ２となる。また、抵
抗２３には、差動増幅回路１４の電流源１８の電流Ｉ１
が流れるので、トランジスタ２５のベース２５ａの電圧
は、Ｖｃｃ−Ｒ１×Ｉ１となる。

【００６７】（２） Ｖ１６ａ＜Ｖ１７ａ、かつ、Ｖ１
９ａ＜Ｖ２０ａのとき このとき、抵抗２２には、電流がほとんど流れないの
で、トランジスタ２４のベース２４ａの電圧は、ほぼＶ
ｃｃとなる。また、抵抗２３には、差動増幅回路１４の
電流源１８の電流Ｉ１と差動増幅回路１５の電流源２１
の電流Ｉ２とが流れるので、抵抗２３の抵抗値をＲ１と
するとトランジスタ２５のベース２５ａの電圧は、Ｖｃ
ｃ−Ｒ１×（Ｉ１＋Ｉ２）となる。

【００６８】（３） Ｖ１６ａ＞Ｖ１７ａ、かつ、Ｖ１
９ａ＜Ｖ２０ａのとき このとき、抵抗２２には、差動増幅回路１４の電流源１
８の電流Ｉ１が流れるので、トランジスタ２４のベース
２４ａの電圧はＶｃｃ−Ｒ１×Ｉ１となる。また、抵抗
２３には、差動増幅回路１５の電流源２１の電流Ｉ２が
流れるので、トランジスタ２５のベース２５ａの電圧
は、Ｖｃｃ−Ｒ１×Ｉ２となる。

【００６９】（３） Ｖ１６ａ＞Ｖ１７ａ、かつ、Ｖ１
９ａ＞Ｖ２０ａのとき このとき、抵抗２２には差動増幅回路１４の電流源１８
の電流Ｉ１と差動増幅回路１５の電流源２１の電流Ｉ２
が流れるので、抵抗２２の抵抗値をＲ１とするとトラン
ジスタ２４のベース２４ａの電圧はＶｃｃ−Ｒ１×（Ｉ
１＋Ｉ２）となる。また、抵抗２３には電流がほとんど
流れないので、トランジスタ２５のベース２５ａの電圧
は、ほぼＶｃｃとなる。

【００７０】本回路は、このような動作をするので、加
算器５の出力として、差動増幅回路１４の電流源１８の
電流Ｉ１と差動増幅回路１５の電流源１９の電流Ｉ２に
重み付けされた、図２に示す６ａ,６ｂと同じ４値の差
動の波形を得ることができる。

【００７１】なお、図３に示される回路では、バイポー
ラトランジスタを用いたが、ＭＯＳトランジスタ（電解
効果トランジスタ）を用いてもよい。

【００７２】また、図３に示されるバッファ回路６で
は、エミッタフォロア回路を用いているが、プッシュプ
ル回路など電力増幅をおこなうその他の回路を用いても
よい。さらに、コレクタに接続した抵抗２２と抵抗２３
を伝送線路の特性インピーダンスと等しくする場合に
は、バッファ回路６を省いてもよい。

【００７３】差動増幅器１４の入力について言うと、入
力１６ａと入力１７ａに差動の信号を入力すれば良い。
また、入力１６ａと入力１７ａには、入力１６ａまたは
入力１７ａのどちらかに信号を入力し、他方には直流の
電圧を入力しても良い。

【００７４】同様に、差動増幅器１５のの入力について
言うと、入力１８ａと入力１９ａに差動の信号を入力す
れば良い。また、入力１８ａと入力１９ａには、入力１
８ａまたは入力１９ａのどちらかに信号を入力し、他方
には直流の電圧を入力してもよい。

【００７５】次に、図４を用いて半導体装置２の方の構
造の詳細について説明する。図４は、本実施形態に係る
差動入出力伝送装置の半導体装置２の差動入力回路１
１,１２、セレクタ１３、およびオフセット電圧８とオ
フセット電圧９の発生回路の詳細を示す第一の回路図で
ある。

【００７６】半導体装置２は、図４に示されるように、
オフセット電圧８とオフセット電圧９の発生回路、差動
入力回路１１,１２、セレクタ１３で構成されている。

【００７７】オフセット電圧８を発生する回路は、エミ
ッタフォロア回路２６、ダイオード２８および電流源３
０である。一方のオフセット電圧９を生成する回路は、
エミッタフォロア回路２７と、ダイオード２９および電
流源３１である。また、エミッタフォロア回路２６のト
ランジスタのベース部分には、入力２６ａの電圧が、エ
ミッタフォロア回路２７のトランジスタのベース部分に
は、入力２７ａの電圧がかけられる。

【００７８】差動入力回路１０は、トランジスタ３４、
トランジスタ３５、抵抗３２、抵抗３３、および電流源
３６で構成されている。

【００７９】差動入力回路１１および差動入力回路１２
およびセレクタ１３は、構成するトランジスタ３９、ト
ランジスタ４０、トランジスタ４１、トランジスタ４２
およびトランジスタ４３、トランジスタ４４、抵抗３
７、抵抗３８、電流源４５から構成される。抵抗３７
は、トランジスタ３９とトランジスタ４１のコレクタ部
分に、抵抗３８は、トランジスタ４０とトランジスタ４
２のコレクタ部分に共通に接続されている。

【００８０】以下では、この装置の動作について図２で
示した電圧の大きさの場合に分けて説明しよう。すなわ
ち、Ｖ１〜Ｖ４を用いて入力電圧の場合分けをおこなう
ものとする。

【００８１】ここで、半導体装置２の入力２６ａの電圧
を、Ｖ２６ａ、半導体装置２の入力２７ａの電圧を、Ｖ
２７ａなどと表記することにする。また、トランジスタ
のベース・エミッタ間電圧をＶＢＥ、ダイオードの降下
電圧をＶＤとする。さらに、抵抗３３,３８の抵抗値
を、Ｒ２、電流源３６,４５の電流値を、Ｉ４とする。

【００８２】（１）Ｖ２６ａ＝Ｖ１＋Ｖ３、かつ、Ｖ２
７ａ＝Ｖ２＋Ｖ３のとき 差動入力回路１０の入力３４ａの電圧Ｖ３４ａは、Ｖ１
＋Ｖ３−ＶＢＥとなり、入力３５ａの電圧Ｖ３５ａは、
Ｖ２＋Ｖ３−ＶＢＥとなる。（Ｖ１＋Ｖ３−ＶＢＥ）＞
（Ｖ２＋Ｖ３−ＶＢＥ）であるから差動増幅回路１０の
出力３５ｂは、ほぼ、Ｖｃｃとなる。

【００８３】このとき、トランジスタ４３のベース４３
ａの電圧Ｖ４３ａは、Ｖ１＋Ｖ３−ＶＢＥ−ＶＤとな
り、トランジスタ４４のベース４４ａの電圧Ｖ４４ａ
は、Ｖ２＋Ｖ３−ＶＢＥ−ＶＤとなる。（Ｖ１＋Ｖ３−
ＶＢＥ−ＶＤ）＞（Ｖ２＋Ｖ３−ＶＢＥ−ＶＤ）である
から、トランジスタ３９とトランジスタ４０で構成され
る差動回路に電流が流れる。そして、トランジスタ３９
のベース３９ａの電圧Ｖ３９ａは、Ｖ１＋Ｖ３−ＶＢＥ
−ＶＤとなり、トランジスタ４０のベース４０ａの電圧
Ｖ４０ａは、Ｖ２＋Ｖ３−ＶＢＥとなる。

【００８４】ここで、（Ｖ１−Ｖ２）＜ＶＤ＜（Ｖ１＋
Ｖ２）となるようにＶ１とＶ２を設定した場合には、
（Ｖ１＋Ｖ３−ＶＢＥ−ＶＤ）＜（Ｖ２＋Ｖ３−ＶＢ
Ｅ）であるから、差動入力回路１１および差動入力回路
１２およびセレクタ１３を構成する回路の出力４０ｂ
は、抵抗３８の抵抗値をＲ２、電流源４５の電流値をＩ
４としたので、Ｖｃｃ−Ｒ２×Ｉ４となる。

【００８５】（２）Ｖ２６ａ＝Ｖ１＋Ｖ２＋Ｖ３、か
つ、Ｖ２７ａ＝Ｖ３のとき 差動入力回路１０の入力３４ａの電圧Ｖ３４ａは、Ｖ１
＋Ｖ２＋Ｖ３−ＶＢＥとなり、入力３５ａの電圧Ｖ３５
ａは、Ｖ３−ＶＢＥとなる。（Ｖ１＋Ｖ２＋Ｖ３−ＶＢ
Ｅ）＞（Ｖ３−ＶＢＥ）であるから、差動増幅回路１０
の出力３５ｂは、ほぼ、Ｖｃｃとなる。このとき、トラ
ンジスタ４３のベース４３ａの電圧Ｖ４３ａは、Ｖ１＋
Ｖ２＋Ｖ３−ＶＢＥ−ＶＤとなり、トランジスタ４４の
ベース４４ａの電圧Ｖ４４ａは、Ｖ３−ＶＢＥ−ＶＤと
なる。（Ｖ１＋Ｖ２＋Ｖ３−ＶＢＥ−ＶＤ）＞（Ｖ３−
ＶＢＥ−ＶＤ）であるから、トランジスタ３９とトラン
ジスタ４０で構成される差動回路に電流が流れる。そし
て、トランジスタ３９のベース３９ａの電圧Ｖ３９ａ
は、Ｖ１＋Ｖ２＋Ｖ３−ＶＢＥ−ＶＤとなり、トランジ
スタ４０のベース４０ａの電圧Ｖ４０ａは、Ｖ３−ＶＢ
Ｅとなる。（Ｖ１−Ｖ２）＜ＶＤ＜（Ｖ１＋Ｖ２）とな
るように、Ｖ１とＶ２を設定した場合には、（Ｖ１＋Ｖ
２＋Ｖ３−ＶＢＥ−ＶＤ）＞（Ｖ３−ＶＢＥ）であるか
ら、差動入力回路１１および差動入力回路１２およびセ
レクタ１３を構成する回路の出力４０ｂは、ほぼ、Ｖｃ
ｃとなる。

【００８６】（３）Ｖ２６ａ＝Ｖ２＋Ｖ３、かつ、Ｖ２
７ａ＝Ｖ１＋Ｖ３のとき 差動入力回路１０の入力３４ａの電圧Ｖ３４ａは、Ｖ２
＋Ｖ３−ＶＢＥとなり、入力３５ａの電圧Ｖ３５ａは、
Ｖ１＋Ｖ３−ＶＢＥとなる。（Ｖ２＋Ｖ３−ＶＢＥ）＜
（Ｖ１＋Ｖ３−ＶＢＥ）であるから、差動増幅回路１０
の出力３５ｂは、抵抗３３の抵抗値をＲ２、電流源３６
の電流値をＩ４としたので、Ｖｃｃ−Ｒ２×Ｉ４とな
る。このとき、トランジスタ４３のベース４３ａの電圧
Ｖ４３ａは、Ｖ２＋Ｖ３−ＶＢＥ−ＶＤとなり、トラン
ジスタ４４のベース４４ａの電圧Ｖ４４ａは、Ｖ１＋Ｖ
３−ＶＢＥ−ＶＤとなる。（Ｖ２＋Ｖ３−ＶＢＥ−Ｖ
Ｄ）＜（Ｖ１＋Ｖ３−ＶＢＥ−ＶＤ）であるから、トラ
ンジスタ４１とトランジスタ４２で構成される差動回路
に電流が流れる。そして、トランジスタ４１のベース４
１ａの電圧Ｖ４１ａは、Ｖ２＋Ｖ３−ＶＢＥとなり、ト
ランジスタ４２のベース４２ａの電圧Ｖ４２ａは、Ｖ１
＋Ｖ３−ＶＢＥ−ＶＤとなる。（Ｖ１−Ｖ２）＜ＶＤ＜
（Ｖ１＋Ｖ２）となるようにＶ１とＶ２を設定した場合
には、（Ｖ２＋Ｖ３−ＶＢＥ）＞（Ｖ１＋Ｖ３−ＶＢＥ
−ＶＤ）であるから、差動入力回路１１および差動入力
回路１２およびセレクタ１３を構成する回路の出力４０
ｂは、ほぼＶｃｃとなる。

【００８７】（４）Ｖ２６ａ＝Ｖ３、かつ、Ｖ２７ａ＝
Ｖ１＋Ｖ２＋Ｖ３のとき 差動入力回路１０の入力３４ａの電圧Ｖ３４ａは、Ｖ３
−ＶＢＥとなり、入力３５ａの電圧Ｖ３５ａは、Ｖ１＋
Ｖ２＋Ｖ３−ＶＢＥとなる。（Ｖ３−ＶＢＥ）＜（Ｖ１
＋Ｖ２＋Ｖ３−ＶＢＥ）であるから、差動増幅回路１０
の出力３５ｂは、Ｖｃｃ−Ｒ２×Ｉ４となる。このと
き、トランジスタ４３のベース４３ａの電圧Ｖ４３ａ
は、Ｖ３−ＶＢＥ−ＶＤとなり、トランジスタ４４のベ
ース４４ａの電圧Ｖ４４ａは、Ｖ１＋Ｖ２＋Ｖ３−ＶＢ
Ｅ−ＶＤとなる。（Ｖ３−ＶＢＥ−ＶＤ）＜（Ｖ１＋Ｖ
２＋Ｖ３−ＶＢＥ−ＶＤ）であるからトランジスタ４１
とトランジスタ４２で構成される差動回路に電流が流れ
る。そして、トランジスタ４１のベース４１ａの電圧
は、Ｖ３−ＶＢＥとなり、トランジスタ４２のベース４
２ａの電圧はＶ１＋Ｖ２＋Ｖ３−ＶＢＥ−ＶＤとなる。
（Ｖ１−Ｖ２）＜ＶＤ＜（Ｖ１＋Ｖ２）となるようにＶ
１とＶ２を設定した場合には、（Ｖ２＋Ｖ３−ＶＢＥ）
＜（Ｖ１＋Ｖ３−ＶＢＥ−ＶＤ）であるから、差動入力
回路１１および差動入力回路１２およびセレクタ１３を
構成する回路の出力４０ｂは、抵抗３８の抵抗値をＲ
２、電流源４５の電流値をＩ４としたので、Ｖｃｃ−Ｒ
２×Ｉ４となる。

【００８８】すなわち、この回路構成において、電圧Ｖ
ｃｃをＨｉｇｈ、電圧Ｖｃｃ−Ｒ２×Ｉ４をＬｏｗとす
れば、図２の波形１０ａおよび波形１３ａと同じ波形を
得ることができ、４値の波形からデータを取り出すこと
ができる。

【００８９】なお、図４に示される回路では、バイポー
ラトランジスタを用いたが、ＭＯＳトランジスタ（電界
効果トランジスタ）を用いてもよい。

【００９０】次に、図５を用いて半導体装置２の方の他
の構造の詳細について説明する。図５は、本実施形態に
係る差動入出力伝送装置の半導体装置２の差動入力回路
１１,１２、セレクタ１３、およびオフセット電圧８と
オフセット電圧９の発生回路の詳細を示す第二の回路図
である。

【００９１】図４に示される回路と、図５に示される回
路の違いは、ダイオード２８,２９の代わりに抵抗４６,
４７を設け、これにより電圧降下をおこさせるものであ
る。

【００９２】ここで、抵抗４６、抵抗４７の抵抗値を、
共に、Ｒ３、また、電流源３０、電流源３１の電流値
を、共に、Ｉ３とする。

【００９３】このとき、図５の回路における抵抗４６と
抵抗４７の電圧降下分は、Ｒ３×Ｉ３となる。

【００９４】したがって、図５の回路の動作は、図４の
回路の動作のＶＤをＲ３×Ｉ３に置き換えて、読み替え
をおこなえば説明することができる。

【００９５】なお、図５の回路でもバイポーラトランジ
スタを用いているが、これは、ＭＯＳトランジスタ（電
界効果トランジスタ）を用いてもよいのは、図４の回路
の場合と同様である。

【００９６】〔実施形態２〕以下、本発明に係る第二の
実施形態を、図６および図７を用いて説明する。先ず、
図６を用いて本発明に係る差動伝送方法の概要について
説明しよう。図６は、本発明の第二の実施形態に係る差
動入出力伝送装置のブロック図である。

【００９７】本実施形態の差動入出力伝送装置も、第一
の実施形態と同様に、半導体装置１と半導体装置２と、
それらをつなぐ伝送線路とで構成されていて、各部の役
割も第一の実施形態と同様である。そして、この中で、
半導体装置１と伝送線路の構造は、第一の実施形態と同
様であり、半導体装置２の構造のみ異なっている。

【００９８】半導体装置２は、差動入力回路４８、差動
入力回路５１、加算器４９、加算器５０から構成されて
いる。

【００９９】差動入力回路４８には、伝送線路からの正
側の差動信号６ａと負側の差動信号６ｂとが入力され、
出力は、４８ａと４８ｂである。

【０１００】加算器４９では、信号６ａと出力４８ｂを
加算して、出力４９ａを生成する。加算器５０では、信
号６ｂと出力４８ａを加算して、出力５０ａを生成す
る。

【０１０１】差動入力回路５１には、加算回路４９の出
力４９ａと加算回路５０の出力５０ａを入力して、５１
ａを出力する。

【０１０２】次に、図７を用いて本発明に係る差動入出
力伝送装置の差動伝送方法の概要について説明しよう。
図７は、本発明の第二の実施形態に係る差動入出力伝送
装置の各部の波形を示す波形図である。

【０１０３】半導体装置１の動作と図７に示した波形３
ａ、波形４ａ、波形６ａ、波形６ｂまでの部分について
は、実施形態１と同様である。また、Ｖ１＞Ｖ２である
ことも実施形態１と同様である。

【０１０４】半導体装置２にある差動回路４８では、波
形６ａと波形６ｂから、波形４８ａと波形４８ｂを生成
する。波形４８ａの生成の仕方は、波形６ａが、波形６
ｂより上にあるときには、Ｈｉｇｈ、その逆のときに
は、Ｌｏｗとするものである。波形４８ｂは、波形４８
ａの逆で、ＨｉｇｈとＬｏｗをひっくり返したものであ
る。ここで、波形４８ａは、波形３ａと同じ情報を持っ
ていること（すなわち、デジタル信号として等価なこ
と）に注意しておく。差動入力回路４８の振幅は、（波
形３ａの振幅−波形４ａの振幅）より大きく、（波形３
ａの振幅＋波形４ａの振幅）より小さければよいが、波
形３ａの振幅と等しくした場合に対雑音性が最大となる
ので望ましい。したがって、本実施形態では、差動入力
回路４８の振幅をＶ１としておく。

【０１０５】加算器４９では、波形６ｂと波形４８ａを
加算して、波形４９ａを得る。波形４９ａは、Ｈｉｇｈ
レベルが、Ｖ１＋Ｖ２＋Ｖ３、Ｌｏｗレベルが、Ｖ１＋
Ｖ３となる２値の信号である。

【０１０６】加算器５０では、波形６ａと波形４８ｂを
加算して、波形５９ａを得る。波形５０ａは、Ｈｉｇｈ
レベルが、Ｖ１＋Ｖ２＋Ｖ３、Ｌｏｗレベルが、Ｖ１＋
Ｖ３となる２値の信号であり、波形４９ａのＨｉｇｈと
Ｌｏｗをひっくり返したものである。

【０１０７】差動入力回路５１では、波形４９ａと波形
５０ａから、出力５１ａを生成する。生成の仕方は、波
形４９ａが、波形５０ａより上にあるときには、Ｈｉｇ
ｈ、その逆のときには、Ｌｏｗとするものである。

【０１０８】このようにすれば、波形３ａと同じ情報を
持つ波形４８ａが生成され、波形４ａと同じ情報を持つ
波形５１ａが生成されることになる。すなわち、半導体
装置１からの入力が、半導体装置２の出力として得られ
ることになる。

【０１０９】

【発明の効果】本発明によれば、差動伝送入出力装置お
よび方法において、データの方向が１方向のみの場合
や、片方の信号線数が多い場合であっても、信号線の数
を減らすことが可能な差動伝送入出力装置および方法を
提供することができる。

【図面の簡単な説明】

【図１】本発明の第一の実施形態に係る差動入出力伝送
装置のブロック図である。

【図２】本発明の第一の実施形態に係る差動入出力伝送
装置の各部の波形を示す波形図である。

【図３】本実施形態に係る差動入出力伝送装置の半導体
装置１の加算器５とバッファ回路６の詳細を示す回路図
である。

【図４】本実施形態に係る差動入出力伝送装置の半導体
装置２の差動入力回路１１,１２、セレクタ１３、およ
びオフセット電圧８とオフセット電圧９の発生回路の詳
細を示す第一の回路図である。

【図５】本実施形態に係る差動入出力伝送装置の半導体
装置２の差動入力回路１１,１２、セレクタ１３、およ
びオフセット電圧８とオフセット電圧９の発生回路の詳
細を示す第二の回路図である。

【図６】本発明の第二の実施形態に係る差動入出力伝送
装置のブロック図である。

【図７】本発明の第二の実施形態に係る差動入出力伝送
装置の各部の波形を示す波形図である。

【符号の説明】

１…半導体装置、２…半導体装置、３…データ発生器、
４…データ発生器、５…加算器、６…バッファ回路、７
…伝送線路、８…オフセット電圧、９…オフセット電
圧、１０…差動入力回路、１１…差動入力回路、１２…
差動入力回路、１３…セレクタ、４８…差動入力回路、
４９…加算器、５０…加算器、５１…差動入力回路。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 第１の半導体装置から第２の半導体装置
   へ、伝送線路を介して差動伝送によりデータを伝えるた
   めの差動入出力伝送装置において、 前記第１の半導体装置は、 振幅の異なる２つの電圧を生成する手段と、 振幅の異なる２つの電圧を加算する加算器と、 加算器の出力を差動信号として伝送線路に出力するバッ
   ファ回路とを備え、 前記第２の半導体装置は、 前記伝送線路を介して送られる差動信号を受ける第１の
   差動入力回路と、 前記伝送線路を介して送られる差動信号の正側の信号
   に、第１のオフセット電圧を加えて、その正側の入力と
   し、前記伝送線路を介して送られる差動信号の負側の信
   号を、その負側の入力とする第２の差動入力回路と、 前記伝送線路を介して送られる差動信号の負側の信号
   に、第２のオフセット電圧を加えて、その負側の入力と
   し、前記伝送線路を介して送られる差動信号の正側の信
   号を、その正側の入力とする第３の差動入力回路と、 前記第１の差動入力回路の出力により、前記第２の差動
   入力回路の出力と、前記第３の差動入力回路の出力を選
   択する手段とを備え、 前記伝送線路の信号線の数が、１対の入出力あたり２本
   であることを特徴とする差動入出力伝送装置。
2. 【請求項２】 第１の半導体装置から第２の半導体装置
   へ、伝送線路を介して差動伝送によりデータを伝えるた
   めの差動入出力伝送方法において、 第１の半導体装置から第２の半導体装置へ、第１、第２
   の２つの異なるデータを差動伝送により２本の信号線で
   伝送する方法であって、 前記第１の半導体装置で、第１のデータを表す電圧の振
   幅を、第２のデータを表す電圧の振幅よりも大きくし
   て、 この第１の半導体装置内で、第１のデータを表す電圧の
   振幅と第２のデータを表す電圧の振幅を加算して、最低
   電圧である第１のレベルから、最高電圧である第４のレ
   ベルまでの４値の差動信号の電圧レベルを生成して、 前記第２の半導体装置内で、 前記４値の差動信号の電圧レベルのＨｉｇｈ、Ｌｏｗの
   状態を比較して、データを表す電圧の振幅が、前記第１
   のデータとデジタル信号として等価な情報を持つ第３の
   データを生成し、かつ、 前記４値の差動信号の正側の信号に第１のオフセット電
   圧を加えた信号と、前記４値の差動信号の負側の信号を
   比較して、その差動信号として、第４のデータを生成
   し、 前記４値の差動信号の負側の信号に第２のオフセット電
   圧を加えた信号と、前記４値の差動信号の正側の信号を
   比較して、その差動信号として、第５のデータを生成
   し、 前記第３のデータを表す電圧の振幅のＨｉｇｈ、Ｌｏｗ
   のレベルの如何によって、第６のデータを、前記第４の
   データとするか、前記第５のデータとするかを選択し、
   前記第２のデータとデジタル信号として等価な情報を持
   つ第６のデータを生成し、 前記第３のデータと前記第６のデータとを出力とするこ
   とを特徴とする差動伝送入出力方法。
3. 【請求項３】 第１の半導体装置から第２の半導体装置
   へ、伝送線路を介して差動伝送によりデータを伝えるた
   めの差動入出力伝送装置において、 前記第１の半導体装置は、 振幅の異なる２つの電圧を生成する手段と、 振幅の異なる２つの電圧を加算する加算器と、 前記加算器の出力を差動信号として伝送線路に出力する
   バッファ回路とを備え、 第２の半導体装置は、 前記伝送線路を介して送られる差動信号を受ける第１の
   差動入力回路と、 この第１の差動入力回路の負の出力と、前記伝送線路を
   介して送られる差動信号の正側の信号を加算する第１の
   加算器と、 前記第１の差動入力回路の正の出力と、前記伝送線路を
   介して送られる差動信号の負側の信号を加算する第２の
   加算器と、 第１の加算器の出力を正側の入力とし、第２の加算器の
   出力を負側の入力とする第２の差動入力回路とを備え、 前記伝送線路の信号線の数が、１対の入出力あたり２本
   であることを特徴とする差動入出力伝送装置。
4. 【請求項４】 第１の半導体装置から第２の半導体装置
   へ、伝送線路を介して差動伝送によりデータを伝えるた
   めの差動入出力伝送方法において、 第１の半導体装置から第２の半導体装置へ、第１、第２
   の２つの異なるデータを差動伝送により２本の信号線で
   伝送する方法であって、 前記第１の半導体装置で、第１のデータを表す電圧の振
   幅を、第２のデータを表す電圧の振幅よりも大きくし
   て、 この第１の半導体装置内で、第１のデータを表す電圧の
   振幅と第２のデータを表す電圧の振幅を加算して、最低
   電圧である第１のレベルから、最高電圧である第４のレ
   ベルまでの４値の差動信号の電圧レベルを生成して、 前記第２の半導体装置内で、 前記４値の差動信号電圧レベルのＨｉｇｈ、Ｌｏｗの状
   態を比較して、データを表す電圧の振幅が、前記第１の
   データとデジタル信号として等価な情報を持つ第３のデ
   ータを生成し、 その電圧レベルを逆にした第４のデータを生成し、か
   つ、 前記第４のデータの信号と前記４値の差動信号の負側の
   信号とを加算して、第５のデータを生成し、 前記第３のデータの信号と前記４値の差動信号の正側の
   信号とを加算して、第６のデータを生成し、 これら第５と第６のデータの表す電圧の振幅のＨｉｇ
   ｈ、Ｌｏｗレベルの状態により、前記第２のデータとデ
   ジタル信号として等価な情報を持つ第７のデータを生成
   し、 前記第３のデータと前記第７のデータとを出力とするこ
   とを特徴とする差動伝送入出力方法。
5. 【請求項５】 前記第１の半導体装置内の加算器が、第
   １、第２の差動増幅回路を備え、 その回路構成が、 バイポーラトランジスタの場合には、 それぞれ第１、第２の差動増幅回路が、エミッタに接続
   した異なる電流量の電流源を持ち、かつ、コレクタを共
   通の抵抗に接続してなり、 電解効果トランジスタの場合には、 それぞれ第１、第２の差動増幅回路が、ソースに接続し
   た異なる電流量の電流源を持ち、かつ、ドレインを共通
   の抵抗に接続してなることを特徴とする請求項１または
   請求項３記載のいずれかの差動入出力伝送装置。
6. 【請求項６】 前記第２の半導体装置において、 前記第１、第２のオフセット電圧を加算して、新たな信
   号を生成するためにダイオードを用いたことを特徴とす
   る請求項１記載の差動入出力伝送装置。
7. 【請求項７】 前記第２の半導体装置において、 前記第１、第２のオフセット電圧を加算して、新たな信
   号を生成するために抵抗を用いたことを特徴とする請求
   項１記載の差動入出力伝送装置。