JPS60107794A - 電流切換回路 - Google Patents
電流切換回路Info
- Publication number
- JPS60107794A JPS60107794A JP58213980A JP21398083A JPS60107794A JP S60107794 A JPS60107794 A JP S60107794A JP 58213980 A JP58213980 A JP 58213980A JP 21398083 A JP21398083 A JP 21398083A JP S60107794 A JPS60107794 A JP S60107794A
- Authority
- JP
- Japan
- Prior art keywords
- current
- transistor
- current switching
- switching circuit
- small
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Static Random-Access Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はバイポーラ型半導体装置の電流切換回路におい
て、電流切換え時における電流のオーツ（−シュート、
及びリンギングを防止するに好適な電流切換回路に関す
る。
て、電流切換え時における電流のオーツ（−シュート、
及びリンギングを防止するに好適な電流切換回路に関す
る。
バイポーラ型半導体装置の電流切換回路の例として、第
１図に示す半導体メモリのセンス回路〃工知らｎている
。第１図で１はワード線、２はディジット線、３はメモ
リセル、４は情報保持用の電流源、５はティジット線ク
ランプ用の電流源、６は読み出し用の電流源である。各
ディジット線にエミッタが接続され、トランジスタ１３
のヘースには参照電圧が印加さ肛ており、これらのトラ
ンジスタのコレクタが共通に接続され、それぞれトラン
ジスタ１４．１５のエミッタに接続されて、ワイヤード
オア接続となっている。また、７〜１２はそれぞれデ・
ｆジット線対の選択用のトランジスタでおる。この回路
によれば読み出し電流は選択された記憶セルの情報によ
って、メモリセルとトランジスタ１４か１５のいずれか
一方に流れる。従ってセンス出力信号線１６及び１７に
電位差を生じ、差動アンプ１８を介してメモリの情報が
出力される。
１図に示す半導体メモリのセンス回路〃工知らｎている
。第１図で１はワード線、２はディジット線、３はメモ
リセル、４は情報保持用の電流源、５はティジット線ク
ランプ用の電流源、６は読み出し用の電流源である。各
ディジット線にエミッタが接続され、トランジスタ１３
のヘースには参照電圧が印加さ肛ており、これらのトラ
ンジスタのコレクタが共通に接続され、それぞれトラン
ジスタ１４．１５のエミッタに接続されて、ワイヤード
オア接続となっている。また、７〜１２はそれぞれデ・
ｆジット線対の選択用のトランジスタでおる。この回路
によれば読み出し電流は選択された記憶セルの情報によ
って、メモリセルとトランジスタ１４か１５のいずれか
一方に流れる。従ってセンス出力信号線１６及び１７に
電位差を生じ、差動アンプ１８を介してメモリの情報が
出力される。
次にこの回路の欠点を説明する。ディジット線選択信号
Ｖｙ１が高電位（Ｈｉｇｈ）から低電位（ＬＯＷ）に切
換わ’） ｈ Ｖ Ｙ２ カＬ ｏＷカラＨＩ ｇｈ
Ｋ 切換わるとトランジスタ７及び９から流れていた読
み出し電流が切れ、トランジス゛り１０及び１２から流
れる工うになる。この時、読み出し′電流が第３図の破
線のように切換わるならは問題にならないが、■！２が
ＬＯＷからＨｉｇｈに切換わる時寄生容量Ｃｍｓを光電
するために第３図の実線のようなオーバーシュートのあ
る電流となり、その後エミッタホロアのリンキング現象
のようにリンギングする。前述の如く、メモリセルの記
憶情報のセンス方式は読み出し電流をトランジスタ１４
か１５のいずれか一方に流し、センス出力信号線に電位
差を生じさせる方式なので５例えばリンキングをともな
った振動の大きい読み出し電流がトランジスタ１０と１
３を介してトランジスタ１４に流れるとセンス出力信号
線１６の電圧（Ｖｓａ）が第４図の実線の如く振動する
。このような振動のある信号は、差動アンプ１８の出力
波形を歪ませる等、正常動作の障害となる。また、読み
出し電流はメモリセルにも流れるのでメモリセルの情報
を反転させる原因ともなる。
Ｖｙ１が高電位（Ｈｉｇｈ）から低電位（ＬＯＷ）に切
換わ’） ｈ Ｖ Ｙ２ カＬ ｏＷカラＨＩ ｇｈ
Ｋ 切換わるとトランジスタ７及び９から流れていた読
み出し電流が切れ、トランジス゛り１０及び１２から流
れる工うになる。この時、読み出し′電流が第３図の破
線のように切換わるならは問題にならないが、■！２が
ＬＯＷからＨｉｇｈに切換わる時寄生容量Ｃｍｓを光電
するために第３図の実線のようなオーバーシュートのあ
る電流となり、その後エミッタホロアのリンキング現象
のようにリンギングする。前述の如く、メモリセルの記
憶情報のセンス方式は読み出し電流をトランジスタ１４
か１５のいずれか一方に流し、センス出力信号線に電位
差を生じさせる方式なので５例えばリンキングをともな
った振動の大きい読み出し電流がトランジスタ１０と１
３を介してトランジスタ１４に流れるとセンス出力信号
線１６の電圧（Ｖｓａ）が第４図の実線の如く振動する
。このような振動のある信号は、差動アンプ１８の出力
波形を歪ませる等、正常動作の障害となる。また、読み
出し電流はメモリセルにも流れるのでメモリセルの情報
を反転させる原因ともなる。
さらに別の問題として、ディジット線クランプ用電流が
トランジスタ８から１１に切換わる時、寄生容量Ｃｌ１
ｚｔ充電するために、読み出し電流と同じように第３図
の実線のようなオーツく一シュートとリンギングをとも
なった’を流がトランジスタ１１に流れる。このためデ
ィジット線りランゾ信号線１９の電圧（Ｖｃ）が第５図
の実線のようになり、トランジスタ１１が飽和したり、
Ｖｃが振動したりして、メモリの誤動作の原因となる。
トランジスタ８から１１に切換わる時、寄生容量Ｃｌ１
ｚｔ充電するために、読み出し電流と同じように第３図
の実線のようなオーツく一シュートとリンギングをとも
なった’を流がトランジスタ１１に流れる。このためデ
ィジット線りランゾ信号線１９の電圧（Ｖｃ）が第５図
の実線のようになり、トランジスタ１１が飽和したり、
Ｖｃが振動したりして、メモリの誤動作の原因となる。
本発明の目的は半導体メモリの％光切換回路において、
非導通から導通に切換わるトランジスタの電流のオーバ
ーシュートやリンギングを防止した電流切換回路を提供
することにある。
非導通から導通に切換わるトランジスタの電流のオーバ
ーシュートやリンギングを防止した電流切換回路を提供
することにある。
電流切換回路において、非導通から導通に切換わるトラ
ンジスタの電流がオーバーシュートするのは、寄生容ｉ
ｔ Ｃｍへの充電が急峻に行なわれるためであるので、
オーバーシュートを低減するには寄生容ｉｔ Ｃｍへの
充電をおだやかにすることで解決できる。一般に、容量
への充電をおだやかにする方法として送電端と容量の間
に抵抗を入れることが知ら扛ておシ、これを応用した。
ンジスタの電流がオーバーシュートするのは、寄生容ｉ
ｔ Ｃｍへの充電が急峻に行なわれるためであるので、
オーバーシュートを低減するには寄生容ｉｔ Ｃｍへの
充電をおだやかにすることで解決できる。一般に、容量
への充電をおだやかにする方法として送電端と容量の間
に抵抗を入れることが知ら扛ておシ、これを応用した。
以下、本発明の一実施例としてメモリのセンス回路への
適用例を第２図により説明する。
適用例を第２図により説明する。
図面番号１〜２０は第１図に準じ、２１〜２８の抵抗は
本発明の特徴を成す電流ダンピング用の抵抗でるる。こ
の抵抗は電流切換え用トランジスタのエミッタと電流源
との間に直列に接続さｎてしｈ 愉倍朽１血９田に→ン
一）フｌ慰凸道二ｉ植−り道通に切換わった時、寄生容
量（０６１〜Ｃｓａ ）への充電電流が急峻に流れよう
とするの會押えている。
本発明の特徴を成す電流ダンピング用の抵抗でるる。こ
の抵抗は電流切換え用トランジスタのエミッタと電流源
との間に直列に接続さｎてしｈ 愉倍朽１血９田に→ン
一）フｌ慰凸道二ｉ植−り道通に切換わった時、寄生容
量（０６１〜Ｃｓａ ）への充電電流が急峻に流れよう
とするの會押えている。
このため％電流切換え用トランジスタの電流は第３図の
破線のようなオーバシュートが小さく、す／キングも小
さい電流となり、センス出力電圧（Ｖｇｏ 、 Ｖｓｏ
）は第４図の破線のような振動の小さい電圧となる。ま
た、ディジット線クランプ電圧（Ｖｃ 、 Ｖｃ ）は
第５図の破線のような振動が小さく、かつアンダーシュ
ートの小さい電圧となり、トランジスター１の飽和も防
止されている。
破線のようなオーバシュートが小さく、す／キングも小
さい電流となり、センス出力電圧（Ｖｇｏ 、 Ｖｓｏ
）は第４図の破線のような振動の小さい電圧となる。ま
た、ディジット線クランプ電圧（Ｖｃ 、 Ｖｃ ）は
第５図の破線のような振動が小さく、かつアンダーシュ
ートの小さい電圧となり、トランジスター１の飽和も防
止されている。
なお、ダンピング抵抗は電流切換え用トランジスタのエ
ミッタのすぐ近くに配置すべきである。エミッタとダン
ピング抵抗の間に容量が入るとダンピング抵抗の効果が
弱まる。
ミッタのすぐ近くに配置すべきである。エミッタとダン
ピング抵抗の間に容量が入るとダンピング抵抗の効果が
弱まる。
以上、本実施例によれば、電流切換回路にνいて電流切
換え時における電流のオーバーシュートやリンキングを
低減でき、回路の誤動作の防止に効果がある。
換え時における電流のオーバーシュートやリンキングを
低減でき、回路の誤動作の防止に効果がある。
本発明によれば、センス出力信号、及びゲイジット線ク
ランプ信号のリンギング全低減でき、さらにディジット
線クランプ用電流を切換えるトランジスタの飽和防止も
でき誤動作が起こり難くなるので回路の性能向−トに効
果がある。
ランプ信号のリンギング全低減でき、さらにディジット
線クランプ用電流を切換えるトランジスタの飽和防止も
でき誤動作が起こり難くなるので回路の性能向−トに効
果がある。
第１図は従来の電流切換回路を具備するセンス回路、第
２図は本発明による電流切換回路を具備するセンス回路
、第３図と第４図及び第５図は本発明の詳細な説明する
路線図である。 ′ｆＪ＋ 口 ＳＺ 図 ＶＪ ３ 図 第 ４ 旧 第 ５ 図 仏 吟 ℃１
２図は本発明による電流切換回路を具備するセンス回路
、第３図と第４図及び第５図は本発明の詳細な説明する
路線図である。 ′ｆＪ＋ 口 ＳＺ 図 ＶＪ ３ 図 第 ４ 旧 第 ５ 図 仏 吟 ℃１
Claims (1)
- 【特許請求の範囲】 １、電流源及びエミッタが該電流源に接続され、ベース
が各々独立の駆動線に接続された複数個のトランジスタ
を有する電流切換回路において、各々のトランジスタの
エミッタと電流供給線の間に抵抗を挿入したことを特徴
とする電流切換回路。 ２、複数対のディジット線と、各ディジット線にエミッ
タがそれぞれ接続され、メモリセルとの間で電流切換動
作する読出し用トランジスタと、各対のディジット線の
一方に接続された読出しトランジスタのコレクタに共通
に接続された第１の信号線と、該第１の信号線に抵抗を
介して接続されたベース接地の第１のトランジスタと、
各対のディジット線の他方に接続された読出しトランジ
スタのコレクタに共通に接続された第２の信号線と、該
第２の信号線に抵抗を介して接続されたベース接地の第
２のトランジスタとを有する電流切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58213980A JPS60107794A (ja) | 1983-11-16 | 1983-11-16 | 電流切換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58213980A JPS60107794A (ja) | 1983-11-16 | 1983-11-16 | 電流切換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60107794A true JPS60107794A (ja) | 1985-06-13 |
Family
ID=16648248
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58213980A Pending JPS60107794A (ja) | 1983-11-16 | 1983-11-16 | 電流切換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60107794A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109067220A (zh) * | 2018-07-16 | 2018-12-21 | 电子科技大学 | 一种具有阻尼实时控制功能的逆变器控制器 |
| CN110098632A (zh) * | 2018-01-29 | 2019-08-06 | 中国电力科学研究院有限公司 | 一种虚拟同步发电机阻尼系数定量识别方法、系统及装置 |
-
1983
- 1983-11-16 JP JP58213980A patent/JPS60107794A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110098632A (zh) * | 2018-01-29 | 2019-08-06 | 中国电力科学研究院有限公司 | 一种虚拟同步发电机阻尼系数定量识别方法、系统及装置 |
| CN110098632B (zh) * | 2018-01-29 | 2021-08-06 | 中国电力科学研究院有限公司 | 一种虚拟同步发电机阻尼系数定量识别方法、系统及装置 |
| CN109067220A (zh) * | 2018-07-16 | 2018-12-21 | 电子科技大学 | 一种具有阻尼实时控制功能的逆变器控制器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4806790A (en) | Sample-and-hold circuit | |
| US4464735A (en) | Semiconductor memory | |
| JPS60107794A (ja) | 電流切換回路 | |
| JPS5877092A (ja) | メモリの読取り方法 | |
| US4485352A (en) | Current amplifier | |
| JP2760017B2 (ja) | 論理回路 | |
| US4456979A (en) | Static semiconductor memory device | |
| JP2528809B2 (ja) | 半導体集積回路 | |
| EP0146379B1 (en) | Shift register stage | |
| JPH06209237A (ja) | 記憶セル | |
| KR930006692Y1 (ko) | 쇼트키 다이오드를 이용한 스위칭 시간 단축회로 | |
| JP2527106B2 (ja) | 半導体記憶回路 | |
| JP3872193B2 (ja) | Ｄ／ａコンバータのメモリセル用回路装置 | |
| SU1658209A1 (ru) | Усилитель считывани | |
| JPH056640Y2 (ja) | ||
| KR880013373A (ko) | 샘플 홀드 회로 | |
| SU957432A1 (ru) | Реле времени | |
| SU723681A1 (ru) | Формирователь импульсов выборки элементов пам ти | |
| JP3743125B2 (ja) | クランプ回路 | |
| JP3318969B2 (ja) | 高圧パルス発生回路 | |
| SU1614104A1 (ru) | Формирователь импульсов | |
| SU546015A1 (ru) | Формирователь потенциалов дл накопител запоминающего устройства на мдп-транзисторах | |
| JPS6142706A (ja) | 磁気記憶装置の書込読出回路 | |
| JPS58128698A (ja) | 放電電流制御回路 | |
| JPS60128708A (ja) | 発振回路 |