JPS60201505A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPS60201505A JPS60201505A JP5602684A JP5602684A JPS60201505A JP S60201505 A JPS60201505 A JP S60201505A JP 5602684 A JP5602684 A JP 5602684A JP 5602684 A JP5602684 A JP 5602684A JP S60201505 A JPS60201505 A JP S60201505A
- Authority
- JP
- Japan
- Prior art keywords
- magnetic head
- write
- circuit
- current
- bipolar transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/022—H-Bridge head driver circuit, the "H" configuration allowing to inverse the current direction in the head
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、磁気ディスク装置のヘッド部に搭載される半
導体集積回路に適用して特に有効な技術に関するもので
、たとえば、磁気ディスク円板上への情報の読み出し、
書き込みを行なう半導体集積回路に利用して有効な技術
に関するものである。
導体集積回路に適用して特に有効な技術に関するもので
、たとえば、磁気ディスク円板上への情報の読み出し、
書き込みを行なう半導体集積回路に利用して有効な技術
に関するものである。
磁気ディスク装置において、読み出し、書き込みを行な
う半導体集積回路（以下リード／ライトＩＣと称す）は
、磁気ディスク装置のヘッド部に搭載され磁気ディスク
円板上への情報の読み出し。
う半導体集積回路（以下リード／ライトＩＣと称す）は
、磁気ディスク装置のヘッド部に搭載され磁気ディスク
円板上への情報の読み出し。
書き込みを行なう集積回路である。
たとえば、情報の書込み時において、ある情報の書込み
動作を行なうとき、磁気ヘッドに流れる電流を反転させ
て行なっている。それを行なうための回路として、第１
図に示されているようなものが考えられる。この回路図
は、ＥＣＬ差動入力信号ＷＤＸ、ＷＤＹを入力とする差
動アンプ１゜２とから構成される駆動回路３と、この駆
動回路３からの差動出力信号ＶＸ、ｖＹ及び■Ｘ′、ｖ
Ｙ′が供給される書込み回路４とから構成される。書込
み回路４は、同図に示すようにブリッジ状に接続された
バイポーラトランジスタＱ＋ ｐ Ｑｔ ｒ Ｑｓ 。
動作を行なうとき、磁気ヘッドに流れる電流を反転させ
て行なっている。それを行なうための回路として、第１
図に示されているようなものが考えられる。この回路図
は、ＥＣＬ差動入力信号ＷＤＸ、ＷＤＹを入力とする差
動アンプ１゜２とから構成される駆動回路３と、この駆
動回路３からの差動出力信号ＶＸ、ｖＹ及び■Ｘ′、ｖ
Ｙ′が供給される書込み回路４とから構成される。書込
み回路４は、同図に示すようにブリッジ状に接続された
バイポーラトランジスタＱ＋ ｐ Ｑｔ ｒ Ｑｓ 。
Ｑ４ と、定電流源Ｉｗとから構成され磁気ヘッドＬが
外付けされている。
外付けされている。
まず情報″１”の書込みを行なうとき駆動回路３により
バイポーラトランジスタＱｌ とＱ４がオン状態にされ
て電流がバイポーラトランジスタＱｌからＱ４を通って
流れるようになる。これによってディスク円板上への情
報″１”の書込みを行なっている。次に情報″′０”の
書込みを行なうとき、磁気ヘッドＬに流れる電流を逆方
向に変えて行なう。すなわちバイポーラトランジスタＱ
１とＱ３をオン状態にして、磁気ヘッドＬに電流を流し
て情報”０”の書込みを行なう。
バイポーラトランジスタＱｌ とＱ４がオン状態にされ
て電流がバイポーラトランジスタＱｌからＱ４を通って
流れるようになる。これによってディスク円板上への情
報″１”の書込みを行なっている。次に情報″′０”の
書込みを行なうとき、磁気ヘッドＬに流れる電流を逆方
向に変えて行なう。すなわちバイポーラトランジスタＱ
１とＱ３をオン状態にして、磁気ヘッドＬに電流を流し
て情報”０”の書込みを行なう。
しかしながら、第２図に示されているように、磁気ヘッ
ドＬに流れる電流の向きを切換えたとき、その反転初期
における電流の変化率が大きくなるため、磁気ヘッドＬ
の両端Ａ、Ｂに一時的に大きくなり逆起電力Ｖが発生す
る。この現象が起こることにより使用トランジスタの耐
圧を越えてトランジスタを破壊してしまうということや
、他回路への悪影響を及ぼすという問題点が生じること
が本発明者によってあきらかとされた。
ドＬに流れる電流の向きを切換えたとき、その反転初期
における電流の変化率が大きくなるため、磁気ヘッドＬ
の両端Ａ、Ｂに一時的に大きくなり逆起電力Ｖが発生す
る。この現象が起こることにより使用トランジスタの耐
圧を越えてトランジスタを破壊してしまうということや
、他回路への悪影響を及ぼすという問題点が生じること
が本発明者によってあきらかとされた。
本発明の目的は、磁気ヘッドに流れる駆動電流の方向が
切換えられたときに生じる逆起電力の低減を図った半導
体集積回路装置を提供するものである。
切換えられたときに生じる逆起電力の低減を図った半導
体集積回路装置を提供するものである。
本発明の前記ならびにそのほかの目的と新規な特徴は、
本明細書の記述および添付図面から明らかになるであろ
う。
本明細書の記述および添付図面から明らかになるであろ
う。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、下記のとおりである。
を簡単に説明すれば、下記のとおりである。
すなわち、磁気ディスク装置のヘッド部に搭載されたり
−ド／ライトＩＣのディジタルデータ記録用の磁気ヘッ
ドを駆動させるために複数のバイボー２トランジスタを
それぞれブリッジ状に接続して構成された書込み回路に
おいて、上記各バイポーラトランジスタのコレクタ・エ
ミッタ間にそれぞれ抵抗を設けて電流のバイパスを行な
うようにさせることにより、上記磁気ヘッドに流れる駆
動電流の方向が切換えられたときに生じる逆起電力（フ
ライバック電圧）を低減させるという目的を達成するも
のである。
−ド／ライトＩＣのディジタルデータ記録用の磁気ヘッ
ドを駆動させるために複数のバイボー２トランジスタを
それぞれブリッジ状に接続して構成された書込み回路に
おいて、上記各バイポーラトランジスタのコレクタ・エ
ミッタ間にそれぞれ抵抗を設けて電流のバイパスを行な
うようにさせることにより、上記磁気ヘッドに流れる駆
動電流の方向が切換えられたときに生じる逆起電力（フ
ライバック電圧）を低減させるという目的を達成するも
のである。
第３図（ａ）には、本発明の一実施例であるリード／ラ
イトＩＣにおける書込み系回路が示されている。
イトＩＣにおける書込み系回路が示されている。
本実施例回路は、Ｅ ＣＬ （Ｅｍｉ ｔｔ Ｃｏｕｐ
ｌｅｄＬｏｇｉｃ）差動入力信号ＷＤＸ、ＷＤＹを入力
とする差動アンプ１と、この差動アンプ１からの差動出
力信号ｖｘ 、 ｖｙ−を入力とする第２の差動アンプ
２とから構成される駆動回路３と、この駆動回路３から
の差動出力信号が供給される書込み回路５とから構成さ
れる。書込み回路５は、それぞれブリッジ状に接続され
たバイポーラトランジスタＱ＋ 、Ｑｔ 、Ｑ−、Ｑ４
と抵抗Ｒ，，Ｒ，，Ｒ，。
ｌｅｄＬｏｇｉｃ）差動入力信号ＷＤＸ、ＷＤＹを入力
とする差動アンプ１と、この差動アンプ１からの差動出
力信号ｖｘ 、 ｖｙ−を入力とする第２の差動アンプ
２とから構成される駆動回路３と、この駆動回路３から
の差動出力信号が供給される書込み回路５とから構成さ
れる。書込み回路５は、それぞれブリッジ状に接続され
たバイポーラトランジスタＱ＋ 、Ｑｔ 、Ｑ−、Ｑ４
と抵抗Ｒ，，Ｒ，，Ｒ，。
Ｒ４及び定電流理工、とから構成され、磁気ヘッドＬが
外付けされる。上記バイポーラトランジスタＱ＋ −Ｑ
ｔのコレクタは正の電源端子子ＶＣＣに接続され、その
エミッタはバイポーラトランジスタＱ３及びＱ４のコレ
クタに接続されている。バイポーラトランジスタＱ、の
ベースには前段の駆動回路３を構成する差動アンプ２か
らの出力信号ｖＸ′が供給され、バイポーラトランジス
タＱ。
外付けされる。上記バイポーラトランジスタＱ＋ −Ｑ
ｔのコレクタは正の電源端子子ＶＣＣに接続され、その
エミッタはバイポーラトランジスタＱ３及びＱ４のコレ
クタに接続されている。バイポーラトランジスタＱ、の
ベースには前段の駆動回路３を構成する差動アンプ２か
らの出力信号ｖＸ′が供給され、バイポーラトランジス
タＱ。
のベースにはその反転信号ｖＹ′が供給される。
下段のバイポーラトランジスタＱｓ 、Ｑ４の共通エミ
ッタは、定電流理工ｗを介して負の電源端子−Ｖ、ＥＫ
：接続されている。バイポーラトランジスタＱ４のペー
スには前段の駆動回路３を構成する差動アンプｌからの
出力信号■Ｘが供給され、バイポーラトランジスタＱ、
ｌのペースにはその反転信号ＶＹが供給される。
ッタは、定電流理工ｗを介して負の電源端子−Ｖ、ＥＫ
：接続されている。バイポーラトランジスタＱ４のペー
スには前段の駆動回路３を構成する差動アンプｌからの
出力信号■Ｘが供給され、バイポーラトランジスタＱ、
ｌのペースにはその反転信号ＶＹが供給される。
上記書込み回路５は、正の電源子Ｖｃｃ （接地電位）
と負の電源−ＶＦ、ｇ（−５，２Ｖ）との間で動作する
。また上記バイポーラトランジスタＱ＋ ｔ Ｑｔ ＋
Ｑａ 、Ｑ４のそれぞれのコレクタ・エミッタ間には、
抵抗Ｒ，、Ｒ，、Ｒ３，Ｒ４が並列に接続されている。
と負の電源−ＶＦ、ｇ（−５，２Ｖ）との間で動作する
。また上記バイポーラトランジスタＱ＋ ｔ Ｑｔ ＋
Ｑａ 、Ｑ４のそれぞれのコレクタ・エミッタ間には、
抵抗Ｒ，、Ｒ，、Ｒ３，Ｒ４が並列に接続されている。
さらに上段のバイポーラトランジスタＱ＋ 、Ｑｔ と
下段のバイポーラトランジスタＱａｔＱ４との間には磁
気ヘッドが外付けされている。
下段のバイポーラトランジスタＱａｔＱ４との間には磁
気ヘッドが外付けされている。
入力端子ＶＤＸ、ＶＤＹよりＥＣＬ差動入力信号が駆動
回路３を構成する差動アンプ１に供給され、この入力信
号に従った差動出力信号ｖｘ、ｖｙが形成される。この
差動出力信号ｖｘ、ｖｙは、差動アンプ２と書込み回路
５を構成する下段のバイポーラトランジスタＱ、 、
Ｑ、のベースに供給される。差動アンプ２は上記差動出
力信号■Ｘ。
回路３を構成する差動アンプ１に供給され、この入力信
号に従った差動出力信号ｖｘ、ｖｙが形成される。この
差動出力信号ｖｘ、ｖｙは、差動アンプ２と書込み回路
５を構成する下段のバイポーラトランジスタＱ、 、
Ｑ、のベースに供給される。差動アンプ２は上記差動出
力信号■Ｘ。
ｖＹに従った差動出力信号ｖｘ’、ｖｙ’を形成する。
この信号ｖｘ’、ｖｙ’は書込み回路５の上段のバイポ
ーラトランジスタＱ、、Ｑ、のベースに供給される。す
なわち書込み回路５を構成するバイポーラトランジスタ
Ｑ１ とＱ、及びＱ３とＱ４のベースに供給される信号
極性は逆相であり、上記バイポーラトランジスタは相補
的にオンまたはオフ状態とされる。
ーラトランジスタＱ、、Ｑ、のベースに供給される。す
なわち書込み回路５を構成するバイポーラトランジスタ
Ｑ１ とＱ、及びＱ３とＱ４のベースに供給される信号
極性は逆相であり、上記バイポーラトランジスタは相補
的にオンまたはオフ状態とされる。
今、磁気ディスク円板上に情報Ｎ Ｉ Ｎの書込みを行
なう場合、駆動回路３を構成する差動アンプ１及び２に
より差動出力信号ｖｘ、ｖｘ’が・・イレペルにされ、
ｖＹ、■Ｙ′がローレベルにサレる。これにより、バイ
ポーラトランジスタＱｌ ｌＱ、がオン状態となって、
電流Ｉは、図に示すＡ点からＢ点に向って流れ、情報″
１”の書込みを行なう。また情報Ｍ ＯＩ＋の書込みを
行なう場合、磁気ヘッドＬに流れる電流の向きが逆方向
にされる。すなわち、上記駆動回路３により、差動出力
信号ｖｘ、ｖｘ’がローレヘルニ、ＶＹ 、ＶＹ’がハ
イレベルに切換えられる。これにより、バイポーラトラ
ンジスタＱ、及びＱ３がオン状態にされて、電流ＩがＢ
点からＡ点に向って流れ、情報″θ″の書込みが行なわ
れる。
なう場合、駆動回路３を構成する差動アンプ１及び２に
より差動出力信号ｖｘ、ｖｘ’が・・イレペルにされ、
ｖＹ、■Ｙ′がローレベルにサレる。これにより、バイ
ポーラトランジスタＱｌ ｌＱ、がオン状態となって、
電流Ｉは、図に示すＡ点からＢ点に向って流れ、情報″
１”の書込みを行なう。また情報Ｍ ＯＩ＋の書込みを
行なう場合、磁気ヘッドＬに流れる電流の向きが逆方向
にされる。すなわち、上記駆動回路３により、差動出力
信号ｖｘ、ｖｘ’がローレヘルニ、ＶＹ 、ＶＹ’がハ
イレベルに切換えられる。これにより、バイポーラトラ
ンジスタＱ、及びＱ３がオン状態にされて、電流ＩがＢ
点からＡ点に向って流れ、情報″θ″の書込みが行なわ
れる。
以上述べたように、磁気ディスク円板上に′情報を書込
むとき磁気ヘッドＬに流れる電流の向きを切換えるが、
電流を切換えた際、磁気ヘッドＬの両端Ａ、Ｂに下式（
１）に示す逆起電力Ｖが発生する。
むとき磁気ヘッドＬに流れる電流の向きを切換えるが、
電流を切換えた際、磁気ヘッドＬの両端Ａ、Ｂに下式（
１）に示す逆起電力Ｖが発生する。
ｖ＝Ｌ−Ａユ止 （１）
△ｔ
Ｌ：ヘッドのインダクタンス
カ旦：ヘッドに流れる書込みｔ流ｉＨの時間△を
変化率
抵抗Ｒｔ ””” Ｒ４は、電流バイパス用で、逆起電
力Ｖが大きくなると磁気ヘッドに流れる書込み電流ｉＨ
の時間変化率が小さくなり、従って式（１）より逆起電
力■を抑制する働きをもつ。
力Ｖが大きくなると磁気ヘッドに流れる書込み電流ｉＨ
の時間変化率が小さくなり、従って式（１）より逆起電
力■を抑制する働きをもつ。
たとえば、磁気ヘッドＬに流れる電流の向きを上記のよ
うにＡ点からＢ点に向って流れていたのを、Ｂ点からＡ
点に向って流れるように切換えた場合、磁気ヘッドＬの
端子Ｂ点の電圧は逆起電力＄ により上昇するが、この
とき抵抗Ｒ２に流れる電流工、は減少し、抵抗Ｒ４に流
れる電流工、が増加する。このため磁気ヘッドＬに流れ
る電流ｉＨの電流変化率は小さくなり、上記磁気ヘッド
Ｌの端子Ｂ点の電圧上昇は第４図の電圧波形図に示すよ
うに抑制される。また上記磁気ヘッドＬに流れる電流の
向きが、逆にＢ点からＡ点方向に流れていたのをＡ点か
らＢ点方向に流れるように切換えた場合も同様にして同
じ効果が得られる。
うにＡ点からＢ点に向って流れていたのを、Ｂ点からＡ
点に向って流れるように切換えた場合、磁気ヘッドＬの
端子Ｂ点の電圧は逆起電力＄ により上昇するが、この
とき抵抗Ｒ２に流れる電流工、は減少し、抵抗Ｒ４に流
れる電流工、が増加する。このため磁気ヘッドＬに流れ
る電流ｉＨの電流変化率は小さくなり、上記磁気ヘッド
Ｌの端子Ｂ点の電圧上昇は第４図の電圧波形図に示すよ
うに抑制される。また上記磁気ヘッドＬに流れる電流の
向きが、逆にＢ点からＡ点方向に流れていたのをＡ点か
らＢ点方向に流れるように切換えた場合も同様にして同
じ効果が得られる。
第３図（ｂ）に示す書込み回路６も上記第３図（ａ）で
説明したのと同じように前段の駆動回路からの差動出力
信号ｖｘ、ｖｙにより、バイポー２トランジスタＱｓ
、Ｑｓを相補的にオン状態にさせ、磁気ヘッドＬ、また
はり、に電流を流して磁気ディスク円板上へ情報の書込
みを行なう。この書込み回路６の場合もバイポーラトラ
ンジスタＱ、またはＱ６に流れる電流を切換えることに
より、磁気ヘッドＬ、、Ｌ！の端子に逆起電力が発生す
る。
説明したのと同じように前段の駆動回路からの差動出力
信号ｖｘ、ｖｙにより、バイポー２トランジスタＱｓ
、Ｑｓを相補的にオン状態にさせ、磁気ヘッドＬ、また
はり、に電流を流して磁気ディスク円板上へ情報の書込
みを行なう。この書込み回路６の場合もバイポーラトラ
ンジスタＱ、またはＱ６に流れる電流を切換えることに
より、磁気ヘッドＬ、、Ｌ！の端子に逆起電力が発生す
る。
この場合も上記同様にして抵抗Ｒ，またはＲ１により逆
起電力を抑制することができる。これによりトランジス
タ耐圧マージンの向上、さらには他回路への悪影響を低
減することができる。
起電力を抑制することができる。これによりトランジス
タ耐圧マージンの向上、さらには他回路への悪影響を低
減することができる。
１、磁気ディスク装置のヘッド部に搭載されたリード／
ライ）ＩＣの磁気ヘッドを駆動させて書込み動作を行な
わせるために、４個のバイポーラトランジスタをブリッ
ジ状に接続させて構成された書込み回路の各トランジス
タのコレクタ・エミッタ間にそれぞれ抵抗を設けて電流
のバイパスを行なわせるようにする。これにより上記磁
気ヘッドに流れる駆動電流の向きを切換えたときに発生
する逆起電力を抑制することができるためトランジスタ
耐圧マージンを向上でき、他回路への悪影響も減少でき
るという効果が得られる。
ライ）ＩＣの磁気ヘッドを駆動させて書込み動作を行な
わせるために、４個のバイポーラトランジスタをブリッ
ジ状に接続させて構成された書込み回路の各トランジス
タのコレクタ・エミッタ間にそれぞれ抵抗を設けて電流
のバイパスを行なわせるようにする。これにより上記磁
気ヘッドに流れる駆動電流の向きを切換えたときに発生
する逆起電力を抑制することができるためトランジスタ
耐圧マージンを向上でき、他回路への悪影響も減少でき
るという効果が得られる。
以上本発明者によりてなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
具体的に説明したが、本発明は上記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である磁気ディスク装置に
おけるリード／ライトＩＣに適用した場合について説明
したが、それに限定されるものではなくたとえば、磁気
記憶装置におけるリード／ライトＩＣなどに適用できる
。
をその背景となった利用分野である磁気ディスク装置に
おけるリード／ライトＩＣに適用した場合について説明
したが、それに限定されるものではなくたとえば、磁気
記憶装置におけるリード／ライトＩＣなどに適用できる
。
第１図は、この発明に先だって検討されたリード／ライ
）ＩＣにおける書込系回路、 第２図は、第１図に示す磁気ヘッド端子Ａ点及びＢ点の
電圧波形及び磁気ヘッドに流れる電流の波形図、 第３図（ａ）は、本発明の一実施例であるリード／ライ
トＩＣにおける書込系回路、 第３図（ｂ）は、本発明の他の実施例であるリード／ラ
イトＩＣにおける書込系回路、 第４図は、第３図（ａ）に示す磁気ヘッド端子Ａ点及び
Ｂ点の電圧波形及び磁気ヘッドに流れる電流の波形図で
ある。 １及び２・・・差動アンプ、３用駆動回路、４，５ −
及び６・・・書込み回路。 代理人 弁理士 高 橋 明 失 策 １ 図 Ｌ −−Ｖｔ−ｔ Ｊ ｒ− 第 ２ 図 □ｔ 第 ３ 図 ｒυ） （ト） ＶｆＥ 第 ４ 図 ｒｖ）
）ＩＣにおける書込系回路、 第２図は、第１図に示す磁気ヘッド端子Ａ点及びＢ点の
電圧波形及び磁気ヘッドに流れる電流の波形図、 第３図（ａ）は、本発明の一実施例であるリード／ライ
トＩＣにおける書込系回路、 第３図（ｂ）は、本発明の他の実施例であるリード／ラ
イトＩＣにおける書込系回路、 第４図は、第３図（ａ）に示す磁気ヘッド端子Ａ点及び
Ｂ点の電圧波形及び磁気ヘッドに流れる電流の波形図で
ある。 １及び２・・・差動アンプ、３用駆動回路、４，５ −
及び６・・・書込み回路。 代理人 弁理士 高 橋 明 失 策 １ 図 Ｌ −−Ｖｔ−ｔ Ｊ ｒ− 第 ２ 図 □ｔ 第 ３ 図 ｒυ） （ト） ＶｆＥ 第 ４ 図 ｒｖ）
Claims (1)
- 【特許請求の範囲】 １、ＥＣＬ差動入力信号に応じて切換えられる電流を入
力とし、磁気ヘッドを駆動させるために複数のバイポー
ラトランジスタをブリッジ状に接続した書込み回路にお
いて、電流バイパス手段として上記複数のバイポーラト
ランジスタのそれぞれ゛に並列させて複数の抵抗を設け
てなることを特徴とする半導体集積回路。 ２、上記電流バイパス手段として設けられる複数の抵抗
は、書込み回路を構成する複数の各トランジスタのコレ
クタ・エミッタ間に接続されてなる特許請求の範囲第１
項記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5602684A JPS60201505A (ja) | 1984-03-26 | 1984-03-26 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5602684A JPS60201505A (ja) | 1984-03-26 | 1984-03-26 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60201505A true JPS60201505A (ja) | 1985-10-12 |
Family
ID=13015549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5602684A Pending JPS60201505A (ja) | 1984-03-26 | 1984-03-26 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60201505A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5392172A (en) * | 1992-01-30 | 1995-02-21 | Hitachi, Ltd. | Magnetic head circuit having a write current changeover circuit with a clamp voltage depending on write current for high-speed data transfer |
| US5434717A (en) * | 1993-03-19 | 1995-07-18 | Hitachi, Ltd. | Read and/or write integrated circuit having an operation timing adjusting circuit and constant current elements |
-
1984
- 1984-03-26 JP JP5602684A patent/JPS60201505A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5392172A (en) * | 1992-01-30 | 1995-02-21 | Hitachi, Ltd. | Magnetic head circuit having a write current changeover circuit with a clamp voltage depending on write current for high-speed data transfer |
| US5434717A (en) * | 1993-03-19 | 1995-07-18 | Hitachi, Ltd. | Read and/or write integrated circuit having an operation timing adjusting circuit and constant current elements |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS59123321A (ja) | スイツチ回路 | |
| JPS63108505A (ja) | 磁気デイスク装置のデ−タ読み出し及び書き込み回路 | |
| JPS60201505A (ja) | 半導体集積回路 | |
| JPS59135685A (ja) | パルス駆動検出用センス回路 | |
| JP3516178B2 (ja) | プリアンプ回路装置 | |
| JP3610664B2 (ja) | ライト電流発生回路 | |
| JP3613595B2 (ja) | 磁気ヘッド駆動回路 | |
| JP2636251B2 (ja) | 差動スイッチ型のドライブ回路 | |
| JP2951655B2 (ja) | ライトドライバ回路 | |
| JPH04205702A (ja) | ライトアンプ | |
| JPS63257903A (ja) | 磁気ヘツド用回路 | |
| JP3173130B2 (ja) | ハード・ディスク書き込み回路 | |
| JPS59151308A (ja) | コイルの駆動装置 | |
| JPH05266405A (ja) | 磁気ヘッドのライト駆動回路 | |
| JP3111559B2 (ja) | 磁気ヘッド断線検出回路 | |
| JPH10241104A (ja) | 磁気ヘッド駆動回路および半導体集積回路 | |
| JPS60187289A (ja) | 半導体装置 | |
| JPH04162817A (ja) | ラッチ回路 | |
| JPS59178606A (ja) | 磁気記録装置の書き込み回路 | |
| JPS6314303A (ja) | 書込み読出し回路 | |
| JPS61170909A (ja) | 半導体集積回路 | |
| JPH03216805A (ja) | 磁気記録再生装置の読み出し回路 | |
| JPS616983A (ja) | 直流再生回路 | |
| JPS62223805A (ja) | 磁気ヘツド駆動回路 | |
| JPS5825712A (ja) | 増幅回路 |