JPH10242168A

JPH10242168A - 微細ゲート電極の形成方法

Info

Publication number: JPH10242168A
Application number: JP9044130A
Authority: JP
Inventors: Yoichi Makino; 洋一牧野; Hironobu Miyamoto; 広信宮本
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-02-27
Filing date: 1997-02-27
Publication date: 1998-09-11
Anticipated expiration: 2017-02-27
Also published as: JP2962262B2

Abstract

(57)【要約】【課題】電界効果トランジスタのゲート電極形成工程を
簡素化し、微細なゲート長の形成の高い再現性と安定性
を可能にする。【解決手段】半導体基板上に絶縁層を形成する工程と、
断面形状が階段状のレジスト開口を有するレジストマス
クを前記絶縁層上に形成する工程と、前記レジストマス
クをエッチングマスクにして前記絶縁層をエッチングし
て、前記絶縁層に前記レジスト開口のパターンを転写し
断面形状が階段状である絶縁膜開口を形成する工程とを
含む。そして、前記絶縁層開口にゲート金属を埋設して
電界効果トランジスタのゲート電極を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は微細ゲート電極の形
成方法に関し、レジスト開口パターンをエッチングマス
クとしてドライエッチングにより絶縁膜にレジスト開口
パターンを転写し、ゲート金属を埋め込む電極形成方法
に関するものである。

【０００２】

【従来の技術】従来、微細かつ低抵抗であるゲート電極
の形成方法として特開平５−３２６５６４号公報に記載
の方法が知られている。図１５と図１６はその形成方法
の一例を工程順に示す電界効果トランジスタ（ＭＥＳＦ
ＥＴ）の概略断面図である。各々の図において、２１は
半絶縁性ＧａＡｓ基板、２２はＧａＡｓバッファ層，２
３ａ及び２３ｂはｎ−ＧａＡｓ層、２４ａ及び２４ｂは
ｎ−ＡｌＧａＡｓ層、２５はｎ⁺−ＧａＡｓ層、２６は
ＳｉＯＮ膜、２７はホトレジスト、２８はＳｉＯ₂膜サ
イドウォール、２９はゲート金属（Ｔｉ／Ｐｔ／Ａ
ｕ）、３０はオーミック電極（ＡｕＧｅ／Ｎｉ／Ａｕ）
である。

【０００３】次に、このようなゲート電極の製造方法の
要点を説明する。図１５（ａ）に示すようにｎ⁺−Ｇａ
Ａｓ層２５上に酸化窒化珪素膜であるＳＩＯＮ膜２６を
約２００ｎｍ堆積し、この上にホトレジスト２７を塗布
形成し、ゲート電極となるところに０．５μｍの開口パ
ターンを形成する。ついでホトレジスト２７をエッチン
グマスクとしてＳＩＯＮ膜２６を反応性イオンエッチン
グ（ＲＩＥ）にて異方性エッチングし、さらに図１５
（ｂ）に示すようにｎ⁺−ＧａＡｓ層２５およびｎ−Ａ
ｌＧａＡｓ層２４ｂをＲＩＥにて除去する。ついで、図
１５（ｃ）に示すようにホトレジスト２７を除去した
後、プラズマＣＶＤ法によりＳｉＯ₂膜を４００ｎｍ堆
積し、ＲＩＥにて、このＳｉＯ₂を異方性エッチングす
ることにより約０．２μｍ幅のＳｉＯ₂膜サイドウォー
ル２８を形成する。

【０００４】さらに図１５（ｄ）に示すようにｎ−Ｇａ
Ａｓ層２３ｂおよびｎ−ＡｌＧａＡｓ層２４ａをエッチ
ング除去し、ついで図１６（ａ）に示すようにゲート金
属（Ｔｉ／Ｐｔ／Ａｕ）２９を蒸着し、図１６（ｂ）に
示すようにゲート金属２９をイオンミリングによりエッ
チングする。最後に、図１６（ｃ）に示すようにＳｉＯ
Ｎ膜２６を除去し、オーミック電極３０をゲート電極２
９をマスクとして蒸着する。これにより、これらのオー
ミック電極３０はそれぞれゲート電極、ソース電極、ド
レイン電極となり、目的とする微細なゲート長を有する
電界効果トランジスタが完成する。

【０００５】以上述べたような従来のゲート電極の製造
方法においては、図１５（ｂ）に示されるホトレジスト
２７の開口条件、ＳｉＯＮ膜２６のＲＩＥによる異方性
エッチング条件、ｎ⁺−ＧａＡｓ層２５およびｎ−Ａｌ
ＧａＡｓ層２４ｂのＲＩＥによる異方性エッチング条
件、さらには図１５（ｃ）に示されるようなＳｉＯ₂膜
サイドウォール２８の堆積条件とＲＩＥによる異方性エ
ッチング条件とを駆使することでゲート長の微細化が可
能となる。

【０００６】

【発明が解決しようとする課題】しかし、このような従
来のゲート電極の製造方法では工程が長くなると共にそ
の条件設定が煩雑となる。このために、微細なゲート長
を有するゲート電極形成での安定性あるいは再現性が困
難になってきている。そして、また化合物半導体基板上
に形成するＭＥＳＦＥＴのような半導体装置の製造コス
トが高くなっている。

【０００７】本発明の目的は、ゲート電極の形成工程を
簡略化し、微細なゲート長を有するゲート電極形成の安
定性あるいは再現性の向上が容易になる方法を提供する
ことにある。

【０００８】

【課題を解決するための手段】このために、本発明の微
細ゲート電極の形成方法は、半導体基板上に絶縁層を形
成する工程と、断面形状が階段状のレジスト開口を有す
るレジストマスクを前記絶縁層上に形成する工程と、前
記レジストマスクをエッチングマスクにして前記絶縁層
をエッチングして、前記絶縁層に前記レジスト開口のパ
ターンを転写し断面形状が階段状である絶縁層開口を形
成する工程とを含む。

【０００９】あるいは、本発明の微細ゲート電極の形成
方法は、半導体基板上に絶縁層を形成する工程と、第１
の開口を有する第１のレジストマスクと第２の開口を有
する第２のレジストマスクとをこの順に積層して前記絶
縁層上に形成し、前記第１の開口と第２の開口とで構成
しその断面形状が階段状となるレジスト開口を前記絶縁
層上に形成する工程と、前記第２のレジストマスクをエ
ッチングマスクにして前記第１のレジストマスクと前記
絶縁層とをエッチングして、前記絶縁層に前記第１の開
口と第２の開口パターンを転写し断面形状が階段状であ
る絶縁層開口を形成する工程とを含む。

【００１０】そして、断面形状が階段状である前記絶縁
層開口にゲート金属が埋設され電界効果トランジスタの
ゲート電極が形成される。

【００１１】ここで、前記第１の開口と第２の開口の断
面は共に矩形になっている。

【００１２】そして、前記絶縁層開口の茎上部と茎下部
の断面形状が矩形となる。あるいは、前記絶縁層開口の
茎下部の断面形状が順テーパーとなる。

【００１３】または、前記第１の開口の断面が矩形とな
り、前記第２の開口の断面が順テーパー形状となる。そ
して、前記絶縁層開口の茎上部の断面形状が順テーパー
となる。あるいは、前記絶縁層開口の茎上部と茎下部の
断面形状が共に順テーパーとなる。

【００１４】ここで、前記第１のレジストマスクが電子
線露光用のレジストで構成され、前記第２のレジストマ
スクが紫外線露光用のレジストで構成される。

【００１５】または、前記第１のレジストマスクと第２
のレジストマスクとが電子線露光用のレジストで構成さ
れ、前記第２のレジストマスクの露光感度が前記第１の
レジストマスクの露光感度より高くなる。

【００１６】または、前記第１のレジストマスクと第２
のレジストマスクとが紫外線露光用のレジストで構成さ
れ、前記第２のレジストマスクの露光感度が前記第１の
レジストマスクの露光感度より高くなる。

【００１７】あるいは、本発明の微細ゲート電極の形成
方法は、半導体基板上に絶縁層を形成する工程と、断面
形状がＶ字型のレジスト開口を有するレジストマスクを
前記絶縁層上に形成する工程と、前記レジストマスクを
エッチングマスクにして前記絶縁層をエッチングして、
前記絶縁層に前記レジスト開口のパターンを転写し断面
形状がＶ字型である絶縁層開口を形成する工程とを含
む。

【００１８】そして、断面形状がＶ字型である前記絶縁
層開口にゲート金属が埋設され電界効果トランジスタの
ゲート電極が形成される。

【００１９】このように、本発明の微細ゲート電極の形
成方法では、半導体基板上の絶縁層上に、断面形状が階
段状のレジスト開口を有するレジストマスクが形成され
る。ここで、このレジスト開口の茎上部のパターン寸法
は大きくレジスト開口の茎下部のパターン寸法は小さく
なっている。

【００２０】そして、前記レジストマスクをエッチング
マスクにした前記絶縁層のエッチングがなされ、前記絶
縁層に前記レジスト開口のパターンがそのまま転写され
る。このようにして、絶縁層の所定の領域に断面形状が
階段状である開口が形成される。さらに、この絶縁層の
開口にゲート金属が埋設され電界効果トランジスタのゲ
ート電極が形成される。ここで、電界効果トランジスタ
のゲート長は上記のレジスト開口の茎下部のパターン寸
法で決まる。

【００２１】このようにして、実効的に微細なゲート電
極を有する電界効果トランジスタが、工程短縮の下に容
易に形成されるようになる。

【００２２】

【発明の実施の形態】次に、本発明の発明の第１の実施
の形態について図１と図２に基づいて説明する。ここ
で、図１と図２とは、微細ゲート電極の基本的な形成方
法の工程順の断面図である。

【００２３】図１（ａ）に示すように半導体基板１上に
絶縁膜２を形成し、この上に第１のレジストマスク３と
第２のレジストマスク５を形成する。そして、絶縁膜２
の一部を露呈した第１のレジスト開口４を第１のレジス
トマスク３の所定領域に形成する。また、第１のレジス
ト開口４を露呈した第２のレジスト開口６を第２のレジ
ストマスク５に形成する。このようにして、２層で構成
されたレジストマスクに断面形状が階段状のレジスト開
口を形成する。

【００２４】次に、図１（ｂ）に示すように、このよう
な階段状のレジスト開口のパターンをエッチングマスク
とし、第１及び第２のレジストマスク３，５と絶縁膜２
がほぼ等しい速度でエッチング可能なドライエッチング
条件により、半導体基板１の一部を露呈するようにゲー
ト電極開口７を絶縁膜２に形成する。ここで、このゲー
ト電極開口７の断面形状は、上記のレジスト開口が転写
された形状となり階段状になる。この際、転写されたゲ
ート電極開口７の茎下部寸法は第１のレジスト開口４の
寸法と寸法変換差±１０％の範囲内で一致する。また、
ゲート電極開口７の茎上部の寸法は第２のレジスト開口
６の寸法とほぼ同一である。

【００２５】ついで絶縁膜２上に残存する第１のレジス
トマスク３および第２のレジストマスク５を除去し、つ
いで図１（ｃ）に示すように転写されたゲート電極開口
７を第１のゲート金属８で覆う。そして、図２（ａ）に
示すように第１のゲート金属８上にゲート電極レジスト
マスク９を形成する。例えば、ネガ型レジストの塗布形
成およびパターニングでもって、このようなゲート電極
レジストマスク９を形成する。

【００２６】ついで図２（ｂ）に示すように遮蔽したゲ
ート電極レジストマスク９をエッチングマスクとしたド
ライエッチングにより第１のゲート金属８を絶縁膜２が
露呈されるまでエッチング除去しパターニングした第１
のゲート金属８ａを形成する。そして、残存するゲート
電極レジストマスク９を除去し、その後に第２のゲート
金属１０を埋め込む。

【００２７】このようにして、半導体基板１の一部が露
呈しその断面形状が階段状となる、絶縁膜２のゲート電
極開口７に、電界効果トランジスタの微細なゲート電極
が容易に形成される。ここで、ゲート電極のゲート長は
ゲート電極開口７の茎下部の寸法で決定される。なお、
このような電界効果トランジスタでは、半導体基板１と
しては化合物半導体が用いられ、ＭＥＳＦＥＴ構造とな
っている。

【００２８】次に、第１の実施の形態の具体的な実施例
を図１乃至図３を参照して説明する。ここで、図３は階
段状のレジスト開口を形成するまでの工程順の断面図と
なっている。

【００２９】図３（ａ）に示すように半導体基板１上に
絶縁膜２を形成し、この上に第１のレジストマスクであ
る電子線露光レジストマスク１１を例えば膜厚２００ｎ
ｍで塗布形成し、ついで電子線露光により例えば２００
ｎｍの開口寸法を有する第１のレジスト開口４を形成す
る。ついで図３（ｂ）に示すように第１のレジスト開口
４を覆うように、第２のレジストマスクである紫外線露
光レジストマスク１２を例えば膜厚１μｍで塗布形成す
る。ついでｇ線露光、ｉ線露光もしくはエキシマレーザ
露光により、電子線露光レジストマスク１１に形成した
第１のレジスト開口４を露呈するように第２のレジスト
開口６を形成する。ここで、第２のレジスト開口６のパ
ターン寸法は８００ｎｍ程度に設定される。

【００３０】上記のような工程で、電子線露光レジスト
マスク１１と紫外線露光レジストマスク１２の界面には
両者のレジストマスクが混合したレジスト混合層１３が
形成される。このため、初めに形成された第１のレジス
ト開口４の寸法はおよそ１００ｎｍ縮小されるようにな
る。そして、最終的に１００ｎｍの開口寸法を有する第
１のレジスト開口４が形成されることになる。この寸法
はフォトリソグラフィ技術での解像限界以下の寸法にな
る。

【００３１】ついで図１（ｂ）に示すように、断面形状
が階段状のレジスト開口をエッチングマスクとしＣＦ₄
ガスを反応ガスとしたマグネトロンＲＩＥによる異方性
を有するドライエッチング条件で、半導体基板１の一部
を露呈したゲート電極開口７を転写形成する。

【００３２】ついで、残存した電子線露光レジストマス
ク１１、紫外線露光レジストマスク１２および両レジス
トマスクの混合したレジスト混合層１３を有機洗浄およ
び酸素プラズマアッシングにより除去する。

【００３３】ついで、図１（ｃ）で説明した第１のゲー
ト金属８を、例えばスパッタ蒸着法あるいは電子銃蒸着
法により形成したＴｉ（膜厚２０ｎｍ）／Ｐｔ（膜厚２
０ｎｍ）／Ａｕ（膜厚１００ｎｍ）で構成される積層金
属、あるいは、メタルＣＶＤ法により形成したＷＳｉ
（膜厚１００ｎｍ）等で形成する。

【００３４】さらに、この上に例えば膜厚４００ｎｍで
ネガ型レジストを塗布形成し、ゲート電極開口７上をｉ
線露光照射し、寸法８００ｎｍのネガ型レジストで構成
されたゲート電極レジストマスク９を形成する。つい
で、これをエッチングマスクとして、ＲＩＥあるいはイ
オンミリングを用いたドライエッチングにより第１のゲ
ート金属８を絶縁膜２が露呈されるまでエッチング除去
する。

【００３５】ついで図２（ｃ）で説明したように、ゲー
ト電極開口７の部分に形成された第１のゲート金属８ａ
上に、金メッキにより第２のゲート金蔵１０を埋め込む
ことで１００ｎｍのゲート長を有するショットキー型の
ゲート電極が形成される。

【００３６】次に、この第１の実施の形態の別の具体的
な実施例を図４及び図１と図２を参照して説明する。こ
こで、図４は階段状のレジスト開口を形成するまでの工
程順の断面図である。

【００３７】図４（ａ）に示すように半導体基板１上に
絶縁膜２を形成し、この上に第１のレジストマスクとな
る第１のレジスト膜１４を、膜厚２００ｎｍで塗布形成
し、さらにこの上に第１のレジスト膜１４より高い感度
を有する第２のレジスト膜１５を、膜厚１μｍで塗布形
成する。ここで、これらの第１及び第２のレジスト膜１
４，１５は電子線露光用のレジスト膜である。

【００３８】ついで、図３（ｂ）に示すように電子線露
光により、開口寸法７００ｎｍを有する第２のレジスト
開口６を形成する。ついで露出した第１のレジスト膜１
４を電子線露光する。そして、図１で説明した第１のレ
ジスト開口４を形成する。ここで、この第１のレジスト
開口４の寸法は１００ｎｍ程度に設定される。

【００３９】以下、先述した具体的な実施例と同様にし
て電界効果トランジスタの微細なゲート電極が形成され
るようになる。

【００４０】次に、第１の実施の形態のさらに別の具体
的な実施例について図４を参照して説明する。

【００４１】この場合には、第１のレジスト膜１４とし
て膜厚２００ｎｍの紫外線露光レジスト膜を塗布形成す
る。そして、この上にさらに高い感度を有する第２のレ
ジスト膜１５として、膜厚１μｍの紫外線露光レジスト
膜を塗布形成する。

【００４２】ついで図３（ｂ）に示すように第２のレジ
スト膜１５を、ｉ線露光により開口寸法７００ｎｍの第
２のレジスト開口６を形成する。ついで第１のレジスト
膜１４に、位相シフト法を用いたｉ線露光により、例え
ば２００ｎｍの寸法を有する第１のレジスト開口４を第
２のレジスト開口６のパターン内に形成する。これによ
り断面形状が階段状のレジスト開口が形成できる。

【００４３】以下、先述した具体的な実施例と同様にし
て電界効果トランジスタの微細なゲート電極が形成され
るようになる。

【００４４】次に、本発明の第２の実施の形態を図５と
図６に基づいて説明する。ここで、図５と図６とは、微
細ゲート電極の別の形成方法の工程順の断面図である。
また、第１の実施の形態と同一なものは同一の符号で示
されている。

【００４５】図５（ａ）に示すように半導体基板１上に
絶縁膜２を形成し、この上に第１のレジストマスク３ａ
と第２のレジストマスク５を形成する。そして、絶縁膜
２の一部を露呈した第１のレジスト開口４を第１のレジ
ストマスク３ａの所定領域に形成する。また、第１のレ
ジスト開口４を露呈した第２のレジスト開口６を第２の
レジストマスク５に形成する。このようにして、２層で
構成されたレジストマスクに断面形状が階段状のレジス
ト開口を形成する。

【００４６】次に、図５（ｂ）に示すように、このよう
な階段状のレジスト開口のパターンをエッチングマスク
とし、第１及び第２のレジストマスク３ａ，５と絶縁膜
２がほぼ等しい速度でエッチング可能なドライエッチン
グ条件により、半導体基板１の一部を露呈するようにゲ
ート電極開口７ａを絶縁膜２に形成する。

【００４７】ここで、断面形状が階段状のレジスト開口
を絶縁膜２に転写する場合に、第１のレジストマスク３
ａがエッチング後退により変形して順テーパー形状にな
る。このようなエッチング後退は、上記ドライエッチン
グの反応ガスにアルゴンガスを混入するで容易に行なえ
る。このために、ゲート電極開口７ａの茎下部に開口下
部テーパー部１６が形成されるようになる。

【００４８】ついで絶縁膜２上に残存する第１のレジス
トマスク３ａおよび第２のレジストマスク５を除去し、
ついで図５（ｃ）に示すように転写されたゲート電極開
口７ａを第１のゲート金属８で覆う。そして、図５
（ｄ）に示すように第１のゲート金属８上にゲート電極
レジストマスク９を形成する。

【００４９】ついで図６（ａ）に示すように、第１の実
施の形態で説明したのと同様に、遮蔽したゲート電極レ
ジストマスク９をエッチングマスクとしたドライエッチ
ングにより第１のゲート金属８を絶縁膜２が露呈される
までエッチング除去しパターニングした第１のゲート金
属８ａを形成する。そして、残存するゲート電極レジス
トマスク９を除去し、その後に第２のゲート金属１０を
埋め込む。

【００５０】このようにして、半導体基板１の一部が露
呈しその断面形状が階段状となる、絶縁膜２のゲート電
極開口７ａに、電界効果トランジスタのゲート電極が形
成される。ここで、ゲート電極のゲート長はゲート電極
開口７ａの開口下部テーパー部１６の下部の寸法で決定
される。

【００５１】この場合には、ゲート電極開口７ａに開口
下部テーパー部１６が形成されるために、第１のゲート
金属８ａの断線が皆無になる。

【００５２】この第２の実施の形態で、具体的なゲート
電極の形成方法は第１の実施の形態で説明した具体的な
それと同様となるので、詳細は省略される。

【００５３】次に、本発明の第３の実施の形態を図７と
図８に基づいて説明する。ここで、図７と図８は微細ゲ
ート電極の別の基本的な形成方法の工程順の断面図とな
っている。また、第１の実施の形態と同一のものは同一
の符号で示される。

【００５４】図７（ａ）に示すように半導体基板１上に
絶縁膜２を形成し、この上に第１のレジストマスク３と
第２のレジストマスク５ａを形成する。そして、絶縁膜
２の一部を露呈した第１のレジスト開口４を第１のレジ
ストマスク３の所定領域に形成する。また、第１のレジ
スト開口４を露呈した第２のレジスト開口６ａを第２の
レジストマスク５ａに形成する。このようにして、２層
で構成されたレジストマスクに断面形状が階段状のレジ
スト開口を形成する。ここで、第２のレジスト開口６ａ
の断面は順テーパー形状になるように形成される。

【００５５】次に、図７（ｂ）に示すように、このよう
な階段状のレジスト開口のパターンをエッチングマスク
とし、第１及び第２のレジストマスク３，５ａと絶縁膜
２がほぼ等しい速度でエッチング可能なドライエッチン
グ条件により、半導体基板１の一部を露呈するようにゲ
ート電極開口７ｂを絶縁膜２に形成する。ここで、この
ゲート電極開口７ｂの断面形状は、上記のレジスト開口
が転写された形状となる。すなわち、ゲート電極開口７
ｂの茎上部には開口上部テーパー部１７が形成されるよ
うになる。

【００５６】この際、転写されたゲート電極開口７の茎
下部寸法は第１のレジスト開口４の寸法と寸法変換差±
１０％の範囲内で一致する。また、ゲート電極開口７ｂ
の茎上部の寸法は第２のレジスト開口６ａの寸法とほぼ
同一である。

【００５７】ついで絶縁膜２上に残存する第１のレジス
トマスク３および第２のレジストマスク５ａを除去し、
ついで図７（ｃ）に示すように転写されたゲート電極開
口７ｂを第１のゲート金属８で覆う。そして、図７
（ｄ）に示すように第１のゲート金属８上にゲート電極
レジストマスク９を形成する。

【００５８】ついで図８（ａ）に示すように遮蔽したゲ
ート電極レジストマスク９をエッチングマスクとしたド
ライエッチングにより第１のゲート金属８を絶縁膜２が
露呈されるまでエッチング除去しパターニングした第１
のゲート金属８ａを形成する。そして、残存するゲート
電極レジストマスク９を除去し、図８（ｂ）に示すよう
に第２のゲート金属１０を埋め込む。

【００５９】このようにして、半導体基板１の一部が露
呈しその断面形状が階段状となり、開口上部テーパー部
１７を有するゲート電極開口７ｂに、電界効果トランジ
スタのゲート電極が形成される。ここで、ゲート電極の
ゲート長はゲート電極開口７ｂの茎下部の寸法で決定さ
れる。

【００６０】次に、第３の実施の形態の具体的な実施例
を図７乃至図９を参照して説明する。ここで、図９は階
段状のレジスト開口を形成するまでの工程順の断面図と
なっている。

【００６１】図９（ａ）に示すように半導体基板１上に
絶縁膜２を形成し、この上に第１のレジストマスクであ
る電子線露光レジストマスク１１ａを例えば膜厚２００
ｎｍで塗布形成し、ついで電子線露光により例えば２０
０ｎｍの開口寸法を有する第１のレジスト開口４を形成
する。ついで図９（ｂ）に示すように第１のレジスト開
口４を覆うように、第２のレジストマスクである紫外線
露光レジストマスク１２ａを例えば膜厚１μｍで塗布形
成する。ついでｇ線露光、ｉ線露光もしくはエキシマレ
ーザ露光により、電子線露光レジストマスク１１ａに形
成した第１のレジスト開口４を露呈するように第２のレ
ジスト開口６ａを形成する。なお、この第２のレジスト
開口６ａの断面は順テーパー形状である。このような順
テーパー形状は、ポジ型レジストの場合に露光後の現像
工程で、未露光部もある程度現像除去されるようにして
形成される。そして、第２のレジスト開口６ａの下部の
パターン寸法は８００ｎｍ程度に設定される。

【００６２】また、このような工程で、電子線露光レジ
ストマスク１１ａと紫外線露光レジストマスク１２ａの
界面には両者のレジストマスクが混合したレジスト混合
層１３ａが形成される。このため、初めに形成された第
１のレジスト開口４の寸法はおよそ１００ｎｍ縮小され
るようになる。そして、１００ｎｍの開口寸法を有する
第１のレジスト開口４が形成されることになる。この寸
法はフォトリソグラフィ技術での解像限界以下の寸法に
なる。

【００６３】ついで図７（ｂ）に示すように、断面形状
が階段状のレジスト開口をエッチングマスクとしＣＦ₄
ガスを反応ガスとしたマグネトロンＲＩＥによる異方性
を有するドライエッチング条件で、半導体基板１の一部
を露呈したゲート電極開口７ｂを転写形成する。

【００６４】ついで、残存した電子線露光レジストマス
ク１１ａ、紫外線露光レジストマスク１２ａおよび両レ
ジストマスクの混合したレジスト混合層１３ａを酸素プ
ラズマアッシングにより除去する。

【００６５】以下は、第１の実施の形態での具体的な形
成方法で説明したようにして、積層するゲート金属がこ
のゲート電極開口７ｂに埋設される。このようにして、
ＭＥＳＦＥＴの微細なゲート電極が形成される。

【００６６】次に、この第３の実施の形態の別の具体的
な実施例を図１０及び図７と図８を参照して説明する。
ここで、図１０は順テーパー形状を有する階段状のレジ
スト開口を形成するまでの工程順の断面図である。

【００６７】図１０（ａ）に示すように半導体基板１上
に絶縁膜２を形成し、この上に第１のレジストマスクと
なる第１のレジスト膜１４を、膜厚２００ｎｍで塗布形
成し、さらにこの上に第１のレジスト膜１４より高い感
度を有する第２のレジスト膜１５ａを、膜厚１μｍで塗
布形成する。ここで、これらの第１のレジスト膜１４お
よび第２のレジストマスク１５ａは電子線露光レジスト
マスクあるいは紫外線露光レジストマスクとなる。

【００６８】ついで、図１０（ｂ）に示すように電子線
露光あるいは紫外線露光により、第２のレジスト開口６
ａを有する第２のレジストマスク５ａを形成する。この
場合には、露光後の第２のレジスト開口６ａは順テーパ
ー形状である。そして、その下部の寸法は７００ｎｍ程
度に設定される。

【００６９】次に、露出した第１のレジスト膜１４を電
子線露光あるいは紫外線露光する。そして、図７で説明
した第１のレジスト開口４を形成する。ここで、この第
１のレジスト開口４の寸法は１００ｎｍ程度に設定され
る。

【００７０】以下、先述した具体的な実施例と同様にし
て電界効果トランジスタの微細なゲート電極が形成され
るようになる。

【００７１】次に、本発明の第４の実施の形態を図１１
と図１２に基づいて説明する。ここで、図１１と図１２
は微細ゲート電極の別の基本的な形成方法の工程順の断
面図となっている。また、第１の実施の形態と同一のも
のは同一の符号で示されている。なお、この実施の形態
は第２及び第３の実施の形態を組み合わせたものであ
る。

【００７２】図１１（ａ）に示すように半導体基板１上
に絶縁膜２を形成し、この上に第１のレジストマスク３
ａと第２のレジストマスク５ａを形成する。そして、絶
縁膜２の一部を露呈した第１のレジスト開口４を第１の
レジストマスク３ａの所定領域に形成する。また、第１
のレジスト開口４を露呈した第２のレジスト開口６ａを
第２のレジストマスク５ａに形成する。このようにし
て、２層で構成されたレジストマスクに断面形状が階段
状のレジスト開口を形成する。ここで、第２のレジスト
開口６ａの断面は順テーパー形状になるように形成され
る。

【００７３】次に、図１１（ｂ）に示すように、このよ
うな階段状のレジスト開口のパターンをエッチングマス
クとし、第１及び第２のレジストマスク３ａ，５ａと絶
縁膜２がほぼ等しい速度でエッチング可能なドライエッ
チング条件により、半導体基板１の一部を露呈するよう
にゲート電極開口７ｃを絶縁膜２に形成する。ここで、
このゲート電極開口７ｃには開口下部テーパー部１６と
開口上部テーパー部１７とが形成される。このようにし
て階段状のゲート電極開口７ｃの側面が全て順テーパー
状になる。

【００７４】この際、転写されたゲート電極開口７ｃの
茎下部寸法は第１のレジスト開口４の寸法と寸法変換差
±１０％の範囲内で一致する。また、ゲート電極開口７
ｃの茎上部の寸法は第２のレジスト開口６ａの寸法とほ
ぼ同一である。

【００７５】ついで絶縁膜２上に残存する第１のレジス
トマスク３ａおよび第２のレジストマスク５ａを除去
し、ついで図１１（ｃ）に示すように転写されたゲート
電極開口７ｃを第１のゲート金属８で覆う。そして、図
１１（ｄ）に示すように第１のゲート金属８上にゲート
電極レジストマスク９を形成する。

【００７６】ついで図１２（ａ）に示すように遮蔽した
ゲート電極レジストマスク９をエッチングマスクとした
ドライエッチングにより第１のゲート金属８を絶縁膜２
が露呈されるまでエッチング除去しパターニングした第
１のゲート金属８ａを形成する。そして、残存するゲー
ト電極レジストマスク９を除去し、図１２（ｂ）に示す
ように第２のゲート金属１０を埋め込む。

【００７７】このようにして、半導体基板１の一部が露
呈しその断面形状が階段状となり、開口下部テーパー部
１６と開口上部テーパー部１７を有するゲート電極開口
７ｃに、電界効果トランジスタのゲート電極が形成され
る。ここで、ゲート電極のゲート長はゲート電極開口７
ｃの茎下部の寸法で決定される。

【００７８】この場合には、ゲート電極開口７ｃに開口
下部テーパー部１６及び開口上部テーパー部１７が形成
されるために、第１のゲート金属８ａの断線が皆無にな
ると共に第１のゲート金属８ａと第２のゲート金属１０
との接着性が向上する。このようにして、信頼性の非常
に高いゲート電極が形成できるようになる。

【００７９】次に、本発明の発明の第５の実施の形態に
ついて図１３と図１４に基づいて説明する。ここで、図
１３と図１４とは、微細ゲート電極の基本的な形成方法
の工程順の断面図である。

【００８０】図１３（ａ）に示すように半導体基板１上
に絶縁膜２を形成し、この上に第２のレジストマスク５
ｂを形成する。そして、絶縁膜２の一部を露呈した第２
のレジスト開口６ｂを第２のレジストマスク５ｂに形成
する。ここで、この第２のレジスト開口６ｂはＶ字型の
形状を有している。

【００８１】次に、図１３（ｂ）に示すように、この第
２のレジストマスク５ｂをエッチングマスクとし、第２
のレジストマスク５ｂと絶縁膜２がほぼ等しい速度でエ
ッチング可能なドライエッチング条件により、半導体基
板１の一部を露呈するようにゲート電極開口７ｄを絶縁
膜２に形成する。ここで、このゲート電極開口７ｄの断
面はＶ字型の形状である。

【００８２】ついで絶縁膜２上に残存する第２のレジス
トマスク５ｂを除去し、ついで図１３（ｃ）に示すよう
にゲート電極開口７ｄを第１のゲート金属８で覆う。そ
して、図１３（ｄ）に示すように第１のゲート金属８上
にゲート電極レジストマスク９を形成する。例えば、ネ
ガ型レジストの塗布形成およびパターニングでもって、
このようなゲート電極レジストマスク９を形成する。

【００８３】ついで図１４（ａ）に示すように遮蔽した
ゲート電極レジストマスク９をエッチングマスクとした
ドライエッチングにより第１のゲート金属８を絶縁膜２
が露呈されるまでエッチング除去しパターニングした第
１のゲート金属８ａを形成する。そして、残存するゲー
ト電極レジストマスク９を除去し、その後に第２のゲー
ト金属１０を埋め込む。

【００８４】このようにして、半導体基板１の一部が露
呈しその断面形状がＶ字型となるゲート電極開口７ｄ
に、電界効果トランジスタのゲート電極が形成される。
ここで、ゲート電極のゲート長はゲート電極開口７ｄの
茎下部の寸法で決定される。

【００８５】ここで、具体的な形成方法は第３の実施の
形態で説明したものと同一であるので省略する。なお、
この場合にはゲート電極の形成工程が大幅に短縮するよ
うになる。

【００８６】なお、以上の実施の形態ではＭＥＳＦＥＴ
のゲート電極の形成の場合を説明した。しかし、本発明
は、ＭＯＳトランジスタのゲート電極の形成の場合でも
同様に適用できるものである。

【００８７】

【発明の効果】本発明のゲート電極の形成方法によれ
ば、ＲＩＥを用いた異方性エッチング条件で、絶縁膜上
に形成された断面形状が階段状のレジスト開口パターン
を絶縁膜に転写することで、微細なゲート電極形成が可
能となる。

【００８８】このために、製造の工程数が低減され、か
つ、高精度のゲート長の再現が容易になる。また、形成
されるゲート長のウェハ面内均一性および製造ロット間
にわたる再現性が大幅に改善される。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態を説明するための製
造工程順の断面図である。

【図２】本発明の第１の実施の形態を説明するための製
造工程順の断面図である。

【図３】本発明の第１の実施の形態を説明するための一
部工程の断面図である。

【図４】本発明の第１の実施の形態を説明するための一
部工程の断面図である。

【図５】本発明の第２の実施の形態を説明するための製
造工程順の断面図である。

【図６】本発明の第２の実施の形態を説明するための製
造工程順の断面図である。

【図７】本発明の第３の実施の形態を説明するための製
造工程順の断面図である。

【図８】本発明の第３の実施の形態を説明するための製
造工程順の断面図である。

【図９】本発明の第３の実施の形態を説明するための一
部工程の断面図である。

【図１０】本発明の第３の実施の形態を説明するための
一部工程の断面図である。

【図１１】本発明の第４の実施の形態を説明するための
製造工程順の断面図である。

【図１２】本発明の第４の実施の形態を説明するための
製造工程順の断面図である。

【図１３】本発明の第５の実施の形態を説明するための
製造工程順の断面図である。

【図１４】本発明の第５の実施の形態を説明するための
製造工程順の断面図である。

【図１５】従来の技術を説明するための製造工程順の断
面図である。

【図１６】従来の技術を説明するための製造工程順の断
面図である。

【符号の説明】

１半導体基板２絶縁層３，３ａ第１のレジストマスク４第１のレジスト開口５，５ａ第２のレジストマスク６，６ａ，６ｂ第２のレジスト開口７，７ａ，７ｂ，７ｃ，７ｄゲート電極開口８，８ａ第１のゲート金属９ゲート電極レジストマスク１０第２のゲート金属１１，１１ａ電子線露光レジストマスク１２，１２ａ紫外線露光レジストマスク１３，１３ａレジスト混合層１４第１のレジスト膜１５，１５ａ第２のレジスト膜１６開口下部テーパー部１７開口上部テーパー部２１半絶縁性ＧａＡｓ基板２２ＧａＡｓバッファ層２３ａ，２３ｂｎ−ＧａＡｓ層２４ａ，２４ｂｎ−ＡｌＧａＡｓ層２５ｎ⁺−ＧａＡｓ層２６ＳｉＯＮ膜２７ホトレジスト２８ＳｉＯ₂膜サイドウォール２９ゲート金属３０オーミック電極

Claims

【特許請求の範囲】

【請求項１】半導体基板上に絶縁層を形成する工程
と、断面形状が階段状のレジスト開口を有するレジスト
マスクを前記絶縁層上に形成する工程と、前記レジスト
マスクをエッチングマスクにして前記絶縁層をエッチン
グして、前記絶縁層に前記レジスト開口のパターンを転
写し断面形状が階段状である絶縁層開口を形成する工程
と、を含むことを特徴とする微細ゲート電極の形成方
法。
【請求項２】半導体基板上に絶縁層を形成する工程
と、第１の開口を有する第１のレジストマスクと第２の
開口を有する第２のレジストマスクとをこの順に積層し
て前記絶縁層上に形成し、前記第１の開口と第２の開口
とで構成しその断面形状が階段状となるレジスト開口を
前記絶縁層上に形成する工程と、前記第２のレジストマ
スクをエッチングマスクにして前記第１のレジストマス
クと前記絶縁層とをエッチングして、前記絶縁層に前記
第１の開口と第２の開口のパターンを転写し断面形状が
階段状である絶縁層開口を形成する工程と、を含むこと
を特徴とする微細ゲート電極の形成方法。
【請求項３】断面形状が階段状である前記絶縁層開口
にゲート金属を埋設して電界効果トランジスタのゲート
電極を形成することを特徴とする請求項１または請求項
２記載の微細ゲート電極の形成方法。
【請求項４】前記第１の開口と第２の開口の断面が共
に矩形になっていることを特徴とする請求項２または請
求項３記載の微細ゲート電極の形成方法。
【請求項５】前記絶縁層開口の茎上部と茎下部の断面
形状が矩形であることを特徴とする請求項１，請求項
２，請求項３または請求項４記載の微細ゲート電極の形
成方法。
【請求項６】前記絶縁層開口の茎下部の断面形状が順
テーパーであることを特徴とする請求項１，請求項２，
請求項３または請求項４記載の微細ゲート電極の形成方
法。
【請求項７】前記第１の開口の断面が矩形であり、前
記第２の開口の断面が順テーパー形状であることを特徴
とする請求項２または請求項３記載の微細ゲート電極の
形成方法。
【請求項８】前記絶縁層開口の茎上部の断面形状が順
テーパーであることを特徴とする請求項１または請求項
７記載の微細ゲート電極の形成方法。
【請求項９】前記絶縁層開口の茎上部と茎下部の断面
形状が共に順テーパーであることを特徴とする請求項１
または請求項７記載の微細ゲート電極の形成方法。
【請求項１０】前記第１のレジストマスクが電子線露
光用のレジストで構成され、前記第２のレジストマスク
が紫外線露光用のレジストで構成されることを特徴とす
る請求項２から請求項９に記載のうち１つの請求項に記
載の微細ゲート電極の形成方法。
【請求項１１】前記第１のレジストマスクと第２のレ
ジストマスクとが電子線露光用のレジストで構成され、
前記第２のレジストマスクの露光感度が前記第１のレジ
ストマスクの露光感度より高くなっていることを特徴と
する請求項２から請求項９に記載のうち１つの請求項に
記載の微細ゲート電極の形成方法。
【請求項１２】前記第１のレジストマスクと第２のレ
ジストマスクとが紫外線露光用のレジストで構成され、
前記第２のレジストマスクの露光感度が前記第１のレジ
ストマスクの露光感度より高くなっていることを特徴と
する請求項２から請求項９に記載のうち１つの請求項に
記載の微細ゲート電極の形成方法。
【請求項１３】半導体基板上に絶縁層を形成する工程
と、断面形状がＶ字型のレジスト開口を有するレジスト
マスクを前記絶縁層上に形成する工程と、前記レジスト
マスクをエッチングマスクにして前記絶縁層をエッチン
グして、前記絶縁層に前記レジスト開口のパターンを転
写し断面形状がＶ字型である絶縁層開口を形成する工程
と、を含むことを特徴とする微細ゲート電極の形成方
法。
【請求項１４】断面形状がＶ字型である前記絶縁層開
口にゲート金属を埋設して電界効果トランジスタのゲー
ト電極を形成することを特徴とする請求項１３記載の微
細ゲート電極の形成方法。