JPH10242822A - フライニングコンデンサ方式によるアナログ・マルチプレクサ - Google Patents
フライニングコンデンサ方式によるアナログ・マルチプレクサInfo
- Publication number
- JPH10242822A JPH10242822A JP29972697A JP29972697A JPH10242822A JP H10242822 A JPH10242822 A JP H10242822A JP 29972697 A JP29972697 A JP 29972697A JP 29972697 A JP29972697 A JP 29972697A JP H10242822 A JPH10242822 A JP H10242822A
- Authority
- JP
- Japan
- Prior art keywords
- contact
- switching means
- input
- circuit
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 30
- 238000000034 method Methods 0.000 title claims abstract description 8
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 238000009413 insulation Methods 0.000 claims description 9
- 230000002265 prevention Effects 0.000 claims description 7
- 229910052753 mercury Inorganic materials 0.000 abstract description 8
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 2
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 150000002730 mercury Chemical class 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 フライニングコンデンサ方式によるアナログ
・マルチプレクサはアナログ入力信号がｎ個あった場
合、夫々の入力に対応した電圧に変え、その電位をコン
デンサにチャージしおき、チャンネルセレクタによって
選択されたチャンネルの水銀リレーをドライブしてコン
デンサの電位をＡ／Ｄ変換部に供給するが、水銀リレー
を使用しているため環境や人体への悪影響のため、水銀
リレーに代わる切替手段の開発が切望されていた。 【解決手段】 コンデンサの入力と出力側の切替手段と
して、入力側はｂ接点タイプのフォトモスリレーのｂ接
点を使用し、出力側はａ接点タイプのフォトモスリレー
のａ接点を使用し、選択されたチャンネル信号でｂ接点
は、ｂ接点ドライブ回路１１０〜２６０をドライブし、
ａ接点側はａ接点ドライブ回路３１０〜４６０でドライ
ブしてコンデンサを充電、放電してＡ／Ｄ変換回路１に
供給する。
・マルチプレクサはアナログ入力信号がｎ個あった場
合、夫々の入力に対応した電圧に変え、その電位をコン
デンサにチャージしおき、チャンネルセレクタによって
選択されたチャンネルの水銀リレーをドライブしてコン
デンサの電位をＡ／Ｄ変換部に供給するが、水銀リレー
を使用しているため環境や人体への悪影響のため、水銀
リレーに代わる切替手段の開発が切望されていた。 【解決手段】 コンデンサの入力と出力側の切替手段と
して、入力側はｂ接点タイプのフォトモスリレーのｂ接
点を使用し、出力側はａ接点タイプのフォトモスリレー
のａ接点を使用し、選択されたチャンネル信号でｂ接点
は、ｂ接点ドライブ回路１１０〜２６０をドライブし、
ａ接点側はａ接点ドライブ回路３１０〜４６０でドライ
ブしてコンデンサを充電、放電してＡ／Ｄ変換回路１に
供給する。
Description
【０００１】
【発明の属する技術分野】本発明は監視制御装置等に使
用されるフライニングコンデンサ方式におけるアナログ
・マルチプレクサに関する。
用されるフライニングコンデンサ方式におけるアナログ
・マルチプレクサに関する。
【０００２】
【従来の技術】アナログ・マルチプレクサには、フライ
ニングコンデンサ方式と称される方式が採用されてい
る。この方式は、４〜２０ｍＡのアナログ入力がｎ個あ
った場合、ｎ個の抵抗により夫々の入力信号に対応した
電圧に変え、その電位をコンデンサにチャージしてお
き、マイクロプロセッサ（ＣＰＵ）はチャンネルセレク
タにより必要なチャンネルのリレーのいずれか１個をド
ライブして、コンデンサの電位をアナログ・ディジタル
変換回路（Ａ／Ｄ変換部）に供給し、Ａ／Ｄ変換部は入
力電位をディジタルデータ（通常１１ビット）に変換す
る。ＣＰＵは、このディジタルをリードして処理する。
ニングコンデンサ方式と称される方式が採用されてい
る。この方式は、４〜２０ｍＡのアナログ入力がｎ個あ
った場合、ｎ個の抵抗により夫々の入力信号に対応した
電圧に変え、その電位をコンデンサにチャージしてお
き、マイクロプロセッサ（ＣＰＵ）はチャンネルセレク
タにより必要なチャンネルのリレーのいずれか１個をド
ライブして、コンデンサの電位をアナログ・ディジタル
変換回路（Ａ／Ｄ変換部）に供給し、Ａ／Ｄ変換部は入
力電位をディジタルデータ（通常１１ビット）に変換す
る。ＣＰＵは、このディジタルをリードして処理する。
【０００３】図６はこの従来のフライニングコンデンサ
方式によるアナログ・マルチプレクサの回路構成図であ
る。同図において、ＡＩ1，ＡＩ2…ＡＩnは４〜２０ｍ
Ａのアナログ入力信号がｎ個あった場合を示している。
Ｒ1，Ｒ2…Ｒnは前記各アナログ入力信号に対応した電
圧に変える抵抗、Ｃ1，Ｃ2…Ｃnはアナログ入力信号に
対応して変換された電位をチャージするコンデンサを示
す。
方式によるアナログ・マルチプレクサの回路構成図であ
る。同図において、ＡＩ1，ＡＩ2…ＡＩnは４〜２０ｍ
Ａのアナログ入力信号がｎ個あった場合を示している。
Ｒ1，Ｒ2…Ｒnは前記各アナログ入力信号に対応した電
圧に変える抵抗、Ｃ1，Ｃ2…Ｃnはアナログ入力信号に
対応して変換された電位をチャージするコンデンサを示
す。
【０００４】Ｓ1，Ｓ2…ＳnはリレーＲＹ1，ＲＹ2…Ｒ
Ｙnによって切り替えられる切替接点で、各コンデンサ
Ｃ1，Ｃ2…Ｃnの両端に設けられ、コンデンサをアナロ
グ入力側に接続したり、Ａ／Ｄ変換部１側に接続を切り
替え、コンデンサＣの電位をこのＡ／Ｄ変換部１に供給
する。このＡ／Ｄ変換部１は入力電位をディジタルデー
タ（通常１１ビット）に変換してバス２に入力する。
Ｙnによって切り替えられる切替接点で、各コンデンサ
Ｃ1，Ｃ2…Ｃnの両端に設けられ、コンデンサをアナロ
グ入力側に接続したり、Ａ／Ｄ変換部１側に接続を切り
替え、コンデンサＣの電位をこのＡ／Ｄ変換部１に供給
する。このＡ／Ｄ変換部１は入力電位をディジタルデー
タ（通常１１ビット）に変換してバス２に入力する。
【０００５】３はチャンネルを切り替えるチャンネルセ
レクタで、必要なチャンネルＣＨ1,CH2…ＣＨnのリレー
ＲＹ1，ＲＹ2…ＲＹnのいずれか１個をドライブする。
４はＣＰＵ（マイクロプロセッサ）で、バス２を介して
チャンネルセレクタ３にチャンネルの選択信号を出力す
る。また、ＣＰＵはＡ／Ｄ変換部１からのディジタルデ
ータを読み込んで処理する。
レクタで、必要なチャンネルＣＨ1,CH2…ＣＨnのリレー
ＲＹ1，ＲＹ2…ＲＹnのいずれか１個をドライブする。
４はＣＰＵ（マイクロプロセッサ）で、バス２を介して
チャンネルセレクタ３にチャンネルの選択信号を出力す
る。また、ＣＰＵはＡ／Ｄ変換部１からのディジタルデ
ータを読み込んで処理する。
【０００６】
【発明が解決しようとする課題】前記の切換接点Ｓを切
り替えるリレーには、水銀リレーが使用されている。こ
の水銀リレーは機械的寿命が長く、且つ動作時間が短い
等の特長を持っているため広く使用されていた。しか
し、近年は水銀は環境や人体に有害な物質としてあげら
れ、国際的な規制が強化され、水銀リレーは生産中止の
可能性があり、水銀リレーに代わる切替手段の開発が切
望されるに至っている。
り替えるリレーには、水銀リレーが使用されている。こ
の水銀リレーは機械的寿命が長く、且つ動作時間が短い
等の特長を持っているため広く使用されていた。しか
し、近年は水銀は環境や人体に有害な物質としてあげら
れ、国際的な規制が強化され、水銀リレーは生産中止の
可能性があり、水銀リレーに代わる切替手段の開発が切
望されるに至っている。
【０００７】そこで、本発明が解決しようとする課題
は、この水銀リレーに代わる切替手段を使用したフライ
ニングコンデンサ方式のアナログ・マルチプレクサを提
供することを目的とするものである。
は、この水銀リレーに代わる切替手段を使用したフライ
ニングコンデンサ方式のアナログ・マルチプレクサを提
供することを目的とするものである。
【０００８】
【課題を解決するための手段】本発明において、上記の
課題を解決するための手段は、複数のアナログ入力信号
を、それぞれの入力信号に対応した電圧に変えて入力側
切替手段を介してコンデンサにチャージし、出力側切替
手段を介してチャージされた電位をＡ／Ｄ変換手段に供
給し、該Ａ／Ｄ変換手段で各入力信号に対応したディジ
タルデータに変換するようになし、前記入力側切替手段
および出力側切替手段は、チャンネルセレクタからの選
択されたチャンネル信号により切替操作するようにした
フライニングコンデンサ方式によるアナログ・マルチプ
レクサにおいて、前記入力側切替手段は常閉のｂ接点タ
イプ、出力側切替手段は常開のａ接点タイプのフォトモ
スリレーで形成し、各切替手段の切替操作は、フォトモ
スリレーをドライブして行うようにする。
課題を解決するための手段は、複数のアナログ入力信号
を、それぞれの入力信号に対応した電圧に変えて入力側
切替手段を介してコンデンサにチャージし、出力側切替
手段を介してチャージされた電位をＡ／Ｄ変換手段に供
給し、該Ａ／Ｄ変換手段で各入力信号に対応したディジ
タルデータに変換するようになし、前記入力側切替手段
および出力側切替手段は、チャンネルセレクタからの選
択されたチャンネル信号により切替操作するようにした
フライニングコンデンサ方式によるアナログ・マルチプ
レクサにおいて、前記入力側切替手段は常閉のｂ接点タ
イプ、出力側切替手段は常開のａ接点タイプのフォトモ
スリレーで形成し、各切替手段の切替操作は、フォトモ
スリレーをドライブして行うようにする。
【０００９】そして、ｂ接点タイプの切替手段は、チャ
ンネル信号の入力と同時に接点をオフし、チャンネル信
号が切れたとき所定時間遅れてオンするようになし、ａ
接点タイプの切替手段は、チャンネル信号の入力後所定
時間遅れてオンし、チャンネル信号が切れたとき同時に
オフするようにするとともに、ａ接点タイプの切替手段
とＡ／Ｄ変換手段の間に、逆充電阻止用の接点と絶縁ア
ンプを接続し、逆充電阻止用の接点は前記ａ接点タイプ
の接点と同期してオン・オフし、絶縁アンプ側からの充
電を阻止するようにするものである。
ンネル信号の入力と同時に接点をオフし、チャンネル信
号が切れたとき所定時間遅れてオンするようになし、ａ
接点タイプの切替手段は、チャンネル信号の入力後所定
時間遅れてオンし、チャンネル信号が切れたとき同時に
オフするようにするとともに、ａ接点タイプの切替手段
とＡ／Ｄ変換手段の間に、逆充電阻止用の接点と絶縁ア
ンプを接続し、逆充電阻止用の接点は前記ａ接点タイプ
の接点と同期してオン・オフし、絶縁アンプ側からの充
電を阻止するようにするものである。
【００１０】また、ａ接点タイプ切替手段の共通の出力
回路とＡ／Ｄ変換手段との間の出力回路に逆充電短絡用
のｂ接点を設け、該ｂ接点は常時オンし、チャンネルセ
レクタからの信号でオフするようにして、逆充電電流を
短絡して逆充電を無くする。
回路とＡ／Ｄ変換手段との間の出力回路に逆充電短絡用
のｂ接点を設け、該ｂ接点は常時オンし、チャンネルセ
レクタからの信号でオフするようにして、逆充電電流を
短絡して逆充電を無くする。
【００１１】
【発明の実施の形態】以下、本発明の実施の形態を図面
によって説明する。
によって説明する。
【００１２】図１は本発明の一実施の形態の回路構成図
を示す。本発明は、従来の水銀リレーに代わる切替手段
として、フォトモスリレーを使用するものである。フォ
トモスリレーは図３（Ａ）の１０で示すように、発光ダ
イオード（ＬＥＤ）１１と、モス構造をもったＦＥＴ素
子１２から成り、ＦＥＴ素子１２は、通常はオフ状態に
あって受光したとき導通状態（接点オン）となるａ接点
動作をするａ接点タイプのものと、通常はオン状態にあ
り受光したときにオフ状態（不導通状態）となるｂ接点
動作をなすｂ接点タイプの２種類があり、ａ接点タイプ
のものは、同図（Ｂ）に示すように、発光ダイオード１
１にドライブ信号ＩＦが入力して発光すると、（ｂ）図
示のように、オンとなり負荷電流ＩＬ1が流れ、また、
ｂ接点タイプのものは（ｃ）図示のように、負荷電流Ｉ
Ｌ1は無くなりオフとなる。なお、図３（Ａ）は２接点
出力を同時に出すようにした場合で、この２接点出力
で、コンデンサの正，負両側を同時にオン・オフ制御す
る。なお、図中Ｅは直流電源、Ｒ0は抵抗、１３は負荷
を示している。
を示す。本発明は、従来の水銀リレーに代わる切替手段
として、フォトモスリレーを使用するものである。フォ
トモスリレーは図３（Ａ）の１０で示すように、発光ダ
イオード（ＬＥＤ）１１と、モス構造をもったＦＥＴ素
子１２から成り、ＦＥＴ素子１２は、通常はオフ状態に
あって受光したとき導通状態（接点オン）となるａ接点
動作をするａ接点タイプのものと、通常はオン状態にあ
り受光したときにオフ状態（不導通状態）となるｂ接点
動作をなすｂ接点タイプの２種類があり、ａ接点タイプ
のものは、同図（Ｂ）に示すように、発光ダイオード１
１にドライブ信号ＩＦが入力して発光すると、（ｂ）図
示のように、オンとなり負荷電流ＩＬ1が流れ、また、
ｂ接点タイプのものは（ｃ）図示のように、負荷電流Ｉ
Ｌ1は無くなりオフとなる。なお、図３（Ａ）は２接点
出力を同時に出すようにした場合で、この２接点出力
で、コンデンサの正，負両側を同時にオン・オフ制御す
る。なお、図中Ｅは直流電源、Ｒ0は抵抗、１３は負荷
を示している。
【００１３】図１はこのフォトモスリレーを使用した本
発明のアナログ・マルチプレクサの回路構成図を示し、
ドライブ部と接点部とから成る。ドライブ部は、フォト
モスｂ接点ドライブ部１００ｂと、ａ接点ドライブ部１
００ａとからなる。
発明のアナログ・マルチプレクサの回路構成図を示し、
ドライブ部と接点部とから成る。ドライブ部は、フォト
モスｂ接点ドライブ部１００ｂと、ａ接点ドライブ部１
００ａとからなる。
【００１４】３はチャンネルセレクタで、本例では１６
のチャンネルＣＨ1〜ＣＨ16を有し、各チャンネルに順
次（又は選択的）に所定時間間隔をもってドライブ信号
を送出する。また、各チャンネルＣＨ1〜ＣＨ16にはｂ
接点ドライブ回路１１０〜２６０が設けられている。こ
の各ｂ接点ドライブ回路１１０〜２６０は、みな回路構
成が同じなので、ｂ接点ドライブ回路１１０について説
明すると、ｂ接点ドライブ回路１１０は、オフになるま
での時間を延ばすオフ・ディレー回路１１１と、ＮＯＴ
回路１１２と、ｂ接点タイプのフォトモスリレーの発光
ダイオード１１３と、抵抗１１４との直列回路から成
り、直流電源Ｅの正極側に接続されている。
のチャンネルＣＨ1〜ＣＨ16を有し、各チャンネルに順
次（又は選択的）に所定時間間隔をもってドライブ信号
を送出する。また、各チャンネルＣＨ1〜ＣＨ16にはｂ
接点ドライブ回路１１０〜２６０が設けられている。こ
の各ｂ接点ドライブ回路１１０〜２６０は、みな回路構
成が同じなので、ｂ接点ドライブ回路１１０について説
明すると、ｂ接点ドライブ回路１１０は、オフになるま
での時間を延ばすオフ・ディレー回路１１１と、ＮＯＴ
回路１１２と、ｂ接点タイプのフォトモスリレーの発光
ダイオード１１３と、抵抗１１４との直列回路から成
り、直流電源Ｅの正極側に接続されている。
【００１５】また、各チャンネルＣＨ1〜ＣＨ16には、
ａ接点ドライブ回路３１０〜４６０が夫々接続されてい
る。この各ａ接点ドライブ回路３１０〜４６０はみな回
路構成が同じなので、ａ接点ドライブ回路３１０につい
て説明すると、ａ接点ドライブ回路３１０はチャンネル
信号が入力するＮＡＮＤ回路３１１と、ａ接点タイプの
フォトモスリレーの発光ダイオード３１２と抵抗３１３
の直列回路を直流電源Ｅの正極に接続し、且つ、ＮＡＮ
Ｄ回路３１１には、各チャンネルＣＨ1〜ＣＨ16からの
信号が、ＯＲ回路１４、該ＯＲ回路１４からの出力信号
を入力したとき、オンになるまでの時間を延ばすオン・
ディレー回路１５を介して入力される。
ａ接点ドライブ回路３１０〜４６０が夫々接続されてい
る。この各ａ接点ドライブ回路３１０〜４６０はみな回
路構成が同じなので、ａ接点ドライブ回路３１０につい
て説明すると、ａ接点ドライブ回路３１０はチャンネル
信号が入力するＮＡＮＤ回路３１１と、ａ接点タイプの
フォトモスリレーの発光ダイオード３１２と抵抗３１３
の直列回路を直流電源Ｅの正極に接続し、且つ、ＮＡＮ
Ｄ回路３１１には、各チャンネルＣＨ1〜ＣＨ16からの
信号が、ＯＲ回路１４、該ＯＲ回路１４からの出力信号
を入力したとき、オンになるまでの時間を延ばすオン・
ディレー回路１５を介して入力される。
【００１６】５００は逆充電阻止回路で、前記のオン・
ディレー回路１５の出力側に設けられ、ＮＯＴ回路５０
１、ａ接点タイプのフォトモスリレーの発光ダイオード
５０２、抵抗５０３の直列回路を直流電源Ｅの正極側に
接続して成り、前記のａ接点ドライブ回路と同期してオ
ン・オフ制御される。
ディレー回路１５の出力側に設けられ、ＮＯＴ回路５０
１、ａ接点タイプのフォトモスリレーの発光ダイオード
５０２、抵抗５０３の直列回路を直流電源Ｅの正極側に
接続して成り、前記のａ接点ドライブ回路と同期してオ
ン・オフ制御される。
【００１７】６００は逆充電短絡回路で、前記ＯＲ回路
１４、オン・ディレー回路１５の出力信号を入力するＮ
ＯＲ回路６０１、ｂ接点タイプのフォトモスリレーの発
光ダイオード６０２、抵抗６０３の直列回路を直流電源
Ｅの正極側に接続して成り、チャンネルセレクタ３から
の信号によりオフとなり、それ以外はオン制御される。
１４、オン・ディレー回路１５の出力信号を入力するＮ
ＯＲ回路６０１、ｂ接点タイプのフォトモスリレーの発
光ダイオード６０２、抵抗６０３の直列回路を直流電源
Ｅの正極側に接続して成り、チャンネルセレクタ３から
の信号によりオフとなり、それ以外はオン制御される。
【００１８】７００は接点部で、１６種のアナログ入力
信号ＡＩ1〜ＡＩ16に対応した信号をＡ／Ｄ変換部１に
送出する接点回路ＣＡ1〜ＣＡ16から成る。各接点回路
ＣＡ1〜ＣＡ16の回路構成は同じなので、接点回路ＣＡ1
について説明する。なお、各接点に付されている数字で
ドライブ回路のフォトモスリレーの発光ダイオードと同
じ数字は、その発光ダイオードがドライブされたときに
作動する接点を示し、例えば、１２３ｂは、ｂ接点ドラ
イブ回路１２０のフォトモスリレーの発光ダイオード１
２３のドライブにより動作するｂ接点であることを示し
ている。
信号ＡＩ1〜ＡＩ16に対応した信号をＡ／Ｄ変換部１に
送出する接点回路ＣＡ1〜ＣＡ16から成る。各接点回路
ＣＡ1〜ＣＡ16の回路構成は同じなので、接点回路ＣＡ1
について説明する。なお、各接点に付されている数字で
ドライブ回路のフォトモスリレーの発光ダイオードと同
じ数字は、その発光ダイオードがドライブされたときに
作動する接点を示し、例えば、１２３ｂは、ｂ接点ドラ
イブ回路１２０のフォトモスリレーの発光ダイオード１
２３のドライブにより動作するｂ接点であることを示し
ている。
【００１９】接点回路ＣＡ1は、アナログ入力信号ＡＩ1
を、それに対応した電圧に変換してコンデンサＣ1にチ
ャージしてチャンネルセレクタ３によって選択されたと
き、チャージされた電位をＡ／Ｄ変換部１に送出するも
のであり、入力端側にアナログ入力信号ＡＩ1をそれに
対応した電圧に変換する抵抗Ｒ1と、コンデンサＣ1の入
力側と出力側に切替手段としてのｂ接点１１３ｂと３１
２ａが設けられている。ｂ接点１１３ｂはｂ接点ドライ
ブ回路１１０に設けられているｂ接点タイプのフォトモ
スリレー１１３のｂ接点、３１２ａはａ接点ドライブ回
路３１０に設けられているａ接点タイプのフォトモスリ
レーのａ接点を示し、チャンネルＣＨ1にチャンネル信
号が送出されると、後述するようにｂ接点１１３ｂがオ
フ、ａ接点３１２ａがオンとなる。
を、それに対応した電圧に変換してコンデンサＣ1にチ
ャージしてチャンネルセレクタ３によって選択されたと
き、チャージされた電位をＡ／Ｄ変換部１に送出するも
のであり、入力端側にアナログ入力信号ＡＩ1をそれに
対応した電圧に変換する抵抗Ｒ1と、コンデンサＣ1の入
力側と出力側に切替手段としてのｂ接点１１３ｂと３１
２ａが設けられている。ｂ接点１１３ｂはｂ接点ドライ
ブ回路１１０に設けられているｂ接点タイプのフォトモ
スリレー１１３のｂ接点、３１２ａはａ接点ドライブ回
路３１０に設けられているａ接点タイプのフォトモスリ
レーのａ接点を示し、チャンネルＣＨ1にチャンネル信
号が送出されると、後述するようにｂ接点１１３ｂがオ
フ、ａ接点３１２ａがオンとなる。
【００２０】５０２は逆充電阻止回路５００に設けられ
ているａタイプのフォトモスリレーのａ接点で、ａ接点
タイプの切替手段の共通出力回路とＡ／Ｄ変換手段との
間の出力回路に設けられ、各接点回路ＣＡ1〜ＣＡnは、
このａ接点５０２ａおよび絶縁アンプ１６を介してＡ／
Ｄ変換部１に接続される。
ているａタイプのフォトモスリレーのａ接点で、ａ接点
タイプの切替手段の共通出力回路とＡ／Ｄ変換手段との
間の出力回路に設けられ、各接点回路ＣＡ1〜ＣＡnは、
このａ接点５０２ａおよび絶縁アンプ１６を介してＡ／
Ｄ変換部１に接続される。
【００２１】また、６０２ｂは逆充電短絡回路６００に
設けられているｂタイプのフォトモスリレーの逆充電短
絡用のｂ接点で、前記ａ接点タイプの切替手段の共通の
出力回路に並列に設けられ、常時はオン（短絡）し、チ
ャンネルセレクタ３によってチャンネルが選択されたと
きオフ制御される。
設けられているｂタイプのフォトモスリレーの逆充電短
絡用のｂ接点で、前記ａ接点タイプの切替手段の共通の
出力回路に並列に設けられ、常時はオン（短絡）し、チ
ャンネルセレクタ３によってチャンネルが選択されたと
きオフ制御される。
【００２２】なお、図中１７，１８は他のアナログ入力
信号を示している。
信号を示している。
【００２３】次に図２の動作タイミングチャートにより
動作を説明する。
動作を説明する。
【００２４】今、図１の状態においてチャンネルセレク
タ３によりチャンネルＣＨ1が選択され、図２に示すチ
ャンネル信号ＣＨ1Ｓが出力されると、この信号はオフ
・ディレー回路１１１と、ＮＡＮＤ回路３１１およびＯ
Ｒ回路１４、オン・ディレー回路１５を介してＮＡＮＤ
回路３１１、およびＮＯＲ回路６０１に入力される。
タ３によりチャンネルＣＨ1が選択され、図２に示すチ
ャンネル信号ＣＨ1Ｓが出力されると、この信号はオフ
・ディレー回路１１１と、ＮＡＮＤ回路３１１およびＯ
Ｒ回路１４、オン・ディレー回路１５を介してＮＡＮＤ
回路３１１、およびＮＯＲ回路６０１に入力される。
【００２５】このチャンネル信号により、図２（ｂ）図
示のようにｂ接点ドライブ回路１１０および逆充電阻止
回路６００はドライブされ、（ｃ），（ｇ）図示のよう
にｂ接点１１３ｂおよび６０２ｂはオフする。一方ａ接
点３１２ａの方は、オン・ディレー回路１５で、（ｄ）
図示のように、所定時間ｔ1遅れてａ接点ドライブ回路
３１０はドライブされ、そのａ接点３１２ａをオンす
る。逆充電阻止回路５００も同時にドライブされ、その
ａ接点５０２ａはオンし、コンデンサＣ1のチャージ電
位を絶縁アンプ１６を介してＡ／Ｄ変換部１に送出す
る。
示のようにｂ接点ドライブ回路１１０および逆充電阻止
回路６００はドライブされ、（ｃ），（ｇ）図示のよう
にｂ接点１１３ｂおよび６０２ｂはオフする。一方ａ接
点３１２ａの方は、オン・ディレー回路１５で、（ｄ）
図示のように、所定時間ｔ1遅れてａ接点ドライブ回路
３１０はドライブされ、そのａ接点３１２ａをオンす
る。逆充電阻止回路５００も同時にドライブされ、その
ａ接点５０２ａはオンし、コンデンサＣ1のチャージ電
位を絶縁アンプ１６を介してＡ／Ｄ変換部１に送出す
る。
【００２６】チャンネル信号ＣＨ1Ｓがオフされると、
ａ接点３１２ａ、５００ａは既時オフされるが、ｂ接点
１１３ｂはオフ・ディレー回路１１１により図２（ｂ）
図示のように所定時間ｔ2遅れてオンとなる。
ａ接点３１２ａ、５００ａは既時オフされるが、ｂ接点
１１３ｂはオフ・ディレー回路１１１により図２（ｂ）
図示のように所定時間ｔ2遅れてオンとなる。
【００２７】このｂ接点およびａ接点の切替タイミング
は、コンデンサの電圧を入力側から切り離し、Ａ／Ｄ変
換部に伝達するタイミングを確保するために、フォトモ
スリレーの動作時間を考慮して、ｂ接点側にオフ・ディ
レー回路、ａ接点側にオン・ディレー回路を設け、水銀
リレーの切替接点に相当する機能を持たせたものであ
る。
は、コンデンサの電圧を入力側から切り離し、Ａ／Ｄ変
換部に伝達するタイミングを確保するために、フォトモ
スリレーの動作時間を考慮して、ｂ接点側にオフ・ディ
レー回路、ａ接点側にオン・ディレー回路を設け、水銀
リレーの切替接点に相当する機能を持たせたものであ
る。
【００２８】絶縁アンプ１６は、アナログ入力回路と、
Ａ／Ｄ変換部との絶縁をとり、またゲイン調整の機能を
持たせるために設けたものであるが、理想的な絶縁アン
プでは、入力電流は流れないが、市販されている絶縁ア
ンプでは入力電流が流れる場合が多い。そのため、入力
が無いチャンネルに対し、絶縁アンプからフォトモスリ
レーの接点間の容量を通して充電される。
Ａ／Ｄ変換部との絶縁をとり、またゲイン調整の機能を
持たせるために設けたものであるが、理想的な絶縁アン
プでは、入力電流は流れないが、市販されている絶縁ア
ンプでは入力電流が流れる場合が多い。そのため、入力
が無いチャンネルに対し、絶縁アンプからフォトモスリ
レーの接点間の容量を通して充電される。
【００２９】即ち図４に示すようにフォトモスリレーの
ａ接点のオフ時の接点間に、１００ＰＦ程度の接点間容
量ＣFがあり、この接点間容量を通して逆方向から充電
される。その結果、入力が無い（入力が０）チャンネル
を選択したときのＡ／Ｄ変換部の値が０とはならず、充
電量に比例した誤差が生ずる。
ａ接点のオフ時の接点間に、１００ＰＦ程度の接点間容
量ＣFがあり、この接点間容量を通して逆方向から充電
される。その結果、入力が無い（入力が０）チャンネル
を選択したときのＡ／Ｄ変換部の値が０とはならず、充
電量に比例した誤差が生ずる。
【００３０】アナログ入力量は、通常１２８〜２５６量
を最大とし、プリント板１枚当たりのアナログ入量は１
６量として、プリント板を８枚〜１６枚使用する。従っ
て、上記の誤差はプリント板１枚の１６量では無視でき
る値であったとしても、図５に示すように入力量が最大
となり、プリント板の枚数Ｐ1〜Ｐnが増えるとその誤差
は無視できなくなる。
を最大とし、プリント板１枚当たりのアナログ入量は１
６量として、プリント板を８枚〜１６枚使用する。従っ
て、上記の誤差はプリント板１枚の１６量では無視でき
る値であったとしても、図５に示すように入力量が最大
となり、プリント板の枚数Ｐ1〜Ｐnが増えるとその誤差
は無視できなくなる。
【００３１】かかる場合本発明では、図１および図５に
も示すように各プリント板に逆充電阻止回路を設けて、
そのａ接点を介して絶縁アンプ１６と接続し、そして、
各チャンネルのａ接点がオンするタイミングと同期して
オンするようにしているので、絶縁アンプからの充電は
阻止され、絶縁アンプからの逆充電による誤差を無視で
きる値に低減することができる。
も示すように各プリント板に逆充電阻止回路を設けて、
そのａ接点を介して絶縁アンプ１６と接続し、そして、
各チャンネルのａ接点がオンするタイミングと同期して
オンするようにしているので、絶縁アンプからの充電は
阻止され、絶縁アンプからの逆充電による誤差を無視で
きる値に低減することができる。
【００３２】しかし、逆充電阻止回路５００の逆充電阻
止用のａ接点５０２ａにも接点間容量があり、また、あ
るチャンネルにアナログ入力信号が入力されており、他
のチャンネルにアナログ入力信号が入力されていないと
きに、アナログ入力信号が入力されているチャンネルか
らアナログ入力信号の無いチャンネル側のコンデンサに
対してａ接点タイプの切替手段のａ接点間容量を介して
充電される可能性がある。（例えば、図５のアナログ入
力信号ＡＩ1が入力され、ＡＩnが無い場合、ａ接点ドラ
イブ回路の接点ａ1とａnの接点間容量を介してコンデン
サＣnが充電される。）従って、幾評かの誤差が生ずる
可能性がある。
止用のａ接点５０２ａにも接点間容量があり、また、あ
るチャンネルにアナログ入力信号が入力されており、他
のチャンネルにアナログ入力信号が入力されていないと
きに、アナログ入力信号が入力されているチャンネルか
らアナログ入力信号の無いチャンネル側のコンデンサに
対してａ接点タイプの切替手段のａ接点間容量を介して
充電される可能性がある。（例えば、図５のアナログ入
力信号ＡＩ1が入力され、ＡＩnが無い場合、ａ接点ドラ
イブ回路の接点ａ1とａnの接点間容量を介してコンデン
サＣnが充電される。）従って、幾評かの誤差が生ずる
可能性がある。
【００３３】かかる場合、本発明においては、逆充電短
絡回路６００を設け、そのｂ接点６０２ｂで常時は、ａ
接点タイプの切替手段としてのａ接点ドライブ回路の出
力側を短絡しているので、上記の充電電流はこの短絡用
のｂ接点６０２ｂで短絡され、コンデンサが逆充電され
ることは無くなる。従って、逆充電による誤差は防止さ
れる。
絡回路６００を設け、そのｂ接点６０２ｂで常時は、ａ
接点タイプの切替手段としてのａ接点ドライブ回路の出
力側を短絡しているので、上記の充電電流はこの短絡用
のｂ接点６０２ｂで短絡され、コンデンサが逆充電され
ることは無くなる。従って、逆充電による誤差は防止さ
れる。
【００３４】なお、絶縁アンプの絶縁特性が良い場合、
又はプリント板が少ない場合は、前記の逆充電阻止回路
は必要でない。
又はプリント板が少ない場合は、前記の逆充電阻止回路
は必要でない。
【００３５】
【発明の効果】以上のように本発明は、複数のアナログ
入力信号の各チャンネル間の絶縁がとれることによりチ
ャンネル間相互の干渉が無い、というフライングコンデ
ンサ方式の特長を生かし、且つ、切替手段としてフォト
モスリレーを使用するようにしたので、水銀リレーと比
較して、次の効果が得られる。
入力信号の各チャンネル間の絶縁がとれることによりチ
ャンネル間相互の干渉が無い、というフライングコンデ
ンサ方式の特長を生かし、且つ、切替手段としてフォト
モスリレーを使用するようにしたので、水銀リレーと比
較して、次の効果が得られる。
【００３６】（１）機械的な部分が無いので寿命が半永
久的となり信頼性が極端に向上する。
久的となり信頼性が極端に向上する。
【００３７】（２）高感度、低消費電力で動作するた
め、ドライブ回路の負荷が低減し、コストの低減がはか
れる。
め、ドライブ回路の負荷が低減し、コストの低減がはか
れる。
【００３８】（３）長寿命によるメンテナンス不要によ
り、トータルコストの低減がはかれる。
り、トータルコストの低減がはかれる。
【００３９】（４）小形、軽量によるプリント板の高密
度実装が可能となり、コスト低減がはかれる。
度実装が可能となり、コスト低減がはかれる。
【００４０】（５）逆充電阻止回路を設けることによ
り、一般に市販されている絶縁トランスを使用すること
ができる。
り、一般に市販されている絶縁トランスを使用すること
ができる。
【００４１】（６）逆充電短絡回路を設けることによ
り、ａ接点ドライブ回路のａ接点間容量を介して逆充電
する充電電流を短絡し、逆充電に起因する誤差を無くす
ことができる。
り、ａ接点ドライブ回路のａ接点間容量を介して逆充電
する充電電流を短絡し、逆充電に起因する誤差を無くす
ことができる。
【図１】本発明の実施の形態の回路構成図。
【図２】本発明の動作タイミングチャート。
【図３】フォトモスリレーの説明図。
【図４】コンデンサへの逆充電の説明図。
【図５】本発明の多数のプリント板実装の例図。
【図６】従来のフライニングコンデンサ方式のアナログ
・マルチプレクサ。
・マルチプレクサ。
１…Ａ／Ｄ変換部 ２…バス ３…チャンネルセレクタ ４…ＣＰＵ １０…フォトモスリレー １１…発光ダイオード １２…ＦＥＴ素子 １４…ＯＲ回路 １５…オン・ディレー回路 １６…絶縁アンプ １００ｂ…フォトモスｂ接点ドライブ部 １００ａ…フォトモスａ接点ドライブ部 １１０〜２６０…ｂ接点ドライブ回路 ３１０〜４６０…ａ接点ドライブ回路 ５００…逆充電阻止回路 ６００…逆充電短絡回路 ＣＡ1〜ＣＡ16…接点回路 ７００…接点部
Claims (4)
- 【請求項１】 複数のアナログ入力信号を、それぞれの
入力信号に対応した電圧に変えて入力側切替手段を介し
てコンデンサにチャージし、出力側切替手段を介してチ
ャージされた電位をＡ／Ｄ変換手段に供給し、該Ａ／Ｄ
変換手段で各入力信号に対応したディジタルデータに変
換するようになし、前記入力側切替手段および出力側切
替手段は、チャンネルセレクタからの選択されたチャン
ネル信号により切替操作するようにしたフライニングコ
ンデンサ方式によるアナログ・マルチプレクサにおい
て、 前記入力側切替手段は常閉のｂ接点タイプ、出力側切替
手段は常開のａ接点タイプのフォトモスリレーで形成
し、各切替手段の切替操作は、フォトモスリレーをドラ
イブして行うようにしたことを特徴とするフライニング
コンデンサ方式によるアナログ・マルチプレクサ。 - 【請求項２】 ｂ接点タイプの切替手段は、チャンネル
信号の入力と同時に接点をオフし、チャンネル信号が切
れたとき所定時間遅れてオンするようになし、ａ接点タ
イプの切替手段は、チャンネル信号の入力後所定時間遅
れてオンし、チャンネル信号が切れたとき同時にオフす
るようにしたことを特徴とする請求項１記載のフライニ
ングコンデンサ方式によるアナログ・マルチプレクサ。 - 【請求項３】 ａ接点タイプの切替手段とＡ／Ｄ変換手
段の間に、逆充電阻止用の接点と絶縁アンプを接続し、
逆充電阻止用の接点は前記ａ接点タイプの接点と同期し
てオン・オフし、絶縁アンプ側からの充電を阻止するよ
うにしたことを特徴とする請求項１又は２記載のフライ
ニングコンデンサ方式によるアナログ・マルチプレク
サ。 - 【請求項４】 ａ接点タイプの切替手段とＡ／Ｄ変換手
段との間の共通の出力回路に、該出力回路を短絡する逆
充電短絡用のｂ接点を設け、該ｂ接点は、通常オンして
出力回路を短絡し、チャンネルセレクタからの選択され
たチャンネル信号でオフするようにしたことを特徴とす
る請求項１ないし３のいずれか１項に記載のフライニン
グコンデンサ方式によるアナログ・マルチプレクサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29972697A JP3684791B2 (ja) | 1996-12-26 | 1997-10-31 | フライニングコンデンサ方式によるアナログ・マルチプレクサ |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8-346994 | 1996-12-26 | ||
| JP34699496 | 1996-12-26 | ||
| JP29972697A JP3684791B2 (ja) | 1996-12-26 | 1997-10-31 | フライニングコンデンサ方式によるアナログ・マルチプレクサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10242822A true JPH10242822A (ja) | 1998-09-11 |
| JP3684791B2 JP3684791B2 (ja) | 2005-08-17 |
Family
ID=26562056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29972697A Expired - Fee Related JP3684791B2 (ja) | 1996-12-26 | 1997-10-31 | フライニングコンデンサ方式によるアナログ・マルチプレクサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3684791B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1055130A4 (en) * | 1997-12-23 | 2001-05-16 | Telstra R & D Man Pty Ltd | MONITORING SYSTEM FOR ELECTRICAL PARAMETERS |
| CN111969988A (zh) * | 2020-08-20 | 2020-11-20 | 中电科蓉威电子技术有限公司 | 一种代替信号模拟开关芯片的方法 |
-
1997
- 1997-10-31 JP JP29972697A patent/JP3684791B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1055130A4 (en) * | 1997-12-23 | 2001-05-16 | Telstra R & D Man Pty Ltd | MONITORING SYSTEM FOR ELECTRICAL PARAMETERS |
| CN111969988A (zh) * | 2020-08-20 | 2020-11-20 | 中电科蓉威电子技术有限公司 | 一种代替信号模拟开关芯片的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3684791B2 (ja) | 2005-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1279098C (en) | Selective connection of power supplies | |
| US4901215A (en) | Isolated switch mode power supply controller | |
| JP3684791B2 (ja) | フライニングコンデンサ方式によるアナログ・マルチプレクサ | |
| JP2017118812A (ja) | 電力変換装置の制御システム | |
| CA2230660A1 (en) | Bi-level controls system | |
| JPH06244694A (ja) | 半導体スイッチ装置 | |
| EP2056191B1 (en) | Analog input device | |
| SU864587A1 (ru) | Пирамидальный релейный коммутатор | |
| JPS5591009A (en) | Switching control unit | |
| JPS5640342A (en) | Code signal sequential transfer circuit | |
| JPS6051902A (ja) | 駆動電流制御方式 | |
| SU970427A2 (ru) | Устройство телеуправлени и телесигнализации | |
| HK18893A (en) | Rf power control circuit | |
| KR870001304Y1 (ko) | 음성다중 방송신호 선택회로 | |
| SU1559401A1 (ru) | N-канальный коммутатор | |
| SU1259361A1 (ru) | Коммутатор | |
| JPH042518Y2 (ja) | ||
| SU1103277A1 (ru) | Устройство дл передачи кодовой информации | |
| JPS6029218Y2 (ja) | ミュ−ティング回路 | |
| JPH0112433Y2 (ja) | ||
| JPS63288558A (ja) | 端末装置 | |
| JPH11260226A (ja) | 電力伝送路開閉装置 | |
| CA2270654A1 (en) | Control arrangement and method for electronic device | |
| KR20010048169A (ko) | 접촉 스위치 | |
| JPH04358493A (ja) | ２極性信号ドライブ／レシーブ方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20030218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041111 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050203 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050510 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050523 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130610 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |