JPH10242886A - 増幅回路及び送受信装置 - Google Patents
増幅回路及び送受信装置Info
- Publication number
- JPH10242886A JPH10242886A JP9038866A JP3886697A JPH10242886A JP H10242886 A JPH10242886 A JP H10242886A JP 9038866 A JP9038866 A JP 9038866A JP 3886697 A JP3886697 A JP 3886697A JP H10242886 A JPH10242886 A JP H10242886A
- Authority
- JP
- Japan
- Prior art keywords
- input
- bias potential
- impedance matching
- switching
- amplifying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Transceivers (AREA)
Abstract
(57)【要約】
【課題】本発明は、送受信装置に関し、受信感度の劣化
を防止した上で従来に比して一段と消費電力を低減する
ことができるようにする。 【解決手段】送信回路と受信回路を有する送受信装置に
おいて、受信回路の初段に設けられ、受信信号（Ｓ３
０）を増幅する増幅手段（Ｑ１１）と、入力される制御
信号（Ｓ３２）に応じて増幅手段に与えるバイアス電位
を切り換えるバイアス電位切換手段（６４）と、送受信
装置の送信電力レベルが大きく、かつ受信電力レベルが
小さい場合に、増幅手段に与えるバイアス電位を低バイ
アス電位から高バイアス電位に切り換えるための制御信
号を生成する制御手段（３３）とを設けるようにしたこ
とにより、混変調歪によつて受信感度が劣化する場合に
限つて消費電流が増加するので、かくして受信感度の劣
化を防止した上で従来に比して一段と消費電力を低減し
得る。
を防止した上で従来に比して一段と消費電力を低減する
ことができるようにする。 【解決手段】送信回路と受信回路を有する送受信装置に
おいて、受信回路の初段に設けられ、受信信号（Ｓ３
０）を増幅する増幅手段（Ｑ１１）と、入力される制御
信号（Ｓ３２）に応じて増幅手段に与えるバイアス電位
を切り換えるバイアス電位切換手段（６４）と、送受信
装置の送信電力レベルが大きく、かつ受信電力レベルが
小さい場合に、増幅手段に与えるバイアス電位を低バイ
アス電位から高バイアス電位に切り換えるための制御信
号を生成する制御手段（３３）とを設けるようにしたこ
とにより、混変調歪によつて受信感度が劣化する場合に
限つて消費電流が増加するので、かくして受信感度の劣
化を防止した上で従来に比して一段と消費電力を低減し
得る。
Description
【０００１】
【目次】以下の順序で本発明を説明する。
【０００２】発明の属する技術分野 従来の技術（図８及び図９） 発明が解決しようとする課題 課題を解決するための手段 発明の実施の形態 （１）第１実施例（図１〜図６） （２）第２実施例（図７） （３）他の実施例 発明の効果
【０００３】
【発明の属する技術分野】本発明は増幅回路及び送受信
装置に関し、例えば携帯電話機に適用して好適なもので
ある。
装置に関し、例えば携帯電話機に適用して好適なもので
ある。
【０００４】
【従来の技術】従来、携帯電話機のような送受信装置に
おいては、送信と受信を同時に行つたとき、混変調歪が
発生する場合がある。この混変調歪の発生原理につい
て、携帯電話機のアンテナ周辺回路を示す図８を用いて
説明する。まず携帯電話機１においては、送信増幅回路
２によつて増幅された送信信号Ｓ１はデユプレクサ３を
介してアンテナ４に供給され、当該アンテナ４によつて
送信信号Ｓ１に応じた電波が空間に放射される。これに
対して、アンテナ４によつて受信された受信信号Ｓ２は
デユプレクサ３を介して受信増幅回路５に入力され、当
該受信増幅回路５によつて増幅された後、後段の復調回
路（図示せず）等に供給される。
おいては、送信と受信を同時に行つたとき、混変調歪が
発生する場合がある。この混変調歪の発生原理につい
て、携帯電話機のアンテナ周辺回路を示す図８を用いて
説明する。まず携帯電話機１においては、送信増幅回路
２によつて増幅された送信信号Ｓ１はデユプレクサ３を
介してアンテナ４に供給され、当該アンテナ４によつて
送信信号Ｓ１に応じた電波が空間に放射される。これに
対して、アンテナ４によつて受信された受信信号Ｓ２は
デユプレクサ３を介して受信増幅回路５に入力され、当
該受信増幅回路５によつて増幅された後、後段の復調回
路（図示せず）等に供給される。
【０００５】ここでデユプレクサ３は送信信号Ｓ１と受
信信号Ｓ２を分離する回路であるが、通常、送信電力は
受信電力に比して非常に大きいため、デユプレクサ３の
分離が完全に行われずに、送信信号Ｓ１が受信系に漏れ
込むことがある。このような受信系に漏れ込んだ送信信
号とアンテナ４によつて受信された妨害波の受信信号が
受信増幅回路５に入力されると、当該受信増幅回路５の
非線形性によつて混変調歪が発生する。この混変調歪は
希望波の受信信号の周波数と等しい場合には干渉波とな
つて信号対雑音比（いわゆるＳ／Ｎ比）を劣化させるた
め、携帯電話機１の受信感度を低下させることになる。
信信号Ｓ２を分離する回路であるが、通常、送信電力は
受信電力に比して非常に大きいため、デユプレクサ３の
分離が完全に行われずに、送信信号Ｓ１が受信系に漏れ
込むことがある。このような受信系に漏れ込んだ送信信
号とアンテナ４によつて受信された妨害波の受信信号が
受信増幅回路５に入力されると、当該受信増幅回路５の
非線形性によつて混変調歪が発生する。この混変調歪は
希望波の受信信号の周波数と等しい場合には干渉波とな
つて信号対雑音比（いわゆるＳ／Ｎ比）を劣化させるた
め、携帯電話機１の受信感度を低下させることになる。
【０００６】このような混変調歪を低減する方法として
は、デユプレクサ３の分離度を向上させるか、或いは受
信増幅回路５の線形性を向上させる方法が考えられる。
これらの方法を採用した場合には、トランジスタのサイ
ズを増加させるか或いは消費電流を増加させることにな
るので、消費電力の増加を伴うことになる。
は、デユプレクサ３の分離度を向上させるか、或いは受
信増幅回路５の線形性を向上させる方法が考えられる。
これらの方法を採用した場合には、トランジスタのサイ
ズを増加させるか或いは消費電流を増加させることにな
るので、消費電力の増加を伴うことになる。
【０００７】ところで電池で駆動する携帯電話機を長時
間使用し得るようにするためには当該携帯電話機の消費
電力を低減させる必要がある。上述の受信増幅回路５は
待ち受け時でも起動しているため、当該受信増幅回路５
の消費電力を低減し得れば、携帯電話機１全体の消費電
力を低減することができると思われる。従つて受信増幅
回路５においては、混変調歪を防止するようにした場合
でも、できるだけ消費電力を低減することが望まれる。
間使用し得るようにするためには当該携帯電話機の消費
電力を低減させる必要がある。上述の受信増幅回路５は
待ち受け時でも起動しているため、当該受信増幅回路５
の消費電力を低減し得れば、携帯電話機１全体の消費電
力を低減することができると思われる。従つて受信増幅
回路５においては、混変調歪を防止するようにした場合
でも、できるだけ消費電力を低減することが望まれる。
【０００８】これを実現するものとして、線形性を適応
的に切り換える受信増幅回路が考えられる。すなわち、
混変調歪は送信時にのみ発生するものであるから、待ち
受け時のような非送信時には混変調歪は発生しない。そ
こで送信時にのみ高線形性に切り換わり、非送信時には
低線形性に切り換わる受信増幅回路が考えられる。
的に切り換える受信増幅回路が考えられる。すなわち、
混変調歪は送信時にのみ発生するものであるから、待ち
受け時のような非送信時には混変調歪は発生しない。そ
こで送信時にのみ高線形性に切り換わり、非送信時には
低線形性に切り換わる受信増幅回路が考えられる。
【０００９】ここでこのような受信増幅回路１０の具体
的な構成について図９を用いて説明する。受信増幅回路
１０は大きく分けて入力整合回路１１、増幅器１２、出
力整合回路１３によつて形成されており、受信信号Ｓ１
１を入力整合回路１１を介して増幅器１２に供給し、当
該増幅器１２によつて受信信号Ｓ１１を増幅し、その出
力である高周波信号Ｓ１２を出力整合回路１３を介して
出力するようになされている。
的な構成について図９を用いて説明する。受信増幅回路
１０は大きく分けて入力整合回路１１、増幅器１２、出
力整合回路１３によつて形成されており、受信信号Ｓ１
１を入力整合回路１１を介して増幅器１２に供給し、当
該増幅器１２によつて受信信号Ｓ１１を増幅し、その出
力である高周波信号Ｓ１２を出力整合回路１３を介して
出力するようになされている。
【００１０】まず増幅器１２は、直流を阻止するＤＣカ
ツトキヤパシタＣ１を介して入力整合回路１１に接続さ
れており、受信信号Ｓ１１を当該ＤＣカツトキヤパシタ
Ｃ１を介して電界効果トランジスタ（以下、これをＦＥ
Ｔと呼ぶ）Ｑ１のゲートに入力する。因みに、入力整合
回路１１はインピーダンス整合回路であり、当該入力整
合回路１１の出力インピーダンスと増幅器１２の入力イ
ンピーダンスとを整合させる。
ツトキヤパシタＣ１を介して入力整合回路１１に接続さ
れており、受信信号Ｓ１１を当該ＤＣカツトキヤパシタ
Ｃ１を介して電界効果トランジスタ（以下、これをＦＥ
Ｔと呼ぶ）Ｑ１のゲートに入力する。因みに、入力整合
回路１１はインピーダンス整合回路であり、当該入力整
合回路１１の出力インピーダンスと増幅器１２の入力イ
ンピーダンスとを整合させる。
【００１１】ＦＥＴＱ１のゲートには可変ゲートバイア
ス電位入力回路１４が接続されている。この可変ゲート
バイアス電位入力回路１４では、抵抗Ｒ１、Ｒ２及びＲ
３の直列回路が電源ＶCCとアースラインＧＮＤ間に接続
されており、抵抗Ｒ１及びＲ２の接続中点からゲートバ
イアス電位Ｖｇ１を発生すると共に、抵抗Ｒ２及びＲ３
の接続中点からゲートバイアス電位Ｖｇ２を発生するよ
うになされている。抵抗Ｒ１及びＲ２の接続中点にはゲ
ートバイアス電位切換スイツチＳＷ１の第１の入力端子
が接続されており、抵抗Ｒ２及びＲ３の接続中点にはゲ
ートバイアス電位切換スイツチＳＷ１の第２の入力端子
が接続されている。
ス電位入力回路１４が接続されている。この可変ゲート
バイアス電位入力回路１４では、抵抗Ｒ１、Ｒ２及びＲ
３の直列回路が電源ＶCCとアースラインＧＮＤ間に接続
されており、抵抗Ｒ１及びＲ２の接続中点からゲートバ
イアス電位Ｖｇ１を発生すると共に、抵抗Ｒ２及びＲ３
の接続中点からゲートバイアス電位Ｖｇ２を発生するよ
うになされている。抵抗Ｒ１及びＲ２の接続中点にはゲ
ートバイアス電位切換スイツチＳＷ１の第１の入力端子
が接続されており、抵抗Ｒ２及びＲ３の接続中点にはゲ
ートバイアス電位切換スイツチＳＷ１の第２の入力端子
が接続されている。
【００１２】ゲートバイアス電位切換スイツチＳＷ１
は、所定の制御回路（図示せず）から送出される制御信
号Ｓ１３に基づいて接続状態を切り換えるようになされ
ている。すなわち、送信時には接続状態を第１の入力端
子側に切り換えてゲートバイアス電位Ｖｇ１を選択し、
非送信時には接続状態を第２の入力端子側に切り換えて
ゲートバイアス電位Ｖｇ２を選択するようになされてい
る。このゲートバイアス電位切換スイツチＳＷ１の出力
端子は、高周波を阻止するチヨークインダクタＬ１を介
してＦＥＴＱ１のゲートに接続されると共に、電源ＶCC
の電圧変動を防止するバイパスキヤパシタＣ２を介して
アースラインＧＮＤに接続されている。
は、所定の制御回路（図示せず）から送出される制御信
号Ｓ１３に基づいて接続状態を切り換えるようになされ
ている。すなわち、送信時には接続状態を第１の入力端
子側に切り換えてゲートバイアス電位Ｖｇ１を選択し、
非送信時には接続状態を第２の入力端子側に切り換えて
ゲートバイアス電位Ｖｇ２を選択するようになされてい
る。このゲートバイアス電位切換スイツチＳＷ１の出力
端子は、高周波を阻止するチヨークインダクタＬ１を介
してＦＥＴＱ１のゲートに接続されると共に、電源ＶCC
の電圧変動を防止するバイパスキヤパシタＣ２を介して
アースラインＧＮＤに接続されている。
【００１３】かくしてこの可変ゲートバイアス電位入力
回路１４により、送信時にはゲートバイアス電位切換ス
イツチＳＷ１を第１の入力端子側に切り換えて、高ゲー
トバイアス電位Ｖｇ１をＦＥＴＱ１のゲートに入力する
ことができ、非送信時にはゲートバイアス電位切換スイ
ツチＳＷ１を第２の入力端子側に切り換えて、低ゲート
バイアス電位Ｖｇ２をＦＥＴＱ１のゲートに入力するこ
とができる。
回路１４により、送信時にはゲートバイアス電位切換ス
イツチＳＷ１を第１の入力端子側に切り換えて、高ゲー
トバイアス電位Ｖｇ１をＦＥＴＱ１のゲートに入力する
ことができ、非送信時にはゲートバイアス電位切換スイ
ツチＳＷ１を第２の入力端子側に切り換えて、低ゲート
バイアス電位Ｖｇ２をＦＥＴＱ１のゲートに入力するこ
とができる。
【００１４】ＦＥＴＱ１のソースは、高周波を阻止する
整合用インダクタＬ２を介してアースラインＧＮＤに接
続されており、またＦＥＴＱ１のドレインは、直流を阻
止するＤＣカツトキヤパシタＣ３を介して出力整合回路
１３に接続されている。さらにＦＥＴＱ１のドレインに
は、高周波を阻止するチヨークインダクタＬ３を介して
電源ＶCCが接続されており、当該電源ＶCCは電圧変動を
防止するバイパスキヤパシタＣ４を介してアースライン
ＧＮＤに接続されている。
整合用インダクタＬ２を介してアースラインＧＮＤに接
続されており、またＦＥＴＱ１のドレインは、直流を阻
止するＤＣカツトキヤパシタＣ３を介して出力整合回路
１３に接続されている。さらにＦＥＴＱ１のドレインに
は、高周波を阻止するチヨークインダクタＬ３を介して
電源ＶCCが接続されており、当該電源ＶCCは電圧変動を
防止するバイパスキヤパシタＣ４を介してアースライン
ＧＮＤに接続されている。
【００１５】このようなＦＥＴＱ１は、ゲートに入力さ
れるバイアス電位に応じて受信信号Ｓ１１を増幅し、そ
の結果得られる高周波信号Ｓ１２を、ＤＣカツトキヤパ
シタＣ３及び出力整合回路１３を介して出力する。因み
に、この出力整合回路１３もインピーダンス整合回路で
あり、当該出力整合回路１３の入力インピーダンスと増
幅器１２の出力インピーダンスとを整合させる。
れるバイアス電位に応じて受信信号Ｓ１１を増幅し、そ
の結果得られる高周波信号Ｓ１２を、ＤＣカツトキヤパ
シタＣ３及び出力整合回路１３を介して出力する。因み
に、この出力整合回路１３もインピーダンス整合回路で
あり、当該出力整合回路１３の入力インピーダンスと増
幅器１２の出力インピーダンスとを整合させる。
【００１６】このように受信増幅回路１０においては、
送信時に高ゲートバイアス電位Ｖｇ１をＦＥＴＱ１のゲ
ートに入力することにより、低ゲートバイアス電位Ｖｇ
２を入力する非送信時に比してドレイン電流が増加する
ので、線形性を向上して混変調歪を防止し得る。また送
信時だけドレイン電流が増加するので、送信時及び非送
信時を問わずドレイン電流が増加する場合に比して、消
費電力を低減し得る。
送信時に高ゲートバイアス電位Ｖｇ１をＦＥＴＱ１のゲ
ートに入力することにより、低ゲートバイアス電位Ｖｇ
２を入力する非送信時に比してドレイン電流が増加する
ので、線形性を向上して混変調歪を防止し得る。また送
信時だけドレイン電流が増加するので、送信時及び非送
信時を問わずドレイン電流が増加する場合に比して、消
費電力を低減し得る。
【００１７】
【発明が解決しようとする課題】ところで携帯電話機に
おいては、一般に送信電力が大きく、かつ受信電力が小
さい場合に混変調歪によつて受信感度が劣化する。とこ
ろが上述のような受信増幅回路１０では、受信電力が大
きいため混変調歪が受信感度に影響を及ぼさない場合で
あつても、送信時であれば、ＦＥＴＱ１のゲートに入力
するバイアス電位を高ゲートバイアス電位Ｖｇ１に切り
換えてドレイン電流を増加させている。また、送信電力
が小さいため混変調歪が受信感度に影響を及ぼさない場
合であつても、送信時であれば、ＦＥＴＱ１のゲートに
入力するバイアス電位を高ゲートバイアス電位Ｖｇ１に
切り換えてドレイン電流を増加させている。すなわち受
信増幅回路１０は、混変調歪が受信感度に影響を与える
場合に限つてドレイン電流を増加させているのではな
く、混変調歪が受信感度に影響を与えない場合にもドレ
イン電流を増加させており、消費電力低減といつた点に
おいては未だ不十分なところがある。
おいては、一般に送信電力が大きく、かつ受信電力が小
さい場合に混変調歪によつて受信感度が劣化する。とこ
ろが上述のような受信増幅回路１０では、受信電力が大
きいため混変調歪が受信感度に影響を及ぼさない場合で
あつても、送信時であれば、ＦＥＴＱ１のゲートに入力
するバイアス電位を高ゲートバイアス電位Ｖｇ１に切り
換えてドレイン電流を増加させている。また、送信電力
が小さいため混変調歪が受信感度に影響を及ぼさない場
合であつても、送信時であれば、ＦＥＴＱ１のゲートに
入力するバイアス電位を高ゲートバイアス電位Ｖｇ１に
切り換えてドレイン電流を増加させている。すなわち受
信増幅回路１０は、混変調歪が受信感度に影響を与える
場合に限つてドレイン電流を増加させているのではな
く、混変調歪が受信感度に影響を与えない場合にもドレ
イン電流を増加させており、消費電力低減といつた点に
おいては未だ不十分なところがある。
【００１８】また増幅器１２の入力及び出力インピーダ
ンスは、ＦＥＴＱ１のゲートに入力されるバイアス電位
が切り換わることに連動して変化する。しかし入力整合
回路１１の出力インピーダンスと出力整合回路１３の入
力インピーダンスは固定されており、上述のように増幅
器１２の入力及び出力インピーダンスが変化すると、イ
ンピーダンスの整合をとり得ない場合が生じる。これに
より受信増幅回路１０の雑音指数が増加したり、電力利
得のバランスが崩れるおそれがある。すなわち、どちら
か一方のゲートバイアス電位がＦＥＴＱ１のゲートに入
力されているときに、雑音指数が最小になるように入力
整合回路１１の出力インピーダンスと出力整合回路１３
の入力インピーダンスを選定すると、ゲートバイアス電
位が切り換わつたときに雑音指数が増加し受信感度が劣
化するおそれがある。また、どちらか一方のゲートバア
イアス電位がＦＥＴＱ１のゲートに入力されているとき
に、電力利得のバランスが最適になるように入力整合回
路１１の出力インピーダンスと出力整合回路１３の入力
インピーダンスを選定すると、ゲートバイアス電位が切
り換わつたときに電力利得のバランスが崩れ、これによ
つても受信感度が劣化するおそれがある。
ンスは、ＦＥＴＱ１のゲートに入力されるバイアス電位
が切り換わることに連動して変化する。しかし入力整合
回路１１の出力インピーダンスと出力整合回路１３の入
力インピーダンスは固定されており、上述のように増幅
器１２の入力及び出力インピーダンスが変化すると、イ
ンピーダンスの整合をとり得ない場合が生じる。これに
より受信増幅回路１０の雑音指数が増加したり、電力利
得のバランスが崩れるおそれがある。すなわち、どちら
か一方のゲートバイアス電位がＦＥＴＱ１のゲートに入
力されているときに、雑音指数が最小になるように入力
整合回路１１の出力インピーダンスと出力整合回路１３
の入力インピーダンスを選定すると、ゲートバイアス電
位が切り換わつたときに雑音指数が増加し受信感度が劣
化するおそれがある。また、どちらか一方のゲートバア
イアス電位がＦＥＴＱ１のゲートに入力されているとき
に、電力利得のバランスが最適になるように入力整合回
路１１の出力インピーダンスと出力整合回路１３の入力
インピーダンスを選定すると、ゲートバイアス電位が切
り換わつたときに電力利得のバランスが崩れ、これによ
つても受信感度が劣化するおそれがある。
【００１９】本発明は以上の点を考慮してなされたもの
で、受信感度の劣化を防止した上で従来に比して一段と
消費電力を低減し得る増幅回路及び送受信装置を提案し
ようとするものである。
で、受信感度の劣化を防止した上で従来に比して一段と
消費電力を低減し得る増幅回路及び送受信装置を提案し
ようとするものである。
【００２０】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、送信回路と受信回路を有する送受
信装置において、受信回路の初段に設けられ、受信信号
を増幅する増幅手段と、入力される制御信号に応じて増
幅手段に与えるバイアス電位を切り換えるバイアス電位
切換手段と、送受信装置の送信電力レベルが大きく、か
つ受信電力レベルが小さい場合に、増幅手段に与えるバ
イアス電位を低バイアス電位から高バイアス電位に切り
換えるための制御信号を生成する制御手段とを設けるよ
うにした。
め本発明においては、送信回路と受信回路を有する送受
信装置において、受信回路の初段に設けられ、受信信号
を増幅する増幅手段と、入力される制御信号に応じて増
幅手段に与えるバイアス電位を切り換えるバイアス電位
切換手段と、送受信装置の送信電力レベルが大きく、か
つ受信電力レベルが小さい場合に、増幅手段に与えるバ
イアス電位を低バイアス電位から高バイアス電位に切り
換えるための制御信号を生成する制御手段とを設けるよ
うにした。
【００２１】このように送信電力レベルが大きく、かつ
受信電力レベルが小さい場合にのみバイアス電位を低バ
イアス電位から高バイアス電位に切り換えるようにした
ことにより、混変調歪によつて受信感度が劣化する場合
に限つて消費電流が増加する。
受信電力レベルが小さい場合にのみバイアス電位を低バ
イアス電位から高バイアス電位に切り換えるようにした
ことにより、混変調歪によつて受信感度が劣化する場合
に限つて消費電流が増加する。
【００２２】また本発明においては、送受信装置が有す
る受信回路の初段に設けられる増幅回路において、受信
信号を増幅する増幅手段と、入力される制御信号に応じ
て増幅手段に与えるバイアス電流を切り換えるバイアス
電流切換手段と、送受信装置の送信電力レベルが大き
く、かつ受信電力レベルが小さい場合に、増幅手段に与
えるバイアス電流を低バイアス電流から高バイアス電流
に切り換えるための制御信号を生成する制御手段とを設
けるようにした。
る受信回路の初段に設けられる増幅回路において、受信
信号を増幅する増幅手段と、入力される制御信号に応じ
て増幅手段に与えるバイアス電流を切り換えるバイアス
電流切換手段と、送受信装置の送信電力レベルが大き
く、かつ受信電力レベルが小さい場合に、増幅手段に与
えるバイアス電流を低バイアス電流から高バイアス電流
に切り換えるための制御信号を生成する制御手段とを設
けるようにした。
【００２３】このように送信電力レベルが大きく、かつ
受信電力レベルが小さい場合にのみバイアス電流を低バ
イアス電流から高バイアス電流に切り換えるようにした
ことにより、混変調歪によつて受信感度が劣化する場合
に限つて消費電流が増加する。
受信電力レベルが小さい場合にのみバイアス電流を低バ
イアス電流から高バイアス電流に切り換えるようにした
ことにより、混変調歪によつて受信感度が劣化する場合
に限つて消費電流が増加する。
【００２４】
【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
施例を詳述する。
【００２５】（１）第１実施例 図１において、２０は全体として第１実施例による携帯
電話機を示し、大きく分けて送信回路ブロツク（２２〜
２８）と受信回路ブロツク（２６、３１〜３９）とベー
スバンド信号を処理するベースバンド信号処理回路部２
１とからなる。まずベースバンド信号処理回路部２１は
マイク（図示せず）から入力された音声信号に所定の信
号処理を施すことによつて生成した送信ベースバンド信
号Ｓ２１を変調器２２に出力する。変調器２２は送信ベ
ースバンド信号Ｓ２１を、例えば四相位相変移変調方式
等の変調方式に基づいて変調し、その結果得られる送信
中間周波信号Ｓ２２を可変増幅回路（以下、ＡＧＣと呼
ぶ）２３に出力する。
電話機を示し、大きく分けて送信回路ブロツク（２２〜
２８）と受信回路ブロツク（２６、３１〜３９）とベー
スバンド信号を処理するベースバンド信号処理回路部２
１とからなる。まずベースバンド信号処理回路部２１は
マイク（図示せず）から入力された音声信号に所定の信
号処理を施すことによつて生成した送信ベースバンド信
号Ｓ２１を変調器２２に出力する。変調器２２は送信ベ
ースバンド信号Ｓ２１を、例えば四相位相変移変調方式
等の変調方式に基づいて変調し、その結果得られる送信
中間周波信号Ｓ２２を可変増幅回路（以下、ＡＧＣと呼
ぶ）２３に出力する。
【００２６】ＡＧＣ２３はベースバンド信号処理回路部
２１から送出される送信電力レベル信号Ｓ２３に基づい
て利得を制御することにより、送信中間周波信号Ｓ２２
を所望レベルに増幅し、その結果得られる送信中間周波
信号Ｓ２４をバンドパスフイルタ２４に出力する。バン
ドパスフイルタ２４は送信中間周波信号Ｓ２４から帯域
外の不要成分やノイズを除去し、その結果得られる送信
中間周波信号Ｓ２５をミキサ２５に出力する。ミキサ２
５はローカル発振器２６から供給されるローカル周波数
信号Ｓ２６を送信中間周波信号Ｓ２５に乗算することに
より周波数変換を行い、その結果得られる送信高周波信
号Ｓ２７をバンドパスフイルタ２７に出力する。
２１から送出される送信電力レベル信号Ｓ２３に基づい
て利得を制御することにより、送信中間周波信号Ｓ２２
を所望レベルに増幅し、その結果得られる送信中間周波
信号Ｓ２４をバンドパスフイルタ２４に出力する。バン
ドパスフイルタ２４は送信中間周波信号Ｓ２４から帯域
外の不要成分やノイズを除去し、その結果得られる送信
中間周波信号Ｓ２５をミキサ２５に出力する。ミキサ２
５はローカル発振器２６から供給されるローカル周波数
信号Ｓ２６を送信中間周波信号Ｓ２５に乗算することに
より周波数変換を行い、その結果得られる送信高周波信
号Ｓ２７をバンドパスフイルタ２７に出力する。
【００２７】バンドパスフイルタ２７は送信高周波信号
Ｓ２７から帯域外の不要成分やノイズを除去し、その結
果得られる送信高周波信号Ｓ２８を送信増幅回路２８に
出力する。送信増幅回路２８は送信高周波信号Ｓ２８を
増幅し、その結果得られる送信信号Ｓ２９を信号分離回
路であるデユプレクサ２９を介してアンテナ３０に供給
する。これによりアンテナ３０から送信信号Ｓ２９が送
信される。
Ｓ２７から帯域外の不要成分やノイズを除去し、その結
果得られる送信高周波信号Ｓ２８を送信増幅回路２８に
出力する。送信増幅回路２８は送信高周波信号Ｓ２８を
増幅し、その結果得られる送信信号Ｓ２９を信号分離回
路であるデユプレクサ２９を介してアンテナ３０に供給
する。これによりアンテナ３０から送信信号Ｓ２９が送
信される。
【００２８】これに対して、アンテナ３０によつて受信
された受信信号Ｓ３０はデユプレクサ２９を介して分離
された後、受信回路ブロツクの初段に設けられている受
信増幅回路部３１内の受信増幅回路３２に入力される。
ここで受信増幅回路部３１内の制御回路３３は、ベース
バンド信号処理回路部２１から送出される送信電力レベ
ル信号Ｓ２３及び受信電力レベル信号Ｓ３１に基づいて
受信増幅回路３２を制御する制御信号Ｓ３２を生成し、
当該制御信号Ｓ３２を受信増幅回路３２に出力する。受
信増幅回路３２はこの制御信号Ｓ３２に応じたバイアス
電位で受信信号Ｓ３０を増幅し、その結果得られる受信
高周波信号Ｓ３３をミキサ３４に出力する。
された受信信号Ｓ３０はデユプレクサ２９を介して分離
された後、受信回路ブロツクの初段に設けられている受
信増幅回路部３１内の受信増幅回路３２に入力される。
ここで受信増幅回路部３１内の制御回路３３は、ベース
バンド信号処理回路部２１から送出される送信電力レベ
ル信号Ｓ２３及び受信電力レベル信号Ｓ３１に基づいて
受信増幅回路３２を制御する制御信号Ｓ３２を生成し、
当該制御信号Ｓ３２を受信増幅回路３２に出力する。受
信増幅回路３２はこの制御信号Ｓ３２に応じたバイアス
電位で受信信号Ｓ３０を増幅し、その結果得られる受信
高周波信号Ｓ３３をミキサ３４に出力する。
【００２９】ミキサ３４はローカル発振器２６から供給
されるローカル周波数信号Ｓ３４を受信高周波信号Ｓ３
３に乗算することにより周波数変換を行い、その結果得
られる受信中間周波信号Ｓ３５を増幅回路３５に出力す
る。増幅回路３５は受信中間周波信号Ｓ３５を増幅し、
その結果得られる受信中間周波信号Ｓ３６をＳＡＷ(Sur
face Acoustic Wave) フイルタ３６に出力する。ＳＡＷ
フイルタ３６は受信中間周波信号Ｓ３６から帯域外の不
要成分やノイズを除去し、その結果得られる受信中間周
波信号Ｓ３７をＡＧＣ３７に出力する。
されるローカル周波数信号Ｓ３４を受信高周波信号Ｓ３
３に乗算することにより周波数変換を行い、その結果得
られる受信中間周波信号Ｓ３５を増幅回路３５に出力す
る。増幅回路３５は受信中間周波信号Ｓ３５を増幅し、
その結果得られる受信中間周波信号Ｓ３６をＳＡＷ(Sur
face Acoustic Wave) フイルタ３６に出力する。ＳＡＷ
フイルタ３６は受信中間周波信号Ｓ３６から帯域外の不
要成分やノイズを除去し、その結果得られる受信中間周
波信号Ｓ３７をＡＧＣ３７に出力する。
【００３０】ＡＧＣ３７はベースバンド信号処理回路部
２１から送出される受信電力レベル信号Ｓ３１に基づい
て利得を制御することにより、受信中間周波信号Ｓ３７
を所望レベルに増幅し、その結果得られる受信中間周波
信号Ｓ３８をバンドパスフイルタ３８に出力する。バン
ドパスフイルタ３８は受信中間周波信号Ｓ３８から帯域
外の不要成分やノイズを除去し、その結果得られる受信
中間周波信号Ｓ３９を復調器３９に出力する。復調器３
９は受信中間周波信号Ｓ３９を例えば同期検波方式等の
復調方式に基づいて復調し、その結果得られる受信ベー
スバンド信号Ｓ４０をベースバンド信号処理回路部２１
に出力する。
２１から送出される受信電力レベル信号Ｓ３１に基づい
て利得を制御することにより、受信中間周波信号Ｓ３７
を所望レベルに増幅し、その結果得られる受信中間周波
信号Ｓ３８をバンドパスフイルタ３８に出力する。バン
ドパスフイルタ３８は受信中間周波信号Ｓ３８から帯域
外の不要成分やノイズを除去し、その結果得られる受信
中間周波信号Ｓ３９を復調器３９に出力する。復調器３
９は受信中間周波信号Ｓ３９を例えば同期検波方式等の
復調方式に基づいて復調し、その結果得られる受信ベー
スバンド信号Ｓ４０をベースバンド信号処理回路部２１
に出力する。
【００３１】ベースバンド信号処理回路部２１は受信ベ
ースバンド信号Ｓ４０に所定の信号処理を施すことによ
つて音声信号を再生し、これをスピーカ（図示せず）に
出力する。またベースバンド信号処理回路部２１は受信
ベースバンド信号Ｓ４０に含まれる送信電力レベルを示
すデータを基に送信電力レベル信号Ｓ２３を生成し、当
該送信電力レベル信号Ｓ２３をＡＧＣ２３及び受信増幅
回路部３１内の制御回路３３に出力する。さらにベース
バンド信号処理回路部２１は受信ベースバンド信号Ｓ４
０を基に受信信号の電力レベルを示す受信電力レベル信
号Ｓ３１を生成し、当該受信電力レベル信号Ｓ３１をＡ
ＧＣ３７及び受信増幅回路部３１内の制御回路３３に出
力する。
ースバンド信号Ｓ４０に所定の信号処理を施すことによ
つて音声信号を再生し、これをスピーカ（図示せず）に
出力する。またベースバンド信号処理回路部２１は受信
ベースバンド信号Ｓ４０に含まれる送信電力レベルを示
すデータを基に送信電力レベル信号Ｓ２３を生成し、当
該送信電力レベル信号Ｓ２３をＡＧＣ２３及び受信増幅
回路部３１内の制御回路３３に出力する。さらにベース
バンド信号処理回路部２１は受信ベースバンド信号Ｓ４
０を基に受信信号の電力レベルを示す受信電力レベル信
号Ｓ３１を生成し、当該受信電力レベル信号Ｓ３１をＡ
ＧＣ３７及び受信増幅回路部３１内の制御回路３３に出
力する。
【００３２】ここで上述した受信増幅回路部３１につい
て図２を用いて具体的に説明する。まず制御回路３３
は、ベースバンド信号処理回路部２１から送出される送
信電力レベル信号Ｓ２３を送信電力情報信号生成器５１
に入力すると共に、ベースバンド信号処理回路部２１か
ら送出される受信電力レベル信号Ｓ３１を受信電力情報
信号生成器５２に入力する。送信電力情報信号生成器５
１は送信電力レベル信号Ｓ２３が示す電圧レベルのアナ
ログ信号を生成し、これを送信電力レベル電圧ＶTXとし
て比較器５３に出力する。比較器５３は送信電力レベル
電圧ＶTXを所定の送信閾値電圧ｖTXと比較し、その結
果、送信電力レベル電圧ＶTXが送信閾値電圧ｖTXより大
きい場合には論理レベル「Ｈ」の送信電力比較信号Ｓ５
１をアンド回路５４に出力し、送信電力レベル電圧ＶTX
が送信閾値電圧ｖTXより小さい場合には論理レベル
「Ｌ」の送信電力比較信号Ｓ５１をアンド回路５４に出
力する。
て図２を用いて具体的に説明する。まず制御回路３３
は、ベースバンド信号処理回路部２１から送出される送
信電力レベル信号Ｓ２３を送信電力情報信号生成器５１
に入力すると共に、ベースバンド信号処理回路部２１か
ら送出される受信電力レベル信号Ｓ３１を受信電力情報
信号生成器５２に入力する。送信電力情報信号生成器５
１は送信電力レベル信号Ｓ２３が示す電圧レベルのアナ
ログ信号を生成し、これを送信電力レベル電圧ＶTXとし
て比較器５３に出力する。比較器５３は送信電力レベル
電圧ＶTXを所定の送信閾値電圧ｖTXと比較し、その結
果、送信電力レベル電圧ＶTXが送信閾値電圧ｖTXより大
きい場合には論理レベル「Ｈ」の送信電力比較信号Ｓ５
１をアンド回路５４に出力し、送信電力レベル電圧ＶTX
が送信閾値電圧ｖTXより小さい場合には論理レベル
「Ｌ」の送信電力比較信号Ｓ５１をアンド回路５４に出
力する。
【００３３】また受信電力情報信号生成器５２は受信電
力レベル信号Ｓ３１が示す電圧レベルのアナログ信号を
生成し、これを受信電力レベル電圧ＶRXとして比較器５
５に出力する。比較器５５は受信電力レベル電圧ＶRXを
所定の受信閾値電圧ｖRXと比較し、その結果、受信電力
レベル電圧ＶRXが受信閾値電圧ｖRXより小さい場合には
論理レベル「Ｈ」の受信電力比較信号Ｓ５２をアンド回
路５４に出力し、受信電力レベル電圧ＶRXが受信閾値電
圧ｖRXより大きい場合には論理レベル「Ｌ」の受信電力
比較信号Ｓ５２をアンド回路５４に出力する。
力レベル信号Ｓ３１が示す電圧レベルのアナログ信号を
生成し、これを受信電力レベル電圧ＶRXとして比較器５
５に出力する。比較器５５は受信電力レベル電圧ＶRXを
所定の受信閾値電圧ｖRXと比較し、その結果、受信電力
レベル電圧ＶRXが受信閾値電圧ｖRXより小さい場合には
論理レベル「Ｈ」の受信電力比較信号Ｓ５２をアンド回
路５４に出力し、受信電力レベル電圧ＶRXが受信閾値電
圧ｖRXより大きい場合には論理レベル「Ｌ」の受信電力
比較信号Ｓ５２をアンド回路５４に出力する。
【００３４】アンド回路５４は送信電力比較信号Ｓ５１
及び受信電力比較信号Ｓ５２の論理積をとり、その結果
得られる制御信号Ｓ３２を受信増幅回路３２に出力す
る。この場合、送信電力比較信号Ｓ５１及び受信電力比
較信号Ｓ５２の両方ともが論理レベル「Ｈ」であれば、
論理レベル「Ｈ」の制御信号Ｓ３２を受信増幅回路３２
に出力し、送信電力比較信号Ｓ５１及び受信電力比較信
号Ｓ５２のどちらか一方或いは両方ともが論理レベル
「Ｌ」であれば、論理レベル「Ｌ」の制御信号Ｓ３２を
受信増幅回路３２に出力する。
及び受信電力比較信号Ｓ５２の論理積をとり、その結果
得られる制御信号Ｓ３２を受信増幅回路３２に出力す
る。この場合、送信電力比較信号Ｓ５１及び受信電力比
較信号Ｓ５２の両方ともが論理レベル「Ｈ」であれば、
論理レベル「Ｈ」の制御信号Ｓ３２を受信増幅回路３２
に出力し、送信電力比較信号Ｓ５１及び受信電力比較信
号Ｓ５２のどちらか一方或いは両方ともが論理レベル
「Ｌ」であれば、論理レベル「Ｌ」の制御信号Ｓ３２を
受信増幅回路３２に出力する。
【００３５】受信増幅回路３２は可変入力整合回路５
６、増幅器５７及び可変出力整合回路５８によつて形成
されており、制御信号Ｓ３２を当該可変入力整合回路５
６、増幅器５７及び可変出力整合回路５８に入力するよ
うになされている。増幅器５７は電源５９から所定の電
位が供給されており、制御信号Ｓ３２に基づいてバイア
ス電位を切り換えるようになされている。すなわち論理
レベル「Ｈ」の制御信号Ｓ３２が入力されたときには高
バイアス電位に切り換え、論理レベル「Ｌ」の制御信号
Ｓ３２が入力されたときには低バイアス電位に切り換え
る。因みに、バイアス電位を切り換えることに連動して
増幅器５７の入力及び出力インピーダンスが変化するた
め、当該増幅器５７の入力段には可変入力整合回路５６
が設けられると共に、増幅器５７の出力段には可変出力
整合回路５８が設けられている。
６、増幅器５７及び可変出力整合回路５８によつて形成
されており、制御信号Ｓ３２を当該可変入力整合回路５
６、増幅器５７及び可変出力整合回路５８に入力するよ
うになされている。増幅器５７は電源５９から所定の電
位が供給されており、制御信号Ｓ３２に基づいてバイア
ス電位を切り換えるようになされている。すなわち論理
レベル「Ｈ」の制御信号Ｓ３２が入力されたときには高
バイアス電位に切り換え、論理レベル「Ｌ」の制御信号
Ｓ３２が入力されたときには低バイアス電位に切り換え
る。因みに、バイアス電位を切り換えることに連動して
増幅器５７の入力及び出力インピーダンスが変化するた
め、当該増幅器５７の入力段には可変入力整合回路５６
が設けられると共に、増幅器５７の出力段には可変出力
整合回路５８が設けられている。
【００３６】可変入力整合回路５６はインピーダンス整
合回路であり、制御信号Ｓ３２に基づいて出力インピー
ダンスを変化させ、当該出力インピーダンスと増幅器５
７の入力インピーダンスとを整合させるようになされて
いる。同様に可変出力整合回路５８もインピーダンス整
合回路であり、制御信号Ｓ３２に基づいて入力インピー
ダンスを変化させ、当該入力インピーダンスと増幅器５
７の出力インピーダンスとを整合させるようになされて
いる。かくして受信増幅回路３２は受信信号Ｓ３０を可
変入力整合回路５６を介して増幅器５７に入力し、当該
増幅器５７によつて受信信号Ｓ３０を増幅し、その結果
得られる受信高周波信号Ｓ３３を可変出力整合回路５８
を介して出力する。
合回路であり、制御信号Ｓ３２に基づいて出力インピー
ダンスを変化させ、当該出力インピーダンスと増幅器５
７の入力インピーダンスとを整合させるようになされて
いる。同様に可変出力整合回路５８もインピーダンス整
合回路であり、制御信号Ｓ３２に基づいて入力インピー
ダンスを変化させ、当該入力インピーダンスと増幅器５
７の出力インピーダンスとを整合させるようになされて
いる。かくして受信増幅回路３２は受信信号Ｓ３０を可
変入力整合回路５６を介して増幅器５７に入力し、当該
増幅器５７によつて受信信号Ｓ３０を増幅し、その結果
得られる受信高周波信号Ｓ３３を可変出力整合回路５８
を介して出力する。
【００３７】ここで受信増幅回路部３１の具体的な構成
について図３を用いて説明する。この場合、制御回路３
３内の比較器５３、５５は差動増幅器６１、６２によつ
て構成されている。差動増幅器６１においては、非反転
入力端に送信電力情報信号生成器５１から送出される送
信電力レベル電圧ＶTXが入力され、反転入力端に所定の
基準電圧ｖTXが入力される。これに対して差動増幅器６
２においては、反転入力端に受信電力情報信号生成器５
２から送出される受信電力レベル電圧ＶRXが入力され、
非反転入力端に所定の基準電圧ｖRXが入力される。
について図３を用いて説明する。この場合、制御回路３
３内の比較器５３、５５は差動増幅器６１、６２によつ
て構成されている。差動増幅器６１においては、非反転
入力端に送信電力情報信号生成器５１から送出される送
信電力レベル電圧ＶTXが入力され、反転入力端に所定の
基準電圧ｖTXが入力される。これに対して差動増幅器６
２においては、反転入力端に受信電力情報信号生成器５
２から送出される受信電力レベル電圧ＶRXが入力され、
非反転入力端に所定の基準電圧ｖRXが入力される。
【００３８】受信増幅回路３２は制御信号Ｓ３２を可変
入力整合回路５６のバラクタダイオードバイアス電位切
換スイツチＳＷ１１、増幅器５７のゲートバイアス電位
切換スイツチＳＷ１２及び後述する可変出力整合回路５
８のバラクタダイオードバイアス電位切換スイツチに入
力するようになされている。
入力整合回路５６のバラクタダイオードバイアス電位切
換スイツチＳＷ１１、増幅器５７のゲートバイアス電位
切換スイツチＳＷ１２及び後述する可変出力整合回路５
８のバラクタダイオードバイアス電位切換スイツチに入
力するようになされている。
【００３９】まず可変入力整合回路５６では、入力され
る受信信号Ｓ３０を、直流を阻止するＤＣカツトキヤパ
シタＣ１１、当該可変入力整合回路５６の出力インピー
ダンスの微調整を行う整合用インダクタＬ１１、及び増
幅器５７内のＤＣカツトキヤパシタＣ１２を介してＦＥ
ＴＱ１１のゲートに入力する。整合用インダクタＬ１１
とＤＣカツトキヤパシタＣ１２の接続点は、バイアス電
位に応じてキヤパシタンスが変化するバラクタダイオー
ドＶ１を介してアースラインＧＮＤに接続されると共
に、出力インピーダンスの微調整を行う整合用キヤパシ
タＣ１３を介してアースラインＧＮＤに接続されてい
る。
る受信信号Ｓ３０を、直流を阻止するＤＣカツトキヤパ
シタＣ１１、当該可変入力整合回路５６の出力インピー
ダンスの微調整を行う整合用インダクタＬ１１、及び増
幅器５７内のＤＣカツトキヤパシタＣ１２を介してＦＥ
ＴＱ１１のゲートに入力する。整合用インダクタＬ１１
とＤＣカツトキヤパシタＣ１２の接続点は、バイアス電
位に応じてキヤパシタンスが変化するバラクタダイオー
ドＶ１を介してアースラインＧＮＤに接続されると共
に、出力インピーダンスの微調整を行う整合用キヤパシ
タＣ１３を介してアースラインＧＮＤに接続されてい
る。
【００４０】バラクタダイオードＶ１には可変バラクタ
ダイオードバイアス電位入力回路６３が接続されてい
る。この可変バラクタダイオードバイアス電位入力回路
６３は、抵抗Ｒ１１、Ｒ１２及びＲ１３の直列回路が電
源ＶCCとアースラインＧＮＤ間に接続されており、抵抗
Ｒ１１及びＲ１２の接続中点からバラクタダイオードバ
イアス電位Ｖｉ１を発生すると共に、抵抗Ｒ１２及びＲ
１３の接続中点からバラクタダイオードバイアス電位Ｖ
ｉ２を発生するようになされている。抵抗Ｒ１１及びＲ
１２の接続中点にはバラクタダイオードバイアス電位切
換スイツチＳＷ１１の第１の入力端子が接続されると共
に、抵抗Ｒ１２及びＲ１３の接続中点にはバラクタダイ
オードバイアス電位切換スイツチＳＷ１１の第２の入力
端子が接続されている。
ダイオードバイアス電位入力回路６３が接続されてい
る。この可変バラクタダイオードバイアス電位入力回路
６３は、抵抗Ｒ１１、Ｒ１２及びＲ１３の直列回路が電
源ＶCCとアースラインＧＮＤ間に接続されており、抵抗
Ｒ１１及びＲ１２の接続中点からバラクタダイオードバ
イアス電位Ｖｉ１を発生すると共に、抵抗Ｒ１２及びＲ
１３の接続中点からバラクタダイオードバイアス電位Ｖ
ｉ２を発生するようになされている。抵抗Ｒ１１及びＲ
１２の接続中点にはバラクタダイオードバイアス電位切
換スイツチＳＷ１１の第１の入力端子が接続されると共
に、抵抗Ｒ１２及びＲ１３の接続中点にはバラクタダイ
オードバイアス電位切換スイツチＳＷ１１の第２の入力
端子が接続されている。
【００４１】バラクタダイオードバイアス電位切換スイ
ツチＳＷ１１は、制御回路３３から送出される制御信号
Ｓ３２に基づいて接続状態を切り換えるようになされて
いる。すなわち、バラクタダイオードバイアス電位切換
スイツチＳＷ１１は、論理レベル「Ｈ」の制御信号Ｓ３
２が入力されたときは、接続状態を第１の入力端子側に
切り換えてバラクタダイオードバイアス電位Ｖｉ１を選
択し、論理レベル「Ｌ」の制御信号Ｓ３２が入力された
ときは、接続状態を第２の入力端子側に切り換えてバラ
クタダイオードバイアス電位Ｖｉ２を選択するようにな
されている。一方、このバラクタダイオードバイアス電
位切換スイツチＳＷ１１の出力端子は、高周波を阻止す
るチヨークインダクタＬ１２を介してバラクタダイオー
ドＶ１に接続されると共に、電源ＶCCの電圧変動を防止
するバイパスキヤパシタＣ１４を介してアースラインＧ
ＮＤに接続されている。
ツチＳＷ１１は、制御回路３３から送出される制御信号
Ｓ３２に基づいて接続状態を切り換えるようになされて
いる。すなわち、バラクタダイオードバイアス電位切換
スイツチＳＷ１１は、論理レベル「Ｈ」の制御信号Ｓ３
２が入力されたときは、接続状態を第１の入力端子側に
切り換えてバラクタダイオードバイアス電位Ｖｉ１を選
択し、論理レベル「Ｌ」の制御信号Ｓ３２が入力された
ときは、接続状態を第２の入力端子側に切り換えてバラ
クタダイオードバイアス電位Ｖｉ２を選択するようにな
されている。一方、このバラクタダイオードバイアス電
位切換スイツチＳＷ１１の出力端子は、高周波を阻止す
るチヨークインダクタＬ１２を介してバラクタダイオー
ドＶ１に接続されると共に、電源ＶCCの電圧変動を防止
するバイパスキヤパシタＣ１４を介してアースラインＧ
ＮＤに接続されている。
【００４２】かくして可変バラクタダイオードバイアス
電位入力回路６３は、論理レベル「Ｈ」の制御信号Ｓ３
２が入力されたときには、バラクタダイオードバイアス
電位切換スイツチＳＷ１１を第１の入力端子側に切り換
えて、高バラクタダイオードバイアス電位Ｖｉ１をバラ
クタダイオードＶ１に入力することができ、論理レベル
「Ｌ」の制御信号Ｓ３２が入力されたときには、バラク
タダイオードバイアス電位切換スイツチＳＷ１１を第２
の入力端子側に切り換えて、低バラクタダイオードバイ
アス電位Ｖｉ２をバラクタダイオードＶ１に入力するこ
とができる。
電位入力回路６３は、論理レベル「Ｈ」の制御信号Ｓ３
２が入力されたときには、バラクタダイオードバイアス
電位切換スイツチＳＷ１１を第１の入力端子側に切り換
えて、高バラクタダイオードバイアス電位Ｖｉ１をバラ
クタダイオードＶ１に入力することができ、論理レベル
「Ｌ」の制御信号Ｓ３２が入力されたときには、バラク
タダイオードバイアス電位切換スイツチＳＷ１１を第２
の入力端子側に切り換えて、低バラクタダイオードバイ
アス電位Ｖｉ２をバラクタダイオードＶ１に入力するこ
とができる。
【００４３】続いて増幅器５７においては、ＦＥＴＱ１
１のゲートに可変ゲートバイアス電位入力回路６４が接
続されている。この可変ゲートバイアス電位入力回路６
４は、抵抗Ｒ１４、Ｒ１５及びＲ１６の直列回路が電源
ＶCCとアースラインＧＮＤ間に接続されており、抵抗Ｒ
１４及びＲ１５の接続中点からゲートバイアス電位Ｖｇ
１１を発生すると共に、抵抗Ｒ１５及びＲ１６の接続中
点からゲートバイアス電位Ｖｇ１２を発生するようにな
されている。抵抗Ｒ１４及びＲ１５の接続中点にはゲー
トバイアス電位切換スイツチＳＷ１２の第１の入力端子
が接続されると共に、抵抗Ｒ１５及びＲ１６の接続中点
にはゲートバイアス電位切換スイツチＳＷ１２の第２の
入力端子が接続されている。
１のゲートに可変ゲートバイアス電位入力回路６４が接
続されている。この可変ゲートバイアス電位入力回路６
４は、抵抗Ｒ１４、Ｒ１５及びＲ１６の直列回路が電源
ＶCCとアースラインＧＮＤ間に接続されており、抵抗Ｒ
１４及びＲ１５の接続中点からゲートバイアス電位Ｖｇ
１１を発生すると共に、抵抗Ｒ１５及びＲ１６の接続中
点からゲートバイアス電位Ｖｇ１２を発生するようにな
されている。抵抗Ｒ１４及びＲ１５の接続中点にはゲー
トバイアス電位切換スイツチＳＷ１２の第１の入力端子
が接続されると共に、抵抗Ｒ１５及びＲ１６の接続中点
にはゲートバイアス電位切換スイツチＳＷ１２の第２の
入力端子が接続されている。
【００４４】ゲートバイアス電位切換スイツチＳＷ１２
は、制御回路３３から送出される制御信号Ｓ３２に基づ
いて接続状態を切り換えるようになされている。すなわ
ち、ゲートバイアス電位切換スイツチＳＷ１２は、論理
レベル「Ｈ」の制御信号Ｓ３２が入力されたときは、接
続状態を第１の入力端子側に切り換えてゲートバイアス
電位Ｖｇ１１を選択し、論理レベル「Ｌ」の制御信号Ｓ
３２が入力されたときは、接続状態を第２の入力端子側
に切り換えてゲートバイアス電位Ｖｇ１２を選択するよ
うになされている。一方、このゲートバイアス電位切換
スイツチＳＷ１２の出力端子は、高周波を阻止するチヨ
ークインダクタＬ１３を介してＦＥＴＱ１１のゲートに
接続されると共に、電源ＶCCの電圧変動を防止するバイ
パスキヤパシタＣ１５を介してアースラインＧＮＤに接
続されている。
は、制御回路３３から送出される制御信号Ｓ３２に基づ
いて接続状態を切り換えるようになされている。すなわ
ち、ゲートバイアス電位切換スイツチＳＷ１２は、論理
レベル「Ｈ」の制御信号Ｓ３２が入力されたときは、接
続状態を第１の入力端子側に切り換えてゲートバイアス
電位Ｖｇ１１を選択し、論理レベル「Ｌ」の制御信号Ｓ
３２が入力されたときは、接続状態を第２の入力端子側
に切り換えてゲートバイアス電位Ｖｇ１２を選択するよ
うになされている。一方、このゲートバイアス電位切換
スイツチＳＷ１２の出力端子は、高周波を阻止するチヨ
ークインダクタＬ１３を介してＦＥＴＱ１１のゲートに
接続されると共に、電源ＶCCの電圧変動を防止するバイ
パスキヤパシタＣ１５を介してアースラインＧＮＤに接
続されている。
【００４５】かくして可変ゲートバイアス電位入力回路
６４は、論理レベル「Ｈ」の制御信号Ｓ３２が入力され
たときには、ゲートバイアス電位切換スイツチＳＷ１２
を第１の入力端子側に切り換えて、高ゲートバイアス電
位Ｖｇ１１をＦＥＴＱ１１のゲートに入力することがで
き、論理レベル「Ｌ」の制御信号Ｓ３２が入力されたと
きには、ゲートバイアス電位切換スイツチＳＷ１２を第
２の入力端子側に切り換えて、低ゲートバイアス電位Ｖ
ｇ１２をＦＥＴＱ１１のゲートに入力することができ
る。
６４は、論理レベル「Ｈ」の制御信号Ｓ３２が入力され
たときには、ゲートバイアス電位切換スイツチＳＷ１２
を第１の入力端子側に切り換えて、高ゲートバイアス電
位Ｖｇ１１をＦＥＴＱ１１のゲートに入力することがで
き、論理レベル「Ｌ」の制御信号Ｓ３２が入力されたと
きには、ゲートバイアス電位切換スイツチＳＷ１２を第
２の入力端子側に切り換えて、低ゲートバイアス電位Ｖ
ｇ１２をＦＥＴＱ１１のゲートに入力することができ
る。
【００４６】ＦＥＴＱ１１のソースは、高周波を阻止す
る整合用インダクタＬ１４を介してアースラインＧＮＤ
に接続されており、またＦＥＴＱ１１のドレインは、直
流を阻止するＤＣカツトキヤパシタＣ１６を介して可変
出力整合回路５８に接続されている。さらにＦＥＴＱ１
１のドレインは、高周波を阻止するチヨークインダクタ
Ｌ１５を介して電源ＶCCが接続されており、当該電源Ｖ
CCには電圧変動を防止するバイパスキヤパシタＣ１７を
介してアースラインＧＮＤが接続されている。
る整合用インダクタＬ１４を介してアースラインＧＮＤ
に接続されており、またＦＥＴＱ１１のドレインは、直
流を阻止するＤＣカツトキヤパシタＣ１６を介して可変
出力整合回路５８に接続されている。さらにＦＥＴＱ１
１のドレインは、高周波を阻止するチヨークインダクタ
Ｌ１５を介して電源ＶCCが接続されており、当該電源Ｖ
CCには電圧変動を防止するバイパスキヤパシタＣ１７を
介してアースラインＧＮＤが接続されている。
【００４７】次に図４に示すように、可変出力整合回路
５８の入力端は、当該可変出力整合回路５８の入力イン
ピーダンスの微調整を行う整合用インダクタＬ１６を介
して出力端に接続されており、増幅器５７から入力され
る受信高周波信号Ｓ３３を整合用インダクタＬ１６を介
して出力する。この整合用インダクタＬ１６の入力側
は、入力インピーダンスの微調整を行う整合用キヤパシ
タＣ１８を介してアースラインＧＮＤに接続されると共
に、ＤＣカツトキヤパシタＣ１９、バイアス電位に応じ
てキヤパシタンスが変化するバラクタダイオードＶ２を
順に介してアースラインＧＮＤに接続されている。
５８の入力端は、当該可変出力整合回路５８の入力イン
ピーダンスの微調整を行う整合用インダクタＬ１６を介
して出力端に接続されており、増幅器５７から入力され
る受信高周波信号Ｓ３３を整合用インダクタＬ１６を介
して出力する。この整合用インダクタＬ１６の入力側
は、入力インピーダンスの微調整を行う整合用キヤパシ
タＣ１８を介してアースラインＧＮＤに接続されると共
に、ＤＣカツトキヤパシタＣ１９、バイアス電位に応じ
てキヤパシタンスが変化するバラクタダイオードＶ２を
順に介してアースラインＧＮＤに接続されている。
【００４８】バラクタダイオードＶ２には可変バラクタ
ダイオードバイアス電位入力回路６５が接続されてい
る。この可変バラクタダイオードバイアス電位入力回路
６５は、抵抗Ｒ１７、Ｒ１８及びＲ１９の直列回路が電
源ＶCCとアースラインＧＮＤ間に接続されており、抵抗
Ｒ１７及びＲ１８の接続中点からバラクタダイオードバ
イアス電位Ｖｏ１を発生すると共に、抵抗Ｒ１８及びＲ
１９の接続中点からバラクタダイオードバイアス電位Ｖ
ｏ２を発生するようになされている。抵抗Ｒ１７及びＲ
１８の接続中点にはバラクタダイオードバイアス電位切
換スイツチＳＷ１３の第１の入力端子が接続されると共
に、抵抗Ｒ１８及びＲ１９の接続中点にはバラクタダイ
オードバイアス電位切換スイツチＳＷ１３の第２の入力
端子が接続されている。
ダイオードバイアス電位入力回路６５が接続されてい
る。この可変バラクタダイオードバイアス電位入力回路
６５は、抵抗Ｒ１７、Ｒ１８及びＲ１９の直列回路が電
源ＶCCとアースラインＧＮＤ間に接続されており、抵抗
Ｒ１７及びＲ１８の接続中点からバラクタダイオードバ
イアス電位Ｖｏ１を発生すると共に、抵抗Ｒ１８及びＲ
１９の接続中点からバラクタダイオードバイアス電位Ｖ
ｏ２を発生するようになされている。抵抗Ｒ１７及びＲ
１８の接続中点にはバラクタダイオードバイアス電位切
換スイツチＳＷ１３の第１の入力端子が接続されると共
に、抵抗Ｒ１８及びＲ１９の接続中点にはバラクタダイ
オードバイアス電位切換スイツチＳＷ１３の第２の入力
端子が接続されている。
【００４９】バラクタダイオードバイアス電位切換スイ
ツチＳＷ１３は、制御回路３３から送出される制御信号
Ｓ３３に基づいて接続状態を切り換えるようになされて
いる。すなわち、バラクタダイオードバイアス電位切換
スイツチＳＷ１３は、論理レベル「Ｈ」の制御信号Ｓ３
２が入力されたときは、接続状態を第１の入力端子側に
切り換えてバラクタダイオードバイアス電位Ｖｏ１を選
択し、論理レベル「Ｌ」の制御信号Ｓ３２が入力された
ときは、接続状態を第２の入力端子側に切り換えてバラ
クタダイオードバイアス電位Ｖｏ２を選択するようにな
されている。一方、このバラクタダイオードバイアス電
位切換スイツチＳＷ１３の出力端子は、高周波を阻止す
るチヨークインダクタＬ１７を介してバラクタダイオー
ドＶ２に接続されると共に、電源ＶCCの電圧変動を防止
するバイパスキヤパシタＣ２０を介してアースラインＧ
ＮＤに接続されている。
ツチＳＷ１３は、制御回路３３から送出される制御信号
Ｓ３３に基づいて接続状態を切り換えるようになされて
いる。すなわち、バラクタダイオードバイアス電位切換
スイツチＳＷ１３は、論理レベル「Ｈ」の制御信号Ｓ３
２が入力されたときは、接続状態を第１の入力端子側に
切り換えてバラクタダイオードバイアス電位Ｖｏ１を選
択し、論理レベル「Ｌ」の制御信号Ｓ３２が入力された
ときは、接続状態を第２の入力端子側に切り換えてバラ
クタダイオードバイアス電位Ｖｏ２を選択するようにな
されている。一方、このバラクタダイオードバイアス電
位切換スイツチＳＷ１３の出力端子は、高周波を阻止す
るチヨークインダクタＬ１７を介してバラクタダイオー
ドＶ２に接続されると共に、電源ＶCCの電圧変動を防止
するバイパスキヤパシタＣ２０を介してアースラインＧ
ＮＤに接続されている。
【００５０】かくして可変バラクタダイオードバイアス
電位入力回路６５は、論理レベル「Ｈ」の制御信号Ｓ３
２が入力されたときには、バラクタダイオードバイアス
電位切換スイツチＳＷ１３を第１の入力端子側に切り換
えて、高バラクタダイオードバイアス電位Ｖｏ１をバラ
クタダイオードＶ２に入力することができ、論理レベル
「Ｌ」の制御信号Ｓ３２が入力されたときには、バラク
タダイオードバイアス電位切換スイツチＳＷ１３を第２
の入力端子側に切り換えて、低バラクタダイオードバイ
アス電位Ｖｏ２をバラクタダイオードＶ２に入力するこ
とができる。
電位入力回路６５は、論理レベル「Ｈ」の制御信号Ｓ３
２が入力されたときには、バラクタダイオードバイアス
電位切換スイツチＳＷ１３を第１の入力端子側に切り換
えて、高バラクタダイオードバイアス電位Ｖｏ１をバラ
クタダイオードＶ２に入力することができ、論理レベル
「Ｌ」の制御信号Ｓ３２が入力されたときには、バラク
タダイオードバイアス電位切換スイツチＳＷ１３を第２
の入力端子側に切り換えて、低バラクタダイオードバイ
アス電位Ｖｏ２をバラクタダイオードＶ２に入力するこ
とができる。
【００５１】以上の構成において、制御回路３３は送信
電力レベル信号Ｓ２３及び受信電力レベル信号Ｓ３１を
解析することにより、送信電力レベルが大きく、かつ受
信電力レベルが小さい場合には論理レベル「Ｈ」の制御
信号Ｓ３２を生成し、送信電力レベルが大きく、かつ受
信電力レベルが小さい場合を除く組合せのときには論理
レベル「Ｌ」の制御信号Ｓ３２を生成し、当該制御信号
Ｓ３２を増幅器５７、可変入力整合回路５６及び可変出
力整合回路５８に出力する。
電力レベル信号Ｓ２３及び受信電力レベル信号Ｓ３１を
解析することにより、送信電力レベルが大きく、かつ受
信電力レベルが小さい場合には論理レベル「Ｈ」の制御
信号Ｓ３２を生成し、送信電力レベルが大きく、かつ受
信電力レベルが小さい場合を除く組合せのときには論理
レベル「Ｌ」の制御信号Ｓ３２を生成し、当該制御信号
Ｓ３２を増幅器５７、可変入力整合回路５６及び可変出
力整合回路５８に出力する。
【００５２】増幅器５７は制御信号Ｓ３２をゲートバイ
アス電位切換スイツチＳＷ１２に入力し、入力された制
御信号Ｓ３２が論理レベル「Ｈ」のとき、すなわち送信
電力レベルが大きく、かつ受信電力レベルが小さい場合
には、高ゲートバイアス電位Ｖｇ１１をＦＥＴＱ１１の
ゲートに入力し、制御信号Ｓ３２が論理レベル「Ｌ」の
とき、すなわち送信電力レベルが大きく、かつ受信電力
レベルが小さい場合以外には、低ゲートバイアス電位Ｖ
ｇ１２をＦＥＴＱ１１のゲートに入力する。これにより
送信電力レベルが大きく、かつ受信電力レベルが小さい
場合にはＦＥＴＱ１１のドレイン電流を増加させて増幅
器５７の線形性を向上させることができ、混変調歪を低
減し得る。
アス電位切換スイツチＳＷ１２に入力し、入力された制
御信号Ｓ３２が論理レベル「Ｈ」のとき、すなわち送信
電力レベルが大きく、かつ受信電力レベルが小さい場合
には、高ゲートバイアス電位Ｖｇ１１をＦＥＴＱ１１の
ゲートに入力し、制御信号Ｓ３２が論理レベル「Ｌ」の
とき、すなわち送信電力レベルが大きく、かつ受信電力
レベルが小さい場合以外には、低ゲートバイアス電位Ｖ
ｇ１２をＦＥＴＱ１１のゲートに入力する。これにより
送信電力レベルが大きく、かつ受信電力レベルが小さい
場合にはＦＥＴＱ１１のドレイン電流を増加させて増幅
器５７の線形性を向上させることができ、混変調歪を低
減し得る。
【００５３】実際上図５に示すように、送信電力レベル
が大きく、かつ受信電力レベルが小さい場合に高ゲート
バイアス電位Ｖｇ１１をＦＥＴＱ１１のゲートに入力す
ると、低ゲートバイアス電位Ｖｇ１２を入力する場合に
比してドレイン電流がｉ２からｉ１に増加するので、混
変調歪を低減させることができる。
が大きく、かつ受信電力レベルが小さい場合に高ゲート
バイアス電位Ｖｇ１１をＦＥＴＱ１１のゲートに入力す
ると、低ゲートバイアス電位Ｖｇ１２を入力する場合に
比してドレイン電流がｉ２からｉ１に増加するので、混
変調歪を低減させることができる。
【００５４】ところで、この場合、混変調歪によつて受
信感度が劣化する送信電力レベルが大きく、かつ受信電
力レベルが小さい場合にのみ高ゲートバイアス電位Ｖｇ
１１をＦＥＴＱ１１のゲートに入力するようにしたこと
により、混変調歪によつて受信感度が劣化する場合に限
つてドレイン電流を増加させることができ、かくして従
来のように送信中常にドレイン電流を増加させている場
合に比して消費電流を低減して全体として消費電力を低
減し得る。
信感度が劣化する送信電力レベルが大きく、かつ受信電
力レベルが小さい場合にのみ高ゲートバイアス電位Ｖｇ
１１をＦＥＴＱ１１のゲートに入力するようにしたこと
により、混変調歪によつて受信感度が劣化する場合に限
つてドレイン電流を増加させることができ、かくして従
来のように送信中常にドレイン電流を増加させている場
合に比して消費電流を低減して全体として消費電力を低
減し得る。
【００５５】また可変入力整合回路５６は制御信号Ｓ３
２をバラクタダイオードバイアス電位切換スイツチＳＷ
１１に入力し、入力された制御信号Ｓ３２が論理レベル
「Ｈ」のときには、高バラクタダイオードバイアス電位
Ｖｉ１をバラクタダイオードＶ１に入力し、制御信号Ｓ
３２が論理レベル「Ｌ」のときには、低バラクタダイオ
ードバイアス電位Ｖｉ２をバラクタダイオードＶ１に入
力する。これにより送信電力レベルが大きく、かつ受信
電力レベルが小さい場合には、バラクタダイオードＶ１
のキヤパシタンスを大きくすることができ、送信電力レ
ベルが大きく、かつ受信電力レベルが小さい場合以外に
は、バラクタダイオードＶ１のキヤパシタンスを小さく
することができる。従つて可変入力整合回路５６の出力
インピーダンスを増幅器５７の入力インピーダンス変化
に追従させて当該可変入力整合回路５６と増幅器５７と
を整合させることができる。
２をバラクタダイオードバイアス電位切換スイツチＳＷ
１１に入力し、入力された制御信号Ｓ３２が論理レベル
「Ｈ」のときには、高バラクタダイオードバイアス電位
Ｖｉ１をバラクタダイオードＶ１に入力し、制御信号Ｓ
３２が論理レベル「Ｌ」のときには、低バラクタダイオ
ードバイアス電位Ｖｉ２をバラクタダイオードＶ１に入
力する。これにより送信電力レベルが大きく、かつ受信
電力レベルが小さい場合には、バラクタダイオードＶ１
のキヤパシタンスを大きくすることができ、送信電力レ
ベルが大きく、かつ受信電力レベルが小さい場合以外に
は、バラクタダイオードＶ１のキヤパシタンスを小さく
することができる。従つて可変入力整合回路５６の出力
インピーダンスを増幅器５７の入力インピーダンス変化
に追従させて当該可変入力整合回路５６と増幅器５７と
を整合させることができる。
【００５６】ここで増幅器５７の入力インピーダンスと
可変入力整合回路５６の出力インピーダンスの関係につ
いて図６を用いて説明する。まず論理レベル「Ｈ」の制
御信号Ｓ３２が増幅器５７及び可変入力整合回路５６に
入力される場合を考える。この場合、増幅器５７は高ゲ
ートバイアス電位Ｖｇ１１をＦＥＴＱ１１のゲートに入
力することによりドレイン電流が増加し、当該増幅器５
７の入力インピーダンスがΓopt1に変化する。一方、可
変入力整合回路５６は高バラクタダイオードバイアス電
位Ｖｉ１をバラクタダイオードＶ１に入力することによ
りキヤパシタンスが大きくなり、当該可変入力整合回路
５６の出力インピーダンスがΓ１に変化する。従つて可
変入力整合回路５６の出力インピーダンスΓ１と増幅器
５７の入力インピーダンスΓopt1とを整合させることが
でき、雑音指数の増加や電力利得のバランスが崩れるこ
とを回避して受信感度の劣化を防止し得る。
可変入力整合回路５６の出力インピーダンスの関係につ
いて図６を用いて説明する。まず論理レベル「Ｈ」の制
御信号Ｓ３２が増幅器５７及び可変入力整合回路５６に
入力される場合を考える。この場合、増幅器５７は高ゲ
ートバイアス電位Ｖｇ１１をＦＥＴＱ１１のゲートに入
力することによりドレイン電流が増加し、当該増幅器５
７の入力インピーダンスがΓopt1に変化する。一方、可
変入力整合回路５６は高バラクタダイオードバイアス電
位Ｖｉ１をバラクタダイオードＶ１に入力することによ
りキヤパシタンスが大きくなり、当該可変入力整合回路
５６の出力インピーダンスがΓ１に変化する。従つて可
変入力整合回路５６の出力インピーダンスΓ１と増幅器
５７の入力インピーダンスΓopt1とを整合させることが
でき、雑音指数の増加や電力利得のバランスが崩れるこ
とを回避して受信感度の劣化を防止し得る。
【００５７】この状態において、論理レベル「Ｌ」の制
御信号Ｓ３２が入力されると、増幅器５７は低ゲートバ
イアス電位Ｖｇ１２をＦＥＴＱ１１のゲートに入力する
ことによりドレイン電流が減少し、入力インピーダンス
がΓopt1からΓopt2に変化する。一方、可変入力整合回
路５６は低バラクタダイオードバイアス電位Ｖｉ２をバ
ラクタダイオードＶ１に入力することによりキヤパシタ
ンスが小さくなり、出力インピーダンスがΓ１からΓ２
に変化する。従つて可変入力整合回路５６の出力インピ
ーダンスΓ２と増幅器５７の入力インピーダンスΓopt2
とを整合させことができる。
御信号Ｓ３２が入力されると、増幅器５７は低ゲートバ
イアス電位Ｖｇ１２をＦＥＴＱ１１のゲートに入力する
ことによりドレイン電流が減少し、入力インピーダンス
がΓopt1からΓopt2に変化する。一方、可変入力整合回
路５６は低バラクタダイオードバイアス電位Ｖｉ２をバ
ラクタダイオードＶ１に入力することによりキヤパシタ
ンスが小さくなり、出力インピーダンスがΓ１からΓ２
に変化する。従つて可変入力整合回路５６の出力インピ
ーダンスΓ２と増幅器５７の入力インピーダンスΓopt2
とを整合させことができる。
【００５８】同様に可変出力整合回路５８は制御信号Ｓ
３２をバラクタダイオードバイアス電位切換スイツチＳ
Ｗ１３に入力し、入力された制御信号Ｓ３２が論理レベ
ル「Ｈ」のときには、高バラクタダイオードバイアス電
位Ｖｏ１をバラクタダイオードＶ２に入力し、制御信号
Ｓ３２が論理レベル「Ｌ」のときには、低バラクタダイ
オードバイアス電位Ｖｏ２をバラクタダイオードＶ２に
入力する。これにより送信電力レベルが大きく、かつ受
信電力レベルが小さい場合には、バラクタダイオードＶ
２のキヤパシタンスを大きくすることができ、送信電力
レベルが大きく、かつ受信電力レベルが小さい場合以外
には、バラクタダイオードＶ２のキヤパシタンスを小さ
くすることができる。従つて可変出力整合回路５８の入
力インピーダンスを増幅器５７の出力インピーダンス変
化に追従させて当該可変出力整合回路５８と増幅器５７
とを整合させることができる。
３２をバラクタダイオードバイアス電位切換スイツチＳ
Ｗ１３に入力し、入力された制御信号Ｓ３２が論理レベ
ル「Ｈ」のときには、高バラクタダイオードバイアス電
位Ｖｏ１をバラクタダイオードＶ２に入力し、制御信号
Ｓ３２が論理レベル「Ｌ」のときには、低バラクタダイ
オードバイアス電位Ｖｏ２をバラクタダイオードＶ２に
入力する。これにより送信電力レベルが大きく、かつ受
信電力レベルが小さい場合には、バラクタダイオードＶ
２のキヤパシタンスを大きくすることができ、送信電力
レベルが大きく、かつ受信電力レベルが小さい場合以外
には、バラクタダイオードＶ２のキヤパシタンスを小さ
くすることができる。従つて可変出力整合回路５８の入
力インピーダンスを増幅器５７の出力インピーダンス変
化に追従させて当該可変出力整合回路５８と増幅器５７
とを整合させることができる。
【００５９】以上の構成によれば、送信電力レベルが大
きく、かつ受信電力レベルが小さい場合にのみ高ゲート
バイアス電位Ｖｇ１１をＦＥＴＱ１１のゲートに入力す
るようにしたことにより、混変調歪によつて受信感度が
劣化する場合に限つてドレイン電流が増加するので、か
くして受信感度の劣化を防止した上で従来に比して一段
と消費電力を低減し得る。
きく、かつ受信電力レベルが小さい場合にのみ高ゲート
バイアス電位Ｖｇ１１をＦＥＴＱ１１のゲートに入力す
るようにしたことにより、混変調歪によつて受信感度が
劣化する場合に限つてドレイン電流が増加するので、か
くして受信感度の劣化を防止した上で従来に比して一段
と消費電力を低減し得る。
【００６０】（２）第２実施例 図３との対応部分に同一符号を付して示す図７は、第２
実施例による受信増幅回路部７０を示し、受信増幅回路
７１内の増幅器７２の構成を除いて、第１実施例による
受信増幅回路部３１と同様に構成されている。
実施例による受信増幅回路部７０を示し、受信増幅回路
７１内の増幅器７２の構成を除いて、第１実施例による
受信増幅回路部３１と同様に構成されている。
【００６１】増幅器７２は可変入力整合回路５６に接続
されており、受信信号Ｓ３０をＤＣカツトキヤパシタＣ
３１を介してＦＥＴＱ２１のゲートに入力する。ＦＥＴ
Ｑ２１のゲートには、高周波を阻止するチヨークインダ
クタＬ３１を介して、電源ＶCCとアースラインＧＮＤ間
に直列接続されている抵抗Ｒ３１及びＲ３２の接続中点
が接続され、さらにこの接続中点には電源ＶCCの電圧変
動を防止するバイパスキヤパシタＣ３２を介してアース
ラインＧＮＤに接続されている。一方ＦＥＴＱ２１のソ
ースは、高周波を阻止する整合用インダクタＬ３２を介
してアースラインＧＮＤに接続されている。
されており、受信信号Ｓ３０をＤＣカツトキヤパシタＣ
３１を介してＦＥＴＱ２１のゲートに入力する。ＦＥＴ
Ｑ２１のゲートには、高周波を阻止するチヨークインダ
クタＬ３１を介して、電源ＶCCとアースラインＧＮＤ間
に直列接続されている抵抗Ｒ３１及びＲ３２の接続中点
が接続され、さらにこの接続中点には電源ＶCCの電圧変
動を防止するバイパスキヤパシタＣ３２を介してアース
ラインＧＮＤに接続されている。一方ＦＥＴＱ２１のソ
ースは、高周波を阻止する整合用インダクタＬ３２を介
してアースラインＧＮＤに接続されている。
【００６２】ＦＥＴＱ２１のドレインには、カレントミ
ラー型定電流源からなる可変バイアス電流入力回路７３
が接続されている。この可変バイアス電流入力回路７３
は、エミツタサイズの比が「１０：１」に選定されてい
る一対のトランジスタＴｒ１及びＴｒ２を有し、これら
トランジスタＴｒ１及びＴｒ２のエミツタが共通に電源
ＶCCに接続され、またベースが共通に接続されると共
に、これらベースは共通にトランジスタＴｒ２のコレク
タに接続されている。このトランジスタＴｒ２のコレク
タはバイアス電流切換スイツチＳＷ２１の入力端子に接
続されており、バイアス電流切換スイツチＳＷ２１の第
１の出力端子は抵抗Ｒ３３を介してアースラインＧＮＤ
に接続されると共に、第２の出力端子は抵抗Ｒ３３に比
して大きい値の抵抗Ｒ３４を介してアースラインＧＮＤ
に接続されている。一方トランジスタＴｒ１のコレクタ
は、高周波を阻止するチヨークインダクタＬ３３を介し
てＦＥＴＱ２１のドレインに接続されている。このＦＥ
ＴＱ２１のドレインは、直流を阻止するＤＣカツトキヤ
パシタＣ３３を介して可変出力整合回路５８に接続され
ている。
ラー型定電流源からなる可変バイアス電流入力回路７３
が接続されている。この可変バイアス電流入力回路７３
は、エミツタサイズの比が「１０：１」に選定されてい
る一対のトランジスタＴｒ１及びＴｒ２を有し、これら
トランジスタＴｒ１及びＴｒ２のエミツタが共通に電源
ＶCCに接続され、またベースが共通に接続されると共
に、これらベースは共通にトランジスタＴｒ２のコレク
タに接続されている。このトランジスタＴｒ２のコレク
タはバイアス電流切換スイツチＳＷ２１の入力端子に接
続されており、バイアス電流切換スイツチＳＷ２１の第
１の出力端子は抵抗Ｒ３３を介してアースラインＧＮＤ
に接続されると共に、第２の出力端子は抵抗Ｒ３３に比
して大きい値の抵抗Ｒ３４を介してアースラインＧＮＤ
に接続されている。一方トランジスタＴｒ１のコレクタ
は、高周波を阻止するチヨークインダクタＬ３３を介し
てＦＥＴＱ２１のドレインに接続されている。このＦＥ
ＴＱ２１のドレインは、直流を阻止するＤＣカツトキヤ
パシタＣ３３を介して可変出力整合回路５８に接続され
ている。
【００６３】バイアス電流切換スイツチＳＷ２１は、制
御回路３３から送出される制御信号Ｓ３２に基づいて接
続状態を切り換えるようになされている。すなわち、バ
イアス電流切換スイツチＳＷ２１は、論理レベル「Ｈ」
の制御信号Ｓ３２が入力されたときは、接続状態を第１
の出力端子側に切り換えて抵抗Ｒ３３を選択することに
より、当該抵抗Ｒ３３によつて決まる高制御電流Ｉ1 が
トランジスタＴｒ２を流れ、論理レベル「Ｌ」の制御信
号Ｓ３２が入力されたときは、接続状態を第２の出力端
子側に切り換えて抵抗Ｒ３４を選択することにより、当
該抵抗Ｒ３４によつて決まり、かつ高制御電流Ｉ1 に比
して低い値の低制御電流Ｉ2 がトランジスタＴｒ２を流
れるようになされている。
御回路３３から送出される制御信号Ｓ３２に基づいて接
続状態を切り換えるようになされている。すなわち、バ
イアス電流切換スイツチＳＷ２１は、論理レベル「Ｈ」
の制御信号Ｓ３２が入力されたときは、接続状態を第１
の出力端子側に切り換えて抵抗Ｒ３３を選択することに
より、当該抵抗Ｒ３３によつて決まる高制御電流Ｉ1 が
トランジスタＴｒ２を流れ、論理レベル「Ｌ」の制御信
号Ｓ３２が入力されたときは、接続状態を第２の出力端
子側に切り換えて抵抗Ｒ３４を選択することにより、当
該抵抗Ｒ３４によつて決まり、かつ高制御電流Ｉ1 に比
して低い値の低制御電流Ｉ2 がトランジスタＴｒ２を流
れるようになされている。
【００６４】かくして可変バイアス電流入力回路７３
は、論理レベル「Ｈ」の制御信号Ｓ３２が入力されたと
きは、バイアス電流切換スイツチＳＷ２１の接続状態を
第１の出力端子側に切り換えることにより、高制御電流
Ｉ1 の１０倍の高バイアス電流Ｉ11をトランジスタＴｒ
１に流し、これをＦＥＴＱ２１のドレイン電流として供
給し、論理レベル「Ｌ」の制御信号Ｓ３２が入力された
ときは、バイアス電流切換スイツチＳＷ２１の接続状態
を第２の出力端子側に切り換えることにより、低制御電
流Ｉ2 の１０倍であつて高バイアス電流Ｉ11に比して低
い値の低バイアス電流Ｉ12をトランジスタＴｒ１に流
し、これをＦＥＴＱ２１のドレイン電流として供給す
る。
は、論理レベル「Ｈ」の制御信号Ｓ３２が入力されたと
きは、バイアス電流切換スイツチＳＷ２１の接続状態を
第１の出力端子側に切り換えることにより、高制御電流
Ｉ1 の１０倍の高バイアス電流Ｉ11をトランジスタＴｒ
１に流し、これをＦＥＴＱ２１のドレイン電流として供
給し、論理レベル「Ｌ」の制御信号Ｓ３２が入力された
ときは、バイアス電流切換スイツチＳＷ２１の接続状態
を第２の出力端子側に切り換えることにより、低制御電
流Ｉ2 の１０倍であつて高バイアス電流Ｉ11に比して低
い値の低バイアス電流Ｉ12をトランジスタＴｒ１に流
し、これをＦＥＴＱ２１のドレイン電流として供給す
る。
【００６５】以上の構成において、制御回路３３は送信
電力レベル信号Ｓ２３及び受信電力レベル信号Ｓ３１を
解析することにより、送信電力レベルが大きく、かつ受
信電力レベルが小さい場合には論理レベル「Ｈ」の制御
信号Ｓ３２を生成し、送信電力レベルが大きく、かつ受
信電力レベルが小さい場合を除く組合せのときには論理
レベル「Ｌ」の制御信号Ｓ３２を生成し、当該制御信号
Ｓ３２を増幅器７２、可変入力整合回路５６及び可変出
力整合回路５８に出力する。
電力レベル信号Ｓ２３及び受信電力レベル信号Ｓ３１を
解析することにより、送信電力レベルが大きく、かつ受
信電力レベルが小さい場合には論理レベル「Ｈ」の制御
信号Ｓ３２を生成し、送信電力レベルが大きく、かつ受
信電力レベルが小さい場合を除く組合せのときには論理
レベル「Ｌ」の制御信号Ｓ３２を生成し、当該制御信号
Ｓ３２を増幅器７２、可変入力整合回路５６及び可変出
力整合回路５８に出力する。
【００６６】増幅器７２は制御信号Ｓ３２をバイアス電
流切換スイツチＳＷ２１に入力し、入力された制御信号
Ｓ３２が論理レベル「Ｈ」のとき、すなわち送信電力レ
ベルが大きく、かつ受信電力レベルが小さい場合には、
高バイアス電流Ｉ11をＦＥＴＱ２１のドレインに入力
し、制御信号Ｓ３２が論理レベル「Ｌ」のとき、すなわ
ち送信電力レベルが大きく、かつ受信電力レベルが小さ
い場合以外には、低バイアス電流Ｉ12をＦＥＴＱ２１の
ドレインに入力する。これにより送信電力レベルが大き
く、かつ受信電力レベルが小さい場合にはＦＥＴＱ２１
のドレイン電流を増加させて増幅器５７の線形性を向上
させることができ、混変調歪を低減し得る。
流切換スイツチＳＷ２１に入力し、入力された制御信号
Ｓ３２が論理レベル「Ｈ」のとき、すなわち送信電力レ
ベルが大きく、かつ受信電力レベルが小さい場合には、
高バイアス電流Ｉ11をＦＥＴＱ２１のドレインに入力
し、制御信号Ｓ３２が論理レベル「Ｌ」のとき、すなわ
ち送信電力レベルが大きく、かつ受信電力レベルが小さ
い場合以外には、低バイアス電流Ｉ12をＦＥＴＱ２１の
ドレインに入力する。これにより送信電力レベルが大き
く、かつ受信電力レベルが小さい場合にはＦＥＴＱ２１
のドレイン電流を増加させて増幅器５７の線形性を向上
させることができ、混変調歪を低減し得る。
【００６７】この場合、混変調歪によつて受信感度が劣
化する送信電力レベルが大きく、かつ受信電力レベルが
小さい場合にのみ高バイアス電流Ｉ11をＦＥＴＱ２１の
ドレインに入力するようにしたことにより、混変調歪に
よつて受信感度が劣化する場合に限つてドレイン電流を
増加させることができ、かくして従来のように送信中常
にドレイン電流を増加させている場合に比して消費電流
を低減して全体として消費電力を低減し得る。
化する送信電力レベルが大きく、かつ受信電力レベルが
小さい場合にのみ高バイアス電流Ｉ11をＦＥＴＱ２１の
ドレインに入力するようにしたことにより、混変調歪に
よつて受信感度が劣化する場合に限つてドレイン電流を
増加させることができ、かくして従来のように送信中常
にドレイン電流を増加させている場合に比して消費電流
を低減して全体として消費電力を低減し得る。
【００６８】ところでこの増幅器７２では、ＦＥＴＱ２
１のドレインにカレントミラー型定電流源からなる可変
バイアス電流入力回路７３を接続し、当該可変バイアス
電流入力回路７３によつてＦＥＴＱ２１のドレインにバ
イアス電流を入力するようにしたことにより、第１実施
例のようにＦＥＴＱ１１のゲートにバイアス電位を入力
する場合に比して正確にドレイン電流を確定し得るとい
つた格別な効果もある。
１のドレインにカレントミラー型定電流源からなる可変
バイアス電流入力回路７３を接続し、当該可変バイアス
電流入力回路７３によつてＦＥＴＱ２１のドレインにバ
イアス電流を入力するようにしたことにより、第１実施
例のようにＦＥＴＱ１１のゲートにバイアス電位を入力
する場合に比して正確にドレイン電流を確定し得るとい
つた格別な効果もある。
【００６９】またこの増幅器７２では、ＦＥＴＱ２１の
ドレインにカレントミラー型定電流源からなる可変バイ
アス電流入力回路７３を接続し、当該可変バイアス電流
入力回路７３に入力される制御信号Ｓ３２に基づいてバ
イアス電流切換スイツチＳＷ２１の接続状態を切り換え
るようにしたことにより、トランジスタＴｒ２に流れる
制御電流を変化させるだけで、トタンジスタＴｒ１に流
れる電流を制御することができ、従つてＦＥＴＱ２１の
ドレインに供給するバイアス電流を容易に制御し得る。
ドレインにカレントミラー型定電流源からなる可変バイ
アス電流入力回路７３を接続し、当該可変バイアス電流
入力回路７３に入力される制御信号Ｓ３２に基づいてバ
イアス電流切換スイツチＳＷ２１の接続状態を切り換え
るようにしたことにより、トランジスタＴｒ２に流れる
制御電流を変化させるだけで、トタンジスタＴｒ１に流
れる電流を制御することができ、従つてＦＥＴＱ２１の
ドレインに供給するバイアス電流を容易に制御し得る。
【００７０】以上の構成によれば、送信電力レベルが大
きく、かつ受信電力レベルが小さい場合にのみ高バイア
ス電流Ｉ11をＦＥＴＱ２１のドレインに入力するように
したことにより、混変調歪によつて受信感度が劣化する
場合に限つてドレイン電流が増加するので、かくして受
信感度の劣化を防止した上で従来に比して一段と消費電
力を低減し得る。
きく、かつ受信電力レベルが小さい場合にのみ高バイア
ス電流Ｉ11をＦＥＴＱ２１のドレインに入力するように
したことにより、混変調歪によつて受信感度が劣化する
場合に限つてドレイン電流が増加するので、かくして受
信感度の劣化を防止した上で従来に比して一段と消費電
力を低減し得る。
【００７１】またＦＥＴＱ２１のドレインにカレントミ
ラー型定電流源を接続し、当該カレントミラー型定電流
源によつてＦＥＴＱ２１のドレインにバイアス電流を入
力するようにしたことにより、ＦＥＴＱ１１のゲートに
バイアス電位を入力する場合に比して正確にドレイン電
流を確定し得る。
ラー型定電流源を接続し、当該カレントミラー型定電流
源によつてＦＥＴＱ２１のドレインにバイアス電流を入
力するようにしたことにより、ＦＥＴＱ１１のゲートに
バイアス電位を入力する場合に比して正確にドレイン電
流を確定し得る。
【００７２】（３）他の実施例 なお上述の実施例においては、制御信号Ｓ３２に基づい
て可変入力整合回路５６の出力インピーダンスと可変出
力整合回路５８の入力インピーダンスを変化させるよう
にした場合について述べたが、本発明はこれに限らず、
増幅器５７、７２の入力及び出力インピーダンスが変化
するときに発生する雑音指数の増加や電力利得のバラン
スの崩れが受信感度に影響を及ぼさない程度であれば、
入力整合回路の出力インピーダンスを固定して出力整合
回路の入力インピーダンスのみを変化させることができ
るようにしても良いし、或いは出力整合回路の入力イン
ピーダンスを固定して入力整合回路の出力インピーダン
スのみを変化させることができるようにしても良い。
て可変入力整合回路５６の出力インピーダンスと可変出
力整合回路５８の入力インピーダンスを変化させるよう
にした場合について述べたが、本発明はこれに限らず、
増幅器５７、７２の入力及び出力インピーダンスが変化
するときに発生する雑音指数の増加や電力利得のバラン
スの崩れが受信感度に影響を及ぼさない程度であれば、
入力整合回路の出力インピーダンスを固定して出力整合
回路の入力インピーダンスのみを変化させることができ
るようにしても良いし、或いは出力整合回路の入力イン
ピーダンスを固定して入力整合回路の出力インピーダン
スのみを変化させることができるようにしても良い。
【００７３】また上述の実施例においては、送信電力レ
ベル電圧ＶTXを所定の送信閾値電圧ｖTXと比較する比較
器５３、受信電力レベル電圧ＶRXを所定の受信閾値電圧
ｖRXと比較する比較器５５として、差動増幅器６１、６
２を適用するようにした場合について述べたが、本発明
はこれに限らず、例えばシユミツトトリガ回路のよう
に、この他種々の比較器を適用するようにしても良い。
ベル電圧ＶTXを所定の送信閾値電圧ｖTXと比較する比較
器５３、受信電力レベル電圧ＶRXを所定の受信閾値電圧
ｖRXと比較する比較器５５として、差動増幅器６１、６
２を適用するようにした場合について述べたが、本発明
はこれに限らず、例えばシユミツトトリガ回路のよう
に、この他種々の比較器を適用するようにしても良い。
【００７４】また上述の実施例においては、受信信号Ｓ
３０を増幅する増幅素子として、ＦＥＴＱ１１及びＱ２
１を適用するようにした場合について述べたが、本発明
はこれに限らず、低雑音の増幅素子であれば例えばバイ
ポーラトランジスタのように、この他種々の増幅素子を
適用するようにしても良い。
３０を増幅する増幅素子として、ＦＥＴＱ１１及びＱ２
１を適用するようにした場合について述べたが、本発明
はこれに限らず、低雑音の増幅素子であれば例えばバイ
ポーラトランジスタのように、この他種々の増幅素子を
適用するようにしても良い。
【００７５】また上述の実施例においては、バラクタダ
イオードＶ１、整合用インダクタＬ１１及び整合用キヤ
パシタＣ１３を用いて可変入力整合回路５６の出力イン
ピーダンスを決定するようにした場合について述べた
が、本発明はこれに限らず、整合用インダクタＬ１１及
び整合用キヤパシタＣ１３は出力インピーダンスの微調
整を行うものであることから、バラクタダイオードＶ１
のみで出力インピーダンスを決定することができれば、
整合用インダクタＬ１１及び整合用キヤパシタＣ１３を
除いて可変入力整合回路５６を構成するようにしても良
い。
イオードＶ１、整合用インダクタＬ１１及び整合用キヤ
パシタＣ１３を用いて可変入力整合回路５６の出力イン
ピーダンスを決定するようにした場合について述べた
が、本発明はこれに限らず、整合用インダクタＬ１１及
び整合用キヤパシタＣ１３は出力インピーダンスの微調
整を行うものであることから、バラクタダイオードＶ１
のみで出力インピーダンスを決定することができれば、
整合用インダクタＬ１１及び整合用キヤパシタＣ１３を
除いて可変入力整合回路５６を構成するようにしても良
い。
【００７６】また上述の実施例においては、バラクタダ
イオードＶ２、整合用インダクタＬ１６及び整合用キヤ
パシタＣ１８を用いて可変出力整合回路５８の入力イン
ピーダンスを決定するようにした場合について述べた
が、本発明はこれに限らず、整合用インダクタＬ１６及
び整合用キヤパシタＣ１８は入力インピーダンスの微調
整を行うものであることから、バラクタダイオードＶ２
のみで入力インピーダンスを決定することができれば、
整合用インダクタＬ１６及び整合用キヤパシタＣ１８を
除いて可変出力整合回路５８を構成するようにしても良
い。
イオードＶ２、整合用インダクタＬ１６及び整合用キヤ
パシタＣ１８を用いて可変出力整合回路５８の入力イン
ピーダンスを決定するようにした場合について述べた
が、本発明はこれに限らず、整合用インダクタＬ１６及
び整合用キヤパシタＣ１８は入力インピーダンスの微調
整を行うものであることから、バラクタダイオードＶ２
のみで入力インピーダンスを決定することができれば、
整合用インダクタＬ１６及び整合用キヤパシタＣ１８を
除いて可変出力整合回路５８を構成するようにしても良
い。
【００７７】また上述の実施例においては、ＦＥＴＱ１
１、Ｑ２１のソースを整合用インダクタＬ１４、Ｌ３２
を介してアースラインＧＮＤに接続するようにした場合
について述べたが、本発明はこれに限らず、ＦＥＴのソ
ースを直接アースラインＧＮＤに接続するようにしても
良い。
１、Ｑ２１のソースを整合用インダクタＬ１４、Ｌ３２
を介してアースラインＧＮＤに接続するようにした場合
について述べたが、本発明はこれに限らず、ＦＥＴのソ
ースを直接アースラインＧＮＤに接続するようにしても
良い。
【００７８】また上述の第２実施例においては、カレン
トミラー型定電流源によつてＦＥＴＱ２１のドレインに
入力するバイアス電流を切り換えるようにした場合につ
いて述べたが、本発明はこれに限らず、ＦＥＴＱ２１の
ドレインに入力するバイアス電流を切り換えることがで
きれば例えばＦＥＴ定電流源のように、この他種々の定
電流源を適用するようにしても良い。
トミラー型定電流源によつてＦＥＴＱ２１のドレインに
入力するバイアス電流を切り換えるようにした場合につ
いて述べたが、本発明はこれに限らず、ＦＥＴＱ２１の
ドレインに入力するバイアス電流を切り換えることがで
きれば例えばＦＥＴ定電流源のように、この他種々の定
電流源を適用するようにしても良い。
【００７９】また上述の実施例においては、可変ゲート
バイアス電位入力回路６４を用いてＦＥＴＱ１１のゲー
トに入力するバイアス電位を切り換えるようにした場合
について述べたが、本発明はこれに限らず、制御回路３
３から入力される制御信号Ｓ３２に応じてバイアス電位
を切り換えるようなバイアス電位切換手段であれば良
い。
バイアス電位入力回路６４を用いてＦＥＴＱ１１のゲー
トに入力するバイアス電位を切り換えるようにした場合
について述べたが、本発明はこれに限らず、制御回路３
３から入力される制御信号Ｓ３２に応じてバイアス電位
を切り換えるようなバイアス電位切換手段であれば良
い。
【００８０】また上述の実施例においては、可変バイア
ス電流入力回路７３を用いてＦＥＴＱ２１のドレインに
入力するバイアス電流を切り換えるようにした場合につ
いて述べたが、本発明はこれに限らず、制御回路３３か
ら入力される制御信号Ｓ３２に応じてバイアス電流を切
り換えるようなバイアス電流切換手段であれば良い。
ス電流入力回路７３を用いてＦＥＴＱ２１のドレインに
入力するバイアス電流を切り換えるようにした場合につ
いて述べたが、本発明はこれに限らず、制御回路３３か
ら入力される制御信号Ｓ３２に応じてバイアス電流を切
り換えるようなバイアス電流切換手段であれば良い。
【００８１】また上述の実施例においては、可変バラク
タダイオードバイアス電位入力回路６３、６５を用いて
バラクタダイオードＶ１、Ｖ２に入力するバイアス電位
を切り換えるようにした場合について述べたが、本発明
はこれに限らず、制御回路３３から入力される制御信号
Ｓ３２に応じてバイアス電位を切り換えるようなバイア
ス電位切換手段であれば良い。
タダイオードバイアス電位入力回路６３、６５を用いて
バラクタダイオードＶ１、Ｖ２に入力するバイアス電位
を切り換えるようにした場合について述べたが、本発明
はこれに限らず、制御回路３３から入力される制御信号
Ｓ３２に応じてバイアス電位を切り換えるようなバイア
ス電位切換手段であれば良い。
【００８２】また上述の実施例においては、本発明を携
帯電話機２０に適用するようにした場合について述べた
が、本発明はこれに限らず、例えばＰＨＳ(Personal Ha
ndyphne System：簡易型携帯電話装置) のように、この
他種々の送受信機能を有する無線通信端末装置に適用す
るようにしても良い。
帯電話機２０に適用するようにした場合について述べた
が、本発明はこれに限らず、例えばＰＨＳ(Personal Ha
ndyphne System：簡易型携帯電話装置) のように、この
他種々の送受信機能を有する無線通信端末装置に適用す
るようにしても良い。
【００８３】さらに上述の実施例においては、本発明を
無線通信端末装置に適用するようにした場合について述
べたが、本発明はこれに限らず、例えば同軸ケーブルの
ような有線の伝送路を介して送受信する送受信装置のよ
うに、この他種々の送受信装置に適用するようにしても
良い。
無線通信端末装置に適用するようにした場合について述
べたが、本発明はこれに限らず、例えば同軸ケーブルの
ような有線の伝送路を介して送受信する送受信装置のよ
うに、この他種々の送受信装置に適用するようにしても
良い。
【００８４】
【発明の効果】上述のように本発明によれば、送信電力
レベルが大きく、かつ受信電力レベルが小さい場合に、
バイアス電位を低バイアス電位から高バイアス電位に切
り換えるようにしたことにより、混変調歪によつて受信
感度が劣化する場合に限つて消費電流が増加するので、
かくして受信感度の劣化を防止した上で従来に比して一
段と消費電力を低減し得る。
レベルが大きく、かつ受信電力レベルが小さい場合に、
バイアス電位を低バイアス電位から高バイアス電位に切
り換えるようにしたことにより、混変調歪によつて受信
感度が劣化する場合に限つて消費電流が増加するので、
かくして受信感度の劣化を防止した上で従来に比して一
段と消費電力を低減し得る。
【００８５】また本発明によれば、送信電力レベルが大
きく、かつ受信電力レベルが小さい場合に、バイアス電
流を低バイアス電流から高バイアス電流に切り換えるよ
うにしたことにより、混変調歪によつて受信感度が劣化
する場合に限つて消費電流が増加するので、かくして受
信感度の劣化を防止した上で従来に比して一段と消費電
力を低減し得る。
きく、かつ受信電力レベルが小さい場合に、バイアス電
流を低バイアス電流から高バイアス電流に切り換えるよ
うにしたことにより、混変調歪によつて受信感度が劣化
する場合に限つて消費電流が増加するので、かくして受
信感度の劣化を防止した上で従来に比して一段と消費電
力を低減し得る。
【図面の簡単な説明】
【図１】本発明による携帯電話機の第１実施例を示すブ
ロツク図である。
ロツク図である。
【図２】受信増幅回路部の構成を示すブロツク図であ
る。
る。
【図３】受信増幅回路部の構成を示す接続図である。
【図４】可変出力整合回路の構成を示す接続図である。
【図５】ドレイン電流と混変調歪の関係を示す略線図で
ある。
ある。
【図６】増幅器の入力インピーダンスと可変入力整合回
路の出力インピーダンスの関係を示す略線図である。
路の出力インピーダンスの関係を示す略線図である。
【図７】受信増幅回路部の第２実施例を示す接続図であ
る。
る。
【図８】携帯電話機のアンテナ周辺回路を示すブロツク
図である。
図である。
【図９】従来の受信増幅回路の構成を示す接続図であ
る。
る。
１、２０……携帯電話機、３、２９……デユプレクサ、
４、３０……アンテナ、５、１０、３２、７１……受信
増幅回路、１２、５７、７２……増幅器、２１……ベー
スバンド信号処理回路部、３１、７０……受信増幅回路
部、３３……制御回路、５３、５５……比較器、５４…
…アンド回路、５６……可変入力整合回路、５８……可
変出力整合回路、６１、６２……差動増幅器、６３、６
５……可変バラクタダイオードバイアス電位入力回路、
６４……可変ゲートバイアス電位入力回路、７３……可
変バイアス電流入力回路。
４、３０……アンテナ、５、１０、３２、７１……受信
増幅回路、１２、５７、７２……増幅器、２１……ベー
スバンド信号処理回路部、３１、７０……受信増幅回路
部、３３……制御回路、５３、５５……比較器、５４…
…アンド回路、５６……可変入力整合回路、５８……可
変出力整合回路、６１、６２……差動増幅器、６３、６
５……可変バラクタダイオードバイアス電位入力回路、
６４……可変ゲートバイアス電位入力回路、７３……可
変バイアス電流入力回路。
Claims (22)
- 【請求項１】送受信装置が有する受信回路の初段に設け
られる増幅回路において、 受信信号を増幅する増幅手段と、 入力される制御信号に応じて上記増幅手段に与えるバイ
アス電位を切り換える第１のバイアス電位切換手段と、 上記送受信装置の送信電力レベルが大きく、かつ受信電
力レベルが小さい場合に、上記増幅手段に与える上記バ
イアス電位を低バイアス電位から高バイアス電位に切り
換えるための上記制御信号を生成する制御手段とを具え
ることを特徴とする増幅回路。 - 【請求項２】上記増幅手段の入力段に設けられ、上記増
幅手段の入力インピーダンスとインピーダンス整合する
入力インピーダンス整合手段と、 上記制御手段によつて生成された制御信号に応じて上記
入力インピーダンス整合手段に与えるバイアス電位を切
り換えることにより上記入力インピーダンス整合手段の
出力インピーダンスを変化させる第２のバイアス電位切
換手段とを具えることを特徴とする請求項１に記載の増
幅回路。 - 【請求項３】上記入力インピーダンス整合手段は、 バラクタダイオードからなることを特徴とする請求項２
に記載の増幅回路。 - 【請求項４】上記増幅手段の出力段に設けられ、上記増
幅手段の出力インピーダンスとインピーダンス整合する
出力インピーダンス整合手段と、 上記制御手段によつて生成された制御信号に応じて上記
出力インピーダンス整合手段に与えるバイアス電位を切
り換えることにより上記出力インピーダンス整合手段の
入力インピーダンスを変化させる第３のバイアス電位切
換手段とを具えることを特徴とする請求項１に記載の増
幅回路。 - 【請求項５】上記出力インピーダンス整合手段は、 バラクタダイオードからなることを特徴とする請求項４
に記載の増幅回路。 - 【請求項６】送受信装置が有する受信回路の初段に設け
られる増幅回路において、 受信信号を増幅する増幅手段と、 入力される制御信号に応じて上記増幅手段に与えるバイ
アス電流を切り換えるバイアス電流切換手段と、 上記送受信装置の送信電力レベルが大きく、かつ受信電
力レベルが小さい場合に、上記増幅手段に与える上記バ
イアス電流を低バイアス電流から高バイアス電流に切り
換えるための上記制御信号を生成する制御手段とを具え
ることを特徴とする増幅回路。 - 【請求項７】上記バイアス電流切換手段は、 カレントミラー型定電流源からなり、上記増幅手段に与
える上記バイアス電流を切り換えることを特徴とする請
求項６に記載の増幅回路。 - 【請求項８】上記増幅手段の入力段に設けられ、上記増
幅手段の入力インピーダンスとインピーダンス整合する
入力インピーダンス整合手段と、 上記制御手段によつて生成された制御信号に応じて上記
入力インピーダンス整合手段に与えるバイアス電位を切
り換えることにより上記入力インピーダンス整合手段の
出力インピーダンスを変化させる第１のバイアス電位切
換手段とを具えることを特徴とする請求項６に記載の増
幅回路。 - 【請求項９】上記入力インピーダンス整合手段は、 バラクタダイオードからなることを特徴とする請求項８
に記載の増幅回路。 - 【請求項１０】上記増幅手段の出力段に設けられ、上記
増幅手段の出力インピーダンスとインピーダンス整合す
る出力インピーダンス整合手段と、 上記制御手段によつて生成された制御信号に応じて上記
出力インピーダンス整合手段に与えるバイアス電位を切
り換えることにより上記出力インピーダンス整合手段の
入力インピーダンスを変化させる第２のバイアス電位切
換手段とを具えることを特徴とする請求項６に記載の増
幅回路。 - 【請求項１１】上記出力インピーダンス整合手段は、 バラクタダイオードからなることを特徴とする請求項１
０に記載の増幅回路。 - 【請求項１２】送信回路と受信回路を有する送受信装置
において、 上記受信回路の初段に設けられ、受信信号を増幅する増
幅手段と、 入力される制御信号に応じて上記増幅手段に与えるバイ
アス電位を切り換える第１のバイアス電位切換手段と、 上記送受信装置の送信電力レベルが大きく、かつ受信電
力レベルが小さい場合に、上記増幅手段に与える上記バ
イアス電位を低バイアス電位から高バイアス電位に切り
換えるための上記制御信号を生成する制御手段とを具え
ることを特徴とする送受信装置。 - 【請求項１３】上記増幅手段の入力段に設けられ、上記
増幅手段の入力インピーダンスとインピーダンス整合す
る入力インピーダンス整合手段と、 上記制御手段によつて生成された制御信号に応じて上記
入力インピーダンス整合手段に与えるバイアス電位を切
り換えることにより上記入力インピーダンス整合手段の
出力インピーダンスを変化させる第２のバイアス電位切
換手段とを具えることを特徴とする請求項１２に記載の
送受信装置。 - 【請求項１４】上記入力インピーダンス整合手段は、 バラクタダイオードからなることを特徴とする請求項１
３に記載の送受信装置。 - 【請求項１５】上記増幅手段の出力段に設けられ、上記
増幅手段の出力インピーダンスとインピーダンス整合す
る出力インピーダンス整合手段と、 上記制御手段によつて生成された制御信号に応じて上記
出力インピーダンス整合手段に与えるバイアス電位を切
り換えることにより上記出力インピーダンス整合手段の
入力インピーダンスを変化させる第３のバイアス電位切
換手段とを具えることを特徴とする請求項１２に記載の
送受信装置。 - 【請求項１６】上記出力インピーダンス整合手段は、 バラクタダイオードからなることを特徴とする請求項１
５に記載の送受信装置。 - 【請求項１７】送受信装置が有する受信回路の初段に設
けられる増幅回路において、 受信信号を増幅する増幅手段と、 入力される制御信号に応じて上記増幅手段に与えるバイ
アス電流を切り換えるバイアス電流切換手段と、 上記送受信装置の送信電力レベルが大きく、かつ受信電
力レベルが小さい場合に、上記増幅手段に与える上記バ
イアス電流を低バイアス電流から高バイアス電流に切り
換えるための上記制御信号を生成する制御手段とを具え
ることを特徴とする送受信装置。 - 【請求項１８】上記バイアス電流切換手段は、 カレントミラー型定電流源からなり、上記増幅手段に与
える上記バイアス電流を切り換えることを特徴とする請
求項１７に記載の送受信装置。 - 【請求項１９】上記増幅手段の入力段に設けられ、上記
増幅手段の入力インピーダンスとインピーダンス整合す
る入力インピーダンス整合手段と、 上記制御手段によつて生成された制御信号に応じて上記
入力インピーダンス整合手段に与えるバイアス電位を切
り換えることにより上記入力インピーダンス整合手段の
出力インピーダンスを変化させる第１のバイアス電位切
換手段とを具えることを特徴とする請求項１７に記載の
送受信装置。 - 【請求項２０】上記入力インピーダンス整合手段は、 バラクタダイオードからなることを特徴とする請求項１
９に記載の送受信装置。 - 【請求項２１】上記増幅手段の出力段に設けられ、上記
増幅手段の出力インピーダンスとインピーダンス整合す
る出力インピーダンス整合手段と、 上記制御手段によつて生成された制御信号に応じて上記
出力インピーダンス整合手段に与えるバイアス電位を切
り換えることにより上記出力インピーダンス整合手段の
入力インピーダンスを変化させる第２のバイアス電位切
換手段とを具えることを特徴とする請求項１７に記載の
送受信装置。 - 【請求項２２】上記出力インピーダンス整合手段は、 バラクタダイオードからなることを特徴とする請求項２
１に記載の送受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9038866A JPH10242886A (ja) | 1997-02-24 | 1997-02-24 | 増幅回路及び送受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9038866A JPH10242886A (ja) | 1997-02-24 | 1997-02-24 | 増幅回路及び送受信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10242886A true JPH10242886A (ja) | 1998-09-11 |
Family
ID=12537140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9038866A Pending JPH10242886A (ja) | 1997-02-24 | 1997-02-24 | 増幅回路及び送受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10242886A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999049585A1 (en) * | 1998-03-20 | 1999-09-30 | Kabushiki Kaisha Toshiba | Radio transmitter/receiver, high-frequency radio receiver, and control unit |
| US6304139B1 (en) | 1999-11-24 | 2001-10-16 | Alps Electric Co., Ltd. | Transmitter adjusting output power |
| WO2004091111A1 (ja) * | 2003-04-07 | 2004-10-21 | Mitsubishi Denki Kabushiki Kaisha | 送受信機及び受信機 |
| JP2007324711A (ja) * | 2006-05-30 | 2007-12-13 | Kyocera Corp | 無線通信方法および無線通信装置 |
| JP2008118321A (ja) * | 2006-11-02 | 2008-05-22 | Renesas Technology Corp | 増幅器 |
| JP2010022007A (ja) * | 1999-10-12 | 2010-01-28 | Qualcomm Inc | 分配された二重化機能を備えた全二重送受信機 |
| US8781525B2 (en) | 2005-08-23 | 2014-07-15 | Nec Corporation | Electronic apparatus, reception control method and recording medium |
-
1997
- 1997-02-24 JP JP9038866A patent/JPH10242886A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999049585A1 (en) * | 1998-03-20 | 1999-09-30 | Kabushiki Kaisha Toshiba | Radio transmitter/receiver, high-frequency radio receiver, and control unit |
| US6766156B1 (en) | 1998-03-20 | 2004-07-20 | Kabushiki Kaisha Toshiba | Radio transmitter-receiver, high-frequency radio receiver, and control unit |
| JP2010022007A (ja) * | 1999-10-12 | 2010-01-28 | Qualcomm Inc | 分配された二重化機能を備えた全二重送受信機 |
| JP2012199962A (ja) * | 1999-10-12 | 2012-10-18 | Qualcomm Inc | 分配された二重化機能を備えた全二重送受信機 |
| US6304139B1 (en) | 1999-11-24 | 2001-10-16 | Alps Electric Co., Ltd. | Transmitter adjusting output power |
| WO2004091111A1 (ja) * | 2003-04-07 | 2004-10-21 | Mitsubishi Denki Kabushiki Kaisha | 送受信機及び受信機 |
| US8781525B2 (en) | 2005-08-23 | 2014-07-15 | Nec Corporation | Electronic apparatus, reception control method and recording medium |
| JP2007324711A (ja) * | 2006-05-30 | 2007-12-13 | Kyocera Corp | 無線通信方法および無線通信装置 |
| JP2008118321A (ja) * | 2006-11-02 | 2008-05-22 | Renesas Technology Corp | 増幅器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8107901B2 (en) | Feedback loop with adjustable bandwidth | |
| KR100704568B1 (ko) | 가변 이득 저잡음 증폭기 | |
| US6195536B1 (en) | Impedance matching for a dual band power amplifier | |
| EP0482502B1 (en) | Power amplifier and mobile radio apparatus with the same | |
| US7880546B2 (en) | Amplifier and the method thereof | |
| US7352241B2 (en) | Variable gain amplifier | |
| JP5296809B2 (ja) | 可変利得増幅器およびそれを備えた高周波信号受信装置 | |
| US7714657B2 (en) | Low noise amplifier gain controlled scheme | |
| JP4095398B2 (ja) | 増幅器及びこれを用いた無線通信装置 | |
| KR20080052465A (ko) | 단일 칩 블루투스 및 무선랜 시스템에서 ｌｎａ 회로를공유하기 위한 방법 및 시스템 | |
| JPH08274559A (ja) | 出力電力制御装置 | |
| WO2000001063A3 (en) | A variable gain amplifier using impedance network | |
| JP2001223547A (ja) | 可変利得回路 | |
| EP1500203A4 (en) | RADIOFREQUENCY ACTIVE MIXER CIRCUIT | |
| KR100572187B1 (ko) | 높은 동적범위의 가변이득 증폭기 | |
| US6472936B1 (en) | Low-noise gain switching circuit using tapped inductor | |
| US6388525B1 (en) | Amplifier with controllable variable signal gain | |
| JPH10242886A (ja) | 増幅回路及び送受信装置 | |
| JP2002043875A (ja) | 可変利得増幅器及びそれを備えた電子機器 | |
| JPH0946152A (ja) | 無線送受信装置 | |
| EP0939486A2 (en) | Filter circuit | |
| JP4115123B2 (ja) | 可変利得パワーアンプ及びこれを用いた送信装置 | |
| JPH098578A (ja) | 高周波用ステップアッテネータ | |
| US20010013811A1 (en) | Grounded emitter amplifier and a radio communication device using the same | |
| JP3983511B2 (ja) | 利得可変増幅回路およびそれを用いた受信機ならびに送信機 |