JPH10243658A - Ｐｗｍ信号の発生方法及びその装置 - Google Patents

Abstract

(57)【要約】 【解決課題】 パワー駆動回路に接続可能とされ、且つ
比較的単純化した論理回路により実施できる、ＰＷＭ信
号の発生方法を提供する。 【解決手段】 不揮発性メモリに記憶された第１交流信
号のデータ数と同じ数で基本メモリ走査周波数を乗算
し、該乗算された周波数をルックアップテーブルからデ
ジタルコマンドデータを介して選択されたデジタル値に
１を加えた数で割算することにより得られると共に、上
記割算を行う割算器は、走査周波数に応じて変化するコ
マンドデータと前記ルックアップテーブルとが線形関係
を保てるようなものとして第１交流信号を発生させ、こ
の第１交流信号を第２交流信号と比較して所望のＰＷＭ
信号を発生させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、完全デジタルモー
ドでパルス幅変調（ＰＷＭ）信号を発生するために用い
る方法及びその方法に用いる装置に関する。

【０００２】

【発明の背景】フェーズロックループ（ＰＬＬ）やそれ
と同等のシステムから構成される制御システム、ＤＣ／
ＡＣコンバータ及び交流モータ駆動に用いるＰＷＭイン
バータ等の様々な電子システムにおいて、ＰＷＭ信号を
生成する能力が要求されている。

【０００３】このような変調方式として、いわゆるサイ
ン−トライアングル方式が広く採用されている。これ
は、正弦波である第１交流信号（慣例的に変調信号ない
し制御信号と呼ばれる）を、実質的に三角波である第２
交流信号（慣例的に搬送信号ないし基準信号と呼ばれ
る）と比較することにより行われる。

【０００４】生成する被変調信号の周波数変化は、具体
的に、例えば正弦波とされた制御信号の周波数を変更す
ることにより行われる。また、発生電圧の変更は、三角
波信号である基準信号の振幅を変更することにより行
う。

【０００５】完全デジタルモードで用いられるこの種の
システムにおいて、電圧及び周波数の変更は、マイクロ
プロセッサを用い、事前に設定されたルックアップ・テ
ーブルを参照することにより、交流制御信号列であるデ
ジタルデータ・ストリームを発生する専用アルゴリズム
を介して行われる。

【０００６】しかしながら、これらのシステムでは、選
択可能な値の数即ちデジタルデータの数は、最終的に、
メモリの有効容量により制限される。また、このような
制御回路は、１以上のマイクロプロセッサを必要とする
ため、そのコストが製品全体のコストに大きく跳ね返
る。

【０００７】また、近年におけるＤＣ／ＡＣコンバータ
の開発により、多くの分野で非同期モータを使用するこ
とが可能になっている。ＤＣ／ＡＣコンバータが開発さ
れる以前の上記エネルギー変換を行えなかった時代に
は、モータは、製造者により規定される周波数や電圧に
関する統一仕様に厳密に従うことにより使用されてい
た。モータ制御を行う場合、その速度及びトルクを変化
させるため、供給電圧と周波数との両方を変更できるよ
うにすることが不可欠である。しかしながら、従来にお
いては、ダイナミック・コンバータを初めとする高価な
機械的伝達装置を使用しない限り、このようなモータ制
御は不可能であった。最近の電子技術の進歩により信頼
性の高い小型切り換え装置が低価格で利用できるように
なってきたおかげで、上記システムは、ＤＣ装置よりも
単純で且つ安定しているという優れた固有の特徴により
新たな興味の対象となっている。

【０００８】非同期モータ制御のために用いる、電圧及
び周波数を可変とした信号を含む駆動信号を発生するに
は、変調技術が確かに不可欠であり、この場合には、サ
イン−トライアングルＰＷＭ方式が使用される。

【０００９】多相、典型的には３相のＡＣモータを駆動
するには、その周波数と振幅とが、、互いに１２０度ず
つ位相が異なるように制御システムによって位相調整さ
れた、３つの正弦波制御信号を発生させることが不可欠
である。

【００１０】一般に、正弦波を表すサンプル数ｍのデー
タ列を、それぞれのデータ列が一定のビット数から構成
されるワード形で格納されるようにスタティックメモリ
に記憶するようなデジタル形式のシステムを用いるとき
に遭遇する技術的問題の一つは、生成されるＰＷＭの周
波数制御に用いる関数である正弦波の走査周波数をいか
にして適切に制御するかということである。

【００１１】上記デジタル制御システムでは、選択した
ワード即ちデータＮを用いて走査周波数を選択し、最小
自然数１だけ増分した（ゼロによる除算不能を避けるた
めに）選択データＮにより基本走査クロック周波数を分
割するようなブロックを用いることによって、所望の走
査周波数を生成する。

【００１２】図９で示されるように、この関係は双曲線
特性に従う。これは、基本周波数の分割は、Ｎが小さい
場合により難しくなり、その調整がますます重要になる
ことを意味する。また、図９で示されるグラフは、Ｎが
小さくなった場合に、不連続点が存在することを示して
いる。例えば、範囲（０−２５）で予想されるバイナリ
ー分解能を基礎とし、より以上の高速（例えば、５０Ｈ
ｚ以上の駆動周波数に相当する）設定をすると、所望の
メモリ走査周波数を正しく設定するのが困難となる。

【００１３】パワー切り換え素子の制御信号を扱うこと
が可能であると共にデジタルＤＣ／ＡＣ変換に用いるパ
ワー駆動回路に接続可能とされ、且つ比較的単純化した
論理回路により実施できる、被変調ＰＷＭ信号となるデ
ジタル・ストリームを発生する方法が、現在明らかに必
要とされている。

【００１４】

【課題を解決するための手段】本発明の方法は、基本的
に、デジタル選択コマンドＮによりルックアップテーブ
ルから一義的に指示され且つ１だけ増分された分割値ｎ
により、基本メモリ走査クロック信号の周波数を事前に
分割するステップを含む。ここで、事前に計算され格納
した分割値ｎのデジタル値は、Ｎの値によって決まる走
査周波数の従属性を線形化するため、Ｎの関数値に対応
させる。

【００１５】交流制御信号（典型的には正弦波）が更に
分割されてなるデジタルサンプル列、即ち制御正弦波が
例えばｍ個のサンプルを含むことを考慮すれば、基本メ
モリ走査クロック信号の周波数は、システム・クロック
周波数Ｃｌｋと走査されるべき正弦波が更に分割されて
なるデジタルサンプルの数ｍ個との積で求められる。

【００１６】もちろん、上記メモリは、ｍ個に分割され
た正弦波のデジタルサンプルの倍数個のデータをも含
み、従ってこのシステムにより異なる走査モードを支援
することが可能となる。例えば、走査されるサンプル数
ｍが比較的小さくされた（例えば２４個）比較的粗いモ
ードから、サンプル数ｍが大きくされた（例えば９２
個）高分解走査モードまで、本システムは幅広く適用可
能であり、従ってこれによりＤＣ／ＡＣコンバータから
出力されるアナログ出力信号のリプルを非常に低減する
ことができる。

【００１７】本システムを多相システムに適用する場
合、メモリを並列にアドレス指定することによって各正
弦波のその瞬間におけるサンプル値を読み取り可能とす
るため、同一のデジタルサンプル列をメモリ内に複数個
格納するようにすればよい。

【００１８】また、本システムは、一列のデジタルサン
プルだけをメモリに格納し、事前に定義された連続アド
レス指定を用いて、各瞬間にメモリからそれぞれのレジ
スタに読み込まれた、それぞれの正弦波に関するその瞬
間毎のデジタルサンプルを読み取ることによって、複数
の正弦波信号を表すデジタルデータ・ストリームを再構
成するようにしてもよい。このようにして、それぞれの
レジスタに一旦読み込んだサンプルから、必要とされる
移相をずらした複数の正弦波を得ることができる。

【００１９】上記第一の手段を採る場合、メモリの果た
す役割はより大きくなる。一方、第二の手段を選ぶ場合
には、実際に記憶された走査周波数に位相数と対応する
係数を掛けた走査周波数によりメモリ内のデータを読み
取ることが必要となる。尚、制御信号を正確な正弦波と
することは必ずしも必要ではなく、意図的に予め定義し
た任意の交流波を用いることももちろん可能である。

【００２０】

【発明の実施の形態】以下、本発明の実施形態について
図１から図７を参照して説明する。

【００２１】図１は三相モータを駆動する電源部の標準
的構成を示すものである。この電源部は六個のパワー・
スイッチＰＳから構成されている。このパワースイッチ
ＰＳとしては、例えばＩＧＢＴ又はＭＯＳＦＥＴ素子を
使用できる。

【００２２】図２は、図１で示された電源部を制御し駆
動するシステムを示すシステム図である。

【００２３】このデジタル化した制御システムは、三個
のコンパレータ（ＣＯＭＰ１，ＣＯＭＰ２，ＣＯＭＰ
３）を含む駆動ブロック４と、三角交流信号となる一連
のデジタルデータを発生する第２信号発生ブロック３と
を備えている。第２信号発生ブロック３が発生したデジ
タルデータは、ブロック４に入力される。また、上記３
つのコンパレータ（ＣＯＭＰ１，ＣＯＭＰ２，ＣＯＭＰ
３）には、位相が互いに１２０度ずつずらされた制御正
弦波信号を表す一連のデジタルデータ列即ち第２のデー
タが入力される。

【００２４】ＰＷＭ信号はこの３つのコンパレータから
出力される。このＰＷＭ信号は、図１で示した電源部の
ソーシング・パワー・スイッチを直接駆動し、且つタイ
ムブロックＴＢにより一定時間Ｔ＿ずつ遅延された後、
３つのシンキング・スイッチをも駆動する。

【００２５】比較ブロック２は、３つのコンパレータ
（ＣＯＭＰ１，ＣＯＭＰ２，ＣＯＭＰ）に入力する互い
に１２０度だけ位相がずれたデジタル制御正弦波を発生
する回路である。

【００２６】図２において、比較ブロック２は、正弦波
とされた固有のデジタル・サンプルストリームを記憶さ
せた不揮発性メモリＭを内蔵している。

【００２７】３つのレジスタ（Ｒ１、Ｒ２、Ｒ３）は、
事前に準備した連続アドレスを用いて互いに１２０度ず
つ位相のずれた３つの正弦波についての各瞬間のデータ
を読み込み、これを一旦格納することにより、互いに１
２０度ずつ位相がずれた３つの正弦波信号を表す３つの
デジタルデータ・ストリームに変換・再構成する。この
場合、３つの正弦波に関してメモリＭから出力される各
瞬間のデータを読み取るために使用する走査周波数は、
出力ストリームの周波数より少なくとも３倍高く設定し
なければならない。

【００２８】第２信号発生ブロック３は、コンパレータ
（ＣＯＭＰ１、ＣＯＭＰ２、ＣＯＭＰ３）に送られる三
角形波とされた第２信号である基準交流信号を表すデジ
タルデータ・ストリームを発生する。

【００２９】第２信号発生ブロック３は、モジュール１
０２４その他の適切なモジュールとされたアップダウン
カウンタ（up−down counter ）を含むものとすること
ができる。また、ブロック３のデルタ入力に基づいて、
使用者が増倍係数として１以下の因数を選択することに
より、三角交流信号の周期を調整するようなものにして
もよい。

【００３０】第２信号発生ブロック３へデータＣを入力
することにより、システムが必要とするパワー素子の切
り換え周波数に従って使用者が事前設定した、所定周波
数のクロック信号を発生させることも可能である。この
ようにクロック周波数を事前設定する場合、システムの
クロック周波数を基本周波数として用いる一般的な３ビ
ット・デジタルコマンドをプリスケーリング・クロック
乗算器に入力することにより実施することもできる。

【００３１】この乗算器で、ある係数デルタ（δ）と三
角基準信号のデジタルサンプルとを掛け合わせると、三
角信号の振幅が減少すると同時にレベルシフトが生じ
る。従って、出力される三角信号は、制御正弦波と比較
して対称のままとなる。具体的には、δ = Ac/Amとな
る。、ここで、Ａｃ及びＡｍは、それぞれ正弦波の振幅
及び三角信号の振幅を表す。

【００３２】演算ブロック１は、このシステムにおい
て、本発明の効果を実現させるために特に必要となる部
品を含んでいる。この演算ブロック１は、データ、即ち
デジタル選択コマンドＮの関数として、メモリＭをスキ
ャンする場合の走査周波数ｆｓｍを発生する機能を備え
ている。この演算ブロック１は、例えば図３で示したよ
うな構成としてもよい。

【００３３】また、この演算ブロック１は、（プリスケ
ーラ：Ｐrescaler）乗算器及び（Ｎ＋１）で周波数分割
を行う割算器を含むと共に、該割算器の上流に設けられ
た（ｎ＋１）による分割を行う補助割算器と、デジタル
選択データ即ち上記割算器の除数Ｎにより決定される数
値ｎを用いて事前に演算されたルックアップテーブルと
を必ず含んでいる。メモリＭに格納された、正弦波を分
割してなるサンプル数ｍの関数であり、クロック周波数
Ｃｌｋについての乗算因数であるプリスケーリング比
は、３ビットコマンドにより事前設定することができ
る。

【００３４】このようにして、プリスケーラの出力がメ
モリＭの基本走査クロック信号Ｃｌｋｍとなる。

【００３５】例えば、制御正弦波が８ビット・４８ワー
ド（４８バイト）で不揮発性メモリＭ内に格納されてい
ると仮定すると、プリスケーリング・ブロックで生成さ
れた、Ｃｌｋ×４８に等しい基本走査クロック周波数Ｃ
ｌｋｍは、二個の８ビット割算器で段階的に、つまり最
初に線形化割算器で（ｎ＋１）により分割されるのに続
けて選択割算器で（Ｎ＋１）により分割される。

【００３６】従ってfsm は、以下の式により求められ
る。

【数１】fsm ＝Clkm／｛（Ｎ＋１）（ｎ＋１）｝

【００３７】また、線形化因数ｎは次式により事前に演
算する。

【数２】ｎ＝Clkm／｛fsm （Ｎ＋１）｝−１

【００３８】そして、上式により事前に演算し、０＜ｎ
＜２５５のフィールド内に含まれるようにされた８ビッ
ト値ｎは、専用レジスタ即ちルックアップ・テーブル内
に格納される。

【００３９】事前演算されて、ルックアップ・テーブル
内に格納された８ビット値は，同様に８ビットデータで
あり（Ｎ＋１）で分割を行う第２割算器の除数であるＮ
の値に従ってアドレス指定（指示）される。

【００４０】図４のプロットは上記関係の線形化法則を
示している。

【００４１】図５は固定ポイントを通過し、その角度係
数（比例係数）がプリスケーラ関数となっている、基本
メモリ走査クロック周波数（Ｃｌｋｍ）の値に比例する
直線群を示している。この直線の傾きは、モータの動作
領域に応じて、使用者が変更するものとしてもよい。

【００４２】三相ＡＣモータを駆動する場合、本発明に
よるデジタル制御システムにおいては、制御回路として
最終的に使用するマイクロプロセッサにスリップの補正
演算を高速で実行させる。そしてこのスリップｓは、固
定子の回転速度ｗｓと回転子の回転速度ｗｒとの間の差
であたえられる。具体的には、スリップｓは以下の式に
より求められる。

【数３】s ＝(ws-wr) ／ws＝(fs −fr) ／fs

【００４３】完全デジタルモードで制御を行うとき、こ
れらの値はたいてい８ビットワードで表わされ、０から
２５５の数のいずれかとなる。

【００４４】上記スリップは、最大負荷の場合と同様に
無負荷の場合であってもゼロとなっているのが理想であ
る。しかしながら、実際のシステムでは、負荷がある場
合であっても、スリップがゼロにならない。従って、こ
のシステムにおいては、上記スリップをゼロに近いもの
として保ち続けられるようにすることが重要になる。こ
れは、固定子に割り当てられる電流の周波数が、所定の
センサやその他の等価手段によってマイクロプロッセッ
サに入力される電流周波数とほぼ等しいものとされなけ
ればならないことを意味する。

【００４５】例えば、モータ回転速度を検出するために
モータの回転により発電を行う発電機をこのシステムが
備える場合には、回転速度に比例して変化する起電力に
したがって発生するデータがＡ／Ｄ変換されることによ
り得られるデジタルデータをマイクロプロセッサに入力
することにより、スリップの調整が可能となる。この場
合、入力されるデジタルデータは、モータの回転速度に
したがって発生する起電力に比例することになる。

【００４６】従って、本発明のこの好ましい実施形態に
おいてはこの値により直接上記スリップを制御できる。
この点で、本発明は、上記制御を行うために、正確な演
算を行う演算器が必要であり、マイクロプロセッサにお
いて処理を行うための時間が必要とされた従来技術より
も優れている。

【００４７】この実施形態では、図２中の比較ブロック
２からの出力は、後に互いに１２０度ずつ位相がずれた
３つのサイン波として再構成される３つの連続デジタル
データとされる。

【００４８】メモリＭに格納する３つのサイン波は、以
下に示す式によりそれぞれ決定することができる。

【数４】ａ＝round[１２７×sin （N ）＋１２７] ｂ＝round[１２７×sin （N ）＋２π／３＋１２７] ｃ＝round[１２７×sin （N ）−２π／３＋１２７] ここで、Ｎ＝１、２、３………ｈ

【００４９】尚、上記ｈは、サイン波がデジタル化され
る点を示す。この実施例においては、１２０度の位相シ
フトを可能とするために、ｈは３の倍数とされている。

【００５０】本実施形態において、１２０度の位相シフ
トを行われるサイン波が記憶されているメモリＭは、モ
ードｈによってアドレス指定される。そして、この信号
を、１２０度ずつサイン波の位相をずらすために予め定
めたアドレスを指定することにより、異なるタイミング
で異なる３つのレジスタＲ１、Ｒ２及びＲ３に格納する
ことによって、３つのデジタル制御信号を再構成する。

【００５１】尚、上述の方法を用いる代わりに、ｈバイ
トとされた３つのメモリそれぞれを同時に並列で読み取
ることによって、３つのデジタル正弦波の再構成を行っ
てもよい。

【００５２】図６は４８ポイントでデジタル化した正弦
波を示す。

【００５３】本発明においては、（ｎ＋１）で事前に周
波数分割を行う補助割算器で構成された線形化ブロック
を用いることにより、周波数の柔軟な変更を可能として
分解能を大きくすることができる。例えば、もし０〜２
００Ｈｚの範囲でモータに駆動電流を供給する必要があ
るのであれば、その分解能は０．７８Ｈｚに相当する２
００／２５６とすることができる。一方、もし０〜５０
Ｈｚの範囲でモータに駆動電流を供給する必要があるの
であれば、その分解能は０．１９Ｈｚに相当するものが
選ばれる。この柔軟性により、低速のモータ制御を最適
状態で管理することが可能となる。

【００５４】また、本発明のシステムによれば、制御ワ
ードないしデータＮの制御関数となるモータ駆動周波数
を正確に知ることが可能となり、この点でも有利であ
る。これは負荷ゼロの状態でモータが駆動される場合に
最も有利にはたらく。更に、本発明のシステムで用いら
れる線形化処理は速度制御アルゴリズムの実行を単純化
する。

【００５５】三相モータ駆動に適用する上述の本発明の
実施態様により実現されたシステムから発生するモータ
巻き線に付与される駆動信号Ｆ．Ｆ．Ｔ．と、１０Ｋｈ
ｚの切り換え周波数から始動する従来のアナログシステ
ムから発生する駆動信号との間で比較を行った。

【００５６】図７は、変調度δ＝１、切換え周波数１０
Ｋｈｚ、モータの供給周波数５０Ｈｚの条件下で、本発
明のデジタル方式により得られる、４０ポイントでデジ
タル化された５０Ｈｚの正弦波から始動するＦ．Ｆ．
Ｔ．グラフを示す。

【００５７】尚、比較のため図８により、同条件下で、
アナログ正弦波を用いてＰＷＭ信号を変調することによ
り得られたＦ．Ｆ．Ｔ．のグラフを示す。

【図面の簡単な説明】

【図１】三相ＡＣモータの位相巻き線を駆動する三相電
源部の標準的機構を示す図。

【図２】本発明の一実施形態であるＰＷＭ制御装置のブ
ロック図。

【図３】走査周波数を発生するシステムのブロック図。

【図４】変数ｎ及びＮの関係を示すグラフ。

【図５】基本メモリ走査クロック周波数のプリスケーリ
ング特性を示すグラフ。

【図６】正弦波を４８個のデジタルサンプル列として等
分する方法を示す図。

【図７】本発明により製造されたデジタルシステムのＤ
Ｃ／ＡＣコンバータにより生成された正弦波信号と及び
従来のアナログシステムのＤＣ／ＡＣコンバータにより
生成された正弦波信号との各Ｆ．Ｆ．Ｔ．（ｓ）を比較
するグラフ。

【図８】本発明により製造されたデジタルＤＣ／ＡＣコ
ンバータにより生成された正弦波信号とアナログＤＣ／
ＡＣコンバータにより生成された正弦波信号のそれぞれ
のＦ．Ｆ．Ｔ．（ｓ）を比較するグラフ。

【図９】従来技術による、デジタル選択値Ｎと選択され
た走査周波数との間の関係を示すグラフ。

【符号の説明】

１ 演算ブロック１ ２ 比較ブロック ３ 第２信号発生ブロック Ｍ メモリ ＣＯＭＰ コンパレータ Ｒ レジスタ

フロントページの続き (72)発明者 マッテオ ロ プレスチ イタリア国，95045 ミステルビアンコ ヴィア サン ニコロ

Claims (10)

【特許請求の範囲】
1. 【請求項１】 制御信号である第１交流信号を表すデー
   タ列と基準信号である第２交流信号を表すデータ列とを
   比較することによりＰＷＭ信号を発生させる方法であっ
   て、 第１交流信号は、不揮発性メモリに記憶された第
   １交流信号のデータ数と同じ数で基本メモリ走査周波数
   を乗算し、該乗算された周波数をルックアップテーブル
   からデジタルコマンドデータを介して選択されたデジタ
   ル値に１を加えた数で割算することにより得られるもの
   とされると共に、上記割算を行う割算器は、走査周波数
   に応じて変化するコマンドデータと前記ルックアップテ
   ーブルとが線形関係を保てるようなものとされたＰＷＭ
   信号の発生方法。
2. 【請求項２】 ルックアップ・テーブルに格納されるデ
   ジタル値は、ｎ＝（Ｃｌｋ×ｍ）／｛ｆｓｍ（Ｎ＋
   １）｝−１の式により決定されるものである請求項１記
   載のＰＷＭ信号の発生方法（ここで、ｎはルックアップ
   ・テーブルに格納されるデジタル値であり、Ｃｌｋは基
   本メモリ走査周波数であり、ｍはメモリに記憶する第１
   交流信号の分割数であり、ｆｓｍは走査周波数であり及
   びＮはデジタルコマンドデータの値である。）。
3. 【請求項３】 ルックアップ・テーブルに格納されるデ
   ジタル値は、１から２５５の範囲内にある請求項２記載
   のＰＷＭ信号の発生方法。
4. 【請求項４】 少なくとも１つの第１交流信号のデジタ
   ルサンプル列を含む不揮発性メモリと、 周波数及び振幅を変更可能とした第２交流信号列、であ
   る形状交流信号を発生する第２回路と、 第１交流信号列及び第２交流信号列とが入力される少な
   くとも１つのコンパレータと、 メモリから走査周波数を設定できると共に基本走査クロ
   ック信号の周波数を、１だけ加えたデジタル値で割る少
   なくとも一つ以上の回路と、 デジタルコマンドデータに１を加えた数で基本走査クロ
   ック信号の周波数を分割できる第１分割器を含む回路
   と、 及び、ルックアップテーブルに格納されており、デジタ
   ルコマンドデータに従って選択されるデジタル値に１を
   加えた値で基本走査クロック信号を事前に分割できる第
   ２割算器を含む回路とを備えるものであるＰＷＭ信号の
   発生装置。
5. 【請求項５】 ルックアップテーブルに格納されるデジ
   タルデータは、１から２５５の間の値にされると共にデ
   ジタルコマンドデータの関数として決定され、デジタル
   コマンドデータにより選択されたデジタルデータは第２
   割算器で除数として用いられるようにされた請求項４記
   載のＰＷＭ信号の発生装置。
6. 【請求項６】 クロック信号が入力される第１入力部
   と、デジタルサンプル列の数を表すデジタルデータが入
   力される第２入力部と、及び第２割算器の入力部に接続
   された出力部とを備えたプリスケーリング周波数乗算回
   路を含むものである請求項４記載のＰＷＭ信号の発生装
   置。
7. 【請求項７】 メモリに記憶された第１交流信号のデジ
   タルサンプルは、位相をずらされた複数の交流信号とさ
   れており、且つ該第１交流信号と同数のコンパレータを
   備えることにより、位相のずれた複数の第１交流信号を
   発生させることができるようにされた請求項４〜６のい
   ずれかに記載のＰＷＭ信号の発生装置。
8. 【請求項８】 第１交流信号は正弦波である請求項７記
   載のＰＷＭ信号の発生装置。
9. 【請求項９】 第1 交流信号は、互いに位相がずらされ
   た３つの交流信号とされ、これにより三相ＡＣモータを
   駆動するようにした請求項8 記載のＰＷＭ信号の発生装
   置。
10. 【請求項１０】 スタティックＤＣ／ＡＣ多相コンバー
    タである請求項７記載のＰＷＭ信号の発生装置。