JPH10247953A - 受信機 - Google Patents
受信機Info
- Publication number
- JPH10247953A JPH10247953A JP4813197A JP4813197A JPH10247953A JP H10247953 A JPH10247953 A JP H10247953A JP 4813197 A JP4813197 A JP 4813197A JP 4813197 A JP4813197 A JP 4813197A JP H10247953 A JPH10247953 A JP H10247953A
- Authority
- JP
- Japan
- Prior art keywords
- output
- offset voltage
- offset
- circuit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】
【課題】 受信機の回路内部で発生するこの回路固有の
オフセット電圧が、受信機から出力されるべき復調デー
タのデータ判定に用いられるベースバンド信号に与える
データ誤り判定の原因を排除することのできる受信機を
得る。 【解決手段】 信号を受信する受信回路固有の直流オフ
セット電圧を出力する直流オフセット電圧出力手段１０
０と、受信回路が受信した受信信号から生成され受信回
路固有の直流オフセット電圧成分を含んだベースバンド
信号から直流オフセット電圧出力手段が出力した直流オ
フセット電圧成分を相殺し出力する直流オフセット電圧
相殺手段１０１とを備えた。
オフセット電圧が、受信機から出力されるべき復調デー
タのデータ判定に用いられるベースバンド信号に与える
データ誤り判定の原因を排除することのできる受信機を
得る。 【解決手段】 信号を受信する受信回路固有の直流オフ
セット電圧を出力する直流オフセット電圧出力手段１０
０と、受信回路が受信した受信信号から生成され受信回
路固有の直流オフセット電圧成分を含んだベースバンド
信号から直流オフセット電圧出力手段が出力した直流オ
フセット電圧成分を相殺し出力する直流オフセット電圧
相殺手段１０１とを備えた。
Description
【０００１】
【発明の属する技術分野】この発明は、受信信号から生
成されたベースバンド信号を可変利得アンプにより増幅
する構成の受信機において、このベースバンド信号に含
まれる受信回路固有の直流オフセット電圧成分の影響を
排除する受信機に関する。
成されたベースバンド信号を可変利得アンプにより増幅
する構成の受信機において、このベースバンド信号に含
まれる受信回路固有の直流オフセット電圧成分の影響を
排除する受信機に関する。
【０００２】
【従来の技術】今日、無線通信システムにおける受信機
は、小形化、軽量化が進んでいる。小形で軽量な受信機
として、ダイレクトコンバージョン受信機と呼ばれる受
信機がある。ダイレクトコンバージョン受信機は、アン
テナを介して受信されたＲＦ（Radio Frequency）信号
を、ＩＦ（Intermediate Frequency）信号に変換する
ことなく、ベースバンド信号に直接変換することから、
ＩＦ信号に対する増幅、フィルタリング等の処理が不要
となり、その分、所要部品が低減できて受信機の小形
化、軽量化が図れるという利点がある。
は、小形化、軽量化が進んでいる。小形で軽量な受信機
として、ダイレクトコンバージョン受信機と呼ばれる受
信機がある。ダイレクトコンバージョン受信機は、アン
テナを介して受信されたＲＦ（Radio Frequency）信号
を、ＩＦ（Intermediate Frequency）信号に変換する
ことなく、ベースバンド信号に直接変換することから、
ＩＦ信号に対する増幅、フィルタリング等の処理が不要
となり、その分、所要部品が低減できて受信機の小形
化、軽量化が図れるという利点がある。
【０００３】図１０は、“ベースバンドＡＧＣを用いた
ダイレクトコンバージョン受信機”，添谷 みゆき、上
野 隆、鶴見 博史 著、電子情報通信学会春季大会Ｂ
−３２２、１９９３．に記載された従来のダイレクトコ
ンバージョン受信機の構成図である。
ダイレクトコンバージョン受信機”，添谷 みゆき、上
野 隆、鶴見 博史 著、電子情報通信学会春季大会Ｂ
−３２２、１９９３．に記載された従来のダイレクトコ
ンバージョン受信機の構成図である。
【０００４】図１０中、１はアンテナ、２はアンプ、３
はバンドパスフィルタ、４ａ、４ｂはミクサであり、バ
ンドパスフィルタ３の出力信号は２分岐されて、それぞ
れミクサ４ａ、４ｂの一方の入力端子に入力されるよう
になっている。
はバンドパスフィルタ、４ａ、４ｂはミクサであり、バ
ンドパスフィルタ３の出力信号は２分岐されて、それぞ
れミクサ４ａ、４ｂの一方の入力端子に入力されるよう
になっている。
【０００５】６ａ、６ｂはローパスフィルタ、８ａ、８
ｂは可変利得アンプで、ローパスフィルタ６ａ、６ｂの
出力信号はそれぞれ可変利得アンプ８ａ、８ｂの一方の
入力端子に入力されるようになっている。
ｂは可変利得アンプで、ローパスフィルタ６ａ、６ｂの
出力信号はそれぞれ可変利得アンプ８ａ、８ｂの一方の
入力端子に入力されるようになっている。
【０００６】さらに、１０ａ、１０ｂはＡ／Ｄ変換器、
１２はデータ判定器、１３は入力された信号の位相をπ
／２移相する移相器、１４はキャリア発振器であり、キ
ャリア発振器１４の出力信号（キャリア信号）は２分岐
されてそれぞれミクサ４ａの一方の入力端子と、移相器
１３に入力されるようになっている。また、移相器１３
の出力信号（π／２移相された信号）は、ミクサ４ｂの
一方の入力端子に入力されるようになっている。
１２はデータ判定器、１３は入力された信号の位相をπ
／２移相する移相器、１４はキャリア発振器であり、キ
ャリア発振器１４の出力信号（キャリア信号）は２分岐
されてそれぞれミクサ４ａの一方の入力端子と、移相器
１３に入力されるようになっている。また、移相器１３
の出力信号（π／２移相された信号）は、ミクサ４ｂの
一方の入力端子に入力されるようになっている。
【０００７】１５は可変利得アンプ８ａ、８ｂを制御す
るための利得制御電圧生成器であり、利得制御電圧生成
器１５には、Ａ／Ｄ変換器１０a、１０ｂの出力信号が
入力されると共に、利得制御電圧生成器１５からの出力
信号（制御電圧）がそれぞれ可変利得アンプ８ａ、８ｂ
の入力端子にそれぞれ入力されるようになっている。
るための利得制御電圧生成器であり、利得制御電圧生成
器１５には、Ａ／Ｄ変換器１０a、１０ｂの出力信号が
入力されると共に、利得制御電圧生成器１５からの出力
信号（制御電圧）がそれぞれ可変利得アンプ８ａ、８ｂ
の入力端子にそれぞれ入力されるようになっている。
【０００８】次に、このように構成された従来のダイレ
クトコンバージョン受信機の動作について図１０を参照
して説明する。
クトコンバージョン受信機の動作について図１０を参照
して説明する。
【０００９】アンテナ１を介して受信されたベースバン
ド信号を含むＲＦ（R０adio Frequency）信号は、アン
プ２に入力されてある予め定められた固定増幅率で増幅
される。そして、アンプ２の出力信号は、バンドパスフ
ィルタ３に入力されて不要な周波数成分が除去される。
ド信号を含むＲＦ（R０adio Frequency）信号は、アン
プ２に入力されてある予め定められた固定増幅率で増幅
される。そして、アンプ２の出力信号は、バンドパスフ
ィルタ３に入力されて不要な周波数成分が除去される。
【００１０】さらに、バンドパスフィルタ３の出力信号
は、２分岐されて、一方の信号はミクサ４ａに入力さ
れ、ミクサ４ａでキャリア発振器１４からの後述するよ
うな出力信号（キャリア信号）と乗積される。
は、２分岐されて、一方の信号はミクサ４ａに入力さ
れ、ミクサ４ａでキャリア発振器１４からの後述するよ
うな出力信号（キャリア信号）と乗積される。
【００１１】ここで、キャリア発振器１４は、アンテナ
１を介して受信された信号と同一周波数のキャリア信号
を出力している。従って、ミクサ４ａの出力信号（乗積
された信号）には、ベースバンド信号とキャリア信号の
周波数（キャリア周波数）の２倍の周波数の信号とが含
まれている。
１を介して受信された信号と同一周波数のキャリア信号
を出力している。従って、ミクサ４ａの出力信号（乗積
された信号）には、ベースバンド信号とキャリア信号の
周波数（キャリア周波数）の２倍の周波数の信号とが含
まれている。
【００１２】一方、バンドパスフィルタ３から出力され
２分岐された他方の信号は、ミクサ４ｂに入力されて移
相器１３の出力信号と乗積される。ミクサ４ｂの出力信
号は、後述するように、ローパスフィルタ６ｂに入力さ
れてベースバンド信号が取り出される。
２分岐された他方の信号は、ミクサ４ｂに入力されて移
相器１３の出力信号と乗積される。ミクサ４ｂの出力信
号は、後述するように、ローパスフィルタ６ｂに入力さ
れてベースバンド信号が取り出される。
【００１３】ローパスフィルタ６ａ、６ｂは、ミクサ４
ａ、４ｂの出力信号から、不要なキャリア周波数の２倍
の周波数信号を除去して、それぞれベースバンド信号の
みを出力する。
ａ、４ｂの出力信号から、不要なキャリア周波数の２倍
の周波数信号を除去して、それぞれベースバンド信号の
みを出力する。
【００１４】ローパスフィルタ６ａ、６ｂから出力され
たベースバンド信号は、それぞれ可変利得アンプ８ａ、
８ｂに入力されて、それぞれＡ／Ｄ変換器１０ａ、１０
ｂに入力するために予め定められた適正なある振幅まで
増幅される。
たベースバンド信号は、それぞれ可変利得アンプ８ａ、
８ｂに入力されて、それぞれＡ／Ｄ変換器１０ａ、１０
ｂに入力するために予め定められた適正なある振幅まで
増幅される。
【００１５】可変利得アンプ８ａ、８ｂの出力信号は、
それぞれＡ／Ｄ変換器１０ａ、１０ｂによりディジタル
信号に変換される。Ａ／Ｄ変換器１０ａ、１０ｂの出力
信号はそれぞれ２分岐され、分岐された一方の信号は共
にデータ判定器１２に入力される。
それぞれＡ／Ｄ変換器１０ａ、１０ｂによりディジタル
信号に変換される。Ａ／Ｄ変換器１０ａ、１０ｂの出力
信号はそれぞれ２分岐され、分岐された一方の信号は共
にデータ判定器１２に入力される。
【００１６】そして、データ判定器１２ではそれら２つ
の入力に基づいて出力されるべきデジタルデータが判定
され、その判定結果として、データ判定器１２から復調
データが出力される。
の入力に基づいて出力されるべきデジタルデータが判定
され、その判定結果として、データ判定器１２から復調
データが出力される。
【００１７】また、Ａ／Ｄ変換器１０ａ、１０ｂからそ
れぞれ出力されてさらに分岐され、データ判定器１２に
入力されない他方の信号は、共に利得制御電圧生成器１
５に入力され、利得制御電圧生成器１５は、それら入力
信号に基づいて、可変利得アンプ８ａ、８ｂの利得を制
御するための制御信号となる制御電圧を決定して可変利
得アンプ８ａ、８ｂに出力する。
れぞれ出力されてさらに分岐され、データ判定器１２に
入力されない他方の信号は、共に利得制御電圧生成器１
５に入力され、利得制御電圧生成器１５は、それら入力
信号に基づいて、可変利得アンプ８ａ、８ｂの利得を制
御するための制御信号となる制御電圧を決定して可変利
得アンプ８ａ、８ｂに出力する。
【００１８】そして、可変利得アンプ８ａ、８ｂは、い
ずれも利得制御電圧生成器１５の制御信号（制御電圧）
に対応して利得（増幅率）を変化させる。
ずれも利得制御電圧生成器１５の制御信号（制御電圧）
に対応して利得（増幅率）を変化させる。
【００１９】この場合、利得制御電圧生成器１５は、Ａ
／Ｄ変換器１０ａ、１０ｂからそれぞれ出力されてさら
に分岐された信号である入力信号に基づいて、入力信号
が予め定められた規定値未満である場合には、可変利得
８ａ、８ｂの利得が増加するような制御信号（制御電
圧）を出力し、逆に、この規定値を越える場合には、可
変利得アンプ８ａ、８ｂの利得が減少するような制御電
圧を出力する。
／Ｄ変換器１０ａ、１０ｂからそれぞれ出力されてさら
に分岐された信号である入力信号に基づいて、入力信号
が予め定められた規定値未満である場合には、可変利得
８ａ、８ｂの利得が増加するような制御信号（制御電
圧）を出力し、逆に、この規定値を越える場合には、可
変利得アンプ８ａ、８ｂの利得が減少するような制御電
圧を出力する。
【００２０】このようにして、可変利得アンプ８ａから
Ａ／Ｄ変換器１０ａに、また可変利得アンプ８ｂからＡ
／Ｄ変換器１０ｂにそれぞれ出力される信号が常に一定
の振幅になるようにしている。
Ａ／Ｄ変換器１０ａに、また可変利得アンプ８ｂからＡ
／Ｄ変換器１０ｂにそれぞれ出力される信号が常に一定
の振幅になるようにしている。
【００２１】従来のダイレクトコンバージョン受信機は
このように構成されており、ダイレクトコンバージョン
受信機を、特に、陸上の移動体通信に使用する場合で
は、基地局と移動体との距離が大きく変わることにより
受信信号電力が大きく変化し、さらに、フェージングに
よっても受信信号電力が大きく変化するので、Ａ／Ｄ変
換器１０ａ、１０ｂの入力信号振幅を一定にするために
可変利得アンプ８ａ、８ｂの利得の増幅率を、例えば８
０（ｄＢ）という大きな値にする必要がある。
このように構成されており、ダイレクトコンバージョン
受信機を、特に、陸上の移動体通信に使用する場合で
は、基地局と移動体との距離が大きく変わることにより
受信信号電力が大きく変化し、さらに、フェージングに
よっても受信信号電力が大きく変化するので、Ａ／Ｄ変
換器１０ａ、１０ｂの入力信号振幅を一定にするために
可変利得アンプ８ａ、８ｂの利得の増幅率を、例えば８
０（ｄＢ）という大きな値にする必要がある。
【００２２】しかしながら、実際は、ローパスフィルタ
６ａ、６ｂの内部や、可変利得アンプ８ａ、８ｂの内部
では、この回路固有の直流のオフセット電圧成分（以
下、ＤＣオフセットという）が発生し、可変利得アンプ
８ａ、８ｂの入力点には、ローパスフィルタ６ａ、６ｂ
で発生するＤＣオフセットと、可変利得アンプ８ａ、８
ｂの内部で発生するDCオフセットが存在している。
６ａ、６ｂの内部や、可変利得アンプ８ａ、８ｂの内部
では、この回路固有の直流のオフセット電圧成分（以
下、ＤＣオフセットという）が発生し、可変利得アンプ
８ａ、８ｂの入力点には、ローパスフィルタ６ａ、６ｂ
で発生するＤＣオフセットと、可変利得アンプ８ａ、８
ｂの内部で発生するDCオフセットが存在している。
【００２３】一般に、これらＤＣオフセットの量は僅か
ではあるが、ベースバンド信号を増幅する可変利得アン
プ８ａ、８ｂの最大利得が大きい場合は、これらＤＣオ
フセットが大きく増幅されて可変利得アンプ８ａ、８ｂ
から出力され、Ａ／Ｄ変換器１０ａ、１０ｂにそれぞれ
入力されるベースバンド信号には大きく増幅されたＤＣ
オフセットが含まれる。
ではあるが、ベースバンド信号を増幅する可変利得アン
プ８ａ、８ｂの最大利得が大きい場合は、これらＤＣオ
フセットが大きく増幅されて可変利得アンプ８ａ、８ｂ
から出力され、Ａ／Ｄ変換器１０ａ、１０ｂにそれぞれ
入力されるベースバンド信号には大きく増幅されたＤＣ
オフセットが含まれる。
【００２４】そして、Ａ／Ｄ変換器１０ａ、１０ｂへの
入力信号にそれぞれ含まれる増幅されたＤＣオフセット
は、後段のデータ判定器１２におけるデータ判定の際
に、データの誤判定の原因となりビット誤り率特性が劣
化するという問題点がある。
入力信号にそれぞれ含まれる増幅されたＤＣオフセット
は、後段のデータ判定器１２におけるデータ判定の際
に、データの誤判定の原因となりビット誤り率特性が劣
化するという問題点がある。
【００２５】例えば、可変利得アンプ８ａ、８ｂの入力
端のＤＣオフセットが僅かに１００（μＶ）であったと
しても、最大利得が８０（ｄＢ）（真数で表すと１０
80/20＝１０4）の場合は、 １００μＶ ×１０4＝１（Ｖ） （１） となるので、最大利得時では、Ａ／Ｄ変換器１０ａ、１
０ｂに入力されるベースバンド信号には、ＤＣオフセッ
トの影響のない本来であれば、数ｍＶであるはずなの
に、１（Ｖ）という非常に大きなＤＣオフセットが含ま
れる。
端のＤＣオフセットが僅かに１００（μＶ）であったと
しても、最大利得が８０（ｄＢ）（真数で表すと１０
80/20＝１０4）の場合は、 １００μＶ ×１０4＝１（Ｖ） （１） となるので、最大利得時では、Ａ／Ｄ変換器１０ａ、１
０ｂに入力されるベースバンド信号には、ＤＣオフセッ
トの影響のない本来であれば、数ｍＶであるはずなの
に、１（Ｖ）という非常に大きなＤＣオフセットが含ま
れる。
【００２６】また、“倍周波デジタル移相復調方式のダ
イレクトコンバージョン受信機”、三村 政博、大庭
基、長谷川 誠、牧本 三夫、横崎 克司 著、電子情
報通信学会春季大会Ｂ−２１１、１９９１．に示され
た、従来のダイレクトコンバージョン受信機を図１１に
示す。
イレクトコンバージョン受信機”、三村 政博、大庭
基、長谷川 誠、牧本 三夫、横崎 克司 著、電子情
報通信学会春季大会Ｂ−２１１、１９９１．に示され
た、従来のダイレクトコンバージョン受信機を図１１に
示す。
【００２７】図１１中、前出した従来例に対する新たな
構成として、１１ａ、１１ｂはそれぞれハイパスフィル
タであり、可変利得アンプ８ａ、８ｂの出力はそれぞれ
ハイパスフィルタ１１ａ、１１ｂに入力され、ハイパス
フィルタ１１ａ、１１ｂの出力はＡ／Ｄ変換器１０ａ、
１０ｂに入力されるようになっている。
構成として、１１ａ、１１ｂはそれぞれハイパスフィル
タであり、可変利得アンプ８ａ、８ｂの出力はそれぞれ
ハイパスフィルタ１１ａ、１１ｂに入力され、ハイパス
フィルタ１１ａ、１１ｂの出力はＡ／Ｄ変換器１０ａ、
１０ｂに入力されるようになっている。
【００２８】このような、ダイレクトコンバージョン受
信機では、可変利得アンプ８ａとＡ／Ｄ変換器１０ａと
の間に挿入したハイパスフィルタ１１ａと、可変利得ア
ンプ８ｂとＡ／Ｄ変換器１０ｂとの間に挿入したハイパ
スフィルタ１１ｂとによって、それぞれＤＣオフセット
が除去される。
信機では、可変利得アンプ８ａとＡ／Ｄ変換器１０ａと
の間に挿入したハイパスフィルタ１１ａと、可変利得ア
ンプ８ｂとＡ／Ｄ変換器１０ｂとの間に挿入したハイパ
スフィルタ１１ｂとによって、それぞれＤＣオフセット
が除去される。
【００２９】しかしながら、図１１に示したダイレクト
コンバージョン受信機では、以下に述べるとおり、変調
方式によってはベースバンド信号のスペクトルの一部が
削除されてしまうという問題点がある。
コンバージョン受信機では、以下に述べるとおり、変調
方式によってはベースバンド信号のスペクトルの一部が
削除されてしまうという問題点がある。
【００３０】図１１に示したダイレクトコンバージョン
受信機は、送信信号が周波数偏移変調（frequency shi
ft keying、以下、ＦＳＫ変調という）と呼ばれる変調
方式により変調されている場合のダイレクトコンバージ
ョン受信機の構成である。
受信機は、送信信号が周波数偏移変調（frequency shi
ft keying、以下、ＦＳＫ変調という）と呼ばれる変調
方式により変調されている場合のダイレクトコンバージ
ョン受信機の構成である。
【００３１】ＦＳＫ変調の場合、ローパスフィルタ６
ａ、６ｂから出力されるベースバンド信号のスペクトル
は、例えば数kHzの周波数近傍にのみ存在し、０Ｈｚ近
傍には存在しない。
ａ、６ｂから出力されるベースバンド信号のスペクトル
は、例えば数kHzの周波数近傍にのみ存在し、０Ｈｚ近
傍には存在しない。
【００３２】従って、数kHz未満のカットオフ周波数に
設定したハイパスフィルタ１１ａ、１１ｂにより、ＤＣ
オフセット（０Ｈｚの信号）と数kHz未満の低域周波数
成分とを同時に除去しても、ビット誤り率特性は劣化せ
ず問題はない。
設定したハイパスフィルタ１１ａ、１１ｂにより、ＤＣ
オフセット（０Ｈｚの信号）と数kHz未満の低域周波数
成分とを同時に除去しても、ビット誤り率特性は劣化せ
ず問題はない。
【００３３】しかし、近年の移動体通信において主に採
用されている位相偏移変調（phaseshift keying、以
下、ＰＳＫ変調という）と呼ばれる変調方式により送信
信号が変調される場合は、ローパスフィルタ６ａ、６ｂ
から出力されるベースバンド信号のスペクトルは、０Ｈ
ｚまで連続して存在する。
用されている位相偏移変調（phaseshift keying、以
下、ＰＳＫ変調という）と呼ばれる変調方式により送信
信号が変調される場合は、ローパスフィルタ６ａ、６ｂ
から出力されるベースバンド信号のスペクトルは、０Ｈ
ｚまで連続して存在する。
【００３４】従って、ハイパスフィルタ１１ａ、１１ｂ
は、ＤＣオフセットの成分のみならずベースバンド信号
の低域周波数成分をも同時に除去してしまい、ベースバ
ンド信号が歪んでビット誤り率特性が劣化する。
は、ＤＣオフセットの成分のみならずベースバンド信号
の低域周波数成分をも同時に除去してしまい、ベースバ
ンド信号が歪んでビット誤り率特性が劣化する。
【００３５】以上のように、従来のダイレクトコンバー
ジョン受信機は、受信信号電力が大きく変動する通信シ
ステムに使用する場合には、大きく増幅されたＤＣオフ
セットのためビット誤り率特性が劣化するという問題点
がある。
ジョン受信機は、受信信号電力が大きく変動する通信シ
ステムに使用する場合には、大きく増幅されたＤＣオフ
セットのためビット誤り率特性が劣化するという問題点
がある。
【００３６】また、ＤＣオフセットの成分を除去する従
来の方式では、低域周波数成分を削除してしまうので、
ＰＳＫ変調波を受信する場合にはベースバンド信号のス
ペクトルの一部をも削除してしまうという問題点があっ
た。
来の方式では、低域周波数成分を削除してしまうので、
ＰＳＫ変調波を受信する場合にはベースバンド信号のス
ペクトルの一部をも削除してしまうという問題点があっ
た。
【００３７】
【発明が解決しようとする課題】この発明はかかる問題
点を解決するためになされたもので、受信機から出力さ
れるべき復調データのデータ判定の際にデータ誤り判定
の原因となるベースバンド信号に含まれる受信機の回路
内部で発生するこの回路固有のオフセット電圧を排除す
ることのできる受信機を得ることを目的とする。
点を解決するためになされたもので、受信機から出力さ
れるべき復調データのデータ判定の際にデータ誤り判定
の原因となるベースバンド信号に含まれる受信機の回路
内部で発生するこの回路固有のオフセット電圧を排除す
ることのできる受信機を得ることを目的とする。
【００３８】
【課題を解決するための手段】この発明に係る受信機
は、位相変移変調されたラジオ信号を受信してベースバ
ンド信号を生成すると共に前記ラジオ信号の電力に応じ
て前記ベースバンド信号を増幅する受信機において、信
号を受信する受信回路固有の直流オフセット電圧を前記
ベースバンド信号を増幅する手段と少なくとも同等な手
段を用いて出力する直流オフセット電圧出力手段と、受
信回路が受信した受信信号から生成され受信回路固有の
直流オフセット電圧成分を含んだベースバンド信号から
直流オフセット電圧出力手段が出力した直流オフセット
電圧成分を相殺し出力する直流オフセット電圧相殺手段
とを備えたものである。
は、位相変移変調されたラジオ信号を受信してベースバ
ンド信号を生成すると共に前記ラジオ信号の電力に応じ
て前記ベースバンド信号を増幅する受信機において、信
号を受信する受信回路固有の直流オフセット電圧を前記
ベースバンド信号を増幅する手段と少なくとも同等な手
段を用いて出力する直流オフセット電圧出力手段と、受
信回路が受信した受信信号から生成され受信回路固有の
直流オフセット電圧成分を含んだベースバンド信号から
直流オフセット電圧出力手段が出力した直流オフセット
電圧成分を相殺し出力する直流オフセット電圧相殺手段
とを備えたものである。
【００３９】また、直流オフセット電圧出力手段は、非
通話状態での直流オフセット電圧相殺手段の出力に基づ
いて受信回路固有の直流オフセット電圧成分の大きさを
定める直流オフセット電圧制御回路を含むようにしたも
のである。
通話状態での直流オフセット電圧相殺手段の出力に基づ
いて受信回路固有の直流オフセット電圧成分の大きさを
定める直流オフセット電圧制御回路を含むようにしたも
のである。
【００４０】また、直流オフセット電圧出力手段は、非
通話状態での第１の直流オフセット電圧相殺手段の出力
と非通話状態での第２の直流オフセット電圧相殺手段の
出力との平均値に基づいて受信回路固有の直流オフセッ
ト電圧成分の大きさを定める直流オフセット電圧制御回
路を含むようにしたものである。
通話状態での第１の直流オフセット電圧相殺手段の出力
と非通話状態での第２の直流オフセット電圧相殺手段の
出力との平均値に基づいて受信回路固有の直流オフセッ
ト電圧成分の大きさを定める直流オフセット電圧制御回
路を含むようにしたものである。
【００４１】また、直流オフセット電圧制御回路は、直
流オフセット相殺手段の出力結果をＡ／Ｄ変換するＡ／
Ｄ変換器と、Ａ／Ｄ変換器の出力を平滑化する平滑化回
路と、平滑化回路の出力電圧中から受信回路固有の直流
オフセット電圧成分の影響を排除する大きさに直流オフ
セット電圧の大きさを算出する直流オフセット電圧計算
回路と、タイミング制御回路から出力されるスルー信号
に基づいて直流オフセット電圧計算回路が算出する直流
オフセット電圧を出力すると共にタイミング制御回路か
ら出力されるホールド信号に基づいて直流オフセット電
圧計算回路が最後に算出した直流オフセット電圧を保持
して出力するホールド回路と、ホールド回路の出力をＤ
／Ａ変換するＤ／Ａ変換器とで構成されたものである。
流オフセット相殺手段の出力結果をＡ／Ｄ変換するＡ／
Ｄ変換器と、Ａ／Ｄ変換器の出力を平滑化する平滑化回
路と、平滑化回路の出力電圧中から受信回路固有の直流
オフセット電圧成分の影響を排除する大きさに直流オフ
セット電圧の大きさを算出する直流オフセット電圧計算
回路と、タイミング制御回路から出力されるスルー信号
に基づいて直流オフセット電圧計算回路が算出する直流
オフセット電圧を出力すると共にタイミング制御回路か
ら出力されるホールド信号に基づいて直流オフセット電
圧計算回路が最後に算出した直流オフセット電圧を保持
して出力するホールド回路と、ホールド回路の出力をＤ
／Ａ変換するＤ／Ａ変換器とで構成されたものである。
【００４２】また、直流オフセット電圧制御回路は、直
流オフセット相殺手段の出力結果の正負を判定する判定
回路と、判定回路が出力する正負の判定結果の数を計数
して正又は負のいずれかの計数値が予め定められた数に
達した場合にその達した方の判定結果を出力して再び計
数をやり直すランダムフォークフィルタと、ランダムフ
ォークフィルタの出力に基づいて受信回路固有の直流オ
フセット電圧成分を相殺する大きさに直流オフセット電
圧の大きさを定める電圧調節回路と、タイミング制御回
路から出力されるスルー信号に基づいて電圧調整回路が
定めた直流オフセット電圧を出力すると共にタイミング
制御回路から出力されるホールド信号に基づいて電圧調
整回路が最後に定めた直流オフセット電圧を保持して出
力するホールド回路と、ホールド回路の出力をＤ／Ａ変
換するＤ／Ａ変換器とで構成されたものである。
流オフセット相殺手段の出力結果の正負を判定する判定
回路と、判定回路が出力する正負の判定結果の数を計数
して正又は負のいずれかの計数値が予め定められた数に
達した場合にその達した方の判定結果を出力して再び計
数をやり直すランダムフォークフィルタと、ランダムフ
ォークフィルタの出力に基づいて受信回路固有の直流オ
フセット電圧成分を相殺する大きさに直流オフセット電
圧の大きさを定める電圧調節回路と、タイミング制御回
路から出力されるスルー信号に基づいて電圧調整回路が
定めた直流オフセット電圧を出力すると共にタイミング
制御回路から出力されるホールド信号に基づいて電圧調
整回路が最後に定めた直流オフセット電圧を保持して出
力するホールド回路と、ホールド回路の出力をＤ／Ａ変
換するＤ／Ａ変換器とで構成されたものである。
【００４３】また、タイミング制御回路は、電源投入直
後から予め定められた時刻までの間にスルー信号を出力
するようにしたものである。
後から予め定められた時刻までの間にスルー信号を出力
するようにしたものである。
【００４４】また、タイミング制御回路は、非通話時に
ホールド信号を出力するようにしたものである。
ホールド信号を出力するようにしたものである。
【００４５】また、直流オフセット電圧出力手段を、受
信回路固有の直流オフセット電圧成分を相殺する予め求
められた電圧を発生する固定電圧発生手段としたもので
ある。
信回路固有の直流オフセット電圧成分を相殺する予め求
められた電圧を発生する固定電圧発生手段としたもので
ある。
【００４６】
実施の形態１．図１は、実施の形態１に係る受信機（ダ
イレクトコンバージョン受信機）の構成図である。図１
中、前記従来例に対する新たな構成として、１６ａ、１
６ｂは減算器、１８ａ、１８ｂは可変利得アンプであ
り、即ち可変利得アンプ８ａ、８ｂ、１８ａ、１８ｂは
全て同様な特性を有する素子で構成され、いずれも１つ
の利得を決定するためのある入力信号（印加電圧）に基
づいて利得が決定されるようになっている。
イレクトコンバージョン受信機）の構成図である。図１
中、前記従来例に対する新たな構成として、１６ａ、１
６ｂは減算器、１８ａ、１８ｂは可変利得アンプであ
り、即ち可変利得アンプ８ａ、８ｂ、１８ａ、１８ｂは
全て同様な特性を有する素子で構成され、いずれも１つ
の利得を決定するためのある入力信号（印加電圧）に基
づいて利得が決定されるようになっている。
【００４７】減算器１６ａ、１６ｂは、それぞれ可変利
得アンプ８ａ、８ｂの出力信号（増幅されたベースバン
ド信号）から、可変利得アンプ１８ａ、１８ｂの出力信
号（以下、レプリカＤＣオフセットという）を減算した
信号を出力するようになっている。
得アンプ８ａ、８ｂの出力信号（増幅されたベースバン
ド信号）から、可変利得アンプ１８ａ、１８ｂの出力信
号（以下、レプリカＤＣオフセットという）を減算した
信号を出力するようになっている。
【００４８】２０ａ、２０ｂはオフセット電圧制御回路
であり、オフセット電圧制御回路２０ａ、２０ｂは、共
に減算器１６ａ、１６ｂの出力信号をそれぞれ入力し
て、減算器１６ａ、１６ｂの出力信号に含まれる増幅さ
れたＤＣオフセットを検出し、これらのＤＣオフセット
を０に相殺するような電圧Ｅa 、Ｅb をそれぞれ出力す
ると共に、後述するタイミング制御回路の出力信号であ
るタイミング信号に基づいて、これらの電圧Ｅa 、Ｅb
をそれぞれ保持するようになっている。
であり、オフセット電圧制御回路２０ａ、２０ｂは、共
に減算器１６ａ、１６ｂの出力信号をそれぞれ入力し
て、減算器１６ａ、１６ｂの出力信号に含まれる増幅さ
れたＤＣオフセットを検出し、これらのＤＣオフセット
を０に相殺するような電圧Ｅa 、Ｅb をそれぞれ出力す
ると共に、後述するタイミング制御回路の出力信号であ
るタイミング信号に基づいて、これらの電圧Ｅa 、Ｅb
をそれぞれ保持するようになっている。
【００４９】また、２２は電圧発生器であり、電圧発生
器２２は、可変利得アンプ８ａ、８ｂ、１８ａ、１８ｂ
が全て最大利得で動作させるための予め設定された電圧
を発生するようになっている。
器２２は、可変利得アンプ８ａ、８ｂ、１８ａ、１８ｂ
が全て最大利得で動作させるための予め設定された電圧
を発生するようになっている。
【００５０】２３は選択スイッチであり、タイミング制
御回路２４が出力するＨi レベル又はＬo レベルのタイ
ミング信号に基づいて、利得制御電圧生成器１５の出力
信号である出力電圧（端子Ａ）と、電圧発生器２２の出
力信号である出力電圧（端子Ｂ）のいずれか一方を、可
変利得アンプ８ａ、８ｂ、１８ａ、１８ｂの利得（増幅
率）を決めるための電圧取り込み元として選択するよう
になっている。
御回路２４が出力するＨi レベル又はＬo レベルのタイ
ミング信号に基づいて、利得制御電圧生成器１５の出力
信号である出力電圧（端子Ａ）と、電圧発生器２２の出
力信号である出力電圧（端子Ｂ）のいずれか一方を、可
変利得アンプ８ａ、８ｂ、１８ａ、１８ｂの利得（増幅
率）を決めるための電圧取り込み元として選択するよう
になっている。
【００５１】そして、選択スイッチ２３で選択された出
力電圧は、可変利得アンプ８ａ、８ｂ、１８ａ、１８ｂ
にそれぞれ入力されて、可変利得アンプ８ａ、８ｂは共
に印加電圧に基づいた利得でローパスフィルタ６ａ、６
ｂの出力であるベースバンド信号をそれぞれ増幅して出
力するようになっている。
力電圧は、可変利得アンプ８ａ、８ｂ、１８ａ、１８ｂ
にそれぞれ入力されて、可変利得アンプ８ａ、８ｂは共
に印加電圧に基づいた利得でローパスフィルタ６ａ、６
ｂの出力であるベースバンド信号をそれぞれ増幅して出
力するようになっている。
【００５２】また、選択スイッチ２３が選択した端子に
基づいて、可変利得アンプ１８ａ、１８ｂも印加電圧に
基づいた利得で、オフセット電圧制御回路２０ａ、２０
ｂの出力である電圧Ｅa 、Ｅb をそれぞれ増幅して出力
するようになっている。
基づいて、可変利得アンプ１８ａ、１８ｂも印加電圧に
基づいた利得で、オフセット電圧制御回路２０ａ、２０
ｂの出力である電圧Ｅa 、Ｅb をそれぞれ増幅して出力
するようになっている。
【００５３】可変利得アンプ１８ａ、１８ｂと、オフセ
ット電圧制御回路２０ａ、２０ｂにより、減算器１６
ａ、１６ｂの出力信号中に含まれる増幅されたＤＣオフ
セットを検出し、このＤＣオフセットを０に相殺するレ
プリカＤＣオフセットを生成するレプリカＤＣオフセッ
ト生成手段１００を構成している。
ット電圧制御回路２０ａ、２０ｂにより、減算器１６
ａ、１６ｂの出力信号中に含まれる増幅されたＤＣオフ
セットを検出し、このＤＣオフセットを０に相殺するレ
プリカＤＣオフセットを生成するレプリカＤＣオフセッ
ト生成手段１００を構成している。
【００５４】さらに、減算器１６ａ、１６ｂにより、前
述したレプリカＤＣオフセットを用いてこれらＤＣオフ
セットを０に相殺する処理を行うＤＣオフセット相殺手
段１０１を構成している。
述したレプリカＤＣオフセットを用いてこれらＤＣオフ
セットを０に相殺する処理を行うＤＣオフセット相殺手
段１０１を構成している。
【００５５】そして、タイミング制御回路２４は、Ｈi
レベル又はＬo レベルのタイミング信号を出力して、こ
れら手段の動作タイミングを切り換え制御するようにな
っている。
レベル又はＬo レベルのタイミング信号を出力して、こ
れら手段の動作タイミングを切り換え制御するようにな
っている。
【００５６】次に、このように構成された実施の形態１
に係る受信機の動作を図１乃至図４を参照して説明す
る。
に係る受信機の動作を図１乃至図４を参照して説明す
る。
【００５７】この受信機は、まず、電源ＯＮ直後（受信
機の起動直後）の非受信状態において、可変利得アンプ
８ａ、８ｂ、１８ａ、１８ｂを最大利得（即ち、固定し
た利得）で動作させて、受信機の内部、前述したような
例えば可変利得アンプ８ａ、８ｂの入力点で既に発生し
ていてこの回路固有のＤＣオフセットを０に相殺するた
めの電圧、即ち、電圧Ｅa 、Ｅb をそれぞれ求める動作
を行う（図２のステップ１）。
機の起動直後）の非受信状態において、可変利得アンプ
８ａ、８ｂ、１８ａ、１８ｂを最大利得（即ち、固定し
た利得）で動作させて、受信機の内部、前述したような
例えば可変利得アンプ８ａ、８ｂの入力点で既に発生し
ていてこの回路固有のＤＣオフセットを０に相殺するた
めの電圧、即ち、電圧Ｅa 、Ｅb をそれぞれ求める動作
を行う（図２のステップ１）。
【００５８】次に、これら電圧Ｅa 、Ｅb を求めた後、
通常の受信動作での利得制御電圧生成器１５が行うこれ
らアンプの利得の制御において、電圧Ｅa 、Ｅb に基づ
いてこの回路固有のＤＣオフセットをそれぞれ相殺する
動作をそれぞれ行う（図２のステップ２）。
通常の受信動作での利得制御電圧生成器１５が行うこれ
らアンプの利得の制御において、電圧Ｅa 、Ｅb に基づ
いてこの回路固有のＤＣオフセットをそれぞれ相殺する
動作をそれぞれ行う（図２のステップ２）。
【００５９】これら２つの動作は、タイミング制御回路
２４から出力されるタイミング信号に基づいて切り換え
られる。
２４から出力されるタイミング信号に基づいて切り換え
られる。
【００６０】図１において、始めに、電源がＯＮになっ
て受信機が起動すると、タイミング制御回路２４はＨi
レベルのタイミング信号を選択スイッチ２３に出力す
る。
て受信機が起動すると、タイミング制御回路２４はＨi
レベルのタイミング信号を選択スイッチ２３に出力す
る。
【００６１】選択スイッチ２３は、タイミング制御回路
２４のこの出力信号（Ｈi レベルのタイミング信号）に
基づいて、可変利得アンプ８ａ、８ｂ、１８ａ、１８ｂ
それぞれの利得を定めるための制御電圧の取り込み元を
電圧発生器２２が接続された端子Ｂとして選択する。
２４のこの出力信号（Ｈi レベルのタイミング信号）に
基づいて、可変利得アンプ８ａ、８ｂ、１８ａ、１８ｂ
それぞれの利得を定めるための制御電圧の取り込み元を
電圧発生器２２が接続された端子Ｂとして選択する。
【００６２】従って、端子Ｂが選択されて電圧Ｅa 、Ｅ
b を決定する場合では、可変利得アンプ８ａ、８ｂ、１
８ａ、１８ｂは全て最大利得（即ち、固定した利得）で
動作させられる。
b を決定する場合では、可変利得アンプ８ａ、８ｂ、１
８ａ、１８ｂは全て最大利得（即ち、固定した利得）で
動作させられる。
【００６３】ここで、例えばこれらアンプの最大利得を
全て８０（ｄＢ）、可変利得アンプ８ａ、８ｂの入力点
において既に発生しているこの回路固有のＤＣオフセッ
トがそれぞれ１００（μＶ）であるとすれば、これらア
ンプが全て最大利得で動作させられる場合は前出した式
（１）より、１（Ｖ）のＤＣオフセットが可変利得アン
プ８ａ、８ｂの出力信号中にそれぞれ増幅されて含まれ
ている。
全て８０（ｄＢ）、可変利得アンプ８ａ、８ｂの入力点
において既に発生しているこの回路固有のＤＣオフセッ
トがそれぞれ１００（μＶ）であるとすれば、これらア
ンプが全て最大利得で動作させられる場合は前出した式
（１）より、１（Ｖ）のＤＣオフセットが可変利得アン
プ８ａ、８ｂの出力信号中にそれぞれ増幅されて含まれ
ている。
【００６４】可変利得アンプ１８ａ、１８ｂも最大利得
８０（ｄＢ）で動作させられているので、オフセット電
圧制御回路２０ａ、２０ｂは、可変利得アンプ８ａ、８
ｂ、１８ａ、１８ｂが全て最大利得で動作させられてい
る場合に、可変利得アンプ１８ａ、１８ｂから出力され
るそれぞれのレプリカＤＣオフセットによって、可変利
得アンプ８ａ、８ｂの出力信号中に含まれているこの回
路固有の増幅されたＤＣオフセットを相殺するよう、演
算器１６ａ、１６ｂの出力信号中にそれぞれ含まれる増
幅されたＤＣオフセットを検出して、これら与えようと
する電圧Ｅa 、Ｅb をそれぞれ求める。
８０（ｄＢ）で動作させられているので、オフセット電
圧制御回路２０ａ、２０ｂは、可変利得アンプ８ａ、８
ｂ、１８ａ、１８ｂが全て最大利得で動作させられてい
る場合に、可変利得アンプ１８ａ、１８ｂから出力され
るそれぞれのレプリカＤＣオフセットによって、可変利
得アンプ８ａ、８ｂの出力信号中に含まれているこの回
路固有の増幅されたＤＣオフセットを相殺するよう、演
算器１６ａ、１６ｂの出力信号中にそれぞれ含まれる増
幅されたＤＣオフセットを検出して、これら与えようと
する電圧Ｅa 、Ｅb をそれぞれ求める。
【００６５】そして、これら電圧Ｅa 、Ｅb は、タイミ
ング制御回路２４から出力されるタイミング信号の出力
により受信機が通常の受信状態になる際に、オフセット
電圧制御回路２０ａ、２０ｂそれぞれに保持（ホール
ド）させる。
ング制御回路２４から出力されるタイミング信号の出力
により受信機が通常の受信状態になる際に、オフセット
電圧制御回路２０ａ、２０ｂそれぞれに保持（ホール
ド）させる。
【００６６】上述したように電圧電圧Ｅa 、Ｅb を求め
た後、タイミング制御回路２４はＬo レベルのタイミン
グ信号を出力して選択スイッチ２３を端子Ｂから端子Ａ
へ切り換えて、受信機を通常の受信状態にする。
た後、タイミング制御回路２４はＬo レベルのタイミン
グ信号を出力して選択スイッチ２３を端子Ｂから端子Ａ
へ切り換えて、受信機を通常の受信状態にする。
【００６７】Ｈi レベルのタイミング信号からＬo レベ
ルのタイミング信号への切り換えは、受信機が起動して
Ｈiレベルのタイミング信号を出力した後、予め定めら
れた一定の短時間経過後に行うようにする。従って、上
述した電圧Ｅa 、Ｅb は受信機起動後の短時間で算出さ
れる。
ルのタイミング信号への切り換えは、受信機が起動して
Ｈiレベルのタイミング信号を出力した後、予め定めら
れた一定の短時間経過後に行うようにする。従って、上
述した電圧Ｅa 、Ｅb は受信機起動後の短時間で算出さ
れる。
【００６８】受信機の起動時において、電源がＯＮにな
る毎に上述した電圧Ｅa 、Ｅb を求める動作をこのよう
な短時間で行うことで、温度変化などによる回路固有の
ＤＣオフセットの発生量が電源ＯＮの毎に異なる場合で
あっても、可変利得アンプ８ａ、８ｂの出力信号に含ま
れる増幅されたＤＣオフセットを新たに求めたレプリカ
ＤＣオフセットによって相殺することができる。
る毎に上述した電圧Ｅa 、Ｅb を求める動作をこのよう
な短時間で行うことで、温度変化などによる回路固有の
ＤＣオフセットの発生量が電源ＯＮの毎に異なる場合で
あっても、可変利得アンプ８ａ、８ｂの出力信号に含ま
れる増幅されたＤＣオフセットを新たに求めたレプリカ
ＤＣオフセットによって相殺することができる。
【００６９】上述したこれら動作を図２乃至図４を参照
してより具体的に説明する。図３は、図１から取り出し
たオフセット電圧制御回路２０ａ周辺の構成図である。
オフセット電圧制御回路２０ｂもオフセット電圧制御回
路２０ａと同様な構成であり同様な動作をするので、両
者を代表してオフセット電圧制御回路２０ａについて説
明する。
してより具体的に説明する。図３は、図１から取り出し
たオフセット電圧制御回路２０ａ周辺の構成図である。
オフセット電圧制御回路２０ｂもオフセット電圧制御回
路２０ａと同様な構成であり同様な動作をするので、両
者を代表してオフセット電圧制御回路２０ａについて説
明する。
【００７０】実施の形態１に係るオフセット電圧制御回
路２０ａの具体的な構成としては、例えば図４に掲げる
ものが考えられる。
路２０ａの具体的な構成としては、例えば図４に掲げる
ものが考えられる。
【００７１】図４中、２０１ａはＡ／Ｄ変換器であり、
減算器１６ａの出力信号を入力してＡ／Ｄ変換する。２
０２ａは平滑化回路であり、Ａ／Ｄ変換器２０１ａの出
力信号を平滑化（平均化）して雑音の影響を低減し、減
算器１６ａの出力信号中に含まれる増幅されたＤＣオフ
セットを高精度で検出するものである。
減算器１６ａの出力信号を入力してＡ／Ｄ変換する。２
０２ａは平滑化回路であり、Ａ／Ｄ変換器２０１ａの出
力信号を平滑化（平均化）して雑音の影響を低減し、減
算器１６ａの出力信号中に含まれる増幅されたＤＣオフ
セットを高精度で検出するものである。
【００７２】２０３ａはオフセット電圧計算回路であ
り、平滑化回路２０２ａから出力された増幅されたＤＣ
オフセットを入力し、このＤＣオフセットを０に相殺す
るために必要なレプリカＤＣオフセットの基となる電圧
Ｅa を計算して出力するようになっている。
り、平滑化回路２０２ａから出力された増幅されたＤＣ
オフセットを入力し、このＤＣオフセットを０に相殺す
るために必要なレプリカＤＣオフセットの基となる電圧
Ｅa を計算して出力するようになっている。
【００７３】２０４ａはホールド回路であり、タイミン
グ制御回路２４からの出力信号（タイミング信号）がＨ
i レベル（スルー信号）の場合は入力信号をそのまま素
通しして出力するが、このタイミング信号がＬo レベル
（ホールド信号）に変化した場合にその時刻の直前の入
力信号（電圧）を保持（ホールド）し、このＬo レベル
信号の受信中はその保持（ホールド）した電圧を出力し
続けるようになっている。
グ制御回路２４からの出力信号（タイミング信号）がＨ
i レベル（スルー信号）の場合は入力信号をそのまま素
通しして出力するが、このタイミング信号がＬo レベル
（ホールド信号）に変化した場合にその時刻の直前の入
力信号（電圧）を保持（ホールド）し、このＬo レベル
信号の受信中はその保持（ホールド）した電圧を出力し
続けるようになっている。
【００７４】２０５ａはＤ／Ａ変換器であり、ホールド
回路２０４ａの出力、即ち、オフセット電圧計算回路２
０３ａにより計算された値（デジタル値）をアナログ電
圧に変換して出力するようになっている。
回路２０４ａの出力、即ち、オフセット電圧計算回路２
０３ａにより計算された値（デジタル値）をアナログ電
圧に変換して出力するようになっている。
【００７５】このように構成されたオフセット電圧制御
回路２０ａでは、オフセット電圧計算回路２０３ａは、
以下のようにして電圧Ｅa を算出する。
回路２０ａでは、オフセット電圧計算回路２０３ａは、
以下のようにして電圧Ｅa を算出する。
【００７６】電源ＯＮとなって受信機が起動した状態に
おいて、ベースバンド信号中に含まれるＤＣオフセット
がｘa （Ｖ）であり、可変利得アンプ１８ａが電圧発生
器２２の出力に基づいた最大利得８０（ｄＢ）（真数で
表すと１０80/20＝１０4）の固定した利得で動作させら
れ、オフセット電圧制御回路２０ａがａa （Ｖ）の電圧
を出力している場合に、減算器１６ａの出力信号に含ま
れるＤＣオフセットがΔa （Ｖ）であるとすれば、式
（２）が成立する。 Δa ＝ｘa −１０4・ａa （２）
おいて、ベースバンド信号中に含まれるＤＣオフセット
がｘa （Ｖ）であり、可変利得アンプ１８ａが電圧発生
器２２の出力に基づいた最大利得８０（ｄＢ）（真数で
表すと１０80/20＝１０4）の固定した利得で動作させら
れ、オフセット電圧制御回路２０ａがａa （Ｖ）の電圧
を出力している場合に、減算器１６ａの出力信号に含ま
れるＤＣオフセットがΔa （Ｖ）であるとすれば、式
（２）が成立する。 Δa ＝ｘa −１０4・ａa （２）
【００７７】ここで、オフセット電圧計算回路２０３ａ
が、検出されたＤＣオフセットを０に相殺する電圧とし
てＥa （Ｖ）を算出して、オフセット電圧制御回路２０
ａからａa（Ｖ）の電圧に代えてＥa （Ｖ）を出力する
ことでΔａ （Ｖ）を０に相殺するから、この状態では
式（３）が成立する。 Δa ＝ｘa −１０4・Ｅa ＝０ （３）
が、検出されたＤＣオフセットを０に相殺する電圧とし
てＥa （Ｖ）を算出して、オフセット電圧制御回路２０
ａからａa（Ｖ）の電圧に代えてＥa （Ｖ）を出力する
ことでΔａ （Ｖ）を０に相殺するから、この状態では
式（３）が成立する。 Δa ＝ｘa −１０4・Ｅa ＝０ （３）
【００７８】式（２）、（３）を用いてｘａ を消去す
ると、式（４）が得られる。 Ｅa ＝Δa ／１０4＋ａa （４）
ると、式（４）が得られる。 Ｅa ＝Δa ／１０4＋ａa （４）
【００７９】電源ＯＮとなって受信機が起動した状態
で、オフセット電圧制御回路２０ａからの出力電圧がａ
a （Ｖ）の場合、減算器１６ａの出力信号に含まれる増
幅されたＤＣオフセットであるΔa （Ｖ）が検出されれ
ば、オフセット電圧計算回路２０３ａは、減算器１６ａ
の出力信号に含まれる増幅されたＤＣオフセットを０に
相殺する電圧Ｅa （Ｖ）を、式（４）を用いて計算によ
り求めることができる。さらに、オフセット電圧計算回
路２０３ａは、ホールド回路２０４ａを介してその計算
で求めた電圧Ｅa （Ｖ）を出力する。
で、オフセット電圧制御回路２０ａからの出力電圧がａ
a （Ｖ）の場合、減算器１６ａの出力信号に含まれる増
幅されたＤＣオフセットであるΔa （Ｖ）が検出されれ
ば、オフセット電圧計算回路２０３ａは、減算器１６ａ
の出力信号に含まれる増幅されたＤＣオフセットを０に
相殺する電圧Ｅa （Ｖ）を、式（４）を用いて計算によ
り求めることができる。さらに、オフセット電圧計算回
路２０３ａは、ホールド回路２０４ａを介してその計算
で求めた電圧Ｅa （Ｖ）を出力する。
【００８０】このように実施の形態１に係る受信機は、
電源がＯＮとなって受信機が起動した直後から予め定め
られたある短い一定時間内に、可変利得アンプ８ａ、１
８ａの利得を最大利得に固定して動作させ、回路内部で
発生しているこの回路固有のＤＣオフセットを０に相殺
するために必要な電圧Ｅa を上述した処理によって決定
する。
電源がＯＮとなって受信機が起動した直後から予め定め
られたある短い一定時間内に、可変利得アンプ８ａ、１
８ａの利得を最大利得に固定して動作させ、回路内部で
発生しているこの回路固有のＤＣオフセットを０に相殺
するために必要な電圧Ｅa を上述した処理によって決定
する。
【００８１】そして、この起動後の一定時間が経過する
と、タイミング制御回路２４からはＨi レベルのタイミ
ング信号（スルー信号）に代えてＬo レベルのタイミン
グ信号（ホールド信号）が出力され、この受信機は電圧
Ｅa を求める状態から通常の受信状態に切り替わる。
と、タイミング制御回路２４からはＨi レベルのタイミ
ング信号（スルー信号）に代えてＬo レベルのタイミン
グ信号（ホールド信号）が出力され、この受信機は電圧
Ｅa を求める状態から通常の受信状態に切り替わる。
【００８２】タイミング制御回路２４から出力されるタ
イミング信号がＨiレベルからＬoレベルに切り替わった
時点で、ホールド回路２０４ａはこのタイミング信号に
基づいてオフセット電圧計算回路２０３ａにより計算さ
れた電圧Ｅa を通常の受信状態で用いる電圧として保持
（ホールド）する。
イミング信号がＨiレベルからＬoレベルに切り替わった
時点で、ホールド回路２０４ａはこのタイミング信号に
基づいてオフセット電圧計算回路２０３ａにより計算さ
れた電圧Ｅa を通常の受信状態で用いる電圧として保持
（ホールド）する。
【００８３】また、ホールド回路２８ａは、このＬo レ
ベルのタイミング信号を受信している間は、この保持し
ている電圧Ｅa を出力し続け、新たな電圧Ｅa の算出は
行わない。
ベルのタイミング信号を受信している間は、この保持し
ている電圧Ｅa を出力し続け、新たな電圧Ｅa の算出は
行わない。
【００８４】従って、通常の受信状態では、可変利得ア
ンプ１８ａには既に前述のように求められてホールド回
路２０４に保持されている電圧Ｅa （Ｖ）が常に印加さ
れている。
ンプ１８ａには既に前述のように求められてホールド回
路２０４に保持されている電圧Ｅa （Ｖ）が常に印加さ
れている。
【００８５】通常の受信状態に移行することにより、ア
ンテナ１を介して受信される受信信号の電力変化に応じ
て、利得電圧生成器１５からの制御信号に基づいて可変
利得アンプ８ａの利得も変化し、可変利得アンプ８ａの
出力信号であるベースバンド信号にもその利得に応じて
増幅された回路内部で発生しているこの回路固有の増幅
されたＤＣオフセットが含まれる。
ンテナ１を介して受信される受信信号の電力変化に応じ
て、利得電圧生成器１５からの制御信号に基づいて可変
利得アンプ８ａの利得も変化し、可変利得アンプ８ａの
出力信号であるベースバンド信号にもその利得に応じて
増幅された回路内部で発生しているこの回路固有の増幅
されたＤＣオフセットが含まれる。
【００８６】ところで、可変利得アンプ１８ａは、可変
利得アンプ８ａと同様な構成を有し、かつ前記従来例の
ように利得電圧生成器１５からの制御信号に基づいて、
可変利得アンプ８ａと同一の利得で動作しているので、
可変利得アンプ１８ａから出力されるレプリカＤＣオフ
セットはその利得の変化に応じて増減するが、それは可
変利得アンプ８ａにより増幅されたこの回路固有のＤＣ
オフセットを０に相殺できる量である。
利得アンプ８ａと同様な構成を有し、かつ前記従来例の
ように利得電圧生成器１５からの制御信号に基づいて、
可変利得アンプ８ａと同一の利得で動作しているので、
可変利得アンプ１８ａから出力されるレプリカＤＣオフ
セットはその利得の変化に応じて増減するが、それは可
変利得アンプ８ａにより増幅されたこの回路固有のＤＣ
オフセットを０に相殺できる量である。
【００８７】従って、この回路固有の増幅されたＤＣオ
フセットの成分は、上述した電圧Ｅa を可変利得アンプ
１８ａで増幅したものを用いて減算器１６ａにおいて０
に相殺されるので、通常の受信状態では、利得制御電圧
生成器１５が出力する制御信号に基づいて可変利得アン
プ８ａ、１８ａの利得が変化しても、減算器１６ａの出
力、即ち、Ａ／Ｄ変換器１０ａへの入力信号の振幅はＤ
Ｃオフセットの影響が排除された一定値に保たれる。
フセットの成分は、上述した電圧Ｅa を可変利得アンプ
１８ａで増幅したものを用いて減算器１６ａにおいて０
に相殺されるので、通常の受信状態では、利得制御電圧
生成器１５が出力する制御信号に基づいて可変利得アン
プ８ａ、１８ａの利得が変化しても、減算器１６ａの出
力、即ち、Ａ／Ｄ変換器１０ａへの入力信号の振幅はＤ
Ｃオフセットの影響が排除された一定値に保たれる。
【００８８】なお、電圧Ｅa を可変利得アンプ８ａの入
力点で減算することで、可変利得アンプ８ａの入力点に
おいてＤＣオフセットを０に相殺する構成も考えられ
る。
力点で減算することで、可変利得アンプ８ａの入力点に
おいてＤＣオフセットを０に相殺する構成も考えられ
る。
【００８９】しかし、一般に、可変利得アンプの内部で
発生するＤＣオフセットは利得と共に変化するので、電
圧Ｅa を可変利得アンプ８ａの入力点で減算する構成で
は、ローパスフィルタ６ａ内部で発生するＤＣオフセッ
トは除去できるが、可変利得アンプ８ａ内部で発生して
利得と共に変化するＤＣオフセットまでは除去できな
い。
発生するＤＣオフセットは利得と共に変化するので、電
圧Ｅa を可変利得アンプ８ａの入力点で減算する構成で
は、ローパスフィルタ６ａ内部で発生するＤＣオフセッ
トは除去できるが、可変利得アンプ８ａ内部で発生して
利得と共に変化するＤＣオフセットまでは除去できな
い。
【００９０】これに対し、実施の形態１の構成では、電
圧Ｅa を可変利得アンプ１８ａで増幅してから可変利得
アンプ８ａの出力信号から減算するように構成している
ので、可変利得アンプ１８ａに可変利得アンプ８ａと同
等なアンプ素子を用いることで、可変利得アンプ８ａ、
１８ａの内部で発生するＤＣオフセット量が利得の変化
に対応して変化するので、利得がどのように変化して
も、ローパスフィルタ６ａから出力されるＤＣオフセッ
トと共に可変利得アンプ８ａ内部で発生するＤＣオフセ
ットをも０に相殺できる。
圧Ｅa を可変利得アンプ１８ａで増幅してから可変利得
アンプ８ａの出力信号から減算するように構成している
ので、可変利得アンプ１８ａに可変利得アンプ８ａと同
等なアンプ素子を用いることで、可変利得アンプ８ａ、
１８ａの内部で発生するＤＣオフセット量が利得の変化
に対応して変化するので、利得がどのように変化して
も、ローパスフィルタ６ａから出力されるＤＣオフセッ
トと共に可変利得アンプ８ａ内部で発生するＤＣオフセ
ットをも０に相殺できる。
【００９１】従って、上記実施の形態１によれば、ベー
スバンド信号からレプリカＤＣオフセットを減算してい
るだけであるから、従来の構成のように、ベースバンド
信号のスペクトルが削られることなく、ＤＣオフセット
を除去できる。また、受信機から出力されるべき復調デ
ータのデータ判定の際にデータ誤り判定の原因となるベ
ースバンド信号に含まれる受信機の回路内部で発生する
この回路固有のオフセット電圧を排除することのできる
受信機を得ることができる。
スバンド信号からレプリカＤＣオフセットを減算してい
るだけであるから、従来の構成のように、ベースバンド
信号のスペクトルが削られることなく、ＤＣオフセット
を除去できる。また、受信機から出力されるべき復調デ
ータのデータ判定の際にデータ誤り判定の原因となるベ
ースバンド信号に含まれる受信機の回路内部で発生する
この回路固有のオフセット電圧を排除することのできる
受信機を得ることができる。
【００９２】なお、上述した説明では、オフセット電圧
制御回路２０ａの入力信号を減算器１６ａの出力信号と
して説明したが、Ａ／Ｄ変換器１０ａの出力信号として
も良い。この場合は、オフセット電圧制御回路２０ａに
おけるＡ／Ｄ変換器２０１ａは、Ａ／Ｄ変換器１０ａに
より代用されるので、構成が簡易になる。
制御回路２０ａの入力信号を減算器１６ａの出力信号と
して説明したが、Ａ／Ｄ変換器１０ａの出力信号として
も良い。この場合は、オフセット電圧制御回路２０ａに
おけるＡ／Ｄ変換器２０１ａは、Ａ／Ｄ変換器１０ａに
より代用されるので、構成が簡易になる。
【００９３】ところで、電圧Ｅa 、Ｅb を設定する動作
は、図２で説明したような電源がＯＮとなって受信機が
起動された直後の一定時間内に行うだけではなく、通常
の受信状態における非受信時に行っても良い。
は、図２で説明したような電源がＯＮとなって受信機が
起動された直後の一定時間内に行うだけではなく、通常
の受信状態における非受信時に行っても良い。
【００９４】即ち、電源ＯＮ直後の受信機の起動後に行
う前述した電圧Ｅa 、Ｅb の設定動作を、図５に示すよ
うな動作タイミングで、受信器の受信状態の合間の非受
信状態においても断続的に行ってもよい。
う前述した電圧Ｅa 、Ｅb の設定動作を、図５に示すよ
うな動作タイミングで、受信器の受信状態の合間の非受
信状態においても断続的に行ってもよい。
【００９５】近年の移動体通信システムでは、時分割に
より同一周波数を複数のユーザが使用する形態が取ら
れ、通信は割り当てられたタイムスロットのみで行うの
で通信の空き時間が存在する。
より同一周波数を複数のユーザが使用する形態が取ら
れ、通信は割り当てられたタイムスロットのみで行うの
で通信の空き時間が存在する。
【００９６】この通信の空き時間を利用して、電圧Ｅ
a 、Ｅb の設定動作を断続的に行う。この処理には、温
度変動等によりベースバンド信号に含まれるＤＣオフセ
ット量が変化した場合であっても、レプリカＤＣオフセ
ットがその変化に柔軟に追随できるという利点がある。
a 、Ｅb の設定動作を断続的に行う。この処理には、温
度変動等によりベースバンド信号に含まれるＤＣオフセ
ット量が変化した場合であっても、レプリカＤＣオフセ
ットがその変化に柔軟に追随できるという利点がある。
【００９７】なお、後述する実施の形態２乃至３の場合
も同様に、受信器の受信状態の合間の非受信状態におい
てレプリカＤＣオフセットを断続的に求めるようにして
もよい。
も同様に、受信器の受信状態の合間の非受信状態におい
てレプリカＤＣオフセットを断続的に求めるようにして
もよい。
【００９８】実施の形態２．実施の形態１で図１に示し
たオフセット電圧制御回路２０ａ、２０ｂの構成として
は、図４に示した構成の他に以下に述べるような構成を
採用してレプリカＤＣオフセットを発生させても良い。
たオフセット電圧制御回路２０ａ、２０ｂの構成として
は、図４に示した構成の他に以下に述べるような構成を
採用してレプリカＤＣオフセットを発生させても良い。
【００９９】図５は実施の形態２に係る受信機（ダイレ
クトコンバージョン受信機）中のオフセット電圧制御回
路２０ａの構成図である。オフセット電圧制御回路２０
ａ、２０ｂは同様な構成なので、ここでも実施の形態１
と同様に両者を代表してオフセット電圧制御回路２０ａ
について説明する。
クトコンバージョン受信機）中のオフセット電圧制御回
路２０ａの構成図である。オフセット電圧制御回路２０
ａ、２０ｂは同様な構成なので、ここでも実施の形態１
と同様に両者を代表してオフセット電圧制御回路２０ａ
について説明する。
【０１００】図５中、実施の形態２における新たな構成
として、２０６ａは減算器１６ａの出力信号を入力し
て、その入力信号の正負を判別し、その正負に応じて２
値の信号、「１」又は「０」のいずれかを出力する比較
器である。
として、２０６ａは減算器１６ａの出力信号を入力し
て、その入力信号の正負を判別し、その正負に応じて２
値の信号、「１」又は「０」のいずれかを出力する比較
器である。
【０１０１】また、２０７ａは比較器２０６ａからの出
力信号を平滑化（平均化）すると共に、それら出力信号
「１」、「０」の出力数をそれぞれカウントしていずれ
か一方のカウント数が予め定められたあるしきい値を越
えた場合にそのカウント数に先に達した方の出力信号を
出力すると共に、そのカウントをリセットして再度カウ
ント動作を行うランダムウォークフィルタ（以下、ＲＷ
Ｆという）。
力信号を平滑化（平均化）すると共に、それら出力信号
「１」、「０」の出力数をそれぞれカウントしていずれ
か一方のカウント数が予め定められたあるしきい値を越
えた場合にそのカウント数に先に達した方の出力信号を
出力すると共に、そのカウントをリセットして再度カウ
ント動作を行うランダムウォークフィルタ（以下、ＲＷ
Ｆという）。
【０１０２】さらに、２０８ａはＲＷＦ２０７ａの出力
信号に基づいてＤＣオフセットを０に相殺するための電
圧を増加、減少させる制御を行う電圧制御回路である。
信号に基づいてＤＣオフセットを０に相殺するための電
圧を増加、減少させる制御を行う電圧制御回路である。
【０１０３】このように構成されたオフセット電圧制御
回路２０ａは、前記実施の形態１と同様に電源がＯＮに
なって受信機が起動すると、選択スイッチ２３はタイミ
ング制御回路２４からのＨi レベルのタイミング信号に
基づいて端子Ｂを選択するので、以下に示すような電圧
Ｅa を算出する動作を行う。
回路２０ａは、前記実施の形態１と同様に電源がＯＮに
なって受信機が起動すると、選択スイッチ２３はタイミ
ング制御回路２４からのＨi レベルのタイミング信号に
基づいて端子Ｂを選択するので、以下に示すような電圧
Ｅa を算出する動作を行う。
【０１０４】減算器１６ａの出力信号は、比較器２０６
ａに入力されて、その正負が判別される。比較器２０６
ａは、入力信号が正の場合に「１」の信号を、負の場合
に「０」の信号を出力するものとすれば、減算器１６ａ
の出力信号中に増幅された正のＤＣオフセットが存在す
る場合は、比較器２０６ａの出力信号中には「１」の信
号が多く含まれる。
ａに入力されて、その正負が判別される。比較器２０６
ａは、入力信号が正の場合に「１」の信号を、負の場合
に「０」の信号を出力するものとすれば、減算器１６ａ
の出力信号中に増幅された正のＤＣオフセットが存在す
る場合は、比較器２０６ａの出力信号中には「１」の信
号が多く含まれる。
【０１０５】逆に、減算器１６の出力信号中に負のＤＣ
オフセットが存在する場合には、比較器２０６ａの出力
信号中には「０」の信号が多く含まれている。
オフセットが存在する場合には、比較器２０６ａの出力
信号中には「０」の信号が多く含まれている。
【０１０６】比較器２０６ａの出力は、ＲＷＦ２０７ａ
に入力され平滑化（平均化）されて雑音の影響が低減さ
れる。それと共に、ＲＷＦ２０７ａは、図示しない内部
カウンタを用いて、入力信号中の「１」の数のカウント
が、「０」の数のカウントより先にある予め定められた
あるしきい値以上になった場合に「１」を出力して内部
カウンタをリセットする。
に入力され平滑化（平均化）されて雑音の影響が低減さ
れる。それと共に、ＲＷＦ２０７ａは、図示しない内部
カウンタを用いて、入力信号中の「１」の数のカウント
が、「０」の数のカウントより先にある予め定められた
あるしきい値以上になった場合に「１」を出力して内部
カウンタをリセットする。
【０１０７】逆に、入力信号中の「０」の数のカウント
が、「１」の数のカウントより先にある予め定められた
あるしきい値以上になった場合に「０」を出力して内部
カウンタをリセットする動作を繰り返す。
が、「１」の数のカウントより先にある予め定められた
あるしきい値以上になった場合に「０」を出力して内部
カウンタをリセットする動作を繰り返す。
【０１０８】従って、減算器１６ａからの出力信号中に
例えば正のＤＣオフセットが含まれている場合、比較器
２０６ａからの出力信号中には前述のように「１」の信
号が多く含まれるので、ＲＷＦ２０７ａからは「１」の
信号が出力される。
例えば正のＤＣオフセットが含まれている場合、比較器
２０６ａからの出力信号中には前述のように「１」の信
号が多く含まれるので、ＲＷＦ２０７ａからは「１」の
信号が出力される。
【０１０９】電圧制御回路２０８ａは、ＲＷＦ２０７ａ
の出力が「１」である場合は、減算器１６ａの出力信号
中にはまだ相殺されていないＤＣオフセットが多く含ま
れていることから、出力値（ＤＣオフセットを相殺する
電圧）を増加させる。
の出力が「１」である場合は、減算器１６ａの出力信号
中にはまだ相殺されていないＤＣオフセットが多く含ま
れていることから、出力値（ＤＣオフセットを相殺する
電圧）を増加させる。
【０１１０】逆に、ＲＷＦ２０７ａの出力が「０」であ
る場合には、減算器１６ａの出力信号中ではＤＣオフセ
ットが相殺され過ぎていることからこの出力値を減少さ
せる。
る場合には、減算器１６ａの出力信号中ではＤＣオフセ
ットが相殺され過ぎていることからこの出力値を減少さ
せる。
【０１１１】電圧制御回路２０８ａからの出力電圧は、
ホールド回路２０４ａを介してＤ／Ａ変換器２０５ａに
入力されてアナログ電圧に変換され、可変利得アンプ１
８ａに入力される。そして、さらに可変利得アンプ１８
ａにより増幅されて、減算器１６ａにおいて増幅された
ベースバンド信号から減算される。
ホールド回路２０４ａを介してＤ／Ａ変換器２０５ａに
入力されてアナログ電圧に変換され、可変利得アンプ１
８ａに入力される。そして、さらに可変利得アンプ１８
ａにより増幅されて、減算器１６ａにおいて増幅された
ベースバンド信号から減算される。
【０１１２】従って、減算器１６ａの出力信号中に正の
ＤＣオフセットが存在する場合には、ＲＷＦ２０７ａか
らの出力が「１」の信号となるので、電圧制御回路２０
８ａは出力値を増加させ、その結果、Ｄ／Ａ変換器２０
６ａの出力も増加し、可変利得アンプ１８ａの出力が増
加する。即ち、ベースバンド信号から減算されるレプリ
カＤＣオフセット量が増加して、ベースバンド信号に含
まれる正のＤＣオフセットが０に近づく。
ＤＣオフセットが存在する場合には、ＲＷＦ２０７ａか
らの出力が「１」の信号となるので、電圧制御回路２０
８ａは出力値を増加させ、その結果、Ｄ／Ａ変換器２０
６ａの出力も増加し、可変利得アンプ１８ａの出力が増
加する。即ち、ベースバンド信号から減算されるレプリ
カＤＣオフセット量が増加して、ベースバンド信号に含
まれる正のＤＣオフセットが０に近づく。
【０１１３】一方、減算器１６ａの出力信号中に負のＤ
Ｃオフセットが存在する場合も上記の場合と同様、この
場合は、比較器２０５ａからは「０」が、ＲＷＦ２０７
ａからは「０」がそれぞれ出力され、電圧制御回路２０
８ａは出力値を減少させて、その結果、Ｄ／Ａ変換器２
０５ａからの出力も減少し、可変利得アンプ１８ａから
の出力が減少する。
Ｃオフセットが存在する場合も上記の場合と同様、この
場合は、比較器２０５ａからは「０」が、ＲＷＦ２０７
ａからは「０」がそれぞれ出力され、電圧制御回路２０
８ａは出力値を減少させて、その結果、Ｄ／Ａ変換器２
０５ａからの出力も減少し、可変利得アンプ１８ａから
の出力が減少する。
【０１１４】即ち、可変利得アンプ８ａからの出力であ
るベースバンド信号から減算されるレプリカＤＣオフセ
ットが減少して、ベースバンド信号に含まれる負のＤＣ
オフセットが０に近づく。
るベースバンド信号から減算されるレプリカＤＣオフセ
ットが減少して、ベースバンド信号に含まれる負のＤＣ
オフセットが０に近づく。
【０１１５】上述したこれら処理は、実施の形態１と同
様に、タイミング制御回路２４からＨｉ レベルの信号
が出力されている間、即ち、受信機が起動した後の短時
間に繰り返されることによって、増幅されたベースバン
ド信号に含まれる増幅されたＤＣオフセットの成分は０
に収束する。
様に、タイミング制御回路２４からＨｉ レベルの信号
が出力されている間、即ち、受信機が起動した後の短時
間に繰り返されることによって、増幅されたベースバン
ド信号に含まれる増幅されたＤＣオフセットの成分は０
に収束する。
【０１１６】そして、この起動後の一定時間が経過する
と、タイミング制御回路２４から出力されるタイミング
信号はＨi レベルからＬo レベルに切り替えられ、この
受信機はレプリカＤＣオフセットを求める状態から通常
の受信状態（ＤＣオフセットを０に相殺する状態）に切
り替わる。
と、タイミング制御回路２４から出力されるタイミング
信号はＨi レベルからＬo レベルに切り替えられ、この
受信機はレプリカＤＣオフセットを求める状態から通常
の受信状態（ＤＣオフセットを０に相殺する状態）に切
り替わる。
【０１１７】通常の受信状態に切り替わった後の動作
（電圧電圧Ｅa 、Ｅb の保持、ＤＣオフセットの相殺等
の動作）は実施の形態１と同様なのでその説明は省略す
る。
（電圧電圧Ｅa 、Ｅb の保持、ＤＣオフセットの相殺等
の動作）は実施の形態１と同様なのでその説明は省略す
る。
【０１１８】このように、図５に示した構成によって
も、図３に示した構成と同様に、可変利得アンプ８ａの
出力である増幅されたベースバンド信号に含まれるＤＣ
オフセットの影響を排除できる。
も、図３に示した構成と同様に、可変利得アンプ８ａの
出力である増幅されたベースバンド信号に含まれるＤＣ
オフセットの影響を排除できる。
【０１１９】従って、上記実施の形態２によれば、ベー
スバンド信号からレプリカＤＣオフセットを減算してい
るだけであるから、従来の構成のように、ベースバンド
信号のスペクトルが削られることなく、ＤＣオフセット
を除去できる。また、受信機から出力されるべき復調デ
ータのデータ判定の際にデータ誤り判定の原因となるベ
ースバンド信号に含まれる受信機の回路内部で発生する
この回路固有のオフセット電圧を排除することのできる
受信機を得ることができる。
スバンド信号からレプリカＤＣオフセットを減算してい
るだけであるから、従来の構成のように、ベースバンド
信号のスペクトルが削られることなく、ＤＣオフセット
を除去できる。また、受信機から出力されるべき復調デ
ータのデータ判定の際にデータ誤り判定の原因となるベ
ースバンド信号に含まれる受信機の回路内部で発生する
この回路固有のオフセット電圧を排除することのできる
受信機を得ることができる。
【０１２０】なお、上述した説明では、オフセット電圧
制御回路２０ａの入力信号を減算器１６ａの出力信号と
して説明したが、Ａ／Ｄ変換器１０ａの出力信号として
も良い。即ち、Ａ／Ｄ変換器１０ａからの出力信号のMS
B（most significant bit）は、減算器１６ａの出力
の正負に応じて「１」、「０」の値となり、比較器２０
６ａからの出力と同一なので、比較器２０６ａが不要と
なり構成が簡易になる。
制御回路２０ａの入力信号を減算器１６ａの出力信号と
して説明したが、Ａ／Ｄ変換器１０ａの出力信号として
も良い。即ち、Ａ／Ｄ変換器１０ａからの出力信号のMS
B（most significant bit）は、減算器１６ａの出力
の正負に応じて「１」、「０」の値となり、比較器２０
６ａからの出力と同一なので、比較器２０６ａが不要と
なり構成が簡易になる。
【０１２１】実施の形態３．実施の形態１、２におい
て、非受信状態でのレプリカＤＣオフセットの生成及び
通常の受信状態でのＤＣオフセットの０への相殺は以下
に示すような構成で行ってもよい。
て、非受信状態でのレプリカＤＣオフセットの生成及び
通常の受信状態でのＤＣオフセットの０への相殺は以下
に示すような構成で行ってもよい。
【０１２２】図６は、実施の形態３に係る受信機（ダイ
レクトコンバージョン受信機）の構成図である。図６
中、実施の形態３では実施例１、２において２つ用いて
いた可変利得アンプ１８ａ、１８ｂを１つの可変利得ア
ンプ１８としてまとめ、また、オフセット電圧制御回路
２０ａ、２０ｂも１つのオフセット電圧制御回路２０と
してまとめてそれぞれ構成している。
レクトコンバージョン受信機）の構成図である。図６
中、実施の形態３では実施例１、２において２つ用いて
いた可変利得アンプ１８ａ、１８ｂを１つの可変利得ア
ンプ１８としてまとめ、また、オフセット電圧制御回路
２０ａ、２０ｂも１つのオフセット電圧制御回路２０と
してまとめてそれぞれ構成している。
【０１２３】また、３４は平均電圧検出器であり、減算
器１６ａ、１６ｂの出力信号（出力電圧）を入力して、
これら信号の平均電圧を出力するようになっている。そ
して、オフセット電圧制御回路２０は、平均電圧検出器
３４からの出力を入力して、実施の形態１、２と同様に
平均電圧検出器３４からの出力が０に相殺するよう、出
力電圧Ｅを制御するようになっている。
器１６ａ、１６ｂの出力信号（出力電圧）を入力して、
これら信号の平均電圧を出力するようになっている。そ
して、オフセット電圧制御回路２０は、平均電圧検出器
３４からの出力を入力して、実施の形態１、２と同様に
平均電圧検出器３４からの出力が０に相殺するよう、出
力電圧Ｅを制御するようになっている。
【０１２４】図８は、図７から取り出したオフセット電
圧制御回路２０周辺の構成図である。実施の形態３に係
るオフセット電圧制御回路２０の具体的な構成として
は、例えば実施の形態１（図４）乃至実施の形態２（図
５）において既に説明したものが考えられる。ここでは
説明の便宜上、オフセット電圧制御回路２０の内部構成
が、具体的に図３（実施の形態１）に示したものを例と
して取り上げ、図３乃至図７を参照して説明する。
圧制御回路２０周辺の構成図である。実施の形態３に係
るオフセット電圧制御回路２０の具体的な構成として
は、例えば実施の形態１（図４）乃至実施の形態２（図
５）において既に説明したものが考えられる。ここでは
説明の便宜上、オフセット電圧制御回路２０の内部構成
が、具体的に図３（実施の形態１）に示したものを例と
して取り上げ、図３乃至図７を参照して説明する。
【０１２５】このような実施の形態３に係る受信機のオ
フセット電圧制御回路２０では、以下のようにして電圧
Ｅが算出される。
フセット電圧制御回路２０では、以下のようにして電圧
Ｅが算出される。
【０１２６】電源ＯＮとなって受信機が起動した後は、
平均電圧検出器３４は減算器１６ａ、１６ｂの出力を入
力して、これら入力信号の平均電圧を出力している。即
ち、減算器１６ａの出力をΔa 、減算器１６ｂの出力を
Δb 、平均電圧検出器３４の出力をΔとすると、平均電
圧検出器３４は式（５）に従ってΔを計算して出力す
る。 Δ＝（Δa ＋Δb ）／２ （５） そして、平均電圧検出器３４の出力は、オフセット電圧
制御回路２０に入力される。
平均電圧検出器３４は減算器１６ａ、１６ｂの出力を入
力して、これら入力信号の平均電圧を出力している。即
ち、減算器１６ａの出力をΔa 、減算器１６ｂの出力を
Δb 、平均電圧検出器３４の出力をΔとすると、平均電
圧検出器３４は式（５）に従ってΔを計算して出力す
る。 Δ＝（Δa ＋Δb ）／２ （５） そして、平均電圧検出器３４の出力は、オフセット電圧
制御回路２０に入力される。
【０１２７】電源ＯＮとなって受信機が起動した段階に
おいて、減算器１６ａ、１６ｂに入力される２つのベー
スバンド信号中に含まれるＤＣオフセットがそれぞれｘ
a 、ｘb （Ｖ）であり、可変利得アンプ１８が電圧発生
器２２の出力に基づいた最大利得８０（ｄＢ）（真数で
表すと１０80/20＝１０4）の固定した利得で動作させら
れ、オフセット電圧制御回路２０がａ（Ｖ）の電圧を出
力している場合に、減算器１６ａ、１６ｂの出力信号中
に含まれるＤＣオフセットがそれぞれΔa 、Δb （Ｖ）
であるとすれば、式（６）が成立する。 Δa ＝ｘa −１０4 ・ａ Δb ＝ｘb −１０4 ・ａ （６）
おいて、減算器１６ａ、１６ｂに入力される２つのベー
スバンド信号中に含まれるＤＣオフセットがそれぞれｘ
a 、ｘb （Ｖ）であり、可変利得アンプ１８が電圧発生
器２２の出力に基づいた最大利得８０（ｄＢ）（真数で
表すと１０80/20＝１０4）の固定した利得で動作させら
れ、オフセット電圧制御回路２０がａ（Ｖ）の電圧を出
力している場合に、減算器１６ａ、１６ｂの出力信号中
に含まれるＤＣオフセットがそれぞれΔa 、Δb （Ｖ）
であるとすれば、式（６）が成立する。 Δa ＝ｘa −１０4 ・ａ Δb ＝ｘb −１０4 ・ａ （６）
【０１２８】ここで、ｘa ＝ｘb と仮定すると、式
（６）よりΔa ＝Δb となる。そこで、 ｘ＝ｘa ＝ｘb 、 Δ＝Δa ＝Δb （７） とおくと、式（８）が成り立つ。 Δ＝ｘ−１０4 ・ａ （８）
（６）よりΔa ＝Δb となる。そこで、 ｘ＝ｘa ＝ｘb 、 Δ＝Δa ＝Δb （７） とおくと、式（８）が成り立つ。 Δ＝ｘ−１０4 ・ａ （８）
【０１２９】ここで、オフセット電圧計算回路が、検出
されたＤＣオフセットを０に相殺する電圧としてＥ
（Ｖ）を算出して、オフセット電圧制御回路２０からａ
（Ｖ）の電圧に代えてＥ（Ｖ）を出力してΔ（Ｖ）を０
に相殺するから、この状態では式（９）が成立する。 Δ＝ｘ−１０4 ・Ｅ＝０ （９）
されたＤＣオフセットを０に相殺する電圧としてＥ
（Ｖ）を算出して、オフセット電圧制御回路２０からａ
（Ｖ）の電圧に代えてＥ（Ｖ）を出力してΔ（Ｖ）を０
に相殺するから、この状態では式（９）が成立する。 Δ＝ｘ−１０4 ・Ｅ＝０ （９）
【０１３０】式（８）、（９）を用いてxを消去する
と、式（１０）が得られる。 Ｅ＝Δ／１０4 ＋ａ （１０）
と、式（１０）が得られる。 Ｅ＝Δ／１０4 ＋ａ （１０）
【０１３１】オフセット電圧制御回路２０内のオフセッ
ト電圧計算回路は、オフセット電圧制御回路２０の出力
電圧がａ（Ｖ）の場合のＤＣオフセットである電圧Δ
（Ｖ）の値を用いて、レプリカＤＣオフセットとなる電
圧Ｅ（Ｖ）を式（１０）により計算する。
ト電圧計算回路は、オフセット電圧制御回路２０の出力
電圧がａ（Ｖ）の場合のＤＣオフセットである電圧Δ
（Ｖ）の値を用いて、レプリカＤＣオフセットとなる電
圧Ｅ（Ｖ）を式（１０）により計算する。
【０１３２】電源がＯＮとなって受信機が起動した段階
で、オフセット電圧制御回路２０からの出力電圧がａ
（Ｖ）の場合、平均電圧検出器３４の出力電圧（減算器
１６ａ、１６ｂの出力電圧の平均値）であるＤＣオフセ
ットの平均値Δ（Ｖ）が検出されれば、オフセット電圧
計算回路は、減算器１６ａ、１６ｂの出力に含まれる増
幅されたＤＣオフセットを０に相殺する電圧Ｅ（Ｖ）を
式（１０）を用いて計算により求めることができる。
で、オフセット電圧制御回路２０からの出力電圧がａ
（Ｖ）の場合、平均電圧検出器３４の出力電圧（減算器
１６ａ、１６ｂの出力電圧の平均値）であるＤＣオフセ
ットの平均値Δ（Ｖ）が検出されれば、オフセット電圧
計算回路は、減算器１６ａ、１６ｂの出力に含まれる増
幅されたＤＣオフセットを０に相殺する電圧Ｅ（Ｖ）を
式（１０）を用いて計算により求めることができる。
【０１３３】さらに、オフセット電圧計算回路は、ホー
ルド回路２０４ａ、Ｄ／Ａ変換回路２０５ａを介してそ
の計算値を可変利得アンプ１８に出力する。
ルド回路２０４ａ、Ｄ／Ａ変換回路２０５ａを介してそ
の計算値を可変利得アンプ１８に出力する。
【０１３４】このように実施の形態３に係る受信機は、
実施の形態１と同様に、受信機が電源ＯＮとなって起動
した直後から予め定められたある短い一定時間内に、可
変利得アンプ８、１８の利得を最大利得に固定して動作
させ、回路内部で発生しているこの回路固有のＤＣオフ
セットを０に相殺するために必要な電圧Ｅを上述した処
理によって決定する。
実施の形態１と同様に、受信機が電源ＯＮとなって起動
した直後から予め定められたある短い一定時間内に、可
変利得アンプ８、１８の利得を最大利得に固定して動作
させ、回路内部で発生しているこの回路固有のＤＣオフ
セットを０に相殺するために必要な電圧Ｅを上述した処
理によって決定する。
【０１３５】そして、この起動後の一定時間が経過する
と、タイミング制御回路２４からはＨi レベルのタイミ
ング信号に代えてＬo レベルのタイミング信号が出力さ
れ、この受信機はレプリカＤＣオフセットを求める状態
から通常の受信状態に切り替わる。
と、タイミング制御回路２４からはＨi レベルのタイミ
ング信号に代えてＬo レベルのタイミング信号が出力さ
れ、この受信機はレプリカＤＣオフセットを求める状態
から通常の受信状態に切り替わる。
【０１３６】タイミング制御回路２４から出力されるタ
イミング信号がＨi レベルからＬoレベルに切り替わっ
た時点で、実施の形態１と同様に、オフセット電圧制御
回路２０のホールド回路はタイミング信号の受信に基づ
いてオフセット電圧計算回路により計算された電圧Ｅ
（Ｖ）を通常の受信状態で用いる電圧として保持（ホー
ルド）する。
イミング信号がＨi レベルからＬoレベルに切り替わっ
た時点で、実施の形態１と同様に、オフセット電圧制御
回路２０のホールド回路はタイミング信号の受信に基づ
いてオフセット電圧計算回路により計算された電圧Ｅ
（Ｖ）を通常の受信状態で用いる電圧として保持（ホー
ルド）する。
【０１３７】また、このホールド回路は、このＨi レベ
ルのタイミング信号を受信している間は、この保持され
た電圧Ｅ（Ｖ）が可変利得アンプ１８に与えられる。
ルのタイミング信号を受信している間は、この保持され
た電圧Ｅ（Ｖ）が可変利得アンプ１８に与えられる。
【０１３８】そして、可変利得アンプ１８から出力され
るレプリカＤＣオフセットが減算器１６ａ、１６ｂにそ
れぞれ与えられることで、前述したようなこの回路固有
のＤＣオフセットは減算器１６ａ、１６ｂにおいてそれ
ぞれ実施の形態１と同様に相殺することができる。
るレプリカＤＣオフセットが減算器１６ａ、１６ｂにそ
れぞれ与えられることで、前述したようなこの回路固有
のＤＣオフセットは減算器１６ａ、１６ｂにおいてそれ
ぞれ実施の形態１と同様に相殺することができる。
【０１３９】上述した説明は、可変利得アンプ８ａ、８
ｂから出力される各々のベースバンド信号に含まれるＤ
Ｃオフセットがそれぞれ等しく（ｘa ＝ｘb ）、式
（７）の仮定が成立することを前提としている。
ｂから出力される各々のベースバンド信号に含まれるＤ
Ｃオフセットがそれぞれ等しく（ｘa ＝ｘb ）、式
（７）の仮定が成立することを前提としている。
【０１４０】この場合は、式（１０）により計算された
電圧Ｅ（Ｖ）をＤ／Ａ変換器を介して出力させれば、減
算器１６ａ、１６ｂの出力信号中のＤＣオフセットは完
全に０に相殺できる。
電圧Ｅ（Ｖ）をＤ／Ａ変換器を介して出力させれば、減
算器１６ａ、１６ｂの出力信号中のＤＣオフセットは完
全に０に相殺できる。
【０１４１】しかし、一般には、素子の特性のばらつき
等により、厳密にはｘa ＝ｘb という仮定は成立しない
場合が多いので、実施の形態３の構成では、減算器１６
ａ、１６ｂの出力のＤＣオフセットは厳密には０に相殺
できない。
等により、厳密にはｘa ＝ｘb という仮定は成立しない
場合が多いので、実施の形態３の構成では、減算器１６
ａ、１６ｂの出力のＤＣオフセットは厳密には０に相殺
できない。
【０１４２】しかし、ｘa とｘb との値に大きな差がな
ければ、ＤＣオフセットは非常に小さな値にすることが
でき、実用上問題はない。
ければ、ＤＣオフセットは非常に小さな値にすることが
でき、実用上問題はない。
【０１４３】例えば、ｘa ＝１（Ｖ）、ｘb ＝０．９
（Ｖ）の場合について考察すると以下のようになる。可
変利得アンプ１８の最大利得を８０（ｄＢ）（真数で表
すと１０80/20＝１０4）、ａ＝５０（μＶ）の場合は、
Δa 、Δb は式（６）より、 Δa ＝１−１０4×５０×１０-6＝０．５（Ｖ） Δb ＝０．９−１０4×５０×１０-6＝０．４（Ｖ） である。
（Ｖ）の場合について考察すると以下のようになる。可
変利得アンプ１８の最大利得を８０（ｄＢ）（真数で表
すと１０80/20＝１０4）、ａ＝５０（μＶ）の場合は、
Δa 、Δb は式（６）より、 Δa ＝１−１０4×５０×１０-6＝０．５（Ｖ） Δb ＝０．９−１０4×５０×１０-6＝０．４（Ｖ） である。
【０１４４】一方、平均電圧検出器３４出力は、 Δ＝（Δa ＋Δb ）／２＝０．４５（Ｖ） （５） である。
【０１４５】従って、オフセット電圧制御回路２０内の
オフセット電圧計算回路が式（１０）により電圧Ｅ
（Ｖ）を計算すると、 Ｅ＝０．４５／１０4 ＋５０×１０-6＝９５（μＶ） （８） となる。
オフセット電圧計算回路が式（１０）により電圧Ｅ
（Ｖ）を計算すると、 Ｅ＝０．４５／１０4 ＋５０×１０-6＝９５（μＶ） （８） となる。
【０１４６】従って、オフセット電圧制御回路２０の出
力は９５（μＶ）となるので、減算器１６ａ、１６ｂの
出力信号に含まれる増幅されたＤＣオフセットはそれぞ
れ、 １−１０4×９５×１０-6＝０．０５（Ｖ） ０．９−１０4 ×９５×１０-6＝−０．０５（Ｖ） （１４） となって、十分に小さな値に低減される。
力は９５（μＶ）となるので、減算器１６ａ、１６ｂの
出力信号に含まれる増幅されたＤＣオフセットはそれぞ
れ、 １−１０4×９５×１０-6＝０．０５（Ｖ） ０．９−１０4 ×９５×１０-6＝−０．０５（Ｖ） （１４） となって、十分に小さな値に低減される。
【０１４７】オフセット電圧制御回路２０の構成は、図
５に示すような構成のものであっても良いことは実施の
形態２の説明から明らかである。この場合も、減算器１
６ａ、１６ｂの出力信号に含まれる増幅されたＤＣオフ
セットは十分に小さな値に制御することができる。
５に示すような構成のものであっても良いことは実施の
形態２の説明から明らかである。この場合も、減算器１
６ａ、１６ｂの出力信号に含まれる増幅されたＤＣオフ
セットは十分に小さな値に制御することができる。
【０１４８】このように、実施の形態３では、準同期検
波された可変利得アンプ８ａ、８ｂの出力である２つの
増幅されたベースバンド信号に含まれる増幅されたＤＣ
オフセットの値の平均値に基づいてレプリカＤＣオフセ
ットを生成するように構成しているので、この構成は、
可変利得アンプ８ａ、８ｂの各出力のＤＣオフセットの
量に大きな差異がない場合に適用できる。
波された可変利得アンプ８ａ、８ｂの出力である２つの
増幅されたベースバンド信号に含まれる増幅されたＤＣ
オフセットの値の平均値に基づいてレプリカＤＣオフセ
ットを生成するように構成しているので、この構成は、
可変利得アンプ８ａ、８ｂの各出力のＤＣオフセットの
量に大きな差異がない場合に適用できる。
【０１４９】従って、上記実施の形態３によれば、ベー
スバンド信号からレプリカＤＣオフセットを減算してい
るだけであるから、従来の構成のように、ベースバンド
信号のスペクトルが削られることなく、ＤＣオフセット
を除去できる。また、受信機から出力されるべき復調デ
ータのデータ判定の際にデータ誤り判定の原因となるベ
ースバンド信号に含まれる受信機の回路内部で発生する
この回路固有のオフセット電圧を排除することのできる
受信機を得ることができる。
スバンド信号からレプリカＤＣオフセットを減算してい
るだけであるから、従来の構成のように、ベースバンド
信号のスペクトルが削られることなく、ＤＣオフセット
を除去できる。また、受信機から出力されるべき復調デ
ータのデータ判定の際にデータ誤り判定の原因となるベ
ースバンド信号に含まれる受信機の回路内部で発生する
この回路固有のオフセット電圧を排除することのできる
受信機を得ることができる。
【０１５０】また、実施の形態１、２において２個必要
であったレプリカＤＣオフセットを出力する可変利得ア
ンプと、オフセット電圧制御回路をそれぞれ１個に削減
してまとめて構成することで、回路構成を簡易にできる
という利点がある。
であったレプリカＤＣオフセットを出力する可変利得ア
ンプと、オフセット電圧制御回路をそれぞれ１個に削減
してまとめて構成することで、回路構成を簡易にできる
という利点がある。
【０１５１】実施の形態４．例えば、減算器１６ａ、１
６ｂの入力点での増幅されたＤＣオフセットがそれぞれ
予め分かっていれば、可変利得アンプ１８ａ、１８ｂの
入力点にこれらＤＣオフセットをそれぞれ０に相殺する
ための電源をそれぞれ与えることで、減算器１６ａ、１
６ｂの出力信号からＤＣオフセットの影響を排除するよ
うにしてもよい。
６ｂの入力点での増幅されたＤＣオフセットがそれぞれ
予め分かっていれば、可変利得アンプ１８ａ、１８ｂの
入力点にこれらＤＣオフセットをそれぞれ０に相殺する
ための電源をそれぞれ与えることで、減算器１６ａ、１
６ｂの出力信号からＤＣオフセットの影響を排除するよ
うにしてもよい。
【０１５２】図８は、実施の形態４に係る受信機（ダイ
レクトコンバージョン受信機）の構成図である。図８に
示す受信機では、電圧制御回路２０ａ、２０ｂに代え
て、それぞれのＤＣオフセットを０に相殺する固定電圧
を発生する固定電圧発生器３６ａ、３６ｂを設けてあ
る。
レクトコンバージョン受信機）の構成図である。図８に
示す受信機では、電圧制御回路２０ａ、２０ｂに代え
て、それぞれのＤＣオフセットを０に相殺する固定電圧
を発生する固定電圧発生器３６ａ、３６ｂを設けてあ
る。
【０１５３】固定電圧発生器３６ａ、３６ｂの出力電圧
は、受信機の製造過程において、受信機が通常の受信状
態の場合の減算器１６ａ、１６ｂの出力信号に含まれる
この回路固有のＤＣオフセットを予め調べて、それぞれ
のＤＣオフセットを０に相殺するように電圧Ｅa 、Ｅb
をそれぞれ決定する。
は、受信機の製造過程において、受信機が通常の受信状
態の場合の減算器１６ａ、１６ｂの出力信号に含まれる
この回路固有のＤＣオフセットを予め調べて、それぞれ
のＤＣオフセットを０に相殺するように電圧Ｅa 、Ｅb
をそれぞれ決定する。
【０１５４】実施の形態１乃至２では計算によりレプリ
カＤＣオフセットとなる電圧Ｅa 、Ｅb を求めていた
が、この場合では、受信機の製造過程で予め固定して設
定したレプリカＤＣオフセットを与えているので、実施
の形態１乃至２に比べて温度影響に対するＤＣオフセッ
トの変動への追随は柔軟でないが、オフセット電圧制御
回路を必要としないので回路構成が簡易になるという利
点がある。
カＤＣオフセットとなる電圧Ｅa 、Ｅb を求めていた
が、この場合では、受信機の製造過程で予め固定して設
定したレプリカＤＣオフセットを与えているので、実施
の形態１乃至２に比べて温度影響に対するＤＣオフセッ
トの変動への追随は柔軟でないが、オフセット電圧制御
回路を必要としないので回路構成が簡易になるという利
点がある。
【０１５５】また、図９は、実施の形態３の構成が実施
の形態１乃至２の構成を簡易にしたことに対応して、１
つの可変利得アンプ１８と１つの固定レプリカＤＣオフ
セット発生器３６によって図８の回路構成を簡易に構成
したものである。
の形態１乃至２の構成を簡易にしたことに対応して、１
つの可変利得アンプ１８と１つの固定レプリカＤＣオフ
セット発生器３６によって図８の回路構成を簡易に構成
したものである。
【０１５６】固定電圧発生器３６の出力電圧は、受信機
の製造過程において、受信機が通常の受信状態の場合の
減算器１６ａ、１６ｂの出力信号に含まれるこの回路固
有のＤＣオフセットの平均を０に相殺するように電圧Ｅ
を決定する。
の製造過程において、受信機が通常の受信状態の場合の
減算器１６ａ、１６ｂの出力信号に含まれるこの回路固
有のＤＣオフセットの平均を０に相殺するように電圧Ｅ
を決定する。
【０１５７】従って、上記実施の形態４によれば、ベー
スバンド信号からレプリカＤＣオフセットを減算してい
るだけであるから、従来の構成のように、ベースバンド
信号のスペクトルが削られることなく、ＤＣオフセット
を除去できる。また、受信機から出力されるべき復調デ
ータのデータ判定の際にデータ誤り判定の原因となるベ
ースバンド信号に含まれる受信機の回路内部で発生する
この回路固有のオフセット電圧を排除することのできる
受信機を得ることができる。
スバンド信号からレプリカＤＣオフセットを減算してい
るだけであるから、従来の構成のように、ベースバンド
信号のスペクトルが削られることなく、ＤＣオフセット
を除去できる。また、受信機から出力されるべき復調デ
ータのデータ判定の際にデータ誤り判定の原因となるベ
ースバンド信号に含まれる受信機の回路内部で発生する
この回路固有のオフセット電圧を排除することのできる
受信機を得ることができる。
【０１５８】また、実施の形態３では計算により電圧Ｅ
を求めていたが、ここでは、受信機の製造過程で予め固
定設定した電圧を与えているので、実施の形態３に比べ
温度影響に対するＤＣオフセットの変動への追随は柔軟
でないが、２つのベースバンド信号に含まれるＤＣオフ
セット量がほぼ等しい場合には、オフセット電圧制御回
路を必要とせず、図９の構成が適用できるので回路構成
が簡易になるという利点がある。
を求めていたが、ここでは、受信機の製造過程で予め固
定設定した電圧を与えているので、実施の形態３に比べ
温度影響に対するＤＣオフセットの変動への追随は柔軟
でないが、２つのベースバンド信号に含まれるＤＣオフ
セット量がほぼ等しい場合には、オフセット電圧制御回
路を必要とせず、図９の構成が適用できるので回路構成
が簡易になるという利点がある。
【０１５９】
【発明の効果】この発明によれば、位相変移変調された
ラジオ信号を受信してベースバンド信号を生成すると共
に前記ラジオ信号の電力に応じて前記ベースバンド信号
を増幅する受信機において、信号を受信する受信回路固
有の直流オフセット電圧を前記ベースバンド信号を増幅
する手段と少なくとも同等な手段を用いて出力する直流
オフセット電圧出力手段と、受信回路が受信した受信信
号から生成され受信回路固有の直流オフセット電圧成分
を含んだベースバンド信号から直流オフセット電圧出力
手段が出力した直流オフセット電圧成分を相殺し出力す
る直流オフセット電圧相殺手段とを備えたので、受信機
から出力されるべき復調データのデータ判定の際にデー
タ誤り判定の原因となるベースバンド信号に含まれる受
信機の回路内部で発生するこの回路固有のオフセット電
圧を排除することのできる受信機を得ることができる。
ラジオ信号を受信してベースバンド信号を生成すると共
に前記ラジオ信号の電力に応じて前記ベースバンド信号
を増幅する受信機において、信号を受信する受信回路固
有の直流オフセット電圧を前記ベースバンド信号を増幅
する手段と少なくとも同等な手段を用いて出力する直流
オフセット電圧出力手段と、受信回路が受信した受信信
号から生成され受信回路固有の直流オフセット電圧成分
を含んだベースバンド信号から直流オフセット電圧出力
手段が出力した直流オフセット電圧成分を相殺し出力す
る直流オフセット電圧相殺手段とを備えたので、受信機
から出力されるべき復調データのデータ判定の際にデー
タ誤り判定の原因となるベースバンド信号に含まれる受
信機の回路内部で発生するこの回路固有のオフセット電
圧を排除することのできる受信機を得ることができる。
【０１６０】また、直流オフセット電圧出力手段は、非
通話状態での直流オフセット電圧相殺手段の出力に基づ
いて受信回路固有の直流オフセット電圧成分の大きさを
定める直流オフセット電圧制御回路を含むようにしたの
で、受信機から出力されるべき復調データのデータ判定
の際にデータ誤り判定の原因となるベースバンド信号に
含まれる受信機の回路内部で発生するこの回路固有のオ
フセット電圧を排除することのできる受信機を得ること
ができる。
通話状態での直流オフセット電圧相殺手段の出力に基づ
いて受信回路固有の直流オフセット電圧成分の大きさを
定める直流オフセット電圧制御回路を含むようにしたの
で、受信機から出力されるべき復調データのデータ判定
の際にデータ誤り判定の原因となるベースバンド信号に
含まれる受信機の回路内部で発生するこの回路固有のオ
フセット電圧を排除することのできる受信機を得ること
ができる。
【０１６１】また、直流オフセット電圧出力手段は、非
通話状態での第１の直流オフセット電圧相殺手段の出力
と非通話状態での第２の直流オフセット電圧相殺手段の
出力との平均値に基づいて受信回路固有の直流オフセッ
ト電圧成分の大きさを定める直流オフセット電圧制御回
路を含むようにしたので、受信機から出力されるべき復
調データのデータ判定の際にデータ誤り判定の原因とな
るベースバンド信号に含まれる受信機の回路内部で発生
するこの回路固有のオフセット電圧を排除することので
きる受信機を得ることができる。
通話状態での第１の直流オフセット電圧相殺手段の出力
と非通話状態での第２の直流オフセット電圧相殺手段の
出力との平均値に基づいて受信回路固有の直流オフセッ
ト電圧成分の大きさを定める直流オフセット電圧制御回
路を含むようにしたので、受信機から出力されるべき復
調データのデータ判定の際にデータ誤り判定の原因とな
るベースバンド信号に含まれる受信機の回路内部で発生
するこの回路固有のオフセット電圧を排除することので
きる受信機を得ることができる。
【０１６２】また、直流オフセット電圧制御回路は、直
流オフセット相殺手段の出力結果をＡ／Ｄ変換するＡ／
Ｄ変換器と、Ａ／Ｄ変換器の出力を平滑化する平滑化回
路と、平滑化回路の出力電圧中から受信回路固有の直流
オフセット電圧成分の影響を排除する大きさに直流オフ
セット電圧の大きさを算出する直流オフセット電圧計算
回路と、タイミング制御回路から出力されるスルー信号
に基づいて直流オフセット電圧計算回路が算出する直流
オフセット電圧を出力すると共にタイミング制御回路か
ら出力されるホールド信号に基づいて直流オフセット電
圧計算回路が最後に算出した直流オフセット電圧を保持
して出力するホールド回路と、ホールド回路の出力をＤ
／Ａ変換するＤ／Ａ変換器とで構成されたので、受信機
から出力されるべき復調データのデータ判定の際にデー
タ誤り判定の原因となるベースバンド信号に含まれる受
信機の回路内部で発生するこの回路固有のオフセット電
圧を排除することのできる受信機を得ることができる。
流オフセット相殺手段の出力結果をＡ／Ｄ変換するＡ／
Ｄ変換器と、Ａ／Ｄ変換器の出力を平滑化する平滑化回
路と、平滑化回路の出力電圧中から受信回路固有の直流
オフセット電圧成分の影響を排除する大きさに直流オフ
セット電圧の大きさを算出する直流オフセット電圧計算
回路と、タイミング制御回路から出力されるスルー信号
に基づいて直流オフセット電圧計算回路が算出する直流
オフセット電圧を出力すると共にタイミング制御回路か
ら出力されるホールド信号に基づいて直流オフセット電
圧計算回路が最後に算出した直流オフセット電圧を保持
して出力するホールド回路と、ホールド回路の出力をＤ
／Ａ変換するＤ／Ａ変換器とで構成されたので、受信機
から出力されるべき復調データのデータ判定の際にデー
タ誤り判定の原因となるベースバンド信号に含まれる受
信機の回路内部で発生するこの回路固有のオフセット電
圧を排除することのできる受信機を得ることができる。
【０１６３】また、直流オフセット電圧制御回路は、直
流オフセット相殺手段の出力結果の正負を判定する判定
回路と、判定回路が出力する正負の判定結果の数を計数
して正又は負のいずれかの計数値が予め定められた数に
達した場合にその達した方の判定結果を出力して再び計
数をやり直すランダムフォークフィルタと、ランダムフ
ォークフィルタの出力に基づいて受信回路固有の直流オ
フセット電圧成分を相殺する大きさに直流オフセット電
圧の大きさを定める電圧調節回路と、タイミング制御回
路から出力されるスルー信号に基づいて電圧調整回路が
定めた直流オフセット電圧を出力すると共にタイミング
制御回路から出力されるホールド信号に基づいて電圧調
整回路が最後に定めた直流オフセット電圧を保持して出
力するホールド回路と、ホールド回路の出力をＤ／Ａ変
換するＤ／Ａ変換器とで構成されたので、受信機から出
力されるべき復調データのデータ判定の際にデータ誤り
判定の原因となるベースバンド信号に含まれる受信機の
回路内部で発生するこの回路固有のオフセット電圧を排
除することのできる受信機を得ることができる。
流オフセット相殺手段の出力結果の正負を判定する判定
回路と、判定回路が出力する正負の判定結果の数を計数
して正又は負のいずれかの計数値が予め定められた数に
達した場合にその達した方の判定結果を出力して再び計
数をやり直すランダムフォークフィルタと、ランダムフ
ォークフィルタの出力に基づいて受信回路固有の直流オ
フセット電圧成分を相殺する大きさに直流オフセット電
圧の大きさを定める電圧調節回路と、タイミング制御回
路から出力されるスルー信号に基づいて電圧調整回路が
定めた直流オフセット電圧を出力すると共にタイミング
制御回路から出力されるホールド信号に基づいて電圧調
整回路が最後に定めた直流オフセット電圧を保持して出
力するホールド回路と、ホールド回路の出力をＤ／Ａ変
換するＤ／Ａ変換器とで構成されたので、受信機から出
力されるべき復調データのデータ判定の際にデータ誤り
判定の原因となるベースバンド信号に含まれる受信機の
回路内部で発生するこの回路固有のオフセット電圧を排
除することのできる受信機を得ることができる。
【０１６４】また、タイミング制御回路は、電源投入直
後から予め定められた時刻までの間にスルー信号を出力
するようにしたので、受信機から出力されるべき復調デ
ータのデータ判定の際にデータ誤り判定の原因となるベ
ースバンド信号に含まれる受信機の回路内部で発生する
この回路固有のオフセット電圧を排除することのできる
受信機を得ることができる。
後から予め定められた時刻までの間にスルー信号を出力
するようにしたので、受信機から出力されるべき復調デ
ータのデータ判定の際にデータ誤り判定の原因となるベ
ースバンド信号に含まれる受信機の回路内部で発生する
この回路固有のオフセット電圧を排除することのできる
受信機を得ることができる。
【０１６５】また、タイミング制御回路は、非通話時に
ホールド信号を出力するようにしたので、受信機から出
力されるべき復調データのデータ判定の際にデータ誤り
判定の原因となるベースバンド信号に含まれる受信機の
回路内部で発生するこの回路固有のオフセット電圧を排
除することのできる受信機を得ることができる。
ホールド信号を出力するようにしたので、受信機から出
力されるべき復調データのデータ判定の際にデータ誤り
判定の原因となるベースバンド信号に含まれる受信機の
回路内部で発生するこの回路固有のオフセット電圧を排
除することのできる受信機を得ることができる。
【０１６６】また、直流オフセット電圧出力手段を、受
信回路固有の直流オフセット電圧成分を相殺する予め求
められた電圧を発生する固定電圧発生手段としたので、
受信機から出力されるべき復調データのデータ判定の際
にデータ誤り判定の原因となるベースバンド信号に含ま
れる受信機の回路内部で発生するこの回路固有のオフセ
ット電圧を排除することのできる受信機を得ることがで
きる。
信回路固有の直流オフセット電圧成分を相殺する予め求
められた電圧を発生する固定電圧発生手段としたので、
受信機から出力されるべき復調データのデータ判定の際
にデータ誤り判定の原因となるベースバンド信号に含ま
れる受信機の回路内部で発生するこの回路固有のオフセ
ット電圧を排除することのできる受信機を得ることがで
きる。
【図１】 実施の形態１に係る受信機の説明図である。
【図２】 実施の形態１に係る受信機の説明図である。
【図３】 実施の形態１に係る受信機の説明図である。
【図４】 実施の形態１に係る受信機の説明図である。
【図５】 実施の形態２に係る受信機の説明図である。
【図６】 実施の形態３に係る受信機の説明図である。
【図７】 実施の形態３に係る受信機の説明図である。
【図８】 実施の形態４に係る受信機の説明図である。
【図９】 実施の形態４に係る受信機の説明図である。
【図１０】 従来のダイレクトコンバージョン受信機の
説明図である。
説明図である。
【図１１】 従来のダイレクトコンバージョン受信機の
説明図である。
説明図である。
【符号の説明】 １６ａ、１６ｂ 減算器、１８、１８ａ、１８ｂ 可変
利得アンプ、２０、２０ａ、２０ｂ オフセット電圧制
御回路、２２ 電圧発生器、２３ 選択スイッチ、２４
タイミング制御回路、２０１ａ Ａ／Ｄ変換器、２０
２ａ 平滑化回路、２０３ａ オフセット電圧計算回
路、２０４ａ ホールド回路、２０５ａ Ｄ／Ａ変換
器、２０６ａ 比較器、２０７ａ ランダムウォークフ
ィルタ、２０８ａ 電圧制御回路、３４ 平均電圧検出
器、３６、３６ａ、３６ｂ、固定電圧発生器。
利得アンプ、２０、２０ａ、２０ｂ オフセット電圧制
御回路、２２ 電圧発生器、２３ 選択スイッチ、２４
タイミング制御回路、２０１ａ Ａ／Ｄ変換器、２０
２ａ 平滑化回路、２０３ａ オフセット電圧計算回
路、２０４ａ ホールド回路、２０５ａ Ｄ／Ａ変換
器、２０６ａ 比較器、２０７ａ ランダムウォークフ
ィルタ、２０８ａ 電圧制御回路、３４ 平均電圧検出
器、３６、３６ａ、３６ｂ、固定電圧発生器。
フロントページの続き (72)発明者 三宅 真 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内
Claims (8)
- 【請求項１】 位相変移変調されたラジオ信号を受信し
てベースバンド信号を生成すると共に前記ラジオ信号の
電力に応じて前記ベースバンド信号を増幅する受信機に
おいて、信号を受信する受信回路固有の直流オフセット
電圧を前記ベースバンド信号を増幅する手段と少なくと
も同等な手段を用いて出力する直流オフセット電圧出力
手段と、前記受信回路が受信した受信信号から生成され
前記受信回路固有の直流オフセット電圧成分を含んだベ
ースバンド信号から前記直流オフセット電圧出力手段が
出力した直流オフセット電圧成分を相殺し出力する直流
オフセット電圧相殺手段とを備えたことを特徴とする受
信機。 - 【請求項２】 直流オフセット電圧出力手段は、非通話
状態での直流オフセット電圧相殺手段の出力に基づいて
受信回路固有の直流オフセット電圧成分の大きさを定め
る直流オフセット電圧制御回路を含むことを特徴とする
請求項１に記載の受信機。 - 【請求項３】 直流オフセット電圧出力手段は、非通話
状態での第１の直流オフセット電圧相殺手段の出力と非
通話状態での第２の直流オフセット電圧相殺手段の出力
との平均値に基づいて受信回路固有の直流オフセット電
圧成分の大きさを定める直流オフセット電圧制御回路を
含むことを特徴とする請求項１に記載の受信機。 - 【請求項４】 直流オフセット電圧制御回路は、直流オ
フセット相殺手段の出力結果をＡ／Ｄ変換するＡ／Ｄ変
換器と、該Ａ／Ｄ変換器の出力を平滑化する平滑化回路
と、該平滑化回路の出力電圧中から受信回路固有の直流
オフセット電圧成分の影響を排除する大きさに直流オフ
セット電圧の大きさを算出する直流オフセット電圧計算
回路と、タイミング制御回路から出力されるスルー信号
に基づいて前記直流オフセット電圧計算回路が算出する
直流オフセット電圧を出力すると共に前記タイミング制
御回路から出力されるホールド信号に基づいて前記直流
オフセット電圧計算回路が最後に算出した直流オフセッ
ト電圧を保持して出力するホールド回路と、該ホールド
回路の出力をＤ／Ａ変換するＤ／Ａ変換器とで構成され
たことを特徴とする請求項２叉は３に記載の受信機。 - 【請求項５】 直流オフセット電圧制御回路は、直流オ
フセット相殺手段の出力結果の正負を判定する判定回路
と、該判定回路が出力する正負の判定結果の数を計数し
て正又は負のいずれかの計数値が予め定められた数に達
した場合にその達した方の判定結果を出力して再び計数
をやり直すランダムフォークフィルタと、該ランダムフ
ォークフィルタの出力に基づいて受信回路固有の直流オ
フセット電圧成分を相殺する大きさに直流オフセット電
圧の大きさを定める電圧調節回路と、タイミング制御回
路から出力されるスルー信号に基づいて前記電圧調整回
路が定めた直流オフセット電圧を出力すると共に前記タ
イミング制御回路から出力されるホールド信号に基づい
て前記電圧調整回路が最後に定めた直流オフセット電圧
を保持して出力するホールド回路と、該ホールド回路の
出力をＤ／Ａ変換するＤ／Ａ変換器とで構成されたこと
を特徴とする請求項２叉は３に記載の受信機。 - 【請求項６】 タイミング制御回路は、電源投入直後か
ら予め定められた時刻までの間にスルー信号を出力する
ことを特徴とする請求項４叉は５に記載の受信機。 - 【請求項７】 タイミング制御回路は、非通話時にホー
ルド信号を出力することを特徴とする請求項４乃至６の
いずれかに記載の受信機。 - 【請求項８】 直流オフセット電圧出力手段を、受信回
路固有の直流オフセット電圧成分を相殺する予め求めら
れた電圧を発生する固定電圧発生手段としたことを特徴
とする請求項１に記載の受信機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04813197A JP3731276B2 (ja) | 1997-03-03 | 1997-03-03 | 受信機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04813197A JP3731276B2 (ja) | 1997-03-03 | 1997-03-03 | 受信機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10247953A true JPH10247953A (ja) | 1998-09-14 |
| JP3731276B2 JP3731276B2 (ja) | 2006-01-05 |
Family
ID=12794785
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04813197A Expired - Fee Related JP3731276B2 (ja) | 1997-03-03 | 1997-03-03 | 受信機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3731276B2 (ja) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002019553A1 (fr) * | 2000-08-28 | 2002-03-07 | Matsushita Electric Industrial Co., Ltd. | Recepteur a conversion directe |
| WO2003049276A1 (fr) * | 2001-11-30 | 2003-06-12 | Sony Corporation | Demodulateur et recepteur le mettant en application |
| JP2005507568A (ja) * | 2001-02-16 | 2005-03-17 | クゥアルコム・インコーポレイテッド | ダイレクトコンバート受信機アーキテクチャ |
| JP2006515123A (ja) * | 2002-06-20 | 2006-05-18 | クゥアルコム・インコーポレイテッド | 通信システムにおけるｄｃオフセット |
| US7171185B2 (en) | 2002-01-29 | 2007-01-30 | Matsushita Electric Industrial Co., Ltd. | Direct conversion receiver and DC offset reducing method |
| KR100726785B1 (ko) | 2005-08-17 | 2007-06-11 | 인티그런트 테크놀로지즈(주) | 지상파 디지털 멀티미디어/디지털 오디오 방송용Ｌｏｗ－ＩＦ 수신기. |
| JP2007533266A (ja) * | 2004-04-13 | 2007-11-15 | スカイワークス ソリューションズ，インコーポレイテッド | 直流オフセット補正システム及び方法 |
| US7356326B2 (en) * | 2001-12-12 | 2008-04-08 | Samsung Electronics Co., Ltd. | Direct-conversion receiver for removing DC offset |
| JP2008109680A (ja) * | 1999-11-15 | 2008-05-08 | Renesas Technology Corp | 送受信機 |
| JP2008536367A (ja) * | 2005-03-18 | 2008-09-04 | モトローラ・インコーポレイテッド | 周波数変調されたｒｆ信号を受信および復調するための受信器、ならびにその受信器内での動作の方法 |
| JP2010114508A (ja) * | 2008-11-04 | 2010-05-20 | Goyo Electronics Co Ltd | 直交復調器 |
| WO2012132195A1 (ja) * | 2011-03-30 | 2012-10-04 | パナソニック株式会社 | 受信装置 |
| US8559559B2 (en) | 2002-06-20 | 2013-10-15 | Qualcomm, Incorporated | Method and apparatus for compensating DC offsets in communication systems |
| US9025706B2 (en) | 2011-09-26 | 2015-05-05 | Panasonic Corporation | Receiver with adaptive filter and gain control |
| US10320433B2 (en) | 2017-03-28 | 2019-06-11 | Panasonic Corporation | Radio receiving device and transmitting and receiving device |
-
1997
- 1997-03-03 JP JP04813197A patent/JP3731276B2/ja not_active Expired - Fee Related
Cited By (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008109680A (ja) * | 1999-11-15 | 2008-05-08 | Renesas Technology Corp | 送受信機 |
| WO2002019553A1 (fr) * | 2000-08-28 | 2002-03-07 | Matsushita Electric Industrial Co., Ltd. | Recepteur a conversion directe |
| EP2267889A3 (en) * | 2001-02-16 | 2012-08-01 | Qualcomm Incorporated | Direct conversion receiver architecture |
| JP2005507568A (ja) * | 2001-02-16 | 2005-03-17 | クゥアルコム・インコーポレイテッド | ダイレクトコンバート受信機アーキテクチャ |
| EP2267887A3 (en) * | 2001-02-16 | 2012-08-01 | Qualcomm Incorporated | Direct conversion receiver architecture |
| JP2008295076A (ja) * | 2001-02-16 | 2008-12-04 | Qualcomm Inc | ダイレクトコンバート受信機アーキテクチャ |
| EP2267890A3 (en) * | 2001-02-16 | 2012-08-01 | Qualcomm Incorporated | Direct conversion receiver architecture |
| JP2010193489A (ja) * | 2001-02-16 | 2010-09-02 | Qualcomm Inc | ダイレクトコンバート受信機アーキテクチャ |
| JP2010213310A (ja) * | 2001-02-16 | 2010-09-24 | Qualcomm Inc | ダイレクトコンバート受信機アーキテクチャ |
| WO2003049276A1 (fr) * | 2001-11-30 | 2003-06-12 | Sony Corporation | Demodulateur et recepteur le mettant en application |
| US7356326B2 (en) * | 2001-12-12 | 2008-04-08 | Samsung Electronics Co., Ltd. | Direct-conversion receiver for removing DC offset |
| US7171185B2 (en) | 2002-01-29 | 2007-01-30 | Matsushita Electric Industrial Co., Ltd. | Direct conversion receiver and DC offset reducing method |
| JP2006515123A (ja) * | 2002-06-20 | 2006-05-18 | クゥアルコム・インコーポレイテッド | 通信システムにおけるｄｃオフセット |
| US8559559B2 (en) | 2002-06-20 | 2013-10-15 | Qualcomm, Incorporated | Method and apparatus for compensating DC offsets in communication systems |
| JP2010273353A (ja) * | 2002-06-20 | 2010-12-02 | Qualcomm Inc | 通信システムにおけるｄｃオフセット |
| JP2007533266A (ja) * | 2004-04-13 | 2007-11-15 | スカイワークス ソリューションズ，インコーポレイテッド | 直流オフセット補正システム及び方法 |
| JP2008536367A (ja) * | 2005-03-18 | 2008-09-04 | モトローラ・インコーポレイテッド | 周波数変調されたｒｆ信号を受信および復調するための受信器、ならびにその受信器内での動作の方法 |
| KR100726785B1 (ko) | 2005-08-17 | 2007-06-11 | 인티그런트 테크놀로지즈(주) | 지상파 디지털 멀티미디어/디지털 오디오 방송용Ｌｏｗ－ＩＦ 수신기. |
| JP2010114508A (ja) * | 2008-11-04 | 2010-05-20 | Goyo Electronics Co Ltd | 直交復調器 |
| WO2012132195A1 (ja) * | 2011-03-30 | 2012-10-04 | パナソニック株式会社 | 受信装置 |
| JP2012209886A (ja) * | 2011-03-30 | 2012-10-25 | Panasonic Corp | 受信装置 |
| US8761319B2 (en) | 2011-03-30 | 2014-06-24 | Panasonic Corporation | Reception device |
| US9025706B2 (en) | 2011-09-26 | 2015-05-05 | Panasonic Corporation | Receiver with adaptive filter and gain control |
| US10320433B2 (en) | 2017-03-28 | 2019-06-11 | Panasonic Corporation | Radio receiving device and transmitting and receiving device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3731276B2 (ja) | 2006-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0948128B1 (en) | DC offset cancellation in a quadrature receiver | |
| EP1201029B1 (en) | Automatic gain control and offset correction | |
| US6208849B1 (en) | Receiver with suppressed intermodulation distortion and method for operating the same | |
| JPH10247953A (ja) | 受信機 | |
| JP2001102947A (ja) | 自動利得制御回路および受信機 | |
| JPH11234150A (ja) | デジタル復調装置 | |
| JPH10276125A (ja) | 移動無線受信装置 | |
| EP1175004A1 (en) | Automatic gain control method, automatic gain control processor, and demodulator | |
| JP3454882B2 (ja) | 無線受信装置 | |
| JP3486058B2 (ja) | Ｄｃオフセット除去機能を備えた受信機 | |
| JP2009088972A (ja) | 無線通信の受信装置 | |
| JPH08139632A (ja) | 狭帯域通信装置 | |
| JP2000092143A (ja) | Ｄｃオフセットのキャンセルとキャリア検出しきい値測 定機能を備えた受信機とその制御方法 | |
| JP3468009B2 (ja) | 受信機 | |
| JP2002094346A (ja) | 可変利得増幅器を備えた受信機及びその制御方法 | |
| US6473605B1 (en) | Noise reduction and range control radio system | |
| JPH11298348A (ja) | 受信装置 | |
| JPH1188220A (ja) | 無線信号受信機 | |
| JP2001177426A (ja) | 通信装置 | |
| US8208592B2 (en) | Receiver | |
| JP3875815B2 (ja) | ディジタル送受信機 | |
| JP3887515B2 (ja) | 広帯域ディジタル受信機 | |
| JP2000286654A (ja) | 自動利得制御回路 | |
| JPH05344016A (ja) | Ｆｍ無線受信機のパワーセーブ装置 | |
| JP2000031723A (ja) | 広帯域ディジタル受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040220 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040716 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050628 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050825 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050920 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051003 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091021 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101021 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111021 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121021 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131021 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |