JPH10253705A - バーンイン装置の試験方法 - Google Patents
バーンイン装置の試験方法Info
- Publication number
- JPH10253705A JPH10253705A JP9055649A JP5564997A JPH10253705A JP H10253705 A JPH10253705 A JP H10253705A JP 9055649 A JP9055649 A JP 9055649A JP 5564997 A JP5564997 A JP 5564997A JP H10253705 A JPH10253705 A JP H10253705A
- Authority
- JP
- Japan
- Prior art keywords
- burn
- function
- data
- test
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 専用の試験ボードを用いずにバーンイン装置
の試験を行う。 【解決手段】 被検査ＩＣに対する入力データの発生機
能と該ＩＣからの出力データの評価機能とを備えるバー
ンイン装置において、前記ＩＣをセットした状態で、所
定パターンの前記入力データを発生し、該ＩＣからの出
力データと、前記所定パターンに対応した期待パターン
との比較結果に基づいて前記発生機能又は前記評価機能
の良否を判定する。一般に、被検査ＩＣはバーンイン以
外の動作試験に合格したものであり、一部の初期不良品
を除いてその動作は安定しているから、取り敢えずの完
動品として扱っても差し支えない。したがって、かかる
完動品に所定パターンを入力し、その出力パターンと期
待パターンとを比較した結果から、高い蓋然性でバーン
イン装置の機能不良を判定できる。
の試験を行う。 【解決手段】 被検査ＩＣに対する入力データの発生機
能と該ＩＣからの出力データの評価機能とを備えるバー
ンイン装置において、前記ＩＣをセットした状態で、所
定パターンの前記入力データを発生し、該ＩＣからの出
力データと、前記所定パターンに対応した期待パターン
との比較結果に基づいて前記発生機能又は前記評価機能
の良否を判定する。一般に、被検査ＩＣはバーンイン以
外の動作試験に合格したものであり、一部の初期不良品
を除いてその動作は安定しているから、取り敢えずの完
動品として扱っても差し支えない。したがって、かかる
完動品に所定パターンを入力し、その出力パターンと期
待パターンとを比較した結果から、高い蓋然性でバーン
イン装置の機能不良を判定できる。
Description
【０００１】
【発明の属する技術分野】本発明は、バーンインテスト
（burn-in test）に用いられるバーンイン装置の試験方
法に関する。
（burn-in test）に用いられるバーンイン装置の試験方
法に関する。
【０００２】
【従来の技術】バーンインテストとは、いわゆるバスタ
ブ理論を利用して１００℃以上の高温下で多数のＩＣを
実際に動作させ、ボーダーライン付近の故障しかかって
いるものを見つけ出してスクリーニング（除去）すると
いう出荷検査技法の一つであり、このテストに用いられ
るバーンイン装置は、高温チャンバーとしての機能を有
するほか、被検査ＩＣに対する入力データの発生機能
や、同ＩＣからの出力データの評価機能を備えている。
ブ理論を利用して１００℃以上の高温下で多数のＩＣを
実際に動作させ、ボーダーライン付近の故障しかかって
いるものを見つけ出してスクリーニング（除去）すると
いう出荷検査技法の一つであり、このテストに用いられ
るバーンイン装置は、高温チャンバーとしての機能を有
するほか、被検査ＩＣに対する入力データの発生機能
や、同ＩＣからの出力データの評価機能を備えている。
【０００３】一般にバーンイン装置では、数百個のＩＣ
を取り付けたバーンインボードを数十枚セットできるよ
うになっており、装置側から見た被検査ＩＣの数は膨大
な量になっている。このため、データ発生機能やデータ
評価機能のチャネル数もＩＣの数に比例して膨大な量に
なるから、バーンイン装置の起動時におけるデータ発生
機能やデータ評価機能の人為的な良否検査は、事実上不
可能になっている。
を取り付けたバーンインボードを数十枚セットできるよ
うになっており、装置側から見た被検査ＩＣの数は膨大
な量になっている。このため、データ発生機能やデータ
評価機能のチャネル数もＩＣの数に比例して膨大な量に
なるから、バーンイン装置の起動時におけるデータ発生
機能やデータ評価機能の人為的な良否検査は、事実上不
可能になっている。
【０００４】そこで、従来のバーンイン装置では、図５
に示すように、バーンインボードの代わりに専用の試験
ボードをセットしてデータ発生機能やデータ評価機能を
検査していた。
に示すように、バーンインボードの代わりに専用の試験
ボードをセットしてデータ発生機能やデータ評価機能を
検査していた。
【０００５】
【発明が解決しようとする課題】しかしながら、かかる
従来のバーンイン装置の試験方法にあっては、専用の試
験ボードを用いるというものであるが、試験の効率化を
図るには、当該試験ボードをバーンインボードと同数
（数十枚）揃える必要があり、装置のコストアップを招
くという問題点がある。
従来のバーンイン装置の試験方法にあっては、専用の試
験ボードを用いるというものであるが、試験の効率化を
図るには、当該試験ボードをバーンインボードと同数
（数十枚）揃える必要があり、装置のコストアップを招
くという問題点がある。
【０００６】そこで、本発明は、専用の試験ボードを用
いずにバーンイン装置の試験を行うことを目的とする。
いずにバーンイン装置の試験を行うことを目的とする。
【０００７】
【課題を解決するための手段】本発明は、被検査ＩＣに
対する入力データの発生機能と該ＩＣからの出力データ
の評価機能とを備えるバーンイン装置において、前記Ｉ
Ｃをセットした状態で、所定パターンの前記入力データ
を発生し、該ＩＣからの出力データと、前記所定パター
ンに対応した期待パターンとの比較結果に基づいて前記
発生機能又は前記評価機能の良否を判定することを特徴
とする。
対する入力データの発生機能と該ＩＣからの出力データ
の評価機能とを備えるバーンイン装置において、前記Ｉ
Ｃをセットした状態で、所定パターンの前記入力データ
を発生し、該ＩＣからの出力データと、前記所定パター
ンに対応した期待パターンとの比較結果に基づいて前記
発生機能又は前記評価機能の良否を判定することを特徴
とする。
【０００８】一般に、被検査ＩＣはバーンイン以外の動
作試験に合格したものであり、一部の初期不良品を除い
てその動作は安定しているから、取り敢えずの完動品と
して扱っても差し支えない。したがって、かかる完動品
に所定パターンを入力し、その出力パターンと期待パタ
ーンとを比較した結果から、高い蓋然性でバーンイン装
置の機能不良を判定できる。
作試験に合格したものであり、一部の初期不良品を除い
てその動作は安定しているから、取り敢えずの完動品と
して扱っても差し支えない。したがって、かかる完動品
に所定パターンを入力し、その出力パターンと期待パタ
ーンとを比較した結果から、高い蓋然性でバーンイン装
置の機能不良を判定できる。
【０００９】
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。図１は本発明に係るバーンイン装置の
試験方法の一実施例を示す図である。図１において、１
はバーンイン装置であり、２は図示を略したバーンイン
ボードを介してバーンイン装置１にセットされた被検査
ＩＣ（バーンインテストの対象となるＩＣ）である。
づいて説明する。図１は本発明に係るバーンイン装置の
試験方法の一実施例を示す図である。図１において、１
はバーンイン装置であり、２は図示を略したバーンイン
ボードを介してバーンイン装置１にセットされた被検査
ＩＣ（バーンインテストの対象となるＩＣ）である。
【００１０】被検査ＩＣ２には、バーンイン装置１から
所定パターンのデータＤＩが入力されており、被検査Ｉ
Ｃ２からの出力データＤＯは再びバーンイン装置１に入
力されている。なお、被検査ＩＣ２は、実際には様々な
論理機能やメモリ機能などを有しているが、ここでは、
説明の簡単化のために、単なるスルー機能（入力データ
をそのまま出力する）しか有していないものと仮定す
る。すなわち、ＤＩ＝ＤＯと仮定する。
所定パターンのデータＤＩが入力されており、被検査Ｉ
Ｃ２からの出力データＤＯは再びバーンイン装置１に入
力されている。なお、被検査ＩＣ２は、実際には様々な
論理機能やメモリ機能などを有しているが、ここでは、
説明の簡単化のために、単なるスルー機能（入力データ
をそのまま出力する）しか有していないものと仮定す
る。すなわち、ＤＩ＝ＤＯと仮定する。
【００１１】３はＤＩを発生するデータ発生部であり、
このデータ発生部３は、被検査ＩＣ２に対する入力デー
タの発生機能に相当するものである。また、４はＤＯを
取り込んでその論理（“１”か“０”か）を判定するコ
ンパレータ（図では便宜的に４ビットのコンパレー
タ）、５はコンパレータの出力ＤＯ′と所定の期待値デ
ータＤＲとを比較して、データ発生部３からコンパレー
タ４の出力に至るまで間の信号経路の良否を判定する判
定部であり、判定部５は被測定ＩＣ２からの出力データ
の評価機能に相当するものである。なお、ＳＯは判定信
号である。
このデータ発生部３は、被検査ＩＣ２に対する入力デー
タの発生機能に相当するものである。また、４はＤＯを
取り込んでその論理（“１”か“０”か）を判定するコ
ンパレータ（図では便宜的に４ビットのコンパレー
タ）、５はコンパレータの出力ＤＯ′と所定の期待値デ
ータＤＲとを比較して、データ発生部３からコンパレー
タ４の出力に至るまで間の信号経路の良否を判定する判
定部であり、判定部５は被測定ＩＣ２からの出力データ
の評価機能に相当するものである。なお、ＳＯは判定信
号である。
【００１２】このような構成において、ここでは、ＤＩ
＝ＤＯであるから、データ発生部３からコンパレータ４
の出力に至るまで間の信号経路に異状がなければ、Ｄ
Ｏ′もＤＩと同じになるはずである。したがって、ＤＲ
＝ＤＩとすることにより、ＳＯは“ＯＫ”となる。とこ
ろで、信号経路の異状には様々なケースがあるが、特
に、グランドや電源線とショートした場合には、ＤＩの
パターンによっては異状を判定できないことがある。例
えば、ＤＩのパターンを［００００］とした場合、コン
パレータ４の一つの出力（図中の符号Ａ参照）がグラン
ドに落ちていると、見かけ上、ＤＯ′も［００００］に
なってしまうから、異状を判定できない。又は、ＤＩの
パターンを［１１１１］とした場合、コンパレータ４の
一つの出力（図中の符号Ａ参照）が電源線とショートし
ていると、見かけ上、ＤＯ′も［１１１１］になってし
まうから、同様に異状を判定できない。かかる不都合を
回避するには、ＤＩとＤＲを［００００］にして判定し
た後に、ＤＩとＤＲを逆論理（［１１１１］）にして再
判定すればよい。２回の判定結果が共に“ＯＫ”であれ
ば、例えば、図中の符号Ａの箇所に異状（グランドや電
源線とのショート）はない。
＝ＤＯであるから、データ発生部３からコンパレータ４
の出力に至るまで間の信号経路に異状がなければ、Ｄ
Ｏ′もＤＩと同じになるはずである。したがって、ＤＲ
＝ＤＩとすることにより、ＳＯは“ＯＫ”となる。とこ
ろで、信号経路の異状には様々なケースがあるが、特
に、グランドや電源線とショートした場合には、ＤＩの
パターンによっては異状を判定できないことがある。例
えば、ＤＩのパターンを［００００］とした場合、コン
パレータ４の一つの出力（図中の符号Ａ参照）がグラン
ドに落ちていると、見かけ上、ＤＯ′も［００００］に
なってしまうから、異状を判定できない。又は、ＤＩの
パターンを［１１１１］とした場合、コンパレータ４の
一つの出力（図中の符号Ａ参照）が電源線とショートし
ていると、見かけ上、ＤＯ′も［１１１１］になってし
まうから、同様に異状を判定できない。かかる不都合を
回避するには、ＤＩとＤＲを［００００］にして判定し
た後に、ＤＩとＤＲを逆論理（［１１１１］）にして再
判定すればよい。２回の判定結果が共に“ＯＫ”であれ
ば、例えば、図中の符号Ａの箇所に異状（グランドや電
源線とのショート）はない。
【００１３】但し、以上の対策でも、隣接する信号経路
間のショート（図中の符号Ｂ参照）には対処できない。
［００００］や［１１１１］のビット配列が同一論理だ
からである。この対策としては、交互論理のビット配列
とすればよい。すなわち、各回のＤＩとＤＲのビット配
列を［１０１０］と［０１０１］にすればよい。この試
験パターンによれば、一つの信号経路のショートだけで
なく、隣接する信号経路間のショートも判定できるの
で、データ発生部３からコンパレータ４の出力に至るま
で間の信号経路の良否を正確に判定することができる。
間のショート（図中の符号Ｂ参照）には対処できない。
［００００］や［１１１１］のビット配列が同一論理だ
からである。この対策としては、交互論理のビット配列
とすればよい。すなわち、各回のＤＩとＤＲのビット配
列を［１０１０］と［０１０１］にすればよい。この試
験パターンによれば、一つの信号経路のショートだけで
なく、隣接する信号経路間のショートも判定できるの
で、データ発生部３からコンパレータ４の出力に至るま
で間の信号経路の良否を正確に判定することができる。
【００１４】なお、コンパレータ４の障害にいわゆる
“フリーパス”（入力データをそのまま出力してしまう
障害）があるが、上記手続ではかかるフリーパスを見抜
けない。この障害に対処するには、ＤＩの逆論理をＤＲ
にすればよく、例えば、ＤＩが［１０１０］の場合は、
ＤＲを［０１０１］とすればよい。フリーパスがなけれ
ば、ＤＯ′≠ＤＲであり、ＳＯは必ず“ＮＧ”になるか
ら、ＳＯが“ＯＫ”となったときにフリーパスの発生を
判定できる。
“フリーパス”（入力データをそのまま出力してしまう
障害）があるが、上記手続ではかかるフリーパスを見抜
けない。この障害に対処するには、ＤＩの逆論理をＤＲ
にすればよく、例えば、ＤＩが［１０１０］の場合は、
ＤＲを［０１０１］とすればよい。フリーパスがなけれ
ば、ＤＯ′≠ＤＲであり、ＳＯは必ず“ＮＧ”になるか
ら、ＳＯが“ＯＫ”となったときにフリーパスの発生を
判定できる。
【００１５】又は、被検査ＩＣ２がスクランブル機能付
のメモリの場合には、以下のようにすることができる。
ここで、スクランブル機能とは、特に多層の配線層を持
つメモリに適用される機能（アドレススクランブルやデ
ータスクランブルと呼ばれる）のことであり、レイアウ
トの都合上、アドレスの並びが順不同（但し一応の規則
性はある）になってしまったメモリをリードライトする
際に、上記“一応の規則性”に従ってアドレス変換を行
うという機能である。
のメモリの場合には、以下のようにすることができる。
ここで、スクランブル機能とは、特に多層の配線層を持
つメモリに適用される機能（アドレススクランブルやデ
ータスクランブルと呼ばれる）のことであり、レイアウ
トの都合上、アドレスの並びが順不同（但し一応の規則
性はある）になってしまったメモリをリードライトする
際に、上記“一応の規則性”に従ってアドレス変換を行
うという機能である。
【００１６】一般に、被検査ＩＣ２がメモリの場合、バ
ーンイン装置１では注目アドレスに書き込んだデータが
その周囲のアドレスのデータの影響で化けないか否かと
いう、いわゆるデスターブ試験を行うが、スクランブル
機能付のメモリの場合は、物理的なアドレスの並びが順
番でないため、注目アドレスとその周囲のアドレスとの
対応関係をつかみにくい。そこで、本実施例では、ま
ず、スクランブル機能を無効にした状態でＤＩを［１］
にして当該メモリの注目アドレスに書き込む。注目アド
レスは、［１］を書き込むと［０］が保持されるアドレ
スである。なお、デスターブ試験の点からは注目アドレ
スの数は多い方がよいが、ここでの試験目的は、デスタ
ーブではなくバーンイン装置１の起動確認試験であり、
しかも、被検査ＩＣ２が完動品であることから、数アド
レス程度での検査で十分である。
ーンイン装置１では注目アドレスに書き込んだデータが
その周囲のアドレスのデータの影響で化けないか否かと
いう、いわゆるデスターブ試験を行うが、スクランブル
機能付のメモリの場合は、物理的なアドレスの並びが順
番でないため、注目アドレスとその周囲のアドレスとの
対応関係をつかみにくい。そこで、本実施例では、ま
ず、スクランブル機能を無効にした状態でＤＩを［１］
にして当該メモリの注目アドレスに書き込む。注目アド
レスは、［１］を書き込むと［０］が保持されるアドレ
スである。なお、デスターブ試験の点からは注目アドレ
スの数は多い方がよいが、ここでの試験目的は、デスタ
ーブではなくバーンイン装置１の起動確認試験であり、
しかも、被検査ＩＣ２が完動品であることから、数アド
レス程度での検査で十分である。
【００１７】図２は注目アドレス（ハッチング部分）を
便宜的に４ビットとした例であり、注目アドレスにはス
クランブル機能を無効にした状態での書き込みデータ
（ＤＩ）に対応した［０］が保持されている。この状態
で、スクランブル機能を有効にし、注目アドレスのデー
タ（ＤＯ）を読み出してＤＯとＤＲ（［０］）を比較す
る。一致すれば検査はＯＫである。
便宜的に４ビットとした例であり、注目アドレスにはス
クランブル機能を無効にした状態での書き込みデータ
（ＤＩ）に対応した［０］が保持されている。この状態
で、スクランブル機能を有効にし、注目アドレスのデー
タ（ＤＯ）を読み出してＤＯとＤＲ（［０］）を比較す
る。一致すれば検査はＯＫである。
【００１８】又は、被検査ＩＣ２がメモリの場合、以下
のようにすると、データ発生部３のパターン発生機能を
検査できる。まず、図３（ａ）に示すように、被検査Ｉ
Ｃ２のアドレス（Ｘ，Ｙ）を０から＋１ずつしながら順
次に指定し、それぞれの指定アドレスにＤＩ＝［０］を
書き込んでいく。なお、図中の“０Ｗ”は０ライトの略
である。次に、図３（ｂ）に示すように、上記と同様
に、アドレスを順次に指定しながらＤＯ＝［０］を読み
出し、且つ、その読み出しアドレスにＤＩ＝［１］を書
き込んでいく。なお、図中の“０Ｒ１Ｗ”は０リード１
ライトの略である。最後に、図３（ｃ）に示すように、
上記と同様に、アドレスを順次に指定しながらＤＯ＝
［１］を読み出していく。なお、図中の“１Ｒ”は１リ
ードの略である。このようにすると、データ発生部３の
パターン発生機能を、被検査ＩＣ２のアドレス指定動作
及び当該アドレスのリードライト動作によって検査する
ことができる。
のようにすると、データ発生部３のパターン発生機能を
検査できる。まず、図３（ａ）に示すように、被検査Ｉ
Ｃ２のアドレス（Ｘ，Ｙ）を０から＋１ずつしながら順
次に指定し、それぞれの指定アドレスにＤＩ＝［０］を
書き込んでいく。なお、図中の“０Ｗ”は０ライトの略
である。次に、図３（ｂ）に示すように、上記と同様
に、アドレスを順次に指定しながらＤＯ＝［０］を読み
出し、且つ、その読み出しアドレスにＤＩ＝［１］を書
き込んでいく。なお、図中の“０Ｒ１Ｗ”は０リード１
ライトの略である。最後に、図３（ｃ）に示すように、
上記と同様に、アドレスを順次に指定しながらＤＯ＝
［１］を読み出していく。なお、図中の“１Ｒ”は１リ
ードの略である。このようにすると、データ発生部３の
パターン発生機能を、被検査ＩＣ２のアドレス指定動作
及び当該アドレスのリードライト動作によって検査する
ことができる。
【００１９】又は、バーンイン装置１の出力バッファの
動作を、次のように検査することができる。図４におい
て、６〜９はデータ発生部３の出力につながる出力バッ
ファ（便宜的に四つを示す）であり、各バッファ６〜９
はそれぞれのアウトプットイネーブル信号（ＯＥ１〜Ｏ
Ｅ４）がアクティブのときに、ＤＩの各ビットをバッフ
ァリングして被測定ＩＣ２に出力するものである。例え
ば、ＯＥ１だけがアクティブのときは最上段のバッファ
６だけがＤＩを通し、他のバッファ７〜９の出力はハイ
インピーダンスを維持するようになっている。今、例え
ば、上から２番目のバッファ７がＯＥ２をアクティブに
しなくても常に［１］を出力し続ける故障状態にあると
考える。この場合、被検査ＩＣ２に入力されるデータ
は、正常なバッファ６からのものか異常なバッファ７か
らのものか見分けが付かない。そこで、本実施例では、
まず、すべてのイネーブル信号（ＯＥ１〜ＯＥ４）を非
アクティブにした状態で、データ発生部３からＤＩ＝
［１］を出力して、そのときのＤＯとＤＲ（［１］）と
を比較する。すべてのバッファ６〜９が正常であればＤ
Ｏ≠ＤＲとなるが、一つでも異常があるとＤＯ＝ＤＲと
なるため、その異常を判定できる。
動作を、次のように検査することができる。図４におい
て、６〜９はデータ発生部３の出力につながる出力バッ
ファ（便宜的に四つを示す）であり、各バッファ６〜９
はそれぞれのアウトプットイネーブル信号（ＯＥ１〜Ｏ
Ｅ４）がアクティブのときに、ＤＩの各ビットをバッフ
ァリングして被測定ＩＣ２に出力するものである。例え
ば、ＯＥ１だけがアクティブのときは最上段のバッファ
６だけがＤＩを通し、他のバッファ７〜９の出力はハイ
インピーダンスを維持するようになっている。今、例え
ば、上から２番目のバッファ７がＯＥ２をアクティブに
しなくても常に［１］を出力し続ける故障状態にあると
考える。この場合、被検査ＩＣ２に入力されるデータ
は、正常なバッファ６からのものか異常なバッファ７か
らのものか見分けが付かない。そこで、本実施例では、
まず、すべてのイネーブル信号（ＯＥ１〜ＯＥ４）を非
アクティブにした状態で、データ発生部３からＤＩ＝
［１］を出力して、そのときのＤＯとＤＲ（［１］）と
を比較する。すべてのバッファ６〜９が正常であればＤ
Ｏ≠ＤＲとなるが、一つでも異常があるとＤＯ＝ＤＲと
なるため、その異常を判定できる。
【００２０】
【発明の効果】以上のとおり、本発明によれば、被検査
ＩＣに対する入力データの発生機能と該ＩＣからの出力
データの評価機能とを備えるバーンイン装置において、
前記ＩＣをセットした状態で、所定パターンの前記入力
データを発生し、該ＩＣからの出力データと、前記所定
パターンに対応した期待パターンとの比較結果に基づい
て前記発生機能又は前記評価機能の良否を判定するよう
に構成したため、一般に、被検査ＩＣは、バーンイン以
外の動作試験に合格したものであり、一部の初期不良品
を除いてその動作は安定しているから、取り敢えずの完
動品として扱っても差し支えず、したがって、かかる完
動品に所定パターンを入力し、その出力パターンと期待
パターンとを比較した結果より、高い蓋然性でバーンイ
ン装置の機能不良を判定できるから、従来技術のような
専用の試験ボードを不要にでき、低コストでバーンイン
装置の起動試験を行うことができるという格別有利な効
果が得られる。
ＩＣに対する入力データの発生機能と該ＩＣからの出力
データの評価機能とを備えるバーンイン装置において、
前記ＩＣをセットした状態で、所定パターンの前記入力
データを発生し、該ＩＣからの出力データと、前記所定
パターンに対応した期待パターンとの比較結果に基づい
て前記発生機能又は前記評価機能の良否を判定するよう
に構成したため、一般に、被検査ＩＣは、バーンイン以
外の動作試験に合格したものであり、一部の初期不良品
を除いてその動作は安定しているから、取り敢えずの完
動品として扱っても差し支えず、したがって、かかる完
動品に所定パターンを入力し、その出力パターンと期待
パターンとを比較した結果より、高い蓋然性でバーンイ
ン装置の機能不良を判定できるから、従来技術のような
専用の試験ボードを不要にでき、低コストでバーンイン
装置の起動試験を行うことができるという格別有利な効
果が得られる。
【図面の簡単な説明】
【図１】一実施例の概念的な部分構成図（その１）であ
る。
る。
【図２】一実施例の概念的な部分構成図（その２）であ
る。
る。
【図３】一実施例の概念的な部分構成図（その３）であ
る。
る。
【図４】一実施例の概念的な部分構成図（その４）であ
る。
る。
【図５】従来の試験概念図である。
２：被検査ＩＣ ３：データ発生部（データ発生機能） ５：判定部（データ評価機能）
Claims (1)
- 【請求項１】被検査ＩＣに対する入力データの発生機能
と該ＩＣからの出力データの評価機能とを備えるバーン
イン装置において、前記ＩＣをセットした状態で、所定
パターンの前記入力データを発生し、該ＩＣからの出力
データと、前記所定パターンに対応した期待パターンと
の比較結果に基づいて前記発生機能又は前記評価機能の
良否を判定することを特徴とするバーンイン装置の試験
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9055649A JPH10253705A (ja) | 1997-03-11 | 1997-03-11 | バーンイン装置の試験方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9055649A JPH10253705A (ja) | 1997-03-11 | 1997-03-11 | バーンイン装置の試験方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10253705A true JPH10253705A (ja) | 1998-09-25 |
Family
ID=13004684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9055649A Pending JPH10253705A (ja) | 1997-03-11 | 1997-03-11 | バーンイン装置の試験方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10253705A (ja) |
-
1997
- 1997-03-11 JP JP9055649A patent/JPH10253705A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5689466A (en) | Built in self test (BIST) for multiple RAMs | |
| US6560740B1 (en) | Apparatus and method for programmable built-in self-test and self-repair of embedded memory | |
| US6662133B2 (en) | JTAG-based software to perform cumulative array repair | |
| Lien et al. | Maximal Diagnosis for Wiring Networks. | |
| JP2002174669A (ja) | Ｄｕｔ間及びｄｕｔ内比較を用いる、集積回路デバイスの同時テスト | |
| US6055657A (en) | Test board for testing IC devices operating in merged data output mode or standard mode | |
| KR0167677B1 (ko) | 다중 비트 테스트를 위한 패턴 발생기를 가지는 메모리 테스트 시스템 | |
| KR20100053202A (ko) | Ｒｄｂｉ 기능을 지원하는 반도체 메모리 장치 및 그 테스트 방법 | |
| US7490276B1 (en) | Testing self-repairing memory of a device | |
| US7478302B2 (en) | Signal integrity self-test architecture | |
| US6523143B1 (en) | Memory testing apparatus | |
| JP3204204B2 (ja) | 論理ｌｓｉの製造プロセス診断システム、方法及び記録媒体 | |
| JPH11211793A (ja) | Ｉｃ試験装置 | |
| JPH08203278A (ja) | 半導体メモリ | |
| KR20240003898A (ko) | 반도체 테스트를 위한 버퍼 메모리의 어드레스 구성 방법, 그리고 이를 구현하기 위한 반도체 테스트 장치 | |
| US5038349A (en) | Method for reducing masking of errors when using a grid-based, "cross-check" test structure | |
| JPH0312099A (ja) | 直列データ伝送路を有する記録素子のテスト方法 | |
| JP2002042485A (ja) | 半導体メモリ試験装置 | |
| JP3586609B2 (ja) | 複数のスロットを持つボードの検査方式 | |
| JPH1186593A (ja) | 集積回路試験装置 | |
| JPH11176194A (ja) | 半導体試験装置 | |
| JP2000322898A (ja) | 半導体集積回路装置 | |
| JPH0793225A (ja) | メモリチェック方式 | |
| JPH04307500A (ja) | メモリｉｃ試験装置 | |
| JP3180108B2 (ja) | Ｉｃ評価装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050308 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050927 |