JPH10254822A

JPH10254822A - バス権要求方法

Info

Publication number: JPH10254822A
Application number: JP5374197A
Authority: JP
Inventors: Hiroyuki Fujiyama; 博之藤山
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1997-03-10
Filing date: 1997-03-10
Publication date: 1998-09-25

Abstract

(57)【要約】【課題】バス権要求先のバスマスタよりも優先度の高
い他のバスマスタが存在する場合であっても効率的なバ
スの使用を可能にする。【解決手段】バス権要求先の第１バスマスタよりも優
先度が高い第２バスマスタによるバスの使用期間と、前
記第１バスマスタから取得したバス権を用いた最大のバ
ス使用予測期間とを加算し、該加算期間を前記第２バス
マスタによるバスの使用周期から減算した残りの期間を
前記第１バスマスタに対するバス権要求の有効期間（Ｔ
ｄ）とし、且つ、該有効期間の始まりの時点を前記第２
バスマスタによるバスの使用終了の時点に合わせる。Ｔ
ｄは第２バスマスタのバス非使用期間でもあるから、一
度取得したバス権を途中で手放すことはなく、バス使用
の効率を損なうことはない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、バス権要求方法に
関し、詳しくは、バス権要求先のバスマスタよりも優先
度の高い他のバスマスタが存在する場合であっても、効
率的なバスの使用を可能にしたバス権要求方法に関す
る。

【０００２】

【従来の技術】図３はＤＭＡ（ダイレクトアクセスメモ
リ）転送の概念図である。この図において、ＤＭＡ転
送の要求元からＤＭＡ要求（ＤＲＥＱ）があると、Ｄ
ＭＡコントローラ（以下ＤＭＡＣ）はバス要求（ＨＲ
Ｑ）をアクティブにし、バスマスタ（バス権を持つデ
バイス：典型的にはＣＰＵ）はＨＲＱがアクティブにな
ると、バスを解放すると同時にバス解放確認（ＨＬＤ
Ａ）をＤＭＡＣに返す。ＤＭＡＣは、このＨＬＤＡに応
答してメモリアクセスに必要なアドレスデータや各種コ
ントロール信号を発生するとともに、要求元にＤＭＡ
確認（ＤＡＣＫ）を通知し、要求元はこのＤＡＣＫに
応答してメモリとの間でデータ転送を実行する。この
間、ＤＭＡＣは転送アドレスを監視し、最終の転送ア
ドレスを検出すると、ＨＲＱをインアクティブにしてバ
スマスタにデータ転送の完了を通知する。

【０００３】ＤＭＡ要求からＤＭＡ確認までの一連の処
理（〜）を“バスアビトレーション処理”という。
ところで、図３の概念図では、バスマスタはＣＰＵしか
存在していないが、例えば、グラフィックアクセラレー
タなどの表示用コントローラ（ＣＲＴＣ）を備えるシス
テムでは、このＣＲＴＣもバスマスタに加えられる。ま
た、ＤＲＡＭ（ダイナミックランダムアクセスメモリ）
構成のメインメモリを備えるシステムでは、メモリコン
トローラ（以下、ＭＣ）もバスマスタに加えられる。Ｃ
ＲＴＣは表示更新のために一定の周期ごとにグラフィッ
クメモリを読み出さなければならず、また、ＭＣもデー
タ保持のために一定の周期ごとにＤＲＡＭのデータをリ
フレッシュしなければならず、いずれもその都度、バス
を占有的に使用する必要があるからである。

【０００４】このような一つのバスを複数のバスマスタ
で共用するシステムでは、バスの競合を回避するため
に、あらかじめバスマスタごとの優先度が決められてい
る。例えば、上記の例では、データ保持の信頼性の点か
らＭＣの優先度が最も高く、ＣＲＴＣがそれに続き、Ｃ
ＰＵ（但しＤＭＡＣからのバス権要求）の優先度が最低
となっている。

【０００５】

【発明が解決しようとする課題】しかしながら、かかる
従来のバス権要求方法にあっては、ＤＭＡＣからのバス
権要求が最低の優先度となっていたため、例えば、ＤＭ
Ａ転送中に他のバスマスタからバス権要求があった場合
は、ＤＭＡＣは速やかにバス権を渡さなければならず、
その都度ＤＭＡ転送の中断が発生するが、ＤＭＡ転送の
再開の度にバスアビトレーション処理や転送準備処理な
どが繰り返される結果、ＤＭＡ転送の効率が損なわれる
という問題点があった。

【０００６】そこで、本発明は、バス権要求先のバスマ
スタよりも優先度の高い他のバスマスタが存在する場合
であっても、効率的なバスの使用を可能にすることを目
的とする。

【０００７】

【課題を解決するための手段】本発明に係るバス権要求
方法は、その原理的なタイミングチャートを図１に示す
ように、バス権要求先の第１バスマスタよりも優先度が
高い第２バスマスタによるバスの使用期間Ｔａ（便宜的
にハッチング付の矩形で示す）と、前記第１バスマスタ
から取得したバス権を用いた最大のバス使用予測期間Ｔ
ｂとを加算し、該加算期間（Ｔａ＋Ｔｂ）を前記第２バ
スマスタによるバスの使用周期Ｔｃから減算した残りの
期間Ｔｄ（Ｔｄ＝Ｔｃ−（Ｔａ＋Ｔｂ））を前記第１バ
スマスタに対するバス権要求の有効期間とし、且つ、該
有効期間の始まりの時点Ｐｓを前記第２バスマスタによ
るバスの使用終了の時点Ｐｅに合わせたことを特徴とす
るものである。

【０００８】本発明では、期間Ｔｄで発生したバス権要
求だけが有効となり、第１バスマスタからバス権が取得
される。ここで、該期間Ｔｄは第２バスマスタのバス非
使用期間でもあるから、一度取得したバス権を途中で手
放すことはなく、バス使用の効率（ＤＭＡ転送に使用す
るならばＤＭＡ転送の効率）を損なうことはない。ま
た、該期間Ｔｄの終わりと次回の第２バスマスタのバス
使用開始との間に期間Ｔｂが確保されており、この期間
Ｔｂは取得したバス権を用いた最大のバス使用予測期間
であるから、例えば、期間Ｔｄの終わりにバス権要求が
発生した場合でも、最後までバスを使い続けることがで
き、途中終了する（言い換えればバス権を再要求する）
ことはない。したがって、バスアビトレーション処理や
転送準備処理などを繰り返さないため、この点でもＤＭ
Ａ転送の効率化が図られる。

【０００９】

【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。図２は本発明に係るバス権要求方法の
一実施例を示す図であり、ＤＭＡＣ、ＣＲＴＣ、及びＭ
Ｃを搭載したデータ処理用デバイスに適用した例であ
る。図２において、１はデータ処理用デバイス（以下、
ＬＳＩと略す）である。ＬＳＩ１の内部は大まかに、Ｃ
ＰＵインターフェース２、ＭＣ３、ＣＲＴＣ４、及び演
算プロセッサ５に分かれており、これらの間はバス６を
介して相互に接続されている。さらに、演算プロセッサ
５は、ＤＭＡＣ７、内部メモリ８、及び演算ユニット９
に分かれており、これらの間もバス１０を介して相互に
接続されている。

【００１０】このようなＬＳＩ１のインターフェース２
にＣＰＵ１１を接続し、ＭＣにメインメモリ１２を接続
し、ＣＲＴＣ４に表示装置１３を接続すると、例えば、
グラフィック処理に好適なデータ処理システムを構築で
きる。すなわち、メインメモリ１２にロードされたグラ
フィック処理用アプリケーションプログラムは、ＣＰＵ
１１と演算プロセッサ５の双方で分担して実行される
が、特に、演算プロセッサ５はビットマップの書き換え
といったきわめて演算量の多い処理を高速にこなすこと
ができるため、システム全体の処理性能を大幅にアップ
できるからである。

【００１１】図示のシステムでは、バス６をＣＰＵ１
１、ＭＣ３及びＣＲＴＣ４で共用している。ＣＰＵ１
１、ＭＣ３及びＣＲＴＣ４はいずれもバス６のバスマス
タであり、優先度は既述の理由で、ＭＣ３＞ＣＲＴＣ４
＞ＣＰＵ１１（※）のように設定されている。したがっ
て、ＣＰＵ１１を発明の要旨に記載の第１バスマスタと
すると、ＭＣ３やＣＲＴＣ４はいずれも第２バスマスタ
になる。※：ＣＰＵ１１のハード割込みによる優先度と
混同してはならない。冒頭でも述べたように、ＣＰＵ１
１はＤＭＡＣ７からのバス権要求に応答して自己のバス
権を解放し、ＤＭＡＣ７はＣＰＵ１１からのバス権解放
に応答してメインメモリ１２との間で所要のＤＭＡ転送
を実行する。ＣＰＵ１１の上記優先度（最低）はこのＤ
ＭＡ転送に関するものである。

【００１２】ＭＣ３のバス権要求は、ＣＰＵ１１のハー
ド割込み（例えば瞬停発生）によるバス権要求を除いて
何時如何なる時でも叶えられ、また、ＣＲＴＣ４のバス
権要求は、ＣＰＵ１１のハード割込みによるバス権要求
とＭＣ３のバス権要求がない限り叶えられる。これに対
して、ＤＭＡＣ７のバス権要求は、ＭＣ３とＣＲＴＣ４
がバス権を要求しておらず、且つ、ＣＰＵ１１のバス解
放が可能なときだけに限って叶えられるうえ、せっかく
取得したバス権もＭＣ３やＣＲＴＣ４がバス権を要求し
た場合には速やかに手放す必要があるため、しばしば、
ＤＭＡ転送の中断が発生して転送効率を損なっていた。

【００１３】そこで、本実施例では、ＤＭＡ転送の中断
原因はＭＣ３やＣＲＴＣ４のバス権要求（瞬停はきわめ
て希にしか起こらないからＣＰＵ１１のハード割込みは
無視できる）にあること、しかも、これらのバス権要求
は一定期間、且つ、周期的に発生することに着目し、以
下の特徴的な事項（１）〜（６）を備えることにより、
かかるバス権要求の期間を避けてＤＭＡ転送を実行でき
るようにし、以て、ＤＭＡ転送の中断を防止して転送効
率の向上を図っている。（１）第２バスマスタ（ＭＣ３又はＣＲＴＣ４）のバス
使用期間（Ｔａ）を検出する手段Ａとその検出期間を保
持する手段Ｂを備えること。ＴａはＭＣ３であればメイ
ンメモリ１２のデータリフレッシュに要する期間、ＣＲ
ＴＣ４であればグラフィックメモリの書き換えに要する
期間である。実際のリフレッシュ期間や書き換え期間を
検出して保持するのが望ましいが、汎用性を考えないの
であれば固定値であっても構わない。（２）ＤＭＡＣ７による最大の転送予測期間（Ｔｂ）を
検出する手段とその検出期間を保持する手段Ｃを備える
こと。ＴｂはＤＭＡ転送の最大ブロックサイズと転送ク
ロックから割り出すことができるが、これも、汎用性を
考えないのであれば固定値であっても構わない。（３）第２バスマスタ（ＭＣ３又はＣＲＴＣ４）による
バスの使用周期（Ｔｃ）を検出する手段Ｄとその検出期
間を保持する手段Ｅを備えること。ＴｃはＭＣ３であれ
ばメインメモリ１２のデータリフレッシュ周期、ＣＲＴ
Ｃ４であればグラフィックメモリの書き換え周期であ
る。実際の周期を検出して保持するのが望ましいが、汎
用性を考えないのであれば固定値であっても構わない。（４）ＴｃからＴａとＴｂを減算してＴｃの残りの期間
（Ｔｄ）を求める手段Ｆを備えること。（５）第２バスマスタ（ＭＣ３又はＣＲＴＣ４）による
バスの使用終了の時点（Ｐｅ）を検出する手段Ｇを備え
ること。ＰｅはＭＣ３又はＣＲＴＣ４のバス権要求信号
をモニタすることによって検出できる。（６）Ｐｅの検出からＴｄを経過するまでの間を“第１
バスマスタ（ＣＰＵ１１）に対するＤＭＡＣ７のバス権
要求の有効期間”とする手段Ｈを備えること。

【００１４】上記の各手段Ａ〜Ｈは、ＬＳＩ１のいずれ
の部分に設けても構わないが、ＤＭＡ転送に関係する機
能であるから、演算プロセッサ５の内部に実装するのが
合理的である。例えば、各手段Ａ〜ＨをＤＭＡＣ７に設
けた場合には、図示のように、ＤＭＡＣ７から演算ユニ
ット９へ所定の信号（図では便宜的にＤＢＵＳＹ）を出
力すると共に、上記“バス権要求の有効期間”以外は、
ＤＢＵＳＹをアクティブにすればよい。そして、ＤＭＡ
転送の要求元でもある演算ユニット９は、ＤＢＵＳＹが
アクティブでないときだけ、ＤＭＡ要求を出すようにす
ればよい。

【００１５】以上のとおりにすれば、ＭＣ３やＣＲＴＣ
４のバス権要求によってＤＭＡ転送が中断されないか
ら、ＤＭＡ転送の効率を向上でき、結果的にシステム全
体の大幅な性能アップを達成できるという従来技術にな
い格別有利な効果が得られる。

【００１６】

【発明の効果】本発明によれば、バス権要求先のバスマ
スタよりも優先度の高い他のバスマスタが存在する場合
であっても、これら他のバスマスタのバス権行使と競合
しないバス権要求方法を提供でき、したがって、例え
ば、ＤＭＡ転送の不本意な中断を回避して転送効率を向
上でき、さらに、ＤＭＡ転送できない期間、演算ユニッ
トは他の処理を並列して行なうことができ、システム全
体の大幅な性能アップを図ることができる。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】一実施例の全体的な概略構成図である。

【図３】ＤＭＡ転送の概念図である。

【符号の説明】

Ｔａ、Ｔｂ、Ｔｃ、Ｔｄ：期間Ｐｓ、Ｐｅ：時点３：ＭＣ（第２バスマスタ）４：ＣＲＴＣ（第２バスマスタ）１１：ＣＰＵ（第１バスマスタ）

Claims

【特許請求の範囲】

【請求項１】バス権要求先の第１バスマスタよりも優先
度が高い第２バスマスタによるバスの使用期間と、前記
第１バスマスタから取得したバス権を用いた最大のバス
使用予測期間とを加算し、該加算期間を前記第２バスマ
スタによるバスの使用周期から減算した残りの期間を前
記第１バスマスタに対するバス権要求の有効期間とし、
且つ、該有効期間の始まりの時点を前記第２バスマスタ
によるバスの使用終了の時点に合わせたことを特徴とす
るバス権要求方法。