JPH10256105A - レーザマークを付けたウェーハ - Google Patents

レーザマークを付けたウェーハ

Info

Publication number
JPH10256105A
JPH10256105A JP9055994A JP5599497A JPH10256105A JP H10256105 A JPH10256105 A JP H10256105A JP 9055994 A JP9055994 A JP 9055994A JP 5599497 A JP5599497 A JP 5599497A JP H10256105 A JPH10256105 A JP H10256105A
Authority
JP
Japan
Prior art keywords
wafer
mark
laser
chamfered portion
crystal orientation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9055994A
Other languages
English (en)
Inventor
Hiroshi Oishi
弘 大石
Keiichiro Asakawa
慶一郎 浅川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Super Silicon Crystal Research Institute Corp
Original Assignee
Super Silicon Crystal Research Institute Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Super Silicon Crystal Research Institute Corp filed Critical Super Silicon Crystal Research Institute Corp
Priority to JP9055994A priority Critical patent/JPH10256105A/ja
Priority to US09/036,875 priority patent/US6004405A/en
Priority to KR1019980007868A priority patent/KR19980080075A/ko
Priority to DE19810545A priority patent/DE19810545A1/de
Publication of JPH10256105A publication Critical patent/JPH10256105A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/06—Apparatus for monitoring, sorting, marking, testing or measuring
    • H10P72/0614—Marking devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/301—Marks applied to devices, e.g. for alignment or identification for alignment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/101—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
    • H10W46/106—Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols digital information, e.g. bar codes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/201—Marks applied to devices, e.g. for alignment or identification located on the periphery of wafers, e.g. orientation notches or lot numbers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00—Marks applied to devices, e.g. for alignment or identification
    • H10W46/401—Marks applied to devices, e.g. for alignment or identification for identification or tracking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S414/00—Material or article handling
    • Y10S414/135—Associated with semiconductor wafer handling
    • Y10S414/136—Associated with semiconductor wafer handling including wafer orienting means
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/959—Mechanical polishing of wafer

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

(57)【要約】 【課題】 ウェーハ本体に残留加工歪み，熱応力等の悪
影響を与えることなく、結晶方位，スペック等が容易に
判定できるマークを付けたウェーハを提供する。 【解決手段】 このウェーハ１は、鏡面仕上げされた周
縁の面取り部２に結晶方位判定用のレーザマーク３が刻
印されている。また、スペック，製品番号，ウェーハＩ
Ｄ等を表すレーザマーク４をバーコードとして面取り部
２に刻印することもできる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、結晶方位，スペック等
を表すレーザマークを付けたウェーハに関する。
【０００２】
【従来の技術】インゴットから切り出されたウェーハ
は、ラッピング，面取り等の工程を経てエッチング工程
に送られる。このとき、ウェーハの結晶方位を指示する
マークがウェーハのエッジ部に付けられている。マーク
は、たとえばウェーハをスクライブするとき劈開面に合
わせるために使用される。従来のマーキングには、ウェ
ーハの一角にオリエンテーションフラットを付けるＯＦ
法，ウェーハの一角に切込みを入れるノッチ法，レーザ
でウェーハ表面又は裏面の一部を溶融してウェーハ面に
刻印するレーザマーキング法等が採用されている。
【０００３】
【発明が解決しようとする課題】しかし、ＯＦ法では、
結晶方位位置合せの精度が不足しがちであり、ウェーハ
の有効面積を少なくする欠点もある。また、オリエンテ
ーションフラットは、ウェーハのハンドリングに使用さ
れる静電チャックの形状に制約を与え、ウェーハがスピ
ン回転するときの動的バランスに悪影響を与える原因と
もなる。他方、ノッチ法で切込みを入れると、面倒な切
込み部の鏡面仕上げが必要となり、切込み部周辺に加工
歪みが残留し易く、しかも残留加工歪みを完全に除去す
ることが困難である。また、ウェーハの表面又は裏面を
レーザで刻印する方法では、ウェーハ形状の測定時にマ
ーキング部分のデータを除外する煩雑さが避けられず、
ウェーハの有効面積が少なくなる欠点もある。本発明
は、このような問題を解消すべく案出されたものであ
り、鏡面仕上げした面取り部にレーザマークを付けるこ
とにより、ウェーハ本体に残留加工歪み，熱応力等の悪
影響を与えることなく、結晶方位，スペック等が容易に
判定できるウェーハを提供することを目的とする。
【０００４】
【課題を解決するための手段】本発明のウェーハは、そ
の目的を達成するため、周縁の面取り部が鏡面仕上げさ
れており、該面取り部に結晶方位判定用のレーザマーク
が刻印されていることを特徴とする。結晶方位判定用の
レーザマークの外に、スペック，ウェーハＩＤ，製品番
号等を表すレーザマークをバーコードとして面取り部に
刻印することもできる。
【０００５】
【実施の形態】本発明に従ったウェーハ１は、図１に示
すように、周縁が鏡面仕上げされた面取り部２になって
いる。この面取り部２に、結晶方位判定用マーク３やウ
ェーハ識別用マーク４を刻印している。マーク３，４
は、たとえばハードレーザマークやソフトレーザマーク
等としてレーザマーキングで設けることができる。ハー
ドレーザマークは面取り後の表面に高レーザ出力で形成
された後、鏡面仕上げが施され、最終状態では１０μｍ
以上の深さで残る。ソフトレーザマークは鏡面取り後の
表面に低レーザ出力で形成され、約３μｍ以下の深さで
残る。マーク３，４は、長さ２００〜５００μｍ，細線
の太さ１０〜１００μｍ程度に設定される。また、ウェ
ーハ識別用マーク４をバーコードとするとき、ウェーハ
の履歴を管理するためのＩＤ，品種，工程日付，引当て
等の種々の情報が面取り部２に書き込まれる。ウェーハ
識別用マーク４は、結晶方位判定用マーク３との混同を
避けるため、２〜１０ｍｍ程度結晶方位判定用マーク３
から離すことが好ましい。
【０００６】面取り部２は、ウェーハ１からチップを切
り出すときに製品チップから除外される箇所であり、マ
ーキングによってウェーハ１の有効面積が少なくなるこ
とはない。しかも、レーザマーキングでは、ウェーハ１
に熱影響を与える虞れがない極く僅かな入熱量でマーク
３，４を刻印できる。また、静電容量コンデンサや光学
式センサでウェーハ１の形状を測定する際に、ウェーハ
１の表面にかかるレーザマークがないことから、レーザ
マークの凹凸が誤差要因として取り込まれることがな
い。そのため、マーク３，４部分のデータを除外する必
要もない。面取り部２に形成されたマーク３，４は、目
視や市販の光学式読取り機で読み取ることができる。こ
のとき、マーク３，４が刻印されている面取り部２は鏡
面仕上げされているので、読み取り精度も高い。また、
ウェーハの形状測定にあたっても、レーザマークの凹凸
が誤差要因として取り込まれることがないため、マーク
箇所をデータから除外する煩雑な工程が省略できる。読
み取られた情報は、ウェーハ１の品質管理，生産管理，
出荷及び受入れ・入荷管理，デバイス工程等の後工程で
ウェーハ１を処理する際に使用される。このように、レ
ーザマーキングで刻印するとき、ウェーハ１本体に何ら
悪影響を及ぼすことなく、必要な情報をウェーハ１に書
き込むことができる。
【０００７】
【発明の効果】以上に説明したように、本発明のウェー
ハは、鏡面仕上げされた面取り部に結晶方位判定用マー
クやウェーハ識別用マークをレーザマーキングで刻印し
ている。この面取り部は、ウェーハからチップを切り出
す際に廃棄される箇所であるため、ウェーハの有効面積
を少なくすることがない。また、ウェーハの形状測定に
あたっても、マーク箇所をデータから除外する煩雑な工
程が省略できる。しかも、レーザマーキングによる刻印
であるため、ウェーハ本体に残留加工歪み，熱応力等の
悪影響を及ぼすことがない。
【図面の簡単な説明】
【図１】 レーザマーキングで結晶方位判定用マーク及
びウェーハ識別用マークを面取り部に付けたウェーハ
【符号の説明】
１：ウェーハ ２：面取り部 ３：結晶方位判定用
マーク ４：ウェーハ識別用マーク

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 周縁の面取り部が鏡面仕上げされてお
    り、該面取り部に結晶方位判定用のレーザマークが刻印
    されているウェーハ。
  2. 【請求項２】 更に他の識別情報を表すレーザマークを
    バーコードとして面取り部に刻印している請求項１記載
    のウェーハ。
JP9055994A 1997-03-11 1997-03-11 レーザマークを付けたウェーハ Pending JPH10256105A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP9055994A JPH10256105A (ja) 1997-03-11 1997-03-11 レーザマークを付けたウェーハ
US09/036,875 US6004405A (en) 1997-03-11 1998-03-09 Wafer having a laser mark on chamfered edge
KR1019980007868A KR19980080075A (ko) 1997-03-11 1998-03-10 레이저 마크를 갖는 웨이퍼
DE19810545A DE19810545A1 (de) 1997-03-11 1998-03-11 Wafer mit Lasermarkierung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9055994A JPH10256105A (ja) 1997-03-11 1997-03-11 レーザマークを付けたウェーハ

Publications (1)

Publication Number Publication Date
JPH10256105A true JPH10256105A (ja) 1998-09-25

Family

ID=13014646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9055994A Pending JPH10256105A (ja) 1997-03-11 1997-03-11 レーザマークを付けたウェーハ

Country Status (4)

Country Link
US (1) US6004405A (ja)
JP (1) JPH10256105A (ja)
KR (1) KR19980080075A (ja)
DE (1) DE19810545A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1115153A2 (en) * 2000-01-07 2001-07-11 Canon Kabushiki Kaisha Semiconductor substrate and process for its production
US6777820B2 (en) 1999-01-28 2004-08-17 Komatsu Electronic Metals Co., Ltd. Semiconductor wafer
KR100458883B1 (ko) * 2001-03-21 2004-12-03 가부시끼가이샤 도시바 Ｉｄ 마크를 갖는 반도체 웨이퍼, 반도체 장치 제조 장비및 반도체 장치 제조 방법
KR100476933B1 (ko) * 2002-10-10 2005-03-16 삼성전자주식회사 식별 표시를 갖는 반도체 웨이퍼
JP2006527922A (ja) * 2003-06-19 2006-12-07 ブルックス オートメーション インコーポレイテッド エッジをベースにした識別機能を有する半導体ウエハ
JP2007036279A (ja) * 2000-01-07 2007-02-08 Canon Inc 半導体基板の作製方法
JP2007095909A (ja) * 2005-09-28 2007-04-12 Disco Abrasive Syst Ltd 特殊形状の結晶方位識別部が形成されたウェーハ
KR100732571B1 (ko) * 1999-10-26 2007-06-27 사무코 테크시부 가부시키가이샤 반도체 웨이퍼의 마킹방법
US7253500B2 (en) 2002-10-21 2007-08-07 Kabushiki Kaisha Toshiba Semiconductor wafer and a method for manufacturing a semiconductor wafer
JP2007227953A (ja) * 2001-03-21 2007-09-06 Toshiba Corp 半導体ウェーハ、半導体装置の製造装置、半導体装置の製造方法、及び半導体ウェーハの製造方法
JP2009283642A (ja) * 2008-05-22 2009-12-03 Nec Electronics Corp 半導体チップ及び装置、並びにこれらの製造方法
JP2013055139A (ja) * 2011-09-01 2013-03-21 Disco Abrasive Syst Ltd ウエーハ及び識別マーク形成方法
JP2015154075A (ja) * 2014-02-11 2015-08-24 サムスン エレクトロニクス カンパニー リミテッド ウェハーの製造方法及びそれによって製造されたウェハー
JP2016208324A (ja) * 2015-04-24 2016-12-08 京セラクリスタルデバイス株式会社 水晶素子の製造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6268641B1 (en) * 1998-03-30 2001-07-31 Kabushiki Kaisha Toshiba Semiconductor wafer having identification indication and method of manufacturing the same
JP2000114129A (ja) * 1998-10-09 2000-04-21 Toshiba Corp 半導体装置及びその製造方法
US6774340B1 (en) * 1998-11-25 2004-08-10 Komatsu Limited Shape of microdot mark formed by laser beam and microdot marking method
US6303899B1 (en) * 1998-12-11 2001-10-16 Lsi Logic Corporation Method and apparatus for scribing a code in an inactive outer clear out area of a semiconductor wafer
US6420792B1 (en) 1999-09-24 2002-07-16 Texas Instruments Incorporated Semiconductor wafer edge marking
US6479386B1 (en) * 2000-02-16 2002-11-12 Memc Electronic Materials, Inc. Process for reducing surface variations for polished wafer
US6482661B1 (en) * 2000-03-09 2002-11-19 Intergen, Inc. Method of tracking wafers from ingot
US6441504B1 (en) 2000-04-25 2002-08-27 Amkor Technology, Inc. Precision aligned and marked structure
US6309943B1 (en) * 2000-04-25 2001-10-30 Amkor Technology, Inc. Precision marking and singulation method
JP3443089B2 (ja) * 2000-11-20 2003-09-02 沖電気工業株式会社 半導体素子の製造方法
EP1227426A1 (de) * 2001-01-30 2002-07-31 Ulrich AG Verfahren zum Anbringen eines maschinenlesbaren Datenträgers an einem Werkstück
CN100438015C (zh) * 2001-03-21 2008-11-26 株式会社东芝 具有id标记的半导体晶片，及从中生产半导体器件的方法和设备
US6759248B2 (en) * 2001-09-28 2004-07-06 Motorola, Inc. Semiconductor wafer identification
US6923579B2 (en) * 2001-11-30 2005-08-02 Corning Cable Systems Llc Fiber optic component marking with fiber optic indicia
US20030193883A1 (en) * 2002-04-15 2003-10-16 Parks William S. Methods of detecting counterfeit or authentic optical and/or audio discs
US20040135232A1 (en) * 2003-01-10 2004-07-15 Bakel Henry Van Semiconductor wafer and method of marking a crystallographic direction on a semiconductor wafer
US6797585B1 (en) * 2003-10-07 2004-09-28 Lsi Logic Corporation Nonintrusive wafer marking
US20060065985A1 (en) * 2004-09-30 2006-03-30 Berman Michael J Substrate edge scribe
KR100698098B1 (ko) * 2005-09-13 2007-03-23 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
EP1989740B2 (de) * 2006-02-28 2019-05-22 Hanwha Q CELLS GmbH Solarzellenmarkierverfahren und solarzelle
JP4930081B2 (ja) * 2006-04-03 2012-05-09 住友電気工業株式会社 ＧａＮ結晶基板
JP2007329391A (ja) * 2006-06-09 2007-12-20 Disco Abrasive Syst Ltd 半導体ウェーハの結晶方位指示マーク検出機構
US8389099B1 (en) 2007-06-01 2013-03-05 Rubicon Technology, Inc. Asymmetrical wafer configurations and method for creating the same
JP2009064801A (ja) * 2007-09-04 2009-03-26 Disco Abrasive Syst Ltd ウエーハ
JP2009283615A (ja) * 2008-05-21 2009-12-03 Sumco Corp 半導体ウェーハ
JP2009283617A (ja) * 2008-05-21 2009-12-03 Sumco Corp 半導体ウェーハ
JP2009283616A (ja) * 2008-05-21 2009-12-03 Sumco Corp 半導体ウェーハ
US8536025B2 (en) * 2011-12-12 2013-09-17 International Business Machines Corporation Resized wafer with a negative photoresist ring and design structures thereof
US9330951B2 (en) * 2013-06-05 2016-05-03 Persimmon Technologies, Corp. Robot and adaptive placement system and method
WO2015125134A1 (en) * 2014-02-21 2015-08-27 Gem Solar Ltd. A method and apparatus for internal marking of ingots and wafers
JP6645502B2 (ja) * 2015-07-24 2020-02-14 Ａｇｃ株式会社 ガラス基板、積層基板、積層基板の製造方法、積層体、梱包体、およびガラス基板の製造方法
JP7096657B2 (ja) * 2017-10-02 2022-07-06 株式会社ディスコ ウェーハの加工方法
JP7068064B2 (ja) * 2018-06-22 2022-05-16 株式会社ディスコ 被加工物の加工方法
CN111463111A (zh) * 2020-05-06 2020-07-28 哈尔滨科友半导体产业装备与技术研究院有限公司 一种边缘便于识别的无损单晶片及其标记方法和专用砂轮
CN111430333B (zh) * 2020-05-14 2023-06-09 上海果纳半导体技术有限公司 晶圆刻号及其形成方法
JP2024114394A (ja) * 2023-02-13 2024-08-23 株式会社ディスコ ウエーハ及び判定方法
CN120878620B (zh) * 2025-09-28 2025-12-16 清软微视(杭州)科技有限公司 一种晶圆定位方法及装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS582018A (ja) * 1981-06-26 1983-01-07 Toshiba Corp ウエハ及び半導体装置の製造方法
US5876819A (en) * 1995-02-17 1999-03-02 Mitsubishi Denki Kabushiki Kaisha Crystal orientation detectable semiconductor substrate, and methods of manufacturing and using the same
KR0147672B1 (ko) * 1995-11-30 1998-08-01 김광호 웨이퍼를 용이하게 구별하기 위한 라벨

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777820B2 (en) 1999-01-28 2004-08-17 Komatsu Electronic Metals Co., Ltd. Semiconductor wafer
KR100697899B1 (ko) * 1999-01-28 2007-03-21 고마쓰 덴시 긴죠꾸 가부시기 가이샤 반도체 웨이퍼
KR100732571B1 (ko) * 1999-10-26 2007-06-27 사무코 테크시부 가부시키가이샤 반도체 웨이퍼의 마킹방법
JP2007036279A (ja) * 2000-01-07 2007-02-08 Canon Inc 半導体基板の作製方法
EP1115153A2 (en) * 2000-01-07 2001-07-11 Canon Kabushiki Kaisha Semiconductor substrate and process for its production
JP2007227953A (ja) * 2001-03-21 2007-09-06 Toshiba Corp 半導体ウェーハ、半導体装置の製造装置、半導体装置の製造方法、及び半導体ウェーハの製造方法
KR100458883B1 (ko) * 2001-03-21 2004-12-03 가부시끼가이샤 도시바 Ｉｄ 마크를 갖는 반도체 웨이퍼, 반도체 장치 제조 장비및 반도체 장치 제조 방법
US7057259B2 (en) 2001-03-21 2006-06-06 Kabushiki Kaisha Toshiba Semiconductor wafer with ID mark, equipment for and method of manufacturing semiconductor device from them
US7700381B2 (en) 2001-03-21 2010-04-20 Kabushikia Kaisha Toshiba Semiconductor wafer with ID mark, equipment for and method of manufacturing semiconductor device from them
KR100476933B1 (ko) * 2002-10-10 2005-03-16 삼성전자주식회사 식별 표시를 갖는 반도체 웨이퍼
US7372150B2 (en) 2002-10-10 2008-05-13 Samsung Electronics Co., Ltd. Semiconductor wafer having identification indication
US7268053B2 (en) 2002-10-21 2007-09-11 Kabushiki Kaisha Toshiba Semiconductor wafer and a method for manufacturing a semiconductor wafer
US7253500B2 (en) 2002-10-21 2007-08-07 Kabushiki Kaisha Toshiba Semiconductor wafer and a method for manufacturing a semiconductor wafer
JP2006527922A (ja) * 2003-06-19 2006-12-07 ブルックス オートメーション インコーポレイテッド エッジをベースにした識別機能を有する半導体ウエハ
JP2007095909A (ja) * 2005-09-28 2007-04-12 Disco Abrasive Syst Ltd 特殊形状の結晶方位識別部が形成されたウェーハ
JP2009283642A (ja) * 2008-05-22 2009-12-03 Nec Electronics Corp 半導体チップ及び装置、並びにこれらの製造方法
JP2013055139A (ja) * 2011-09-01 2013-03-21 Disco Abrasive Syst Ltd ウエーハ及び識別マーク形成方法
JP2015154075A (ja) * 2014-02-11 2015-08-24 サムスン エレクトロニクス カンパニー リミテッド ウェハーの製造方法及びそれによって製造されたウェハー
JP2016208324A (ja) * 2015-04-24 2016-12-08 京セラクリスタルデバイス株式会社 水晶素子の製造方法

Also Published As

Publication number Publication date
US6004405A (en) 1999-12-21
KR19980080075A (ko) 1998-11-25
DE19810545A1 (de) 1998-09-17

Similar Documents

Publication Publication Date Title
JPH10256105A (ja) レーザマークを付けたウェーハ
US12151333B2 (en) Spectacle lens producing method, spectacle lens producing system, and spectacle lens
JP3213563B2 (ja) ノッチレスウェーハの製造方法
CN100566933C (zh) 眼镜片的制造方法
US4056952A (en) Diamond bearing microscopic certificate of appraisal
JPS6010641A (ja) 半導体装置の製造方法
US7611242B2 (en) Method for centering a semifinished spectacle lens blank
KR20120050950A (ko) 마스크 블랭크 유리기판의 제조방법, 마스크 블랭크의 제조방법, 마스크의 제조방법, 마스크 블랭크 유리기판, 마스크 블랭크, 및 마스크
JP2011070214A (ja) マスクブランクス用ガラス基板の製造方法、マスクブランクスの製造方法、マスクブランクス用ガラス基板、及びマスクブランクス
CN101364042A (zh) 制造掩模坯料用基板、掩模坯料及掩模的方法
WO2016084902A1 (ja) 管理情報を設けた製品
US20240116258A1 (en) Method and system for manufacturing an optical lens having an electronic component
JPS6240699B2 (ja)
JPH0571855U (ja) フォトマスク用ガラス基板
JP3083015U (ja) 刃 物
JP2006130853A (ja) Ｉｃカードを用いた木材の管理方法
TWI918978B (zh) 玻璃基板
US20200189042A1 (en) Laser beam processing method, processed object, and processing material
WO2000076583A1 (en) Method apparatus and article of manufacture for a branding diamond branding with a focused ion beam
JP2833936B2 (ja) 半導体ウェーハのレーザー印字方法
WO2024038170A3 (en) Method for facilitating an identification of an optical mark and data processing device
TW416102B (en) Device for engraving a semiconductor wafer mark and method for engraving the same
JP2003078182A (ja) 弾性表面波素子用単結晶基板
CN100511668C (zh) 可以识别表里的矩形氮化物半导体基片
JPH01319112A (ja) 薄膜磁気ヘッドの選別方法