JPS6010641A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6010641A JPS6010641A JP59078828A JP7882884A JPS6010641A JP S6010641 A JPS6010641 A JP S6010641A JP 59078828 A JP59078828 A JP 59078828A JP 7882884 A JP7882884 A JP 7882884A JP S6010641 A JPS6010641 A JP S6010641A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- chips
- identification
- manufacturing
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K7/00—Methods or arrangements for sensing record carriers, e.g. for reading patterns
- G06K7/10—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation
- G06K7/10544—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation by scanning of the records by radiation in the optical part of the electromagnetic spectrum
- G06K7/10821—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation by scanning of the records by radiation in the optical part of the electromagnetic spectrum further details of bar or optical code scanning devices
- G06K7/10861—Methods or arrangements for sensing record carriers, e.g. for reading patterns by electromagnetic radiation, e.g. optical sensing; by corpuscular radiation by scanning of the records by radiation in the optical part of the electromagnetic spectrum further details of bar or optical code scanning devices sensing of data fields affixed to objects or articles, e.g. coded labels
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
- B07C—POSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
- B07C5/00—Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
- B07C5/34—Sorting according to other particular properties
- B07C5/3412—Sorting according to other particular properties according to a code applied to the object which indicates a property of the object, e.g. quality class, contents or incorrect indication
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/94—Laser ablative material removal
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- General Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔本発明の分野〕
本発明は、個々のチップを例えばそのチップにレーザ光
で刻み込んだ符号等の印のような個有の識別データによ
って識別しながら半導体装置を製造する方法に関する。
で刻み込んだ符号等の印のような個有の識別データによ
って識別しながら半導体装置を製造する方法に関する。
電子装置の製造、特に集積回路の製造だおいては、シリ
コンのような半導体物質のウニ・・に多数の半導体装置
を形成する製造技術が使用されている。即ち、各ウェハ
には、多数の回路が含まれる。
コンのような半導体物質のウニ・・に多数の半導体装置
を形成する製造技術が使用されている。即ち、各ウェハ
には、多数の回路が含まれる。
またウェハには、ウェハを個々の集積回路チップに切断
することを容易にする領域が設けられる。
することを容易にする領域が設けられる。
半導体装置の製造には、通常バッチ処理技術を用いてい
る。ウェハを個々のチップに切断してからミチツプをテ
ストし、分類して、集積回路モジュールて設ける。
る。ウェハを個々のチップに切断してからミチツプをテ
ストし、分類して、集積回路モジュールて設ける。
チップを個別に処理する段階では、誤ってチップを分類
したり、モジュールにチップを誤った向きに設けたりす
ることが起き得るし、不適当な形状のチップを使用する
こともある。従って、テストの際に行なわれる初期の分
類から、切断を経て、システムのテストの際及び市販装
置が客先から戻される際の欠陥検出まで、各チップの経
緯を正確に追跡できるように、チップを個有の印で識別
する必要がある。そのような識別のだめの印は、好 □
ましくは機械及び人間の両方が読取れるものであるべき
だ。また、そのような印によって正確にわかる、即ち、
定常的て発生される次のような製品制御情報が導びかれ
るべきである。即ち、チップの部品番号の識別ばかりで
なく、その他に、製造ライン、製造日、製造の個有条件
等のような補足的な製造データをも表す情報である。こ
のような識別の印は、後の製造ステップで用いられるこ
と知なる。またそれは、チップ貯蔵装置におけるチップ
の配置を確めたり、チップを基板に再溶融(reflo
w)接続する前に基板にかけるチップの配置を確めたり
、そして最終的に、後の欠陥分析に関する各チップの識
別の印を決定するために使用されることになる。識別の
印を書込んだり読取ったりするために、チップと不都合
な電気的相互作用をなすようなことはない。
したり、モジュールにチップを誤った向きに設けたりす
ることが起き得るし、不適当な形状のチップを使用する
こともある。従って、テストの際に行なわれる初期の分
類から、切断を経て、システムのテストの際及び市販装
置が客先から戻される際の欠陥検出まで、各チップの経
緯を正確に追跡できるように、チップを個有の印で識別
する必要がある。そのような識別のだめの印は、好 □
ましくは機械及び人間の両方が読取れるものであるべき
だ。また、そのような印によって正確にわかる、即ち、
定常的て発生される次のような製品制御情報が導びかれ
るべきである。即ち、チップの部品番号の識別ばかりで
なく、その他に、製造ライン、製造日、製造の個有条件
等のような補足的な製造データをも表す情報である。こ
のような識別の印は、後の製造ステップで用いられるこ
と知なる。またそれは、チップ貯蔵装置におけるチップ
の配置を確めたり、チップを基板に再溶融(reflo
w)接続する前に基板にかけるチップの配置を確めたり
、そして最終的に、後の欠陥分析に関する各チップの識
別の印を決定するために使用されることになる。識別の
印を書込んだり読取ったりするために、チップと不都合
な電気的相互作用をなすようなことはない。
先行技術には、それらのことを行なうのに利用(3)
できる技術が存在しない。
米国特許第4150331号は、プログラム可能な回路
装置をチップ表面で使用して個々のチップを識別するこ
とを開示している。その回路装置てよって各チップてつ
いての識別記号を符号化することか可能知なっている。
装置をチップ表面で使用して個々のチップを識別するこ
とを開示している。その回路装置てよって各チップてつ
いての識別記号を符号化することか可能知なっている。
この米国特許では、グイオード又はその他の単一方向に
電流が流れる装置が、診断ピンとテスト装置に接続され
た共通バスの選択丁10ピンとの間に接続される。
電流が流れる装置が、診断ピンとテスト装置に接続され
た共通バスの選択丁10ピンとの間に接続される。
そのような技術は個々のチップてついての識別をもたら
すが、そのような技術では人間が識別記号を読取ること
はできないし、特定のチップについての識別記号を定め
るのに、特別なI10回路装置が必要である。そのよう
々技術では、半導体装置の製造に使用できる貴重なチッ
プ領域を用いる。もしチップについてわかりやすいデー
タを用いるなら、非常に多くの論理装置が必要である。
すが、そのような技術では人間が識別記号を読取ること
はできないし、特定のチップについての識別記号を定め
るのに、特別なI10回路装置が必要である。そのよう
々技術では、半導体装置の製造に使用できる貴重なチッ
プ領域を用いる。もしチップについてわかりやすいデー
タを用いるなら、非常に多くの論理装置が必要である。
識別え関与するチップ内での電気動作が誤ってい lる
ことかあり、その結果、誤った識別を生じることになる
。
ことかあり、その結果、誤った識別を生じることになる
。
(4)
米国特許第4027246号は、各ウェハが識別記号を
備えている、集積回路の自動製造方法を開示している。
備えている、集積回路の自動製造方法を開示している。
この米国特許では、各ウェハの識別記号を読取ってその
識別に従い、ランダムにアクセスできるウェハ貯蔵装置
からウェハを処理する場所までウェハを運ぶ。また、コ
ンピュータに制御されて、ウェハ貯蔵装置からウェハを
受け取って、ウェハについての識別に基づき、LSI回
路装置製造のためにウェハを選択的に通過させる。
識別に従い、ランダムにアクセスできるウェハ貯蔵装置
からウェハを処理する場所までウェハを運ぶ。また、コ
ンピュータに制御されて、ウェハ貯蔵装置からウェハを
受け取って、ウェハについての識別に基づき、LSI回
路装置製造のためにウェハを選択的に通過させる。
この米国特許の方法は、ウェハのレベルで識別を行なう
ものであり、またそのように実施されるものである。従
って、一旦つエバをチップに切断してしまうと、個々の
チップについての識別は、何ら行なうことができない。
ものであり、またそのように実施されるものである。従
って、一旦つエバをチップに切断してしまうと、個々の
チップについての識別は、何ら行なうことができない。
本発明の目的は、個々のチップをそのチップに刻み込ま
れた印のような個有の識別データによって識別しながら
半導体装置を製造する方法を提供することである。
れた印のような個有の識別データによって識別しながら
半導体装置を製造する方法を提供することである。
本発明てよって、市販製品の欠陥分析Ktでチップのテ
スト’を拡張させる自動チップ識別方法がもたらされる
。
スト’を拡張させる自動チップ識別方法がもたらされる
。
そのような方法では、人間及び機械の両方がチップの識
別印を読取ることができるし、チップに影響を及ぼさな
いので、回路設計にも影響しない。
別印を読取ることができるし、チップに影響を及ぼさな
いので、回路設計にも影響しない。
また、本発明によって、製造の際に生じる欠陥を除くだ
め【個別の製造ステップで使用可能々、レーザ光てよっ
てチップに書込まれる識別印を使用するチップ識別方法
かも、たらされる。
め【個別の製造ステップで使用可能々、レーザ光てよっ
てチップに書込まれる識別印を使用するチップ識別方法
かも、たらされる。
本発明は、例えば次のように実施できる。即ち、コンピ
ュータ制御の下に、レーザ光で各チップの裏面に識別印
を刻み込んで、各チップの識別を行なうのである。この
識別印は、機械によって読取ったり、又は低倍率の拡大
レンズで人間が読取ったりできるものである。当然、ウ
ェハをチップに切断する前て、各チップの裏面に識別デ
ータを設ける。それから、ウェハをテストするとき、ウ
ェハをチップに切断して選別するとき、チップを基板に
接続し組立ててテストするとき、並びに欠陥分析のため
にシステムのテストをしたり客先から戻った装置をテス
トするときに、識別データを使用する。即ち、チップの
寿命の間中、そのチップについて識別データを使用する
。このようなチップ識別方法によって、複数のチップを
基板え設けて製造するときて起きるチップ部品番号が混
乱する問題を解決することができる。例えば、チップを
基板に再溶融接続する前て、特定のチップて関する識別
データを読取って、装機のその部分に必要なチップ部品
番号のものであるかどうかを確かめることができる。従
って、接続の前に、誤って置かれたチップを直すことが
できる。モジュールが客先等での実際の使用から戻って
きたときには、チップ識別データの記録からそのモジュ
ールを構成するチップについての記録を容易に得ること
ができる。
ュータ制御の下に、レーザ光で各チップの裏面に識別印
を刻み込んで、各チップの識別を行なうのである。この
識別印は、機械によって読取ったり、又は低倍率の拡大
レンズで人間が読取ったりできるものである。当然、ウ
ェハをチップに切断する前て、各チップの裏面に識別デ
ータを設ける。それから、ウェハをテストするとき、ウ
ェハをチップに切断して選別するとき、チップを基板に
接続し組立ててテストするとき、並びに欠陥分析のため
にシステムのテストをしたり客先から戻った装置をテス
トするときに、識別データを使用する。即ち、チップの
寿命の間中、そのチップについて識別データを使用する
。このようなチップ識別方法によって、複数のチップを
基板え設けて製造するときて起きるチップ部品番号が混
乱する問題を解決することができる。例えば、チップを
基板に再溶融接続する前て、特定のチップて関する識別
データを読取って、装機のその部分に必要なチップ部品
番号のものであるかどうかを確かめることができる。従
って、接続の前に、誤って置かれたチップを直すことが
できる。モジュールが客先等での実際の使用から戻って
きたときには、チップ識別データの記録からそのモジュ
ールを構成するチップについての記録を容易に得ること
ができる。
チップがウェハの状態のときに、その性能に関するデー
タを得るためてチップをテストする。このデータによっ
て、チップが全く良いのか、欠陥を生じているのか又は
部分的に使用可能なのかを(7) 分類することができる。そのテスト結果は、後に使用す
るだめに記憶装置に記憶しておく。
タを得るためてチップをテストする。このデータによっ
て、チップが全く良いのか、欠陥を生じているのか又は
部分的に使用可能なのかを(7) 分類することができる。そのテスト結果は、後に使用す
るだめに記憶装置に記憶しておく。
それから、各チップに、そのチップに個有の識別データ
を刻み込む。この識別データには、ウニ・・のタイプ、
チップの部品番号、製造条件、製造ライン、製造日等を
表わす製造て関するデータが含寸れる。次に、ウェハを
チップに切断する。そして・チップを各チップ貯蔵装置
に配置して貯蔵する。それから、チップの識別データを
読取る。
を刻み込む。この識別データには、ウニ・・のタイプ、
チップの部品番号、製造条件、製造ライン、製造日等を
表わす製造て関するデータが含寸れる。次に、ウェハを
チップに切断する。そして・チップを各チップ貯蔵装置
に配置して貯蔵する。それから、チップの識別データを
読取る。
即ち、この読取りてよって、識別データを確かめ、後の
使用のためくチップがチップ貯蔵装置の適切なセルに正
確知配置されたかどうかを決定する。
使用のためくチップがチップ貯蔵装置の適切なセルに正
確知配置されたかどうかを決定する。
次て、チップを基板に接続し組立ててテストする製造段
階へ、チップ貯蔵装置を選ぶ。この製造段階では、コン
ピュータ制御により、基板上の選択したチップ位置にチ
ップを適切に配置することが行なわれる。この製造段階
で、再び、各チップの識別データを確かめ、次のような
欠陥の問題が 1存在するかどうかを決定する。即ち、
チップを誤った位置て設けたり、チップの識別データを
読取(8) ることができなかったりすることである。この読取り不
可能は、チップが回転させられたりその他年適切な位置
付けをされたり、実際に損傷を受けたりしたときに起き
る。チップの識別データの比較においてエラーが生じる
と、エラーを生じる問題を解決してからチップの識別デ
ータを再び読取る。適切なチップを全て基板上に適切て
設けてから、チップを基板へ再溶融接続する。
階へ、チップ貯蔵装置を選ぶ。この製造段階では、コン
ピュータ制御により、基板上の選択したチップ位置にチ
ップを適切に配置することが行なわれる。この製造段階
で、再び、各チップの識別データを確かめ、次のような
欠陥の問題が 1存在するかどうかを決定する。即ち、
チップを誤った位置て設けたり、チップの識別データを
読取(8) ることができなかったりすることである。この読取り不
可能は、チップが回転させられたりその他年適切な位置
付けをされたり、実際に損傷を受けたりしたときに起き
る。チップの識別データの比較においてエラーが生じる
と、エラーを生じる問題を解決してからチップの識別デ
ータを再び読取る。適切なチップを全て基板上に適切て
設けてから、チップを基板へ再溶融接続する。
それからモジュールのテストを行ない、最終的なモジュ
ールの組立を行なう。
ールの組立を行なう。
モジュールをシステムに構成して、モジュールをテスト
し、即ちシステムのテストを行ない、客先に設置する。
し、即ちシステムのテストを行ない、客先に設置する。
いずれかの段階でモジュールて欠陥が生じるなら、即ち
、システムのテストで戻されたり又は客先から戻される
なら、欠陥分析を行ない、そして製造の各段階について
明確なチップ識別を行なっているので、容易に広範囲且
つ詳細な欠陥分析を行うことができる。
、システムのテストで戻されたり又は客先から戻される
なら、欠陥分析を行ない、そして製造の各段階について
明確なチップ識別を行なっているので、容易に広範囲且
つ詳細な欠陥分析を行うことができる。
本発明(でより、各チップを絶えず追跡して、分類及び
製造の際に生じる欠陥を最小にできる。また、品質管理
及び欠陥分析についての正確なデータを、これまで知ら
れていなかったチップ・レベルで提供することができる
。明らかに、それらの利点をウェハ・レベルの識別技術
で得ることはできない。このように、本発明により、単
てつ止ハて刻み込みを入れていた先行技術よりも優れた
利点がもたらされる。
製造の際に生じる欠陥を最小にできる。また、品質管理
及び欠陥分析についての正確なデータを、これまで知ら
れていなかったチップ・レベルで提供することができる
。明らかに、それらの利点をウェハ・レベルの識別技術
で得ることはできない。このように、本発明により、単
てつ止ハて刻み込みを入れていた先行技術よりも優れた
利点がもたらされる。
第1図に示す半導体装置製造工程には、ウェハをテスト
する領域、ウェハをチップて切断してチップを選択する
領域、チップを基板に接続し組立ててテストする領域、
客先から装置が戻ってくる領域がある。複数のチップを
支える基板装置に共通している、チップの部品番号が混
乱してしまう困難が、本発明により除去される。第1図
に示されているように、Aのステップでは、最終的には
切断されて別個のチップになってしまうような多数の領
域が、ウェハには含まれている。第1図のブロック10
1に示されているように、ウェハの状態でそれらのチッ
プはテストされる。チップの性能即ち、チップが良品若
しくは不良品又は部分的にのみ使用できるものかどうか
について、テスト・データが得られる。第1図のブロッ
ク102に示されているように、テスト結果は、後に使
用するため記憶される。
する領域、ウェハをチップて切断してチップを選択する
領域、チップを基板に接続し組立ててテストする領域、
客先から装置が戻ってくる領域がある。複数のチップを
支える基板装置に共通している、チップの部品番号が混
乱してしまう困難が、本発明により除去される。第1図
に示されているように、Aのステップでは、最終的には
切断されて別個のチップになってしまうような多数の領
域が、ウェハには含まれている。第1図のブロック10
1に示されているように、ウェハの状態でそれらのチッ
プはテストされる。チップの性能即ち、チップが良品若
しくは不良品又は部分的にのみ使用できるものかどうか
について、テスト・データが得られる。第1図のブロッ
ク102に示されているように、テスト結果は、後に使
用するため記憶される。
Bのステップでは、個々のチップについて符号化を行な
う。このステップでは、第1図のブロック103に示さ
れているように、個々のチップについて明確な識別をな
すとともに各チップにテスト・データを与えるための刻
み込み装置が使用される。そのようなデータは、ウェハ
のタイプと部品番号と製造ライン及び製造日等の製造に
関する項目とを識別する個有の製造コードを含んでいる
。
う。このステップでは、第1図のブロック103に示さ
れているように、個々のチップについて明確な識別をな
すとともに各チップにテスト・データを与えるための刻
み込み装置が使用される。そのようなデータは、ウェハ
のタイプと部品番号と製造ライン及び製造日等の製造に
関する項目とを識別する個有の製造コードを含んでいる
。
Aのステップにおけるテストで得たデータが、書込みデ
ータを提供するために用いられる。
ータを提供するために用いられる。
ウェハにおける各チップにそのようなデータを刻み込む
技術は、ウエノ・についての通し番号のみを与える公知
の先行技術から逸脱するものである。
技術は、ウエノ・についての通し番号のみを与える公知
の先行技術から逸脱するものである。
ウェハについての通し番号は、全てのチップに通有な識
別であって、そのウエノ\の特定のチップに関する個有
の識別を与えるものではない。このよう疋、本発明によ
って、チップのレベル捷で識別の概念が拡張される。
別であって、そのウエノ\の特定のチップに関する個有
の識別を与えるものではない。このよう疋、本発明によ
って、チップのレベル捷で識別の概念が拡張される。
第2図に、チップの書込み領域の例を示す。この例では
、チップ12がウエノ・10に含まれている。斜線部分
は、切り取られる所である。ウエノ・当りのチップの数
は変化する。従って、チップのサイズも変わる。第2図
て示すように、余白部分X及びYによって、チップの回
りの刻み込みが禁しられる領域が定まる。もし2行の刻
み込みが行なわれるなら、読取りができるように、それ
らの行の間には適切な間隔が設けられねばならない。
、チップ12がウエノ・10に含まれている。斜線部分
は、切り取られる所である。ウエノ・当りのチップの数
は変化する。従って、チップのサイズも変わる。第2図
て示すように、余白部分X及びYによって、チップの回
りの刻み込みが禁しられる領域が定まる。もし2行の刻
み込みが行なわれるなら、読取りができるように、それ
らの行の間には適切な間隔が設けられねばならない。
第1行のC乃至C1と第2行の01+1乃至Cに1
おける印の数は、チップのサイズばかりでなく、光学的
に読取れることをも考慮して定められる。
に読取れることをも考慮して定められる。
人間が読取れることも要求されるので、記号の最小サイ
ズは、簡単な光学システムで読取れるよう 1に定めら
れる。
ズは、簡単な光学システムで読取れるよう 1に定めら
れる。
好ましくは、レーザ技術を用いて、各チップについての
刻み込み及び読取りを行うと良い。そのようなことは当
分野では公知であり、例えば、文字形成マスクとともに
レーザ技術を用いて、ウェハにデータを刻み込んでいる
。第6図に、レーザ技術を用いてウエノ・に通し番号を
刻み込む装置の例を示す。第3図は、チップの刻み込み
に使用できるような光学システムの一部分をも示してい
る。
刻み込み及び読取りを行うと良い。そのようなことは当
分野では公知であり、例えば、文字形成マスクとともに
レーザ技術を用いて、ウェハにデータを刻み込んでいる
。第6図に、レーザ技術を用いてウエノ・に通し番号を
刻み込む装置の例を示す。第3図は、チップの刻み込み
に使用できるような光学システムの一部分をも示してい
る。
第6図にはレーザ装置20と光線拡大レンズ22及び2
4から成る第1光学手段とが示されている。
4から成る第1光学手段とが示されている。
光線26は、拡散器28を通過すると、プリズムろ0に
よってウエノh10の方へ向けられる。マスクろ2は、
例えば、金メッキされたモリブデンから成り、半透明の
レチクルをなす一連の字体が設けられているマスクであ
る。マスクを回転して、光線26を半透明の字体に変え
、レンズ64でウニ・・10の上に集束させる。刻み込
むべきデータに一致するようにマスクを移動させて、刻
み込みが行なわれる。識別のデータは、回折・くターン
により形成される。刻み込み光線のうち転位を生じたシ
リコンに当たる部分は、発散ノくターンに反射される。
よってウエノh10の方へ向けられる。マスクろ2は、
例えば、金メッキされたモリブデンから成り、半透明の
レチクルをなす一連の字体が設けられているマスクであ
る。マスクを回転して、光線26を半透明の字体に変え
、レンズ64でウニ・・10の上に集束させる。刻み込
むべきデータに一致するようにマスクを移動させて、刻
み込みが行なわれる。識別のデータは、回折・くターン
により形成される。刻み込み光線のうち転位を生じたシ
リコンに当たる部分は、発散ノくターンに反射される。
刻み込まれる線条は、数順位の回折で反射するθ変調さ
れたパターンである。第2図に示された刻み込み領域へ
の光線の操作は、プリズム60を使用して光線を移動さ
せることにより、又は他の公知である通常の光線操作技
術によって達成される。第3図に示された装置に対して
、識別及びテストに関するデータを記憶するのに、フロ
ッピ・ディスクで記憶するような通常の記憶技術を使用
しウエノ・の識別データが、入力データと一致している
ことを確めるのに、読取装置を用いて検査する技術を使
用してもかまわない。
れたパターンである。第2図に示された刻み込み領域へ
の光線の操作は、プリズム60を使用して光線を移動さ
せることにより、又は他の公知である通常の光線操作技
術によって達成される。第3図に示された装置に対して
、識別及びテストに関するデータを記憶するのに、フロ
ッピ・ディスクで記憶するような通常の記憶技術を使用
しウエノ・の識別データが、入力データと一致している
ことを確めるのに、読取装置を用いて検査する技術を使
用してもかまわない。
各チップに個有の識別データを刻み込むステップに続い
て、第1図のブロック104に示されているように、C
のステップでは、ウェハが切断される。この切断は、ダ
イヤを用いて切断するような公知の技術によって行なわ
れる。
て、第1図のブロック104に示されているように、C
のステップでは、ウェハが切断される。この切断は、ダ
イヤを用いて切断するような公知の技術によって行なわ
れる。
それから、第1図のブロック105に示されているよう
に、チップは選別され、チップ貯蔵装置に置かれる。こ
のステップは、Dで示されている。
に、チップは選別され、チップ貯蔵装置に置かれる。こ
のステップは、Dで示されている。
このステップには、チップを選択して置く操作全確かめ
る読取りのステップが含まれる。特に、各チップの裏面
が、Bのステップで刻まれたデータを用いて読取られる
。誤ってチップが置かれるような誤り、又はチップが貯
蔵装置において回転されて不適切に置かれることにより
起きるチップの識別データを読取ることができなくなる
ことが、検出される。それらの欠陥のために、次のこと
をしなければならない。即ち、チップを除去したり、正
しく直したり、又は置換したりして、貯蔵装置で再び読
取りを行なうことである。このチップ貯蔵装置はく通常
のものである。
る読取りのステップが含まれる。特に、各チップの裏面
が、Bのステップで刻まれたデータを用いて読取られる
。誤ってチップが置かれるような誤り、又はチップが貯
蔵装置において回転されて不適切に置かれることにより
起きるチップの識別データを読取ることができなくなる
ことが、検出される。それらの欠陥のために、次のこと
をしなければならない。即ち、チップを除去したり、正
しく直したり、又は置換したりして、貯蔵装置で再び読
取りを行なうことである。このチップ貯蔵装置はく通常
のものである。
ウェハについての読取装置を応用したチップについての
読取装置が、第4図に示しである。He N eレーザ
のようなレーザ装置40によって、光線42が発生され
る。この光線は、鏡44及び46により、フォトダイオ
ードのロゼツト(rosette)48に向けられる。
読取装置が、第4図に示しである。He N eレーザ
のようなレーザ装置40によって、光線42が発生され
る。この光線は、鏡44及び46により、フォトダイオ
ードのロゼツト(rosette)48に向けられる。
フォトダイオードのロゼツト48の中央には、光線42
が通る開口がある。光線42は、符号化器52を通って
ウニ・・10に当たる。反射回折パターン50が生じる
。
が通る開口がある。光線42は、符号化器52を通って
ウニ・・10に当たる。反射回折パターン50が生じる
。
光線のうちチップの裏面ておける転位したシリコンに尚
たる部分が、発散パターンで反射する。
たる部分が、発散パターンで反射する。
レーザ装置を用いた読取装置によって形成される印は、
θ変調されるので、合印についての反射回折パターンは
、その角度軸に対して垂直である。
θ変調されるので、合印についての反射回折パターンは
、その角度軸に対して垂直である。
従って、光線のうちθ変調された線条のエツジを照らす
部分は、数順位の回折で反射することばなる。符号化器
を用いる技術によって、個有の回折パターン、即ちその
角度軸に垂直な合印についてのパターンが検出される。
部分は、数順位の回折で反射することばなる。符号化器
を用いる技術によって、個有の回折パターン、即ちその
角度軸に垂直な合印についてのパターンが検出される。
回転するプリズムによって、レーザ光線42でチップの
識別データの全てを走査することができる。
識別データの全てを走査することができる。
一旦チツブを貯蔵装置に適切に貯蔵したなら、貯蔵装置
は、第1図て示されているように、チップを基板に接続
し組立ててテストする領域(BAT)に運ばれる。この
領域ではF乃至Jのステップが行なわれる。この組立て
の場所では、モジュールについての仕様を与えて、基板
上の各チン11位置におけるチップの配置を指定する。
は、第1図て示されているように、チップを基板に接続
し組立ててテストする領域(BAT)に運ばれる。この
領域ではF乃至Jのステップが行なわれる。この組立て
の場所では、モジュールについての仕様を与えて、基板
上の各チン11位置におけるチップの配置を指定する。
即ち、第1図に示すように、特定のチップ112が基板
の位置113に設けられるように指定する。製造のこの
段階即ちFのステップで、各チップを基板の上に設ける
。チップは、まだ接続しない。チップを基板に設けると
きには、チップの配置を確かめるために、第4図に示し
だ技術を用いて、第1図のブロック109に示されてい
るようにGのステップで再びチップの識別データを読取
る。各チップについての個有の識別データを読取って、
第1図のブロック111に示されているように、モジュ
ールの仕様に従って特定の位置になるように指定された
チップの識別データと比較する。従って、本発明による
と、チップの識別データが読取りにくくなるような、チ
ップが誤った位置に設けられたり、回転させられたり、
位置ずれさせられたり、又は損傷を受けたりするような
欠陥が検出できる。
の位置113に設けられるように指定する。製造のこの
段階即ちFのステップで、各チップを基板の上に設ける
。チップは、まだ接続しない。チップを基板に設けると
きには、チップの配置を確かめるために、第4図に示し
だ技術を用いて、第1図のブロック109に示されてい
るようにGのステップで再びチップの識別データを読取
る。各チップについての個有の識別データを読取って、
第1図のブロック111に示されているように、モジュ
ールの仕様に従って特定の位置になるように指定された
チップの識別データと比較する。従って、本発明による
と、チップの識別データが読取りにくくなるような、チ
ップが誤った位置に設けられたり、回転させられたり、
位置ずれさせられたり、又は損傷を受けたりするような
欠陥が検出できる。
この比較ステップで誤りを検出したなら、チップを直し
て、基板のチップについて再び読取りを行う。チップを
直してモジュールを正しく組立てたなら、第1図のブロ
ック114に示されているように、Hのステップで、例
えばノ・ンダを再溶融させる技術によって接続を行う。
て、基板のチップについて再び読取りを行う。チップを
直してモジュールを正しく組立てたなら、第1図のブロ
ック114に示されているように、Hのステップで、例
えばノ・ンダを再溶融させる技術によって接続を行う。
このようK、基板にチップを実際に接続する前に、チッ
プが適切なものであること及び基板におけるチップの配
置が適切であることに関して、明確な決定をなすので、
本発明は、先行技術よりも優れた利点をもたらす。
プが適切なものであること及び基板におけるチップの配
置が適切であることに関して、明確な決定をなすので、
本発明は、先行技術よりも優れた利点をもたらす。
チップを接続するステップに続いて、第1図のブロック
115に示されているように、■のステップで完成した
モジュールをテストする。もし欠陥があるなら、例えば
モジュールを再構成して、モジュールについての符号化
に関する追加の結果を提供するために、モジュールにレ
ーザで刻み込む。この追加して刻み込むことは重要であ
る。なぜなら、補修のだめにチップを引き抜くときに、
誤ったチップを引き抜く確率は低くなるし、付加された
情報を後に欠陥分析のだめに用いることができる。一方
、モジュールのテスト結果に誤りが生じていないなら、
第1図のブロック117に示されているように、Kのス
テップで、完成したモジュールを実際の客先で使用する
だめに、それを出荷する。しかしながら、モジュールに
問題があると決定したなら、第1図のブロック120に
示されているように、Jのステップで補修を行ない、後
の欠陥分析用の追加情報を提供するために、追加の刻み
込みを行う。
115に示されているように、■のステップで完成した
モジュールをテストする。もし欠陥があるなら、例えば
モジュールを再構成して、モジュールについての符号化
に関する追加の結果を提供するために、モジュールにレ
ーザで刻み込む。この追加して刻み込むことは重要であ
る。なぜなら、補修のだめにチップを引き抜くときに、
誤ったチップを引き抜く確率は低くなるし、付加された
情報を後に欠陥分析のだめに用いることができる。一方
、モジュールのテスト結果に誤りが生じていないなら、
第1図のブロック117に示されているように、Kのス
テップで、完成したモジュールを実際の客先で使用する
だめに、それを出荷する。しかしながら、モジュールに
問題があると決定したなら、第1図のブロック120に
示されているように、Jのステップで補修を行ない、後
の欠陥分析用の追加情報を提供するために、追加の刻み
込みを行う。
モジュールの製造及び出荷に続いて、テスト及び客先の
据えつけを行う。出荷の際の取り扱いの結果又は実際に
使用しているときの操作の結果、モジュールが故障する
ことがある。第1図のブロック118及び119に示さ
れているように、Mのステップにおける欠陥分析のため
に、Lのステップで、欠陥モジュールを客先から戻す。
据えつけを行う。出荷の際の取り扱いの結果又は実際に
使用しているときの操作の結果、モジュールが故障する
ことがある。第1図のブロック118及び119に示さ
れているように、Mのステップにおける欠陥分析のため
に、Lのステップで、欠陥モジュールを客先から戻す。
本発明の重要な点は、製造データに対する欠陥チップに
ついての正確な相関関係を提供するために、Bのステッ
プにおいてレーザで刻み込んだ識別データを使用するこ
とである。従って、ある製造実行から得られたチップて
欠陥等のあることを示すパターンを発展させるなら、検
討並びに改善を必要とする製造領域に関しての正確な指
摘が得られる。
ついての正確な相関関係を提供するために、Bのステッ
プにおいてレーザで刻み込んだ識別データを使用するこ
とである。従って、ある製造実行から得られたチップて
欠陥等のあることを示すパターンを発展させるなら、検
討並びに改善を必要とする製造領域に関しての正確な指
摘が得られる。
第1図に示されているように、そのような欠陥分析は、
モジュールのテスト(工のステップ)により見つけ出さ
れる欠陥モジュールを補修するための付属的なものとし
て、とらえることができる。
モジュールのテスト(工のステップ)により見つけ出さ
れる欠陥モジュールを補修するための付属的なものとし
て、とらえることができる。
このよう(C1本発明により、各チップの裏面に識別デ
ータを刻み込んで、製造から補修までに関するチップの
経緯を提供することができる。この経緯を明らかにする
ことにより、欠陥分析を考慮に入れた重要なデータが提
供され、このためにチップの歩留りを高めたり、出荷製
品の欠陥レベルを下げることができる。
ータを刻み込んで、製造から補修までに関するチップの
経緯を提供することができる。この経緯を明らかにする
ことにより、欠陥分析を考慮に入れた重要なデータが提
供され、このためにチップの歩留りを高めたり、出荷製
品の欠陥レベルを下げることができる。
本発明の他の利点は、第2図に示されているように、作
業者が低倍率の拡大手段を使用して、識別印を読取るこ
とが可能なことである。このように、第4図て示した技
術により読取ることができる識別装置を使用する他に、
必要なら、人間が各チップ識別印を光学的に読取ること
が可能である。
業者が低倍率の拡大手段を使用して、識別印を読取るこ
とが可能なことである。このように、第4図て示した技
術により読取ることができる識別装置を使用する他に、
必要なら、人間が各チップ識別印を光学的に読取ること
が可能である。
レーザで書込む技術を述べたが、チップの裏面に識別デ
ータを刻み込む他0技術を使用すること 1も可能であ
る。指摘、したように、レーザ光を用いる読取り装置の
他に、人間又は公知技術を使用しく19) た他の装置で識別データを読取ることが可能である。さ
らに好ましい製造工程に関して、チップ識別技術の使用
を述べたが、本発明がそのような使用に限定されるもの
でないことは明らかであろう。
ータを刻み込む他0技術を使用すること 1も可能であ
る。指摘、したように、レーザ光を用いる読取り装置の
他に、人間又は公知技術を使用しく19) た他の装置で識別データを読取ることが可能である。さ
らに好ましい製造工程に関して、チップ識別技術の使用
を述べたが、本発明がそのような使用に限定されるもの
でないことは明らかであろう。
第1図は、本発明による半導体装置製造方法の工程図、
第2図は、チップのサイズとチップの裏側の書込み領域
とを示す平面図、第6図は、識別データを刻むのに用い
られる光学システムを示す概略図、第4図は、チップの
識別データを走査して読取るだめの光学システムを示す
概略図である。 出願人 インターナショナル・ビン本ス・マシiンズ・
コーポレーション代理人 弁理士 岡 1) 次 生 (外1名) (20) FIG、 1
第2図は、チップのサイズとチップの裏側の書込み領域
とを示す平面図、第6図は、識別データを刻むのに用い
られる光学システムを示す概略図、第4図は、チップの
識別データを走査して読取るだめの光学システムを示す
概略図である。 出願人 インターナショナル・ビン本ス・マシiンズ・
コーポレーション代理人 弁理士 岡 1) 次 生 (外1名) (20) FIG、 1
Claims (1)
- 複数のチップに切断すべき半導体ウェハにおけるチップ
の使用可能性をテストし、チップに識別データを書込み
、前記ウェハをチップに切断し、前記テストに基づきチ
ップを選択して貯蔵装置に配置し、前記識別データを読
取って前記貯蔵装置ておけるチップの位置及び向きが正
しいかどうかを確かめ、チップを前記貯蔵装置から取り
出して支持基板の上に配置し、チップを前記支持基板に
接続する前に前記識別データを読取って前記支持基板に
おけるチップの位置及び向きが正しいかどうかを確かめ
ることを含む半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US507311 | 1983-06-23 | ||
| US06/507,311 US4510673A (en) | 1983-06-23 | 1983-06-23 | Laser written chip identification method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6010641A true JPS6010641A (ja) | 1985-01-19 |
| JPS6341209B2 JPS6341209B2 (ja) | 1988-08-16 |
Family
ID=24018120
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59078828A Granted JPS6010641A (ja) | 1983-06-23 | 1984-04-20 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4510673A (ja) |
| EP (1) | EP0132520B1 (ja) |
| JP (1) | JPS6010641A (ja) |
| DE (1) | DE3483444D1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5820679A (en) * | 1993-07-15 | 1998-10-13 | Hitachi, Ltd. | Fabrication system and method having inter-apparatus transporter |
Families Citing this family (82)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3510755A1 (de) * | 1985-03-25 | 1986-09-25 | H & K Verpackungstechnik GmbH, 4600 Dortmund | Einrichtung zum erkennen von kennzeichenelementen an transportanlagen fuer stueckgueter und dgl. |
| FR2652914A1 (fr) * | 1989-10-05 | 1991-04-12 | Pailler Andre | Systeme d'eclairage et de vision permettant la lecture automatique de caracteres graves a la surface de substrats semi-conducteurs. |
| KR920007535B1 (ko) * | 1990-05-23 | 1992-09-05 | 삼성전자 주식회사 | 식별회로를 구비한 반도체 집적회로 칩 |
| US5410125A (en) * | 1990-10-11 | 1995-04-25 | Harry Winston, S.A. | Methods for producing indicia on diamonds |
| JPH04199733A (ja) * | 1990-11-29 | 1992-07-20 | Tokyo Seimitsu Co Ltd | 半導体チップの製造方法及びその装置 |
| US5570293A (en) * | 1990-11-29 | 1996-10-29 | Tokyo Seimitsu Co., Ltd. | Method and device for manufacturing a semiconductor chip |
| JP3659981B2 (ja) * | 1992-07-09 | 2005-06-15 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ダイ特定情報に特徴付けられるダイ上の集積回路を含む装置 |
| JP2845713B2 (ja) * | 1993-03-12 | 1999-01-13 | 株式会社東芝 | 並列ビットテストモード内蔵半導体メモリ |
| US5360747A (en) * | 1993-06-10 | 1994-11-01 | Xilinx, Inc. | Method of reducing dice testing with on-chip identification |
| US8505108B2 (en) * | 1993-11-18 | 2013-08-06 | Digimarc Corporation | Authentication using a digital watermark |
| US6882738B2 (en) * | 1994-03-17 | 2005-04-19 | Digimarc Corporation | Methods and tangible objects employing textured machine readable data |
| US6644184B1 (en) * | 1995-02-09 | 2003-11-11 | Man Roland Druckmaschinen Ag | Offset printing machine |
| EP0712012A1 (en) * | 1994-11-09 | 1996-05-15 | International Business Machines Corporation | Authentication label and authenticating pattern incorporating diffracting structure and method of fabricating them |
| FR2728104A1 (fr) * | 1994-12-09 | 1996-06-14 | Sgs Thomson Microelectronics | Procede de marquage de circuits integres avec un laser, et appareil de marquage s'y rapportant |
| KR970007379A (ko) * | 1995-07-19 | 1997-02-21 | 김주용 | 패턴층이 형성된 웨이퍼의 결함 다이 검사 방법 |
| US5932119A (en) * | 1996-01-05 | 1999-08-03 | Lazare Kaplan International, Inc. | Laser marking system |
| US5937270A (en) * | 1996-01-24 | 1999-08-10 | Micron Electronics, Inc. | Method of efficiently laser marking singulated semiconductor devices |
| US5867505A (en) | 1996-08-07 | 1999-02-02 | Micron Technology, Inc. | Method and apparatus for testing an integrated circuit including the step/means for storing an associated test identifier in association with integrated circuit identifier for each test to be performed on the integrated circuit |
| US5927512A (en) | 1997-01-17 | 1999-07-27 | Micron Technology, Inc. | Method for sorting integrated circuit devices |
| US6100486A (en) * | 1998-08-13 | 2000-08-08 | Micron Technology, Inc. | Method for sorting integrated circuit devices |
| US5844803A (en) * | 1997-02-17 | 1998-12-01 | Micron Technology, Inc. | Method of sorting a group of integrated circuit devices for those devices requiring special testing |
| US5915231A (en) * | 1997-02-26 | 1999-06-22 | Micron Technology, Inc. | Method in an integrated circuit (IC) manufacturing process for identifying and redirecting IC's mis-processed during their manufacture |
| US5856923A (en) * | 1997-03-24 | 1999-01-05 | Micron Technology, Inc. | Method for continuous, non lot-based integrated circuit manufacturing |
| US5907492A (en) * | 1997-06-06 | 1999-05-25 | Micron Technology, Inc. | Method for using data regarding manufacturing procedures integrated circuits (IC's) have undergone, such as repairs, to select procedures the IC's will undergo, such as additional repairs |
| US7120513B1 (en) | 1997-06-06 | 2006-10-10 | Micron Technology, Inc. | Method for using data regarding manufacturing procedures integrated circuits (ICS) have undergone, such as repairs, to select procedures the ICS will undergo, such as additional repairs |
| US5877064A (en) * | 1997-07-15 | 1999-03-02 | Taiwan Semiconductor Manufacturing Co.Ltd | Method for marking a wafer |
| US6018686A (en) * | 1997-10-31 | 2000-01-25 | Cypress Semiconductor Corp. | Electrically imprinting a semiconductor die with identifying information |
| US6154872A (en) * | 1997-11-20 | 2000-11-28 | Cypress Semiconductor Corporation | Method, circuit and apparatus for preserving and/or correcting product engineering information |
| US6148279A (en) * | 1997-12-04 | 2000-11-14 | Cypress Semiconductor Corporation | Apparatus for recording and/or reading program history |
| US6052319A (en) | 1997-12-04 | 2000-04-18 | Cypress Semiconductor Corp. | Apparatus and method for controlling experimental inventory |
| US6049624A (en) * | 1998-02-20 | 2000-04-11 | Micron Technology, Inc. | Non-lot based method for assembling integrated circuit devices |
| US6209110B1 (en) | 1998-03-30 | 2001-03-27 | Cypress Semiconductor Corporation | Circuitry, apparatus and method for embedding a test status outcome within a circuit being tested |
| US6181615B1 (en) | 1998-03-30 | 2001-01-30 | Cypress Semiconductor Corporation | Circuitry, apparatus and method for embedding quantifiable test results within a circuit being tested |
| US6268641B1 (en) * | 1998-03-30 | 2001-07-31 | Kabushiki Kaisha Toshiba | Semiconductor wafer having identification indication and method of manufacturing the same |
| US7313253B2 (en) * | 1998-09-11 | 2007-12-25 | Digimarc Corporation | Methods and tangible objects employing machine readable data in photo-reactive materials |
| US6417484B1 (en) | 1998-12-21 | 2002-07-09 | Micron Electronics, Inc. | Laser marking system for dice carried in trays and method of operation |
| US6262388B1 (en) | 1998-12-21 | 2001-07-17 | Micron Electronics, Inc. | Laser marking station with enclosure and method of operation |
| US6161213A (en) * | 1999-02-17 | 2000-12-12 | Icid, Llc | System for providing an integrated circuit with a unique identification |
| KR100610175B1 (ko) * | 1999-03-24 | 2006-08-09 | 후지쯔 가부시끼가이샤 | 반도체 장치의 제조 방법 및 칩 식별 정보의 기록 방법 |
| JP2000294607A (ja) * | 1999-04-08 | 2000-10-20 | Hitachi Ltd | 半導体装置の製造方法 |
| ATE516598T1 (de) * | 1999-09-28 | 2011-07-15 | Kaneka Corp | Verfahren zur steuerung des herstellungsprozesses einer photoelektrischen wandlervorrichtung |
| JP2001118232A (ja) * | 1999-10-20 | 2001-04-27 | Tdk Corp | 記号読取方法および装置 |
| DE19951048C2 (de) * | 1999-10-22 | 2002-11-21 | Infineon Technologies Ag | Verfahren zur Identifizierung einer integrierten Schaltung |
| CN100375097C (zh) | 2000-01-20 | 2008-03-12 | 扎威腾半导体有限公司 | 个体化方法及系统 |
| US6528760B1 (en) | 2000-07-14 | 2003-03-04 | Micron Technology, Inc. | Apparatus and method using rotational indexing for laser marking IC packages carried in trays |
| US6524881B1 (en) * | 2000-08-25 | 2003-02-25 | Micron Technology, Inc. | Method and apparatus for marking a bare semiconductor die |
| US6415977B1 (en) * | 2000-08-30 | 2002-07-09 | Micron Technology, Inc. | Method and apparatus for marking and identifying a defective die site |
| US6492706B1 (en) | 2000-12-13 | 2002-12-10 | Cypress Semiconductor Corp. | Programmable pin flag |
| US7316934B2 (en) * | 2000-12-18 | 2008-01-08 | Zavitan Semiconductors, Inc. | Personalized hardware |
| KR100393214B1 (ko) * | 2001-02-07 | 2003-07-31 | 삼성전자주식회사 | 패드의 수를 최소화하기 위한 칩 식별 부호 인식 장치 및이를 내장한 반도체 장치 |
| CN100438015C (zh) * | 2001-03-21 | 2008-11-26 | 株式会社东芝 | 具有id标记的半导体晶片,及从中生产半导体器件的方法和设备 |
| JP4071476B2 (ja) * | 2001-03-21 | 2008-04-02 | 株式会社東芝 | 半導体ウェーハ及び半導体ウェーハの製造方法 |
| US6867856B1 (en) | 2001-07-19 | 2005-03-15 | Advanced Micro Devices, Inc. | Apparatus for reading marks on a semiconductor substrate |
| US6792365B2 (en) | 2001-08-10 | 2004-09-14 | Micron Technology, Inc. | Sequential unique marking |
| US6555400B2 (en) * | 2001-08-22 | 2003-04-29 | Micron Technology, Inc. | Method for substrate mapping |
| JP3870780B2 (ja) * | 2001-12-21 | 2007-01-24 | ヤマハ株式会社 | 半導体装置の製造方法 |
| US7169685B2 (en) | 2002-02-25 | 2007-01-30 | Micron Technology, Inc. | Wafer back side coating to balance stress from passivation layer on front of wafer and be used as die attach adhesive |
| DE10216874A1 (de) * | 2002-04-17 | 2003-07-10 | Infineon Technologies Ag | Verfahren zum Ablegen einer Information auf einem Halbleiter-Chip eines Wafers sowie Halbleiter-Chip |
| DE10219346B4 (de) * | 2002-04-30 | 2010-10-07 | Osram Opto Semiconductors Gmbh | Verfahren zum Abbilden und Zuordnen von Eigenschaften von einer Mehrzahl auf einem Wafer angeordneter Funktionschips und Wafer mit einer Mehrzahl von Funktionschips und Referenzchips |
| DE10321403A1 (de) * | 2002-05-15 | 2003-12-04 | Infineon Technologies Ag | Verfahren zur Markierung von Schlechtteilen |
| DE10241141B4 (de) * | 2002-09-05 | 2015-07-16 | Infineon Technologies Ag | Halbleiter-Bauelement-Test-Verfahren für ein Halbleiter-Bauelement-Test-System mit reduzierter Anzahl an Test-Kanälen |
| DE10259049A1 (de) * | 2002-12-17 | 2004-07-15 | Infineon Technologies Ag | Integriertes Halbleitermodul |
| US7097107B1 (en) | 2003-04-09 | 2006-08-29 | Mobile-Mind, Inc. | Pseudo-random number sequence file for an integrated circuit card |
| US6954711B2 (en) * | 2003-05-19 | 2005-10-11 | Applied Materials, Inc. | Test substrate reclamation method and apparatus |
| US7275234B2 (en) * | 2003-09-09 | 2007-09-25 | International Business Machines Corporation | System and method of automatically generating kerf design data |
| DE102004027489B4 (de) * | 2004-06-04 | 2017-03-02 | Infineon Technologies Ag | Verfahren zum Anordnen von Chips eines ersten Substrats auf einem zweiten Substrat |
| DE112004002826T5 (de) * | 2004-06-08 | 2007-04-26 | Advantest Corporation | Bildsensor-Prüfsystem |
| KR100674950B1 (ko) * | 2005-01-22 | 2007-01-26 | 삼성전자주식회사 | 기준 반도체 칩을 구비하는 반도체 기판 및 이를 이용한반도체 칩 어셈블리 방법 |
| JP2006267056A (ja) | 2005-03-25 | 2006-10-05 | Toshiba Corp | 半導体装置およびそのテスト方法 |
| US7657390B2 (en) * | 2005-11-02 | 2010-02-02 | Applied Materials, Inc. | Reclaiming substrates having defects and contaminants |
| DE102005061834B4 (de) * | 2005-12-23 | 2007-11-08 | Ioss Intelligente Optische Sensoren & Systeme Gmbh | Vorrichtung und Verfahren zum optischen Prüfen einer Oberfläche |
| DE102006001601B4 (de) * | 2006-01-11 | 2008-06-26 | Infineon Technologies Ag | Verfahren zur Herstellung eines Halbleiterwafers mit Rückseitenidentifizierung |
| US7684608B2 (en) * | 2006-02-23 | 2010-03-23 | Vistech Corporation | Tape and reel inspection system |
| US7544578B2 (en) * | 2007-01-03 | 2009-06-09 | International Business Machines Corporation | Structure and method for stochastic integrated circuit personalization |
| US8492072B2 (en) * | 2009-04-30 | 2013-07-23 | Infineon Technologies Ag | Method for marking objects |
| US9099481B2 (en) | 2013-03-15 | 2015-08-04 | Semiconductor Components Industries, Llc | Methods of laser marking semiconductor substrates |
| US12380553B2 (en) | 2016-01-15 | 2025-08-05 | Instrumental, Inc. | Method for predicting defects in assembly units |
| WO2018191698A1 (en) * | 2017-04-13 | 2018-10-18 | Instrumental, Inc. | Method for predicting defects in assembly units |
| US10964648B2 (en) | 2017-04-24 | 2021-03-30 | International Business Machines Corporation | Chip security fingerprint |
| US11063000B2 (en) * | 2019-01-29 | 2021-07-13 | Infineon Technologies Ag | Semiconductor package authentication feature |
| CN112718522B (zh) * | 2020-12-03 | 2022-07-12 | 常熟理工学院 | 镍钛丝计数检测及激光打标一体机 |
| CN113492114B (zh) * | 2021-09-08 | 2021-11-16 | 苏州贝克微电子有限公司 | 一种用于集成电路的半导体芯片测试方法及其测试装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3583561A (en) * | 1968-12-19 | 1971-06-08 | Transistor Automation Corp | Die sorting system |
| NL7313695A (nl) * | 1973-10-05 | 1975-04-08 | Philips Nv | Werkwijze voor het automatisch signaleren van halfge- rlichamen. |
| US4027246A (en) * | 1976-03-26 | 1977-05-31 | International Business Machines Corporation | Automated integrated circuit manufacturing system |
| GB1584343A (en) * | 1977-06-07 | 1981-02-11 | Tokyo Shibaura Electric Co | Apparatus for marking identification symbols on wafer |
| US4150331A (en) * | 1977-07-29 | 1979-04-17 | Burroughs Corporation | Signature encoding for integrated circuits |
| JPS568836A (en) * | 1979-07-03 | 1981-01-29 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Manufacturing system for semiconductor device |
| US4419747A (en) * | 1981-09-14 | 1983-12-06 | Seeq Technology, Inc. | Method and device for providing process and test information in semiconductors |
| GB2116748A (en) * | 1982-03-06 | 1983-09-28 | Plessey Co Plc | Automatic control of manufacture and testing |
-
1983
- 1983-06-23 US US06/507,311 patent/US4510673A/en not_active Expired - Lifetime
-
1984
- 1984-04-20 JP JP59078828A patent/JPS6010641A/ja active Granted
- 1984-05-03 EP EP84104927A patent/EP0132520B1/en not_active Expired - Lifetime
- 1984-05-03 DE DE8484104927T patent/DE3483444D1/de not_active Expired - Lifetime
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5820679A (en) * | 1993-07-15 | 1998-10-13 | Hitachi, Ltd. | Fabrication system and method having inter-apparatus transporter |
| US5858863A (en) * | 1993-07-15 | 1999-01-12 | Hitachi, Ltd. | Fabrication system and method having inter-apparatus transporter |
| US6099598A (en) * | 1993-07-15 | 2000-08-08 | Hitachi, Ltd. | Fabrication system and fabrication method |
| US7062344B2 (en) | 1993-07-15 | 2006-06-13 | Renesas Technology Corp. | Fabrication system and fabrication method |
| US7310563B2 (en) | 1993-07-15 | 2007-12-18 | Renesas Technology Corp. | Fabrication system and fabrication method |
| US7392106B2 (en) | 1993-07-15 | 2008-06-24 | Renesas Technology Corp. | Fabrication system and fabrication method |
| US7603194B2 (en) | 1993-07-15 | 2009-10-13 | Renesas Technology Corp. | Fabrication system and fabrication method |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0132520A3 (en) | 1988-05-25 |
| DE3483444D1 (de) | 1990-11-29 |
| JPS6341209B2 (ja) | 1988-08-16 |
| EP0132520B1 (en) | 1990-10-24 |
| US4510673A (en) | 1985-04-16 |
| EP0132520A2 (en) | 1985-02-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6341209B2 (ja) | ||
| US5256578A (en) | Integral semiconductor wafer map recording | |
| JP2001505299A (ja) | 半導体ウェーハーの拡大光学検査による自動選別器/精査器 | |
| JP2006527922A (ja) | エッジをベースにした識別機能を有する半導体ウエハ | |
| US4442188A (en) | System for specifying critical dimensions, sequence numbers and revision levels on integrated circuit photomasks | |
| JPH05315207A (ja) | 半導体装置 | |
| JP2009058950A (ja) | マスクブランク用基板の製造方法、マスクブランクの製造方法、マスクの製造方法、及びマスクブランク用基板 | |
| JPH07335510A (ja) | 半導体装置およびその識別子付与方法およびその不良解析方法 | |
| JP2000228341A (ja) | 半導体集積回路 | |
| TW202325455A (zh) | 打標位置評估方法、裝置及可讀存儲介質 | |
| JPH07235617A (ja) | 半導体装置 | |
| JP2913609B2 (ja) | プロービング装置、プロービング方法およびプローブカード | |
| JPH08213464A (ja) | 識別機能付半導体集積回路 | |
| JP2604556B2 (ja) | 半導体ウエハおよびその識別方法 | |
| JP2952882B2 (ja) | Icウェハ及びicの良否識別方法 | |
| JPH04106960A (ja) | Icチップ | |
| JPH11317576A (ja) | 基板製造方法 | |
| JPH04171709A (ja) | 半導体装置 | |
| JPH10339943A (ja) | 半導体装置の製造方法 | |
| JPH0715927B2 (ja) | プローブ装置 | |
| JPS59103336A (ja) | マスク検査修正装置 | |
| JPH0831431B2 (ja) | 検査方法 | |
| JPS594009A (ja) | 半導体基板 | |
| KR20010046065A (ko) | 리소그래피 공정의 회로 패턴 전사 확인 시스템 | |
| JPH0973615A (ja) | 磁気ヘッドの検査データ収集方法 |