JPH10256850A - 半導体装置及び高周波電力増幅器 - Google Patents
半導体装置及び高周波電力増幅器Info
- Publication number
- JPH10256850A JPH10256850A JP9054994A JP5499497A JPH10256850A JP H10256850 A JPH10256850 A JP H10256850A JP 9054994 A JP9054994 A JP 9054994A JP 5499497 A JP5499497 A JP 5499497A JP H10256850 A JPH10256850 A JP H10256850A
- Authority
- JP
- Japan
- Prior art keywords
- output
- matching circuit
- output matching
- frequency transistor
- mim capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
Landscapes
- Microwave Amplifiers (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体装置及び高周波電力増幅器に関し、出
力整合回路での電力消費を抑えることを目的とする。 【解決手段】 高周波トランジスタ５とＭＩＭキャパシ
タ９が集積化された半導体基板１上で該高周波トランジ
スタ５の出力端子と該ＭＩＭキャパシタ９の一端はボン
ディングワイヤ８によって接続され、該高周波トランジ
スタ５の出力は該ＭＩＭキャパシタ９の容量と該ボンデ
ィングワイヤ８のインダクタンスから成る第１の出力整
合回路３を介して外部に取り出されるように構成する。
力整合回路での電力消費を抑えることを目的とする。 【解決手段】 高周波トランジスタ５とＭＩＭキャパシ
タ９が集積化された半導体基板１上で該高周波トランジ
スタ５の出力端子と該ＭＩＭキャパシタ９の一端はボン
ディングワイヤ８によって接続され、該高周波トランジ
スタ５の出力は該ＭＩＭキャパシタ９の容量と該ボンデ
ィングワイヤ８のインダクタンスから成る第１の出力整
合回路３を介して外部に取り出されるように構成する。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及び高周
波電力増幅器に関する。高周波電力増幅器は入力信号を
高周波トランジスタで増幅して外部へ送信する機能を有
しており携帯電話等の移動体通信機器に組み込まれて広
く用いられているが、近年におけるこの種の機器の普及
に伴ってその高性能・低コスト化が強く要求されてい
る。一般に、高周波トランジスタの出力インピーダンス
は数Ω程度であるのに対して高周波トランジスタの出力
を送信する伝送線の内部インピーダンスは５０Ω程度と
大きな差がある。そこで、通常は高周波トランジスタの
出力インピーダンスを出力整合回路で変換して出力を外
部に取り出すようにしている。従って、高周波電力増幅
器は出力整合回路を含めたトータルな構成で性能の向
上、低コスト化等を図る必要がある。
波電力増幅器に関する。高周波電力増幅器は入力信号を
高周波トランジスタで増幅して外部へ送信する機能を有
しており携帯電話等の移動体通信機器に組み込まれて広
く用いられているが、近年におけるこの種の機器の普及
に伴ってその高性能・低コスト化が強く要求されてい
る。一般に、高周波トランジスタの出力インピーダンス
は数Ω程度であるのに対して高周波トランジスタの出力
を送信する伝送線の内部インピーダンスは５０Ω程度と
大きな差がある。そこで、通常は高周波トランジスタの
出力インピーダンスを出力整合回路で変換して出力を外
部に取り出すようにしている。従って、高周波電力増幅
器は出力整合回路を含めたトータルな構成で性能の向
上、低コスト化等を図る必要がある。
【０００２】
【従来の技術】図２は従来の高周波電力増幅器の構成を
示した図であり、高周波トランジスタと出力整合回路は
それぞれ半導体基板と誘電体基板上に形成されている。
半導体基板21として通常は半絶縁性GaAs基板が用いら
れ、この上に高周波トランジスタ24としてGaAsFET が集
積化プロセスによって形成される。半導体基板21上には
高周波トランジスタ24の他に、入力信号を増幅して高周
波トランジスタ24のゲートに印加する駆動用増幅器25、
高周波トランジスタ24のゲートバイアス用の抵抗26、入
力信号を受信するための入力端子32、高周波トランジス
タ24のゲートに抵抗26を介して電圧を印加するためのゲ
ートバイアス端子33、高周波トランジスタ24のドレイン
から出力を取り出すためのドレイン出力端子34等が形成
される。集積化プロセスが完了した後半導体基板21はチ
ップに分割され表面保護のためパッケージに収められ
る。
示した図であり、高周波トランジスタと出力整合回路は
それぞれ半導体基板と誘電体基板上に形成されている。
半導体基板21として通常は半絶縁性GaAs基板が用いら
れ、この上に高周波トランジスタ24としてGaAsFET が集
積化プロセスによって形成される。半導体基板21上には
高周波トランジスタ24の他に、入力信号を増幅して高周
波トランジスタ24のゲートに印加する駆動用増幅器25、
高周波トランジスタ24のゲートバイアス用の抵抗26、入
力信号を受信するための入力端子32、高周波トランジス
タ24のゲートに抵抗26を介して電圧を印加するためのゲ
ートバイアス端子33、高周波トランジスタ24のドレイン
から出力を取り出すためのドレイン出力端子34等が形成
される。集積化プロセスが完了した後半導体基板21はチ
ップに分割され表面保護のためパッケージに収められ
る。
【０００３】誘電体基板22はアルミナやガラスエポキシ
樹脂等から成っており、この上に図中点線で示した領域
にマイクロストリップラインと容量素子で構成された出
力整合回路23が形成される。図２において、マイクロス
トリップライン29、30、31は誘電体基板22上で導電性ペ
ーストを用いた厚膜プロセスによってパターン加工さ
れ、また、この上に容量素子としてディスクリートなチ
ップコンデンサ27、28が配置される。チップコンデンサ
27、28はそれぞれマイクロストリップライン29を挟んで
出力整合回路23の入力側と出力側に配置される。誘電体
基板22上には、高周波トランジスタ24の出力を受ける入
力端子35、高周波トランジスタ24のドレインに電圧を印
加するためのドレインバイアス端子36、外部に出力を取
り出すための出力端子37等が形成される。また、ＤＣ成
分カット用のコンデンサ等の部品が配置されるがこれら
は省略してある。
樹脂等から成っており、この上に図中点線で示した領域
にマイクロストリップラインと容量素子で構成された出
力整合回路23が形成される。図２において、マイクロス
トリップライン29、30、31は誘電体基板22上で導電性ペ
ーストを用いた厚膜プロセスによってパターン加工さ
れ、また、この上に容量素子としてディスクリートなチ
ップコンデンサ27、28が配置される。チップコンデンサ
27、28はそれぞれマイクロストリップライン29を挟んで
出力整合回路23の入力側と出力側に配置される。誘電体
基板22上には、高周波トランジスタ24の出力を受ける入
力端子35、高周波トランジスタ24のドレインに電圧を印
加するためのドレインバイアス端子36、外部に出力を取
り出すための出力端子37等が形成される。また、ＤＣ成
分カット用のコンデンサ等の部品が配置されるがこれら
は省略してある。
【０００４】上述の半導体基板21と誘電体基板22は図示
しないプリント基板上に配置され、半導体基板21のドレ
イン出力端子34と誘電体基板22の入力端子35との間をボ
ンディングワイヤ38によって接続する。ボンディングワ
イヤ38の有するインダクタンスは出力整合回路23の構成
要素の一つとして機能する。
しないプリント基板上に配置され、半導体基板21のドレ
イン出力端子34と誘電体基板22の入力端子35との間をボ
ンディングワイヤ38によって接続する。ボンディングワ
イヤ38の有するインダクタンスは出力整合回路23の構成
要素の一つとして機能する。
【０００５】図３は従来の電力増幅器の別の構成を示す
図である。前述の図２に示した例では半導体基板に高周
波トランジスタ、誘電体基板に出力整合回路を形成して
いるのに対し、図３に示した例では高周波トランジスタ
43と出力整合回路42を含めた全ての要素が半導体基板41
上に集積化されている。この場合、マイクロストリップ
ラインや容量素子も半導体集積化プロセスによって形成
されることになる。即ち、マイクロストリップライン4
8、49、50は電子ビーム蒸着法やＣＶＤ法等の薄膜プロ
セスによって形成され、また、容量素子についても薄膜
プロセスによって金属膜と絶縁膜を積層して形成される
ＭＩＭキャパシタ46、47が用いられる。さらに、出力整
合回路42のインダクタンス成分は薄膜プロセスで形成さ
れるスパイラルインダクタ54、あるいはこれと等価なマ
イクロストリップラインによって得られる。
図である。前述の図２に示した例では半導体基板に高周
波トランジスタ、誘電体基板に出力整合回路を形成して
いるのに対し、図３に示した例では高周波トランジスタ
43と出力整合回路42を含めた全ての要素が半導体基板41
上に集積化されている。この場合、マイクロストリップ
ラインや容量素子も半導体集積化プロセスによって形成
されることになる。即ち、マイクロストリップライン4
8、49、50は電子ビーム蒸着法やＣＶＤ法等の薄膜プロ
セスによって形成され、また、容量素子についても薄膜
プロセスによって金属膜と絶縁膜を積層して形成される
ＭＩＭキャパシタ46、47が用いられる。さらに、出力整
合回路42のインダクタンス成分は薄膜プロセスで形成さ
れるスパイラルインダクタ54、あるいはこれと等価なマ
イクロストリップラインによって得られる。
【０００６】上記半導体基板41は集積化プロセス完了
後、図２に示した半導体基板21と同様にチップに分割さ
れ内部保護のためパッケージに収められる。
後、図２に示した半導体基板21と同様にチップに分割さ
れ内部保護のためパッケージに収められる。
【０００７】
【発明が解決しようとする課題】以上のように、高周波
電力増幅器は高周波トランジスタの出力を出力整合回路
を介して外部に取り出すようにしているため、次に述べ
るように出力整合回路の特性が高周波電力増幅器の出力
や効率に対して大きな影響を与えることになる。
電力増幅器は高周波トランジスタの出力を出力整合回路
を介して外部に取り出すようにしているため、次に述べ
るように出力整合回路の特性が高周波電力増幅器の出力
や効率に対して大きな影響を与えることになる。
【０００８】まず、チップコンデンサは高周波域におい
て大きな等価直列抵抗を有していることが知られてお
り、そのため、図２に示した出力整合回路23において高
周波トランジスタ24の出力はチップコンデンサ27、28で
大きな電力損失を生じることになる。
て大きな等価直列抵抗を有していることが知られてお
り、そのため、図２に示した出力整合回路23において高
周波トランジスタ24の出力はチップコンデンサ27、28で
大きな電力損失を生じることになる。
【０００９】これに対してＭＩＭキャパシタはチップコ
ンデンサに比べて等価直列抵抗の値が１桁以上小さく、
従って図３に示した出力整合回路42におけるＭＩＭキャ
パシタでの電力損失はチップコンデンサを用いた場合に
比べて小さくなる。しかし図３に示した構成ではマイク
ロストリップライン48、49、50が薄膜プロセスで形成さ
れるためその膜厚が１μm 程度の値に制限されることに
よる問題が生じる。
ンデンサに比べて等価直列抵抗の値が１桁以上小さく、
従って図３に示した出力整合回路42におけるＭＩＭキャ
パシタでの電力損失はチップコンデンサを用いた場合に
比べて小さくなる。しかし図３に示した構成ではマイク
ロストリップライン48、49、50が薄膜プロセスで形成さ
れるためその膜厚が１μm 程度の値に制限されることに
よる問題が生じる。
【００１０】一般に、導体膜の抵抗率は膜厚に依存して
変化し、膜厚がμm オーダー以下になると急激に大きく
なることが知られている。そのため、薄膜プロセスで形
成したマイクロストリップラインの抵抗は高くなり、そ
れに伴って電力損失も大きくなる。さらに、図３の構成
では出力整合回路42の入力側に設けられるインダクタン
ス成分として帯状導電膜によって形成したスパイラルイ
ンダクタ54、あるいはそれと等価なマイクロストリップ
ラインを用いているが、薄膜プロセスで形成されている
ためその膜厚が薄く、従って、この部分での電力損失も
大きくなるという問題がある。一方、図２に示した出力
整合回路においてマイクロストリップラインは厚膜プロ
セスで形成されているため、その厚みは数十μm 程度に
することができ電力損失は小さい。以上のように、図２
及び図３に示した従来の構成ではいずれも出力整合回路
での電力損失を充分に抑えることができないという問題
があった。
変化し、膜厚がμm オーダー以下になると急激に大きく
なることが知られている。そのため、薄膜プロセスで形
成したマイクロストリップラインの抵抗は高くなり、そ
れに伴って電力損失も大きくなる。さらに、図３の構成
では出力整合回路42の入力側に設けられるインダクタン
ス成分として帯状導電膜によって形成したスパイラルイ
ンダクタ54、あるいはそれと等価なマイクロストリップ
ラインを用いているが、薄膜プロセスで形成されている
ためその膜厚が薄く、従って、この部分での電力損失も
大きくなるという問題がある。一方、図２に示した出力
整合回路においてマイクロストリップラインは厚膜プロ
セスで形成されているため、その厚みは数十μm 程度に
することができ電力損失は小さい。以上のように、図２
及び図３に示した従来の構成ではいずれも出力整合回路
での電力損失を充分に抑えることができないという問題
があった。
【００１１】そこで本発明は、出力整合回路での電力消
費を低減することを目的とする。
費を低減することを目的とする。
【００１２】
【課題を解決するための手段】上記課題の解決は、高周
波トランジスタとＭＩＭキャパシタが集積化された半導
体基板上で該高周波トランジスタの出力端子と該ＭＩＭ
キャパシタの一端がボンディングワイヤによって接続さ
れ、該高周波トランジスタの出力は該ＭＩＭキャパシタ
の容量と該ボンディングワイヤのインダクタンスから成
る第１の出力整合回路を介して外部に取り出されること
を特徴とする半導体装置、あるいは、高周波トランジス
タとＭＩＭキャパシタが集積化された半導体基板上で該
高周波トランジスタの出力端子と該ＭＩＭキャパシタの
一端がボンディングワイヤによって接続され、該高周波
トランジスタの出力を該ＭＩＭキャパシタの容量と該ボ
ンディングワイヤのインダクタンスから成る第１の出力
整合回路を介して外部に取り出すようにした半導体装置
と、マイクロストリップラインとチップコンデンサから
成る第２の出力整合回路が形成された誘電体基板とを有
し、該半導体装置の出力を該第２の出力整合回路を介し
て外部に取り出すようにしたことを特徴とする高周波電
力増幅器によって達成される。
波トランジスタとＭＩＭキャパシタが集積化された半導
体基板上で該高周波トランジスタの出力端子と該ＭＩＭ
キャパシタの一端がボンディングワイヤによって接続さ
れ、該高周波トランジスタの出力は該ＭＩＭキャパシタ
の容量と該ボンディングワイヤのインダクタンスから成
る第１の出力整合回路を介して外部に取り出されること
を特徴とする半導体装置、あるいは、高周波トランジス
タとＭＩＭキャパシタが集積化された半導体基板上で該
高周波トランジスタの出力端子と該ＭＩＭキャパシタの
一端がボンディングワイヤによって接続され、該高周波
トランジスタの出力を該ＭＩＭキャパシタの容量と該ボ
ンディングワイヤのインダクタンスから成る第１の出力
整合回路を介して外部に取り出すようにした半導体装置
と、マイクロストリップラインとチップコンデンサから
成る第２の出力整合回路が形成された誘電体基板とを有
し、該半導体装置の出力を該第２の出力整合回路を介し
て外部に取り出すようにしたことを特徴とする高周波電
力増幅器によって達成される。
【００１３】前項で述べたことから明らかなように、出
力整合回路における電力損失を抑えるためには、容量素
子として半導体基板上で薄膜プロセスによって形成した
ＭＩＭキャパシタを用い、かつマイクロストリップライ
ンとして誘電体基板上で厚膜プロセスによって形成した
ものを用いることが望ましい。このような構成は、例え
ば、図２に示した出力整合回路23におけるチップコンデ
ンサ27、28を半導体基板上に形成したＭＩＭキャパシタ
で置き換えることができれば実現可能である。しかし、
出力整合回路を構成する２つの容量素子をマイクロスト
リップラインと切り離して半導体基板上に形成すること
は回路実装上困難である。
力整合回路における電力損失を抑えるためには、容量素
子として半導体基板上で薄膜プロセスによって形成した
ＭＩＭキャパシタを用い、かつマイクロストリップライ
ンとして誘電体基板上で厚膜プロセスによって形成した
ものを用いることが望ましい。このような構成は、例え
ば、図２に示した出力整合回路23におけるチップコンデ
ンサ27、28を半導体基板上に形成したＭＩＭキャパシタ
で置き換えることができれば実現可能である。しかし、
出力整合回路を構成する２つの容量素子をマイクロスト
リップラインと切り離して半導体基板上に形成すること
は回路実装上困難である。
【００１４】一方、先に述べたように高周波トランジス
タの出力インピーダンスは伝送線の内部インピーダンス
より１桁以上大きな値になっているため出力整合回路の
入力側には出力側に比べて大きな電流が流れる。従っ
て、図２に示した出力整合回路23においてマイクロスト
リップライン29の両端に接続されているチップコンデン
サ27、28に流れる電流にも上記インピーダンスの違いに
依存して大きな差が生じ、その結果、入力側のチップコ
ンデンサ27での電力損失が出力側のチップコンデンサ28
での電力損失に比べて大きくなる。
タの出力インピーダンスは伝送線の内部インピーダンス
より１桁以上大きな値になっているため出力整合回路の
入力側には出力側に比べて大きな電流が流れる。従っ
て、図２に示した出力整合回路23においてマイクロスト
リップライン29の両端に接続されているチップコンデン
サ27、28に流れる電流にも上記インピーダンスの違いに
依存して大きな差が生じ、その結果、入力側のチップコ
ンデンサ27での電力損失が出力側のチップコンデンサ28
での電力損失に比べて大きくなる。
【００１５】本発明は、以上の事実に基づいて出力整合
回路の入力側の容量素子のみをＭＩＭキャパシタで構成
することにより実質的に電力損失を最小限に抑え得る出
力整合回路を実現したものである。本発明の半導体装置
において高周波トランジスタとともに半導体基板上に形
成されたＭＩＭキャパシタは図２に示した出力整合回路
23の入力側に接続されたチップコンデンサ27に相当する
機能を有しており、このＭＩＭキャパシタとボンディン
グワイヤからなる第１の出力整合回路を介して出力が取
り出される。従って、この半導体装置を第２の出力整合
回路と接続し、この第２の出力整合回路に電力損失の大
きなチップコンデンサを使用したとしても第１及び第２
の出力整合回路からなる出力整合回路全体としての電力
損失は図２に示した構成に比べて大幅に低減されること
になる。
回路の入力側の容量素子のみをＭＩＭキャパシタで構成
することにより実質的に電力損失を最小限に抑え得る出
力整合回路を実現したものである。本発明の半導体装置
において高周波トランジスタとともに半導体基板上に形
成されたＭＩＭキャパシタは図２に示した出力整合回路
23の入力側に接続されたチップコンデンサ27に相当する
機能を有しており、このＭＩＭキャパシタとボンディン
グワイヤからなる第１の出力整合回路を介して出力が取
り出される。従って、この半導体装置を第２の出力整合
回路と接続し、この第２の出力整合回路に電力損失の大
きなチップコンデンサを使用したとしても第１及び第２
の出力整合回路からなる出力整合回路全体としての電力
損失は図２に示した構成に比べて大幅に低減されること
になる。
【００１６】また、半導体基板上でＭＩＭキャパシタと
高周波トランジスタを接続するボンディングワイヤは薄
膜プロセスによって形成されるスパイラルインダクタあ
るいはマイクロストリップラインに比べて電力損失を小
さくすることができる。これは、ボンディングワイヤが
数十μm 程度の径を有しているため薄膜プロセスで形成
したスパイラルインダクタあるいはマイクロストリップ
ラインに比べて電力損失が小さいことを利用したもので
ある。
高周波トランジスタを接続するボンディングワイヤは薄
膜プロセスによって形成されるスパイラルインダクタあ
るいはマイクロストリップラインに比べて電力損失を小
さくすることができる。これは、ボンディングワイヤが
数十μm 程度の径を有しているため薄膜プロセスで形成
したスパイラルインダクタあるいはマイクロストリップ
ラインに比べて電力損失が小さいことを利用したもので
ある。
【００１７】上記半導体装置にマイクロストリップライ
ンとチップコンデンサから成る第二の出力整合回路が形
成された誘電体基板を接続し高周波電力増幅器として用
いることができ、この構成によればマイクロストリップ
ラインは厚膜プロセスで形成可能であり、また、前述の
ようにチップコンデンサに流れる電流が小さいため電力
損失は従来に比べて低減される。
ンとチップコンデンサから成る第二の出力整合回路が形
成された誘電体基板を接続し高周波電力増幅器として用
いることができ、この構成によればマイクロストリップ
ラインは厚膜プロセスで形成可能であり、また、前述の
ようにチップコンデンサに流れる電流が小さいため電力
損失は従来に比べて低減される。
【００１８】
【発明の実施の形態】図１は本発明の実施例に係る高周
波電力増幅器の構成を示す図であり、半導体基板として
半絶縁性GaAs基板、高周波トランジスタとしてGaAsFET
を用いることができる。半導体基板１上には高周波トラ
ンジスタ５、ＭＩＭキャパシタ９の他に、入力信号を増
幅して高周波トランジスタ５のゲートに印加する駆動用
増幅器６、高周波トランジスタ５のゲートバイアス用の
抵抗７が周知の半導体集積化プロセスを用いて形成さ
れ、また、入力信号を受信するための入力端子14、高周
波トランジスタ５のゲートに抵抗７を介して電圧を印加
するためのゲートバイアス端子15、高周波トランジスタ
５のドレインから出力を取り出すためのドレイン出力端
子16等が配置される。高周波トランジスタ５のドレイン
とＭＩＭキャパシタ９の一端はボンディングワイヤ８に
よって接続される。
波電力増幅器の構成を示す図であり、半導体基板として
半絶縁性GaAs基板、高周波トランジスタとしてGaAsFET
を用いることができる。半導体基板１上には高周波トラ
ンジスタ５、ＭＩＭキャパシタ９の他に、入力信号を増
幅して高周波トランジスタ５のゲートに印加する駆動用
増幅器６、高周波トランジスタ５のゲートバイアス用の
抵抗７が周知の半導体集積化プロセスを用いて形成さ
れ、また、入力信号を受信するための入力端子14、高周
波トランジスタ５のゲートに抵抗７を介して電圧を印加
するためのゲートバイアス端子15、高周波トランジスタ
５のドレインから出力を取り出すためのドレイン出力端
子16等が配置される。高周波トランジスタ５のドレイン
とＭＩＭキャパシタ９の一端はボンディングワイヤ８に
よって接続される。
【００１９】集積化プロセスが完了した後半導体基板１
はチップに分割され表面保護のためパッケージに収めら
れる。以上のように、本発明ではＭＩＭキャパシタ９と
ボンディングワイヤ８の有するインダクタンスから成る
第１の出力整合回路３が高周波トランジスタ５とともに
半導体基板１上に形成される。
はチップに分割され表面保護のためパッケージに収めら
れる。以上のように、本発明ではＭＩＭキャパシタ９と
ボンディングワイヤ８の有するインダクタンスから成る
第１の出力整合回路３が高周波トランジスタ５とともに
半導体基板１上に形成される。
【００２０】上記第１の出力整合回路３を介して外部に
取り出された高周波トランジスタ５の出力は誘電体基板
２上に形成された第２の出力整合回路４に入力される。
図１において誘電体基板２はアルミナやガラスエポキシ
樹脂等から成っており、この上に図中点線で示した第２
の出力整合回路４が形成される。第２の出力整合回路４
は図２に示した従来の出力整合回路23と同様な厚膜プロ
セスによって形成することができる。即ち、マイクロス
トリップライン11、12、13は導電性ペーストを用いた厚
膜プロセスによって誘電体基板２上でパターン加工さ
れ、この上にチップコンデンサ10が配置される。誘電体
基板２上には出力整合回路４の他に高周波トランジスタ
５のドレインに電圧を印加するためのドレインバイアス
端子18、外部に出力を取り出すための出力端子19等が形
成される。また、ＤＣ成分カット用のコンデンサ等の部
品が配置されるがこれらは省略してある。
取り出された高周波トランジスタ５の出力は誘電体基板
２上に形成された第２の出力整合回路４に入力される。
図１において誘電体基板２はアルミナやガラスエポキシ
樹脂等から成っており、この上に図中点線で示した第２
の出力整合回路４が形成される。第２の出力整合回路４
は図２に示した従来の出力整合回路23と同様な厚膜プロ
セスによって形成することができる。即ち、マイクロス
トリップライン11、12、13は導電性ペーストを用いた厚
膜プロセスによって誘電体基板２上でパターン加工さ
れ、この上にチップコンデンサ10が配置される。誘電体
基板２上には出力整合回路４の他に高周波トランジスタ
５のドレインに電圧を印加するためのドレインバイアス
端子18、外部に出力を取り出すための出力端子19等が形
成される。また、ＤＣ成分カット用のコンデンサ等の部
品が配置されるがこれらは省略してある。
【００２１】上述の半導体基板１と誘電体基板２はプリ
ント基板上に配置され、半導体基板１のドレイン出力端
子16と誘電体基板２の入力端子17との間をボンディング
ワイヤ等によって接続する。
ント基板上に配置され、半導体基板１のドレイン出力端
子16と誘電体基板２の入力端子17との間をボンディング
ワイヤ等によって接続する。
【００２２】図１と図２を比較して明らかなように、本
発明では出力整合回路を構成する２つの容量素子のう
ち、入力側の容量素子を半導体基板上でモノリシックに
形成したＭＩＭキャパシタで置き換えた構成となってい
るため、出力側の容量素子をチップコンデンサによって
形成した場合にも出力整合回路での電力損失を図２の従
来構成に比べて小さくすることができる。また、出力整
合回路の構成要素であるマイクロストリップラインは誘
電体基板上に厚膜プロセスで形成されており、かつ高周
波トランジスタのドレインとＭＩＭキャパシタがボンデ
ィングワイヤで接続されているため、これらの要素を半
導体基板上で薄膜プロセスによって形成した図３の構成
に比べて電力損失を小さくすることができる。さらに、
大きな面積を占めるマイクロストリップラインを半導体
基板から除くことによって必要となる半導体基板の面積
を小さくすることができ、図３の構成に比べてコストの
点でも有利である。
発明では出力整合回路を構成する２つの容量素子のう
ち、入力側の容量素子を半導体基板上でモノリシックに
形成したＭＩＭキャパシタで置き換えた構成となってい
るため、出力側の容量素子をチップコンデンサによって
形成した場合にも出力整合回路での電力損失を図２の従
来構成に比べて小さくすることができる。また、出力整
合回路の構成要素であるマイクロストリップラインは誘
電体基板上に厚膜プロセスで形成されており、かつ高周
波トランジスタのドレインとＭＩＭキャパシタがボンデ
ィングワイヤで接続されているため、これらの要素を半
導体基板上で薄膜プロセスによって形成した図３の構成
に比べて電力損失を小さくすることができる。さらに、
大きな面積を占めるマイクロストリップラインを半導体
基板から除くことによって必要となる半導体基板の面積
を小さくすることができ、図３の構成に比べてコストの
点でも有利である。
【００２３】
【発明の効果】以上のように本発明では、電力損失が最
小限に抑えられるように出力整合回路の一部を半導体基
板上に高周波トランジスタとともに形成しているので、
これを用いた高周波電力増幅器の電力損失を低減する上
で有益である。
小限に抑えられるように出力整合回路の一部を半導体基
板上に高周波トランジスタとともに形成しているので、
これを用いた高周波電力増幅器の電力損失を低減する上
で有益である。
【図１】 本発明に係る高周波電力増幅器の構成を示す
図
図
【図２】 従来の高周波電力増幅器の構成を示す図（そ
の１）
の１）
【図３】 従来の高周波電力増幅器の構成を示す図（そ
の２）
の２）
１、21、41 半導体基板 ６、25、44
駆動用増幅器 ２、22 誘電体基板 ７、26、45
抵抗 ３ 第１の出力整合回路 ８、38 ボン
ディングワイヤ ４ 第２の出力整合回路 ９、46、47
ＭＩＭキャパシタ ５、24、43 高周波トランジスタ 10、27、28
チップコンデンサ 11、12、13、29、30、31、48、49、50 マイクロストリ
ップライン
駆動用増幅器 ２、22 誘電体基板 ７、26、45
抵抗 ３ 第１の出力整合回路 ８、38 ボン
ディングワイヤ ４ 第２の出力整合回路 ９、46、47
ＭＩＭキャパシタ ５、24、43 高周波トランジスタ 10、27、28
チップコンデンサ 11、12、13、29、30、31、48、49、50 マイクロストリ
ップライン
Claims (2)
- 【請求項１】 高周波トランジスタとＭＩＭキャパシタ
が集積化された半導体基板上で該高周波トランジスタの
出力端子と該ＭＩＭキャパシタの一端がボンディングワ
イヤによって接続され、該高周波トランジスタの出力は
該ＭＩＭキャパシタの容量と該ボンディングワイヤのイ
ンダクタンスから成る第１の出力整合回路を介して外部
に取り出されることを特徴とする半導体装置。 - 【請求項２】 高周波トランジスタとＭＩＭキャパシタ
が集積化された半導体基板上で該高周波トランジスタの
出力端子と該ＭＩＭキャパシタの一端がボンディングワ
イヤによって接続され、該高周波トランジスタの出力を
該ＭＩＭキャパシタの容量と該ボンディングワイヤのイ
ンダクタンスから成る第１の出力整合回路を介して外部
に取り出すようにした半導体装置と、 マイクロストリップラインとチップコンデンサから成る
第２の出力整合回路が形成された誘電体基板とを有し、 該半導体装置の出力を該第２の出力整合回路を介して外
部に取り出すようにしたことを特徴とする高周波電力増
幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9054994A JPH10256850A (ja) | 1997-03-10 | 1997-03-10 | 半導体装置及び高周波電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9054994A JPH10256850A (ja) | 1997-03-10 | 1997-03-10 | 半導体装置及び高周波電力増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10256850A true JPH10256850A (ja) | 1998-09-25 |
Family
ID=12986217
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9054994A Pending JPH10256850A (ja) | 1997-03-10 | 1997-03-10 | 半導体装置及び高周波電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10256850A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1502309A4 (en) * | 2002-05-09 | 2008-08-20 | Ma Com Inc | INTEGRATED CIRCUIT WITH INTERNAL IMPEDANCE ADAPTATION CIRCUIT |
| US7432778B2 (en) | 2001-02-28 | 2008-10-07 | Freescale Semiconductor, Inc. | Arrangement and method impedance matching |
| JP2011066782A (ja) * | 2009-09-18 | 2011-03-31 | Mitsubishi Electric Corp | 高出力増幅器 |
| WO2014207498A1 (en) * | 2013-06-27 | 2014-12-31 | Freescale Semiconductor, Inc. | High frequency amplifier |
| US9214903B2 (en) | 2013-10-31 | 2015-12-15 | Mitsubishi Electric Corporation | Amplifier |
| US9450283B2 (en) | 2004-12-21 | 2016-09-20 | Ampleon Netherlands B.V. | Power device and a method for controlling a power device |
-
1997
- 1997-03-10 JP JP9054994A patent/JPH10256850A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7432778B2 (en) | 2001-02-28 | 2008-10-07 | Freescale Semiconductor, Inc. | Arrangement and method impedance matching |
| EP1502309A4 (en) * | 2002-05-09 | 2008-08-20 | Ma Com Inc | INTEGRATED CIRCUIT WITH INTERNAL IMPEDANCE ADAPTATION CIRCUIT |
| US9450283B2 (en) | 2004-12-21 | 2016-09-20 | Ampleon Netherlands B.V. | Power device and a method for controlling a power device |
| JP2011066782A (ja) * | 2009-09-18 | 2011-03-31 | Mitsubishi Electric Corp | 高出力増幅器 |
| WO2014207498A1 (en) * | 2013-06-27 | 2014-12-31 | Freescale Semiconductor, Inc. | High frequency amplifier |
| US9780731B2 (en) | 2013-06-27 | 2017-10-03 | Nxp Usa, Inc. | High frequency amplifier |
| US9214903B2 (en) | 2013-10-31 | 2015-12-15 | Mitsubishi Electric Corporation | Amplifier |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6710681B2 (en) | Thin film bulk acoustic resonator (FBAR) and inductor on a monolithic substrate and method of fabricating the same | |
| JP4421301B2 (ja) | 電力増幅器デバイス | |
| US5105172A (en) | Monolithically realizable radio frequency bias choke | |
| US7495529B2 (en) | Phase shift circuit, high frequency switch, and phase shifter | |
| US6169461B1 (en) | High-frequency oscillating circuit | |
| KR20020070120A (ko) | 스위치 회로 장치 및 화합물 반도체 스위치 회로 장치 | |
| US5233313A (en) | High power field effect transistor amplifier | |
| WO2000075990A1 (en) | High impedance matched rf power transistor | |
| JPH11298295A (ja) | 不平衡−平衡変換器及びバランス形ミクサ | |
| JPH11220337A (ja) | 電力増幅器 | |
| JPH06349676A (ja) | マイクロチップコンデンサ | |
| US6674632B2 (en) | Mobile telephone device with passive integrated module | |
| JPH08116028A (ja) | マイクロストリップ線路、スパイラルインダクタ、マイクロ波増幅回路及びマイクロ波増幅装置 | |
| US6642617B2 (en) | Semiconductor device | |
| CN106253873A (zh) | 一种薄膜体声波谐振器谐波调谐放大模块 | |
| JPH04298105A (ja) | 半導体増幅器 | |
| US6469331B2 (en) | Monolithic integrated circuit with several capacitors forming bypass to ground | |
| KR100275541B1 (ko) | 인덕터 내경에 커패시터를 배치한 초고주파 공진회로 구조 및그 설계방법 | |
| JP2001352204A (ja) | 伝送線路およびそれを用いた回路素子およびそれらを用いた電子回路およびそれを用いた電子装置 | |
| JPH11265983A (ja) | 半導体装置 | |
| US20180083582A1 (en) | Microwave semiconductor device | |
| JP5720261B2 (ja) | 電子回路及び送受信システム | |
| EP0612142A2 (en) | RF transistor harmonic trap | |
| JPH02119174A (ja) | 集積化高周波増幅器 | |
| JPS6364081B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041006 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20051018 |