JPH11298295A - 不平衡−平衡変換器及びバランス形ミクサ - Google Patents

不平衡−平衡変換器及びバランス形ミクサ

Info

Publication number
JPH11298295A
JPH11298295A JP10099529A JP9952998A JPH11298295A JP H11298295 A JPH11298295 A JP H11298295A JP 10099529 A JP10099529 A JP 10099529A JP 9952998 A JP9952998 A JP 9952998A JP H11298295 A JPH11298295 A JP H11298295A
Authority
JP
Japan
Prior art keywords
balanced
unbalanced
terminal
capacitance
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10099529A
Other languages
English (en)
Inventor
Kenji Suematsu
憲治 末松
Shigeru Sugiyama
茂 杉山
Masayoshi Ono
政好 小野
Yoshitada Iyama
義忠 伊山
Fumimasa Kitabayashi
文政 北林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP10099529A priority Critical patent/JPH11298295A/ja
Priority to US09/153,329 priority patent/US6094108A/en
Priority to KR1019980042662A priority patent/KR100286204B1/ko
Publication of JPH11298295A publication Critical patent/JPH11298295A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/02—Multiple-port networks
    • H03H11/32—Networks for transforming balanced signals into unbalanced signals and vice versa, e.g. baluns
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
    • H03D7/125—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes with field effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0001—Circuit elements of demodulators
    • H03D2200/0023—Balun circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Networks Using Active Elements (AREA)

Abstract

(57)【要約】 【課題】 ＦＥＴ２のドレイン側の寄生容量Ｃｐｄとソ
ース側の寄生容量Ｃｐｓが異なると（特に、入力信号の
周波数が高い場合）、ドレイン端子とソース端子から出
力される平衡信号の振幅が一致しなくなり、また、位相
も完全な逆相にならなくなるなどの課題があった。 【解決手段】 ＦＥＴ３２のソース端子と地導体間に、
ＦＥＴ３２のドレイン側の寄生容量Ｃｐｄとソース側の
寄生容量Ｃｐｓの容量差Ｃｐｄ−Ｃｐｓに等しい容量値
を有する平衡出力調整用コンデンサ４２を接続する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、不平衡な高周波
信号（例えば、ＵＨＦ，マイクロ波，ミリ波等）を２つ
の平衡な高周波信号に分配する不平衡−平衡変換器と、
その高周波信号の周波数を変換するバランス形ミクサに
関するものである。
【０００２】
【従来の技術】図１３は例えば特開昭６４−３０３１６
号公報に示された従来の不平衡−平衡変換器を示す構成
図であり、図において、１は不平衡な高周波信号を入力
する入力端子、２はゲート端子に不平衡な高周波信号を
入力すると、ドレイン端子及びソース端子からそれぞれ
平衡な高周波信号を出力するＦＥＴ、３，４は平衡な高
周波信号を出力する出力端子、５は一端がＦＥＴ２のゲ
ート端子に接続され、他端が電源６と接続された抵抗、
６は直流電圧を印可する電源、７はコンデンサ、８は一
端がＦＥＴ２のドレイン端子に接続され、他端が電源９
と接続された抵抗、９はＦＥＴ２のドレインに直流電圧
を印可する電源、１０はコンデンサ、１１は一端がＦＥ
Ｔ２のソース端子に接続され、他端が地導体に接続され
た抵抗である。
【０００３】次に動作について説明する。最初に、ＦＥ
Ｔ２の動作環境を説明すると、ＦＥＴ２のゲート端子
は、抵抗５と電源６又はコンデンサ７を介して地導体に
接続されているが、入力端子１に入力される不平衡信号
は高周波信号であるため、電源６は高周波的に開放状態
とみなされ、コンデンサ７は高周波的に短絡状態とみな
される（コンデンサは、入力信号の周波数が高い場合に
は、インピーダンスが略ゼロになる為）。従って、ＦＥ
Ｔ２のゲート端子に接続される負荷は、高周波的には抵
抗５のみとなる。
【０００４】一方、ＦＥＴ２のドレイン端子は、抵抗８
と電源９又はコンデンサ１０を介して地導体に接続され
ているが、ＦＥＴ２のドレイン端子から出力される平衡
信号は高周波信号であるため、電源９は高周波的に開放
状態とみなされ、コンデンサ１０は高周波的に短絡状態
とみなされる。従って、ＦＥＴ２のドレイン端子に接続
される負荷は、高周波的には抵抗８のみとなる。
【０００５】このような動作環境において、入力端子１
に不平衡な高周波信号が入力されると、その不平衡な高
周波信号がＦＥＴ２のゲートに入力される。これによ
り、不平衡な高周波信号はＦＥＴ２に増幅され、ＦＥＴ
２のドレイン端子とソース端子からそれぞれ平衡な高周
波信号が出力されるが、抵抗８の抵抗値と抵抗１１の抵
抗値が等しい場合、理想的には、ＦＥＴ２のドレイン端
子から出力される高周波信号と、ＦＥＴ２のソース端子
から出力される高周波信号は、振幅が一致し、位相が逆
相となる。
【０００６】しかし、ＦＥＴ２のドレインとソースの構
造は、一般的に対称ではなく、電極面積も相違する。こ
のため、ドレイン側の寄生容量Ｃｐｄとソース側の寄生
容量Ｃｐｓが異なるのが一般的であるが（図１４のＦＥ
Ｔの等価回路を参照）、寄生容量Ｃｐｄと寄生容量Ｃｐ
ｓの容量差が大きくなると、ドレイン端子とソース端子
から出力される高周波信号に与える影響が大きくなる。
具体的には、ドレイン側の寄生容量Ｃｐｄとソース側の
寄生容量Ｃｐｓが異なると、ドレイン端子とソース端子
から出力される高周波信号の振幅が一致しなくなり、位
相も完全な逆相にならなくなる（入力信号の周波数が高
い場合、特に、容量差の影響が大きくなる）。
【０００７】なお、図１５は従来の不平衡−平衡変換器
を用いて構成されたバランス形ミクサであるが、不平衡
−平衡変換器２２が、入力端子２１から入力されたミク
サ入力信号を不平衡−平衡変換して、平衡なミクサ入力
信号を出力し、不平衡−平衡変換器２４が、入力端子２
３から入力された不平衡な局部発振信号を不平衡−平衡
変換して、平衡な局部発振信号を出力すると、ミクサ２
５が、そのミクサ入力信号と局部発振信号をバランス入
力して（ミクサ入力信号と局部発振信号を乗算する）、
そのミクサ入力信号と局部発振信号が出力端子２６に漏
洩されるのを阻止する。
【０００８】
【発明が解決しようとする課題】従来の不平衡−平衡変
換器は以上のように構成されているので、ＦＥＴ２のド
レイン側の寄生容量Ｃｐｄとソース側の寄生容量Ｃｐｓ
が異なると（特に、入力信号の周波数が高い場合）、ド
レイン端子とソース端子から出力される平衡信号の振幅
が一致しなくなり、また、位相も完全な逆相にならなく
なるなどの課題があった。また、従来のバランス形ミク
サは以上のように構成されているので、不平衡−平衡変
換器２２，２４が出力する平衡信号の振幅が一致せず、
位相も完全な逆相にならなくなると、出力端子２６に対
するミクサ入力信号と局部発振信号の漏洩電力が増大す
るなどの課題があった。
【０００９】この発明は上記のような課題を解決するた
めになされたもので、ドレイン端子とソース端子から出
力される平衡信号の振幅差を低減することができるとと
もに、位相を完全な逆相に近づけることができる不平衡
−平衡変換器を得ることを目的とする。また、この発明
は、出力端子に対する局部発振信号の漏洩電力を低減す
ることができるバランス形ミクサを得ることを目的とす
る。
【００１０】
【課題を解決するための手段】この発明に係る不平衡−
平衡変換器は、トランジスタのソース端子と地導体間に
容量素子を接続するようにしたものである。
【００１１】この発明に係る不平衡−平衡変換器は、ト
ランジスタのドレイン端子と地導体間に容量素子を接続
するようにしたものである。
【００１２】この発明に係る不平衡−平衡変換器は、ト
ランジスタのドレイン側の寄生容量とソース側の寄生容
量の容量差に等しい容量値を有する容量素子を接続する
ようにしたものである。
【００１３】この発明に係る不平衡−平衡変換器は、イ
ンタディジタルキャパシタを用いて容量素子を構成する
ようにしたものである。
【００１４】この発明に係る不平衡−平衡変換器は、オ
ープンスタブを用いて容量素子を構成するようにしたも
のである。
【００１５】この発明に係る不平衡−平衡変換器は、複
数のキャパシタを並列接続して容量素子を構成するよう
にしたものである。
【００１６】この発明に係る不平衡−平衡変換器は、容
量値が変化する半導体素子を用いて容量素子を構成する
ようにしたものである。
【００１７】この発明に係る不平衡−平衡変換器は、端
子間に印可されるバイアス電圧が変化すると容量値が変
化する半導体素子を用いて容量素子を構成するようにし
たものである。
【００１８】この発明に係る不平衡−平衡変換器は、ト
ランジスタのソース端子と地導体間に容量素子を接続す
るとともに、そのトランジスタのドレイン端子と地導体
間に容量素子を接続するようにしたものである。
【００１９】この発明に係る不平衡−平衡変換器は、ト
ランジスタのドレイン端子と地導体間に誘導素子を接続
するようにしたものである。
【００２０】この発明に係る不平衡−平衡変換器は、ト
ランジスタのソース端子と地導体間に誘導素子を接続す
るようにしたものである。
【００２１】この発明に係る不平衡−平衡変換器は、ト
ランジスタのドレイン側の寄生容量とソース側の寄生容
量の容量差と共振するインダクタンス値を有する誘導素
子を接続するようにしたものである。
【００２２】この発明に係る不平衡−平衡変換器は、ト
ランジスタのドレイン端子と地導体間に誘導素子を接続
するとともに、そのトランジスタのソース端子と地導体
間に誘導素子を接続するようにしたものである。
【００２３】この発明に係る不平衡−平衡変換器は、ト
ランジスタのドレイン又はソースに印可する直流電圧を
誘導素子を介して印可するようにしたものである。
【００２４】この発明に係るバランス形ミクサは、ドレ
イン端子又はソース端子に容量素子又は誘導素子が接続
された不平衡−平衡変換器を局部発振信号を入力する不
平衡−平衡変換器として用いるようにしたものである。
【００２５】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による不
平衡−平衡変換器を示す構成図であり、図において、３
１は不平衡な高周波信号（不平衡信号）を入力する入力
端子、３２はゲート端子に不平衡な高周波信号を入力す
ると、ドレイン端子及びソース端子からそれぞれ平衡な
高周波信号（平衡信号）を出力するＦＥＴ（トランジス
タ）、３３，３４は平衡な高周波信号を出力する出力端
子、３５は一端がＦＥＴ３２のゲート端子に接続され、
他端が電源３６と接続された抵抗、３６は直流電圧を印
可する電源、３７はコンデンサ、３８は一端がＦＥＴ３
２のドレイン端子に接続され、他端が電源３９と接続さ
れた抵抗、３９はＦＥＴ３２のドレインに直流電圧を印
可する電源、４０はコンデンサ、４１は一端がＦＥＴ３
２のソース端子に接続され、他端が地導体に接続された
抵抗、４２は一端がＦＥＴ３２のソース端子に接続さ
れ、他端が地導体に接続された平衡出力調整用コンデン
サ（容量素子）である。
【００２６】次に動作について説明する。最初に、ＦＥ
Ｔ３２の動作環境を説明すると、ＦＥＴ３２のゲート端
子は、抵抗３５と電源３６又はコンデンサ３７を介して
地導体に接続されているが、入力端子３１に入力される
不平衡信号は高周波信号であるため、電源３６は高周波
的に開放状態とみなされ、コンデンサ３７は高周波的に
短絡状態とみなされる（コンデンサは、入力信号の周波
数が高い場合には、インピーダンスが略ゼロになる
為）。従って、ＦＥＴ３２のゲート端子に接続される負
荷は、高周波的には抵抗３５のみとなる。
【００２７】一方、ＦＥＴ３２のドレイン端子は、抵抗
３８と電源３９又はコンデンサ４０を介して地導体に接
続されているが、ＦＥＴ３２のドレイン端子から出力さ
れる平衡信号は高周波信号であるため、電源３９は高周
波的に開放状態とみなされ、コンデンサ４０は高周波的
に短絡状態とみなされる。従って、ＦＥＴ３２のドレイ
ン端子に接続される負荷は、高周波的には抵抗３８のみ
となる。
【００２８】このような動作環境において、入力端子３
１に不平衡な高周波信号が入力されると、その不平衡な
高周波信号がＦＥＴ３２のゲートに入力される。これに
より、不平衡な高周波信号はＦＥＴ３２に増幅され、Ｆ
ＥＴ３２のドレイン端子とソース端子からそれぞれ平衡
な高周波信号が出力されるが、抵抗３８の抵抗値と抵抗
４１の抵抗値が等しい場合、理想的には、ＦＥＴ３２の
ドレイン端子から出力される高周波信号と、ＦＥＴ３２
のソース端子から出力される高周波信号は、振幅が一致
し、位相が逆相となる。
【００２９】しかし、ＦＥＴ３２のドレインとソースの
構造は、一般的に対称ではなく、電極面積も相違する。
このため、ドレイン側の寄生容量Ｃｐｄとソース側の寄
生容量Ｃｐｓが異なるのが一般的であるが（図１４のＦ
ＥＴの等価回路を参照）、寄生容量Ｃｐｄと寄生容量Ｃ
ｐｓの容量差が大きくなると、ドレイン端子とソース端
子から出力される高周波信号に与える影響が大きくな
る。具体的には、ドレイン側の寄生容量Ｃｐｄとソース
側の寄生容量Ｃｐｓが異なると、ドレイン端子とソース
端子から出力される高周波信号の振幅が一致しなくな
り、位相も完全な逆相にならなくなる（入力信号の周波
数が高い場合、特に、容量差の影響が大きくなる）。
【００３０】そこで、この実施の形態１では、ドレイン
側の寄生容量Ｃｐｄがソース側の寄生容量Ｃｐｓより大
きい場合、ドレイン側の寄生容量Ｃｐｄとソース側の寄
生容量Ｃｐｓの容量差Ｃｐｄ−Ｃｐｓに等しい容量値を
有する平衡出力調整用コンデンサ４２をソース端子と地
導体間に接続する。これにより、ドレイン側の寄生容量
Ｃｐｄとソース側の寄生容量Ｃｐｓの容量差Ｃｐｄ−Ｃ
ｐｓが打ち消されるため、ドレイン端子とソース端子か
ら出力される高周波信号の振幅が略一致し、位相も完全
な逆相に近づくことになる。
【００３１】なお、平衡出力調整用コンデンサ４２の接
続位置であるが、なるべくＦＥＴ３２の近傍に接続する
のが好ましい。その理由は、ＦＥＴ３２の寄生容量を打
ち消すためには、ＦＥＴ３２から見て平衡出力調整用コ
ンデンサ４２が純容量成分に見える必要があるが、ＦＥ
Ｔ３２と平衡出力調整用コンデンサ４２の距離が長くな
ると、インダクタンス成分が付加され、純容量成分とみ
なせなくなるからである。これにより、ＦＥＴ３２と同
じ半導体チップ上に平衡出力調整用コンデンサ４２を作
成することが望ましい。例えば、図１の不平衡−平衡変
換器の全体を同一半導体チップ上に構成する。
【００３２】以上で明らかなように、この実施の形態１
によれば、ＦＥＴ３２のソース端子と地導体間に、ＦＥ
Ｔ３２のドレイン側の寄生容量Ｃｐｄとソース側の寄生
容量Ｃｐｓの容量差Ｃｐｄ−Ｃｐｓに等しい容量値を有
する平衡出力調整用コンデンサ４２を接続するように構
成したので、ドレイン端子とソース端子から出力される
高周波信号の振幅差を低減することができるとともに、
位相を完全な逆相に近づけることができる効果を奏す
る。
【００３３】実施の形態２．上記実施の形態１では、ド
レイン側の寄生容量Ｃｐｄがソース側の寄生容量Ｃｐｓ
より大きいＦＥＴ３２を用いる場合について示したが、
ソース側の寄生容量Ｃｐｓがドレイン側の寄生容量Ｃｐ
ｄより大きいＦＥＴ３２を用いる場合には、図２に示す
ように、ドレイン側の寄生容量Ｃｐｄとソース側の寄生
容量Ｃｐｓの容量差Ｃｐｓ−Ｃｐｄに等しい容量値を有
する平衡出力調整用コンデンサ４３をドレイン端子と地
導体間に接続すればよい。これにより、ドレイン側の寄
生容量Ｃｐｄとソース側の寄生容量Ｃｐｓの容量差Ｃｐ
ｓ−Ｃｐｄが打ち消されるため、ドレイン端子とソース
端子から出力される高周波信号の振幅が略一致し、位相
も完全な逆相に近づくことになる。
【００３４】実施の形態３．上記実施の形態１では、平
衡出力調整用コンデンサ４２をソース端子と地導体間に
接続し、上記実施の形態２では、平衡出力調整用コンデ
ンサ４３をドレイン端子と地導体間に接続するものにつ
いて示したが、平衡出力調整用コンデンサ４２，４３の
代わりにインタディジタルキャパシタを接続するように
してもよい。
【００３５】具体的には、ドレイン側の寄生容量Ｃｐｄ
がソース側の寄生容量Ｃｐｓより大きいＦＥＴ３２を用
いる場合には、図３に示すように、インタディジタルキ
ャパシタ４４をソース端子と地導体間に接続するが（ソ
ース側の寄生容量Ｃｐｓがドレイン側の寄生容量Ｃｐｄ
より大きいＦＥＴ３２を用いる場合には、インタディジ
タルキャパシタ４４をドレイン端子と地導体間に接続す
る）、インタディジタルキャパシタ４４は、近接配置さ
れた２つの導体パターン間の結合容量により構成される
ため、パターン精度が十分に確保される場合には、容量
値の製造ばらつきが極めて小さくなる特徴を有してい
る。ただし、インタディジタルキャパシタ４４は、大き
な容量値の実現が困難であるという問題があるが、ＦＥ
Ｔ３２の寄生容量の容量差Ｃｐｄ−Ｃｐｓは、通常、
０．１ｐＦ〜１ｐＦ程度であって、極めて小さな容量値
であるため、インタディジタルキャパシタ４４を用いて
容量素子を実現することができる。
【００３６】従って、インタディジタルキャパシタ４４
を用いて容量素子を構成すると、容量値の製造ばらつき
が極めて小さくなるため、さらに高周波信号の振幅の一
致度が高くなり、位相も完全な逆相に近くなる効果を奏
する。
【００３７】実施の形態４．上記実施の形態３では、平
衡出力調整用コンデンサ４２，４３の代わりにインタデ
ィジタルキャパシタ４４を接続するものについて示した
が、平衡出力調整用コンデンサ４２，４３の代わりにオ
ープンスタブを接続するようにしてもよい。
【００３８】具体的には、ドレイン側の寄生容量Ｃｐｄ
がソース側の寄生容量Ｃｐｓより大きいＦＥＴ３２を用
いる場合には、図４に示すように、オープンスタブ４５
をソース端子と地導体間に接続するが（ソース側の寄生
容量Ｃｐｓがドレイン側の寄生容量Ｃｐｄより大きいＦ
ＥＴ３２を用いる場合には、オープンスタブ４５をドレ
イン端子と地導体間に接続する）、オープンスタブ４５
は、誘電体基板上に形成されたストリップ導体により構
成されるため（オープンスタブ４５は、ストリップ導体
と基板裏面の地導体間に施される容量素子である）、ス
トリップ導体のパターン精度が十分に確保され、かつ、
基板厚の精度が十分に確保される場合には、容量値の製
造ばらつきが極めて小さくなる特徴を有している。ただ
し、オープンスタブ４５は、大きな容量値の実現が困難
であるという問題があるが、ＦＥＴ３２の寄生容量の容
量差Ｃｐｄ−Ｃｐｓは、通常、０．１ｐＦ〜１ｐＦ程度
であって、極めて小さな容量値であるため、オープンス
タブ４５を用いて容量素子を実現することができる。
【００３９】従って、オープンスタブ４５を用いて容量
素子を構成すると、容量値の製造ばらつきが極めて小さ
くなるため、さらに高周波信号の振幅の一致度が高くな
り、位相も完全な逆相に近くなる効果を奏する。
【００４０】実施の形態５．上記実施の形態１では、平
衡出力調整用コンデンサ４２をソース端子と地導体間に
接続し、上記実施の形態２では、平衡出力調整用コンデ
ンサ４３をドレイン端子と地導体間に接続するものにつ
いて示したが、平衡出力調整用コンデンサ４２，４３の
代わりに複数のＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏ
ｒ−Ｍｅｔａｌ）キャパシタ（キャパシタ）を接続する
ようにしてもよい。
【００４１】具体的には、ドレイン側の寄生容量Ｃｐｄ
がソース側の寄生容量Ｃｐｓより大きいＦＥＴ３２を用
いる場合には、図５に示すように、ＭＩＭキャパシタ４
６〜４９の一端をＦＥＴ３２のソース端子に接続すると
ともに、ＭＩＭキャパシタ４６〜４９の他端を接続ワイ
ヤ５０〜５３に接続して接地するものである（ソース側
の寄生容量Ｃｐｓがドレイン側の寄生容量Ｃｐｄより大
きいＦＥＴ３２を用いる場合には、ＭＩＭキャパシタ４
６〜４９の一端をＦＥＴ３２のドレイン端子に接続す
る）。
【００４２】ここで、ＭＩＭキャパシタ４６〜４９は、
ＧａＡｓ−ＭＭＩＣ等のＩＣ基板上に作成される容量素
子として広く用いられているが、Ｉｎｓｕｌａｔｏｒの
厚膜の製造ばらつきが大きいため、その容量値の製造ば
らつきが、パターン精度に依存するインタディジタルキ
ャパシタ４４やオープンスタブ４５等に比べて大きくな
る（ＭＩＭキャパシタに限らず、一般的に誘電体膜を用
いて製造する容量素子（例えば、チップコンデンサ等）
は、同様の理由により、製造ばらつきが大きい）。
【００４３】この実施の形態５では、その製造ばらつき
に対応するため、ＭＩＭキャパシタ４６〜４９をＦＥＴ
３２のソース端子に並列に接続し、接続ワイヤ５０〜５
３の接続状態を変更することにより、容量値の調整を可
能にするものである。即ち、電気性能を見ながら、予め
接続された接続ワイヤ５０〜５３を切断して、全体の容
量値を調整するものである（この調整方法によれば、ワ
イヤ接続の作業が１回で済み、作業時間の短縮が図られ
る）。ただし、ＭＩＭキャパシタ４６〜４９の合計容量
値は、製造ばらつきを考慮して、設計値より大きい値に
する必要がある。
【００４４】なお、ここでは、接続ワイヤ５０〜５３の
接続状態を変更することにより、容量値を調整するもの
について示したが、接続ワイヤではなく、接続変更が容
易な接続線であれば、同様の効果を奏することができ
る。例えば、リード線，実装基板やＩＣ上の配線などで
もよい。
【００４５】また、実装基板やＩＣ上の最上層配線の場
合は、切断する可能性のある部分のパッシベーションを
予め除去しておくと、切断作業を容易に実施することが
できるようになる。また、パターンマスクの変更によ
り、配線の変更を行う場合も、最上層の配線の方がそれ
以外の配線の変更に比べて、変更作業が容易になる。ま
た、実装基板上のチップコンデンサを用いて容量素子を
構成する場合には、チップ部品の数、種類の変更などの
調整により、容量の調整が可能である。
【００４６】以上で明らかなように、この実施の形態５
によれば、複数のＭＩＭキャパシタを並列接続して容量
素子を構成したので、全体の容量値を簡単に調整するこ
とができる効果を奏する。
【００４７】実施の形態６．図６はこの発明の実施の形
態６による不平衡−平衡変換器を示す構成図であり、図
において、図１と同一符号は同一または相当部分を示す
ので説明を省略する。５４はＦＥＴ３２のソース端子に
接続され、端子間に印可されるバイアス電圧が変化する
と容量値が変化するバラクタダイオード（半導体素
子）、５５はバラクタダイオード５４の端子間にバイア
ス電圧を印可する電源、５６はＤＣカット用コンデンサ
である。
【００４８】次に動作について説明する。最初に、ＦＥ
Ｔ３２の動作環境を説明すると、ＦＥＴ３２のソース端
子は、バラクタダイオード５４と電源５５又はＤＣカッ
ト用コンデンサ５６を介して地導体に接続されている
が、ＦＥＴ３２のソース端子から出力される平衡信号は
高周波信号であるため、電源５５は高周波的に開放状態
とみなされ、ＤＣカット用コンデンサ５６は高周波的に
短絡状態とみなされる。
【００４９】このような動作環境において、入力端子３
１に不平衡な高周波信号が入力されると、その不平衡な
高周波信号がＦＥＴ３２のゲートに入力され、ＦＥＴ３
２のドレイン端子とソース端子からそれぞれ平衡な高周
波信号が出力されるが、バラクタダイオード５４は容量
素子として動作し、端子間に印可されるバイアス電圧が
変化すると容量値が変化するので、バイアス電圧を適宜
調整すれば、ＦＥＴ３２の寄生容量の容量差Ｃｐｄ−Ｃ
ｐｓを打ち消すことができる。
【００５０】また、バイアス電圧を調整するとバラクタ
ダイオード５４の容量値が変化するので、ＦＥＴ３２に
入力される不平衡信号の周波数が変化して、寄生容量の
容量差Ｃｐｄ−Ｃｐｓが変化する場合にも、その容量差
を打ち消すことができる。なお、ＦＥＴ３２とバラクタ
ダイオード５４を同一基板上に作成すると、両素子間に
接続ワイヤ等によるインダクタンスが付加されるのを防
ぐことができる。
【００５１】実施の形態７．上記実施の形態１では、平
衡出力調整用コンデンサ４２をソース端子と地導体間に
接続し、上記実施の形態２では、平衡出力調整用コンデ
ンサ４３をドレイン端子と地導体間に接続するものにつ
いて示したが、図７に示すように、平衡出力調整用コン
デンサ（容量素子）５７，５８をソース端子とドレイン
端子の双方に接続するようにしてもよい。
【００５２】即ち、ソース端子又はドレイン端子の何れ
か一方に平衡出力調整用コンデンサ４２，４３を接続す
る場合、容量値の製造ばらつきが大きいと、平衡信号の
振幅差が一致せず、位相が完全な逆相にならなくなる問
題を生じる。これに対して、ソース端子とドレイン端子
の双方に平衡出力調整用コンデンサ５７，５８を接続す
るために（平衡出力調整用コンデンサ５７と平衡出力調
整用コンデンサ５８の容量差が、ＦＥＴ３２の寄生容量
の容量差Ｃｐｄ−Ｃｐｓに相当する）、例えば、平衡出
力調整用コンデンサ５７，５８を同時に作成すると（例
えば、同一基板上にＭＩＭキャパシタを構成する場合
や、同じチップ上に複数個集積されたチップコンデンサ
アレーなどの場合）、容量値の製造ばらつきが、同じよ
うに設計値に対してばらつくことになる（平衡出力調整
用コンデンサ５７の容量値の製造ばらつきと、平衡出力
調整用コンデンサ５８の容量値の製造ばらつきが略同一
になる）。
【００５３】このため、ソース端子とドレイン端子の双
方に平衡出力調整用コンデンサ５７，５８を接続する
と、各平衡出力調整用コンデンサの製造ばらつきが相殺
されることになる。従って、ソース端子又はドレイン端
子の何れか一方に平衡出力調整用コンデンサ４２，４３
を接続する場合よりも、精度よく、ＦＥＴ３２の寄生容
量の容量差Ｃｐｄ−Ｃｐｓを打ち消すことができる効果
を奏する。なお、平衡出力調整用コンデンサ５７，５８
の容量値が、ＦＥＴ３２の寄生容量の容量差Ｃｐｄ−Ｃ
ｐｓに比べて十分に大きい場合、容量差Ｃｐｄ−Ｃｐｓ
の影響が減少するため、平衡出力調整用コンデンサ５
７，５８の容量値を同一の容量値にしてもよい。
【００５４】実施の形態８．上記実施の形態１では、平
衡出力調整用コンデンサ４２をソース端子と地導体間に
接続するものについて示したが、図８に示すように、チ
ップインダクタ（誘導素子）５９をドレイン端子と地導
体間に接続するようにしてもよい。なお、６０はＤＣカ
ット用コンデンサであり、高周波的には短絡とみなせ
る。
【００５５】即ち、ＦＥＴ３２のドレイン側の寄生容量
Ｃｐｄとソース側の寄生容量Ｃｐｓの容量差Ｃｐｄ−Ｃ
ｐｓと共振するインダクタンス値を有するチップインダ
クタ５９をドレイン端子と地導体間に接続すると、平衡
出力調整用コンデンサ４２と同様に、寄生容量の容量差
Ｃｐｄ−Ｃｐｓを打ち消すことができる。
【００５６】ここでは、チップインダクタ５９を用いて
説明したが、ワイヤやスパイラルインダクタ等を用いて
も同様の効果を奏する。特に、ＦＥＴ３２と同一チップ
上にスパイラルインダクタを用いて形成すると、チップ
アセンブリによる製造誤差を避けることができるので、
より高精度な平衡出力を得ることができる。
【００５７】実施の形態９．上記実施の形態８では、ド
レイン側の寄生容量Ｃｐｄがソース側の寄生容量Ｃｐｓ
より大きいＦＥＴ３２を用いる場合について示したが、
ソース側の寄生容量Ｃｐｓがドレイン側の寄生容量Ｃｐ
ｄより大きいＦＥＴ３２を用いる場合には、図９に示す
ように、ドレイン側の寄生容量Ｃｐｄとソース側の寄生
容量Ｃｐｓの容量差Ｃｐｓ−Ｃｐｄと共振するインダク
タンス値を有するチップインダクタ（誘導素子）６１を
ソース端子と地導体間に接続すればよい。これにより、
ドレイン側の寄生容量Ｃｐｄとソース側の寄生容量Ｃｐ
ｓの容量差Ｃｐｓ−Ｃｐｄが打ち消されるため、ドレイ
ン端子とソース端子から出力される高周波信号の振幅が
略一致し、位相も完全な逆相に近づくことになる。な
お、６２はＤＣカット用コンデンサであり、高周波的に
は短絡とみなせる。
【００５８】実施の形態１０．上記実施の形態８では、
チップインダクタ５９をドレイン端子と地導体間に接続
し、上記実施の形態９では、チップインダクタ６１をソ
ース端子と地導体間に接続するものについて示したが、
図１０に示すように、チップインダクタ（誘導素子）６
３，６５をドレイン端子とソース端子の双方に接続する
ようにしてもよい。なお、６４，６６はＤＣカット用コ
ンデンサであり、高周波的には短絡とみなせる。
【００５９】即ち、ＦＥＴ３２の寄生容量の容量差Ｃｐ
ｄ−Ｃｐｓは、通常、０．１ｐＦ〜１ｐＦ程度であっ
て、極めて小さな容量値であるため、ドレイン端子又は
ソース端子の何れか一方にチップインダクタ５９，６１
を接続する場合、周波数が低いとチップインダクタ５
９，６１のインダクタンス値を大きくする必要があり、
チップインダクタ５９，６１の作成が困難になる場合が
ある。
【００６０】これに対して、ドレイン端子とソース端子
の双方にチップインダクタ６３，６５を接続する場合、
チップインダクタ６３はドレイン側の寄生容量Ｃｐｄと
共振するインダクタンス値を有すればよく、また、チッ
プインダクタ６５はソース側の寄生容量Ｃｐｓと共振す
るインダクタンス値を有すればよいため（寄生容量Ｃｐ
ｄ，Ｃｐｓは、容量差Ｃｐｄ−Ｃｐｓと比較して値が大
きい）、比較的小さな値のチップインダクタで足り、チ
ップインダクタ５９，６１の作成が容易になる利点があ
る。
【００６１】なお、チップインダクタ６３，６５は、Ｆ
ＥＴ３２の寄生容量Ｃｐｄ，Ｃｐｓと共振する必要は必
ずしもなく、平衡信号の周波数において、それぞれの端
子のインピーダンスが等しくなるようにインダクタンス
値が設定されればよい。ここでは、チップインダクタ６
３，６５を用いて説明したが、ワイヤやスパイラルイン
ダクタ等を用いても同様の効果を奏する。特に、ＦＥＴ
３２と同一チップ上にスパイラルインダクタを用いて形
成すると、チップアセンブリによる製造誤差を避けるこ
とができるので、より高精度な平衡出力を得ることがで
きる。
【００６２】実施の形態１１．図１１はこの発明の実施
の形態１１による不平衡−平衡変換器を示す構成図であ
り、図において、図１０と同一符号は同一または相当部
分を示すので説明を省略する。６７はチップインダクタ
６３を介してＦＥＴ３２のドレインに直流電圧を印可す
る電源である。
【００６３】次に動作について説明する。最初に、ＦＥ
Ｔ３２の動作環境を説明すると、上記実施の形態１０と
異なり、ＤＣカット用コンデンサ６６（図１０を参照）
がなく、チップインダクタ６５が直流的にも接地されて
いるため、ＦＥＴ３２のソースが直流的には接地されて
いる。また、ＦＥＴ３２のドレインのバイアス電圧がチ
ップインダクタ６３を介して印可されているため、直流
的なドレイン電圧になっている。
【００６４】従って、上記実施の形態１０では、ドレイ
ンのバイアス電圧が電源３９から抵抗３８を介して印可
され、ソースのバイアス電圧が電源３６から抵抗４１を
介して印可されるため、バイアス電圧が抵抗３８，４１
によりドロップする現象が生じていたが、ドレインのバ
イアス電圧が電源６７からチップインダクタ６３を介し
て印可され、ソースのバイアス電圧が電源３６からチッ
プインダクタ６５を介して印可されるため、バイアス電
圧がドロップする現象が避けられる。
【００６５】これにより、同一電源を用いる場合、上記
実施の形態１０よりもドレイン−ソース間電圧を高くす
ることができるので、単に高精度な平衡出力を得ること
ができるだけでなく、飽和出力電力を高くすることがで
きる効果を奏する。なお、ここでは、ドレインに印可す
るバイアス電圧とソースに印可するバイアス電圧をチッ
プインダクタ６３，６５を介して印可するものについて
示したが、何れか一方のバイアス電圧をチップインダク
タを介して印可するようにしてもよく、同様の効果を奏
することができる。
【００６６】実施の形態１２．上記実施の形態１〜１１
では、不平衡−平衡変換器を構成するトランジスタとし
て、ＦＥＴ３２を用いるものについて示したが、接合形
バイポーラトランジスタでもよく、この場合には、ドレ
インはコレクタ、ソースはエミッタ、ゲートはベースと
読みかえればよい。
【００６７】実施の形態１３．図１２はこの発明の実施
の形態１３によるバランス形ミクサを示す構成図であ
り、図において、７１はミクサ入力信号を入力する入力
端子、７２は従来の不平衡−平衡変換器（図１３を参
照）、７３は局部発振信号を入力する入力端子、７４は
ドレイン端子又はソース端子に容量素子又は誘導素子が
接続された不平衡−平衡変換器（実施の形態１〜１２の
不平衡−平衡変換器）、７５は不平衡−平衡変換器７２
により不平衡−平衡変換されたミクサ入力信号と、不平
衡−平衡変換器７４により不平衡−平衡変換された局部
発振信号を乗算するミクサ、７６は出力端子である。
【００６８】次に動作について説明する。不平衡−平衡
変換器７２が、入力端子７１から入力されたミクサ入力
信号を不平衡−平衡変換して、平衡なミクサ入力信号を
出力し、不平衡−平衡変換器７４が、入力端子７３から
入力された不平衡な局部発振信号を不平衡−平衡変換し
て、平衡な局部発振信号を出力すると、ミクサ７５が、
そのミクサ入力信号と局部発振信号をバランス入力して
（ミクサ入力信号と局部発振信号を乗算する）、そのミ
クサ入力信号と局部発振信号が出力端子７６に漏洩され
るのを阻止する。
【００６９】しかし、不平衡−平衡変換器７２，７４が
出力する平衡信号の振幅値が一致せず、位相も完全な逆
相にならなくなると、出力端子７６に対するミクサ入力
信号と局部発振信号の漏洩電力が増大する。従って、不
平衡−平衡変換器７２，７４の平衡出力の精度を向上さ
せて漏洩を抑制する必要があるが、特に、局部発振信号
は、ミクサ入力信号に比べて、高周波信号に周波数が近
接しているので、漏洩を抑制する必要性が高い。
【００７０】そこで、この実施の形態１３では、不平衡
−平衡変換器７２は従来の不平衡−平衡変換器（図１３
を参照）を使用するが、不平衡−平衡変換器７４は、平
衡出力の精度が高い実施の形態１〜１２の不平衡−平衡
変換器を使用する。これにより、出力端子７６に対する
局部発振信号の漏洩電力を低減することができる効果を
奏する。
【００７１】なお、ここでは、不平衡−平衡変換器７２
は従来の不平衡−平衡変換器を用いたが、不平衡−平衡
変換器７２についても、実施の形態１〜１２の不平衡−
平衡変換器を用いてもよい。これにより、出力端子７６
に対するミクサ入力信号の漏洩電力を低減することがで
きる効果を奏する。
【００７２】また、不平衡−平衡変換器７２，７４の双
方を実施の形態１〜１２の不平衡−平衡変換器としても
よい。この場合には、出力端子７６に対するミクサ入力
信号と局部発振信号の漏洩電力を低減することができる
効果を奏する。
【００７３】因みに、この実施の形態１３では、送信ミ
クサを示したが、受信ミクサでもよく、この場合には、
ミクサ入力信号を不平衡な高周波信号、平衡な高周波信
号をミクサ出力信号と読みかえればよい。
【００７４】
【発明の効果】以上のように、この発明によれば、トラ
ンジスタのソース端子と地導体間に容量素子を接続する
ように構成したので、ドレイン端子とソース端子から出
力される平衡信号の振幅差を低減することができるとと
もに、位相を完全な逆相に近づけることができる効果が
ある。
【００７５】この発明によれば、トランジスタのドレイ
ン端子と地導体間に容量素子を接続するように構成した
ので、ドレイン端子とソース端子から出力される平衡信
号の振幅差を低減することができるとともに、位相を完
全な逆相に近づけることができる効果がある。
【００７６】この発明によれば、トランジスタのドレイ
ン側の寄生容量とソース側の寄生容量の容量差に等しい
容量値を有する容量素子を接続するように構成したの
で、ドレイン側の寄生容量とソース側の寄生容量の容量
差を打ち消すことができる効果がある。
【００７７】この発明によれば、インタディジタルキャ
パシタを用いて容量素子を構成したので、容量値の製造
ばらつきが極めて小さくなり、その結果、平衡信号の振
幅の一致度を更に高くすることができるとともに、位相
も更に完全な逆相に近づけることができる効果がある。
【００７８】この発明によれば、オープンスタブを用い
て容量素子を構成したので、容量値の製造ばらつきが極
めて小さくなり、その結果、平衡信号の振幅の一致度を
更に高くすることができるとともに、位相も更に完全な
逆相に近づけることができる効果がある。
【００７９】この発明によれば、複数のキャパシタを並
列接続して容量素子を構成したので、全体の容量値を簡
単に調整することができる効果がある。
【００８０】この発明によれば、容量値が変化する半導
体素子を用いて容量素子を構成したので、トランジスタ
に入力される不平衡信号の周波数が変化して、寄生容量
の容量差が変化する場合にも、その容量差を打ち消すこ
とができる効果がある。
【００８１】この発明によれば、端子間に印可されるバ
イアス電圧が変化すると容量値が変化する半導体素子を
用いて容量素子を構成したので、トランジスタに入力さ
れる不平衡信号の周波数が変化して、寄生容量の容量差
が変化する場合にも、その容量差を打ち消すことができ
る効果がある。
【００８２】この発明によれば、トランジスタのソース
端子と地導体間に容量素子を接続するとともに、そのト
ランジスタのドレイン端子と地導体間に容量素子を接続
するように構成したので、容量素子の製造ばらつきが大
きい場合でも、精度よく、トランジスタの寄生容量の容
量差を打ち消すことができる効果がある。
【００８３】この発明によれば、トランジスタのドレイ
ン端子と地導体間に誘導素子を接続するように構成した
ので、ドレイン端子とソース端子から出力される平衡信
号の振幅差を低減することができるとともに、位相を完
全な逆相に近づけることができる効果がある。
【００８４】この発明によれば、トランジスタのソース
端子と地導体間に誘導素子を接続するように構成したの
で、ドレイン端子とソース端子から出力される平衡信号
の振幅差を低減することができるとともに、位相を完全
な逆相に近づけることができる効果がある。
【００８５】この発明によれば、トランジスタのドレイ
ン側の寄生容量とソース側の寄生容量の容量差と共振す
るインダクタンス値を有する誘導素子を接続するように
構成したので、ドレイン側の寄生容量とソース側の寄生
容量の容量差を打ち消すことができる効果がある。
【００８６】この発明によれば、トランジスタのドレイ
ン端子と地導体間に誘導素子を接続するとともに、その
トランジスタのソース端子と地導体間に誘導素子を接続
するように構成したので、インダクタンス値が比較的小
さな誘導素子を接続すれば足りるようになり、その結
果、誘導素子の作成が容易になる効果がある。
【００８７】この発明によれば、トランジスタのドレイ
ン又はソースに印可する直流電圧を誘導素子を介して印
可するように構成したので、単に高精度な平衡出力を得
ることができるだけでなく、飽和出力電力を高くするこ
とができる効果がある。
【００８８】この発明によれば、ドレイン端子又はソー
ス端子に容量素子又は誘導素子が接続された不平衡−平
衡変換器を局部発振信号を入力する不平衡−平衡変換器
として用いるように構成したので、出力端子に対する局
部発振信号の漏洩電力を低減することができる効果があ
る。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による不平衡−平衡
変換器を示す構成図である。
【図２】 この発明の実施の形態２による不平衡−平衡
変換器を示す構成図である。
【図３】 この発明の実施の形態３による不平衡−平衡
変換器を示す構成図である。
【図４】 この発明の実施の形態４による不平衡−平衡
変換器を示す構成図である。
【図５】 この発明の実施の形態５による不平衡−平衡
変換器を示す構成図である。
【図６】 この発明の実施の形態６による不平衡−平衡
変換器を示す構成図である。
【図７】 この発明の実施の形態７による不平衡−平衡
変換器を示す構成図である。
【図８】 この発明の実施の形態８による不平衡−平衡
変換器を示す構成図である。
【図９】 この発明の実施の形態９による不平衡−平衡
変換器を示す構成図である。
【図１０】 この発明の実施の形態１０による不平衡−
平衡変換器を示す構成図である。
【図１１】 この発明の実施の形態１１による不平衡−
平衡変換器を示す構成図である。
【図１２】 この発明の実施の形態１３によるバランス
形ミクサを示す構成図である。
【図１３】 従来の不平衡−平衡変換器を示す構成図で
ある。
【図１４】 ＦＥＴの等価回路を示す回路図である。
【図１５】 従来のバランス形ミクサを示す構成図であ
る。
【符号の説明】
３２ ＦＥＴ（トランジスタ）、４２，４３，５７，５
８ 平衡出力調整用コンデンサ（容量素子）、４４ イ
ンタディジタルキャパシタ、４５ オープンスタブ、４
６〜４９ ＭＩＭキャパシタ（キャパシタ）、５４ バ
ラクタダイオード（半導体素子）、５９，６１，６３，
６５ チップインダクタ（誘導素子）。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊山 義忠 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内 (72)発明者 北林 文政 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 ゲート端子に不平衡信号を入力すると、
    ドレイン端子及びソース端子からそれぞれ平衡信号を出
    力するトランジスタを備えた不平衡−平衡変換器におい
    て、上記トランジスタのソース端子と地導体間に容量素
    子を接続することを特徴とする不平衡−平衡変換器。
  2. 【請求項２】 ゲート端子に不平衡信号を入力すると、
    ドレイン端子及びソース端子からそれぞれ平衡信号を出
    力するトランジスタを備えた不平衡−平衡変換器におい
    て、上記トランジスタのドレイン端子と地導体間に容量
    素子を接続することを特徴とする不平衡−平衡変換器。
  3. 【請求項３】 容量素子は、トランジスタのドレイン側
    の寄生容量とソース側の寄生容量の容量差に等しい容量
    値を有することを特徴とする請求項１または請求項２記
    載の不平衡−平衡変換器。
  4. 【請求項４】 インタディジタルキャパシタを用いて容
    量素子を構成することを特徴とする請求項１から請求項
    ３のうちのいずれか１項記載の不平衡−平衡変換器。
  5. 【請求項５】 オープンスタブを用いて容量素子を構成
    することを特徴とする請求項１から請求項３のうちのい
    ずれか１項記載の不平衡−平衡変換器。
  6. 【請求項６】 複数のキャパシタを並列接続して容量素
    子を構成することを特徴とする請求項１から請求項３の
    うちのいずれか１項記載の不平衡−平衡変換器。
  7. 【請求項７】 容量値が変化する半導体素子を用いて容
    量素子を構成することを特徴とする請求項１から請求項
    ３のうちのいずれか１項記載の不平衡−平衡変換器。
  8. 【請求項８】 半導体素子は、端子間に印可されるバイ
    アス電圧が変化すると容量値が変化することを特徴とす
    る請求項７記載の不平衡−平衡変換器。
  9. 【請求項９】 ゲート端子に不平衡信号を入力すると、
    ドレイン端子及びソース端子からそれぞれ平衡信号を出
    力するトランジスタを備えた不平衡−平衡変換器におい
    て、上記トランジスタのソース端子と地導体間に容量素
    子を接続するとともに、そのトランジスタのドレイン端
    子と地導体間に容量素子を接続することを特徴とする不
    平衡−平衡変換器。
  10. 【請求項１０】 ゲート端子に不平衡信号を入力する
    と、ドレイン端子及びソース端子からそれぞれ平衡信号
    を出力するトランジスタを備えた不平衡−平衡変換器に
    おいて、上記トランジスタのドレイン端子と地導体間に
    誘導素子を接続することを特徴とする不平衡−平衡変換
    器。
  11. 【請求項１１】 ゲート端子に不平衡信号を入力する
    と、ドレイン端子及びソース端子からそれぞれ平衡信号
    を出力するトランジスタを備えた不平衡−平衡変換器に
    おいて、上記トランジスタのソース端子と地導体間に誘
    導素子を接続することを特徴とする不平衡−平衡変換
    器。
  12. 【請求項１２】 誘導素子は、トランジスタのドレイン
    側の寄生容量とソース側の寄生容量の容量差と共振する
    インダクタンス値を有することを特徴とする請求項１０
    または請求項１１記載の不平衡−平衡変換器。
  13. 【請求項１３】 ゲート端子に不平衡信号を入力する
    と、ドレイン端子及びソース端子からそれぞれ平衡信号
    を出力するトランジスタを備えた不平衡−平衡変換器に
    おいて、上記トランジスタのドレイン端子と地導体間に
    誘導素子を接続するとともに、そのトランジスタのソー
    ス端子と地導体間に誘導素子を接続することを特徴とす
    る不平衡−平衡変換器。
  14. 【請求項１４】 トランジスタのドレイン又はソースに
    印可する直流電圧を誘導素子を介して印可することを特
    徴とする請求項１０から請求項１３のうちのいずれか１
    項記載の不平衡−平衡変換器。
  15. 【請求項１５】 請求項１から請求項１４のうちのいず
    れか１項記載の不平衡−平衡変換器を局部発振信号を入
    力する不平衡−平衡変換器として用いることを特徴とす
    るバランス形ミクサ。
JP10099529A 1998-04-10 1998-04-10 不平衡−平衡変換器及びバランス形ミクサ Pending JPH11298295A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10099529A JPH11298295A (ja) 1998-04-10 1998-04-10 不平衡−平衡変換器及びバランス形ミクサ
US09/153,329 US6094108A (en) 1998-04-10 1998-09-15 Unbalance-to-balance converter utilizing a transistor
KR1019980042662A KR100286204B1 (ko) 1998-04-10 1998-10-13 불평형-평형 변환기 및 밸런스형 믹서

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10099529A JPH11298295A (ja) 1998-04-10 1998-04-10 不平衡−平衡変換器及びバランス形ミクサ

Publications (1)

Publication Number Publication Date
JPH11298295A true JPH11298295A (ja) 1999-10-29

Family

ID=14249761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10099529A Pending JPH11298295A (ja) 1998-04-10 1998-04-10 不平衡−平衡変換器及びバランス形ミクサ

Country Status (3)

Country Link
US (1) US6094108A (ja)
JP (1) JPH11298295A (ja)
KR (1) KR100286204B1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6967427B2 (en) 2002-03-18 2005-11-22 Murata Manufacturing Co., Ltd. Surface acoustic wave device and communication apparatus incorporating the same
JP2006042394A (ja) * 2002-03-15 2006-02-09 Matsushita Electric Ind Co Ltd 平衡型高周波回路
WO2006030513A1 (ja) * 2004-09-16 2006-03-23 Fujitsu Limited 不平衡−平衡変換器
JP2008516515A (ja) * 2004-10-11 2008-05-15 アバゴ・テクノロジーズ・ワイヤレス・アイピー（シンガポール）プライベート・リミテッド 能動分相器を用いたドハティ増幅器
JP2011114440A (ja) * 2009-11-25 2011-06-09 Seiko Epson Corp 差動信号生成回路及び周波数変換回路
JP2015192267A (ja) * 2014-03-28 2015-11-02 日本電信電話株式会社 エミッタフォロア回路
JP2017037981A (ja) * 2015-08-11 2017-02-16 三菱電機株式会社 プリント回路基板

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7555263B1 (en) * 1999-10-21 2009-06-30 Broadcom Corporation Adaptive radio transceiver
JP3840361B2 (ja) * 2000-04-26 2006-11-01 東芝マイクロエレクトロニクス株式会社 半導体集積回路
JP3931767B2 (ja) * 2002-08-29 2007-06-20 株式会社村田製作所 弾性表面波装置、通信装置
TWI249912B (en) * 2004-11-12 2006-02-21 Richwave Technology Corp Low-noise amplifier using cascade topology to realize single terminal input to differential-pair output
KR101695320B1 (ko) * 2014-03-18 2017-01-13 한국전자통신연구원 정합 회로를 포함하는 소자 패키지 및 그것의 정합 방법
US10050590B2 (en) * 2016-03-24 2018-08-14 Taiwan Semiconductor Manufacturing Co., Ltd. Power amplifier
EP3316481A1 (en) * 2016-11-01 2018-05-02 NXP USA, Inc. Baseband amplifier circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61285813A (ja) * 1985-06-12 1986-12-16 Toshiba Corp 位相分割回路
US5039891A (en) * 1989-12-20 1991-08-13 Hughes Aircraft Company Planar broadband FET balun
US5821815A (en) * 1996-09-25 1998-10-13 Endgate Corporation Miniature active conversion between slotline and coplanar waveguide

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006042394A (ja) * 2002-03-15 2006-02-09 Matsushita Electric Ind Co Ltd 平衡型高周波回路
US6967427B2 (en) 2002-03-18 2005-11-22 Murata Manufacturing Co., Ltd. Surface acoustic wave device and communication apparatus incorporating the same
WO2006030513A1 (ja) * 2004-09-16 2006-03-23 Fujitsu Limited 不平衡−平衡変換器
JP2008516515A (ja) * 2004-10-11 2008-05-15 アバゴ・テクノロジーズ・ワイヤレス・アイピー（シンガポール）プライベート・リミテッド 能動分相器を用いたドハティ増幅器
JP2011114440A (ja) * 2009-11-25 2011-06-09 Seiko Epson Corp 差動信号生成回路及び周波数変換回路
JP2015192267A (ja) * 2014-03-28 2015-11-02 日本電信電話株式会社 エミッタフォロア回路
JP2017037981A (ja) * 2015-08-11 2017-02-16 三菱電機株式会社 プリント回路基板

Also Published As

Publication number Publication date
US6094108A (en) 2000-07-25
KR100286204B1 (ko) 2001-04-16
KR19990081765A (ko) 1999-11-15

Similar Documents

Publication Publication Date Title
US7061329B2 (en) Semiconductor device having balanced circuit for use in high frequency band
US6949811B2 (en) Device having interdigital capacitor
JP4206589B2 (ja) 分布増幅器
JPH11298295A (ja) 不平衡−平衡変換器及びバランス形ミクサ
US6169461B1 (en) High-frequency oscillating circuit
JP2002111414A (ja) 高周波回路
JPH11136045A (ja) マイクロ波増幅器
US6628176B1 (en) High-frequency input impedance matching circuit, high-frequency output impedance matching circuit and semiconductor integrated circuit
KR100335681B1 (ko) 반도체장치
WO2000075990A1 (en) High impedance matched rf power transistor
US6710426B2 (en) Semiconductor device and transceiver apparatus
KR100664485B1 (ko) 다기능의 고주파 집적 회로 구조물
US6476692B2 (en) Distributed balanced frequency multiplier
JP3143897B2 (ja) モノリシック高周波ｉｃ
JPH10256850A (ja) 半導体装置及び高周波電力増幅器
US6469331B2 (en) Monolithic integrated circuit with several capacitors forming bypass to ground
JP4079514B2 (ja) Ｍｍｉｃ低雑音増幅器
JPH04261206A (ja) 増幅器
JP2873123B2 (ja) マイクロ波周波数逓倍回路
JPH07183766A (ja) バイアス回路
CN118525451A (zh) 功率放大器
JPH0650809B2 (ja) モノリシツクマイクロ波集積回路用バイアス回路
JPH03145810A (ja) マイクロ波増幅器
JPH0964646A (ja) 高周波フロントエンド回路及び半導体装置
JP2001016041A (ja) 半導体装置およびこれを用いた周波数逓倍回路