JPH10257664A - スタティック・アイソレータ - Google Patents
スタティック・アイソレータInfo
- Publication number
- JPH10257664A JPH10257664A JP10002186A JP218698A JPH10257664A JP H10257664 A JPH10257664 A JP H10257664A JP 10002186 A JP10002186 A JP 10002186A JP 218698 A JP218698 A JP 218698A JP H10257664 A JPH10257664 A JP H10257664A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- resistor
- transistor
- capacitor
- supply voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003068 static effect Effects 0.000 title claims abstract description 16
- 239000003990 capacitor Substances 0.000 claims abstract description 27
- 230000006870 function Effects 0.000 claims abstract description 24
- 238000001914 filtration Methods 0.000 claims description 8
- 230000008034 disappearance Effects 0.000 claims description 6
- 230000000694 effects Effects 0.000 claims description 3
- 238000007599 discharging Methods 0.000 abstract description 5
- 238000011084 recovery Methods 0.000 abstract description 3
- 239000000470 constituent Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 238000001514 detection method Methods 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
- H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
- H02H3/087—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current for DC applications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
- H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
- H02H7/08—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for dynamo-electric motors
- H02H7/0811—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for dynamo-electric motors for DC motors
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Ultra Sonic Daignosis Equipment (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
- Switch Cases, Indication, And Locking (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Control Of Direct Current Motors (AREA)
- Glass Compositions (AREA)
- Polymers With Sulfur, Phosphorus Or Metals In The Main Chain (AREA)
Abstract
(57)【要約】
【課題】 スタティック・アイソレータのリカバリー・
タイムを短縮し、抵抗器を介して放電させなければなら
ないキャパシタの容量値を極力小さく抑える。 【解決手段】 サージが生じた場合の負荷ＭＯのＤＣ電
源供給回路用のスタティック・アイソレータであって、
該負荷の電源供給回路に挿入されるよう意図されたダイ
ポールＳＳを有し、該ダイポールが、サージを検出する
手段Ｒ１，Ｒ２，Ｔ３，ＣＩと、電源電圧をフィルタリ
ングし蓄積する手段Ｃ，Ｒ１と、負荷への電源供給を遮
断する手段Ｔ３，Ｒ２，Ｒ８，Ｒ９，Ｔ４，Ｔ１，Ｒ
７，Ｒ４と、電源電圧の消失を検出する手段Ｃ，Ｒ１，
Ｒ３，Ｒ６，Ｔ６と、電源電圧の記憶を消去する手段Ｒ
２，Ｒ６，Ｔ３，Ｔ６，Ｃとを備える。
タイムを短縮し、抵抗器を介して放電させなければなら
ないキャパシタの容量値を極力小さく抑える。 【解決手段】 サージが生じた場合の負荷ＭＯのＤＣ電
源供給回路用のスタティック・アイソレータであって、
該負荷の電源供給回路に挿入されるよう意図されたダイ
ポールＳＳを有し、該ダイポールが、サージを検出する
手段Ｒ１，Ｒ２，Ｔ３，ＣＩと、電源電圧をフィルタリ
ングし蓄積する手段Ｃ，Ｒ１と、負荷への電源供給を遮
断する手段Ｔ３，Ｒ２，Ｒ８，Ｒ９，Ｔ４，Ｔ１，Ｒ
７，Ｒ４と、電源電圧の消失を検出する手段Ｃ，Ｒ１，
Ｒ３，Ｒ６，Ｔ６と、電源電圧の記憶を消去する手段Ｒ
２，Ｒ６，Ｔ３，Ｔ６，Ｃとを備える。
Description
【０００１】
【発明の属する技術分野】本発明は、サージが生じた場
合の負荷のＤＣ電源供給回路用のスタティック・アイソ
レータであって、該負荷の電源供給回路に挿入されるよ
うに意図されたダイポールを有し、該ダイポールが、デ
ィスクリート構成要素から構成されると共に、瞬間的で
ないサージを検出するための手段と、前記負荷を付勢す
る時に及ぼされる瞬間的なサージの影響を抑制するよう
に意図され、電源電圧をフィルタリングし蓄積すると共
に該電源電圧の存在を記憶するための手段と、前記サー
ジを検出するための手段によって制御され、前記負荷へ
の電源供給を遮断するための手段とを具備するスタティ
ック・アイソレータに関する。
合の負荷のＤＣ電源供給回路用のスタティック・アイソ
レータであって、該負荷の電源供給回路に挿入されるよ
うに意図されたダイポールを有し、該ダイポールが、デ
ィスクリート構成要素から構成されると共に、瞬間的で
ないサージを検出するための手段と、前記負荷を付勢す
る時に及ぼされる瞬間的なサージの影響を抑制するよう
に意図され、電源電圧をフィルタリングし蓄積すると共
に該電源電圧の存在を記憶するための手段と、前記サー
ジを検出するための手段によって制御され、前記負荷へ
の電源供給を遮断するための手段とを具備するスタティ
ック・アイソレータに関する。
【０００２】
【従来の技術】かかるスタティック・アイソレータは米
国特許第３８５１２１８号から知られている。４つのポ
ール（４極）を有するアイソレータに対する利点は、そ
れを通常のヒューズと置き換えることができることであ
る。このようなスタティック・アイソレータにおいて、
電源電圧をフィルタリングし蓄積するための手段は、特
にモータ等の負荷を付勢する時に及ぼされる瞬間的なサ
ージの影響を抑制するために設けられているが、一般に
は抵抗器と直列に接続されたキャパシタによって構成さ
れている。
国特許第３８５１２１８号から知られている。４つのポ
ール（４極）を有するアイソレータに対する利点は、そ
れを通常のヒューズと置き換えることができることであ
る。このようなスタティック・アイソレータにおいて、
電源電圧をフィルタリングし蓄積するための手段は、特
にモータ等の負荷を付勢する時に及ぼされる瞬間的なサ
ージの影響を抑制するために設けられているが、一般に
は抵抗器と直列に接続されたキャパシタによって構成さ
れている。
【０００３】
【発明が解決しようとする課題】しかしながら、モータ
とアイソレータへの電源供給が遮断された時にキャパシ
タの電荷を急速に放電させるための手段が設けられてい
ない。そのため、スタティック・アイソレータのリカバ
リー・タイムが相対的に長くなり、また、抵抗器を介し
て放電させなければならないキャパシタの容量値が大き
くなるといった課題があった。
とアイソレータへの電源供給が遮断された時にキャパシ
タの電荷を急速に放電させるための手段が設けられてい
ない。そのため、スタティック・アイソレータのリカバ
リー・タイムが相対的に長くなり、また、抵抗器を介し
て放電させなければならないキャパシタの容量値が大き
くなるといった課題があった。
【０００４】
【課題を解決するための手段】上記の課題を解決するた
め、本発明に係るスタティック・アイソレータは、本発
明におけるダイポールの構成要素が更に、電源電圧の消
失を検出するための手段と、該電源電圧の記憶を消去す
るための手段とを構成することを特徴としている。
め、本発明に係るスタティック・アイソレータは、本発
明におけるダイポールの構成要素が更に、電源電圧の消
失を検出するための手段と、該電源電圧の記憶を消去す
るための手段とを構成することを特徴としている。
【０００５】電源電圧を蓄積するための手段は、基本的
にキャパシタによって構成されており、また電源電圧の
記憶を消去するための手段は、該キャパシタの電荷を放
電させるための手段を構成している。本発明の好適な一
実施形態によれば、ダイポールの構成要素の一部は該ダ
イポールの一つ以上の機能に関与しており、これによっ
て、回路全体の構成要素の数を減らすことができる。
にキャパシタによって構成されており、また電源電圧の
記憶を消去するための手段は、該キャパシタの電荷を放
電させるための手段を構成している。本発明の好適な一
実施形態によれば、ダイポールの構成要素の一部は該ダ
イポールの一つ以上の機能に関与しており、これによっ
て、回路全体の構成要素の数を減らすことができる。
【０００６】
【発明の実施の形態】以下、本発明の一実施形態につい
て添付図面を参照しながら更に詳細に説明する。図１は
本発明の一実施形態に係るスタティック・アイソレータ
の構成を例示する。図示の回路は、ダイポールＳＳの両
端子間に、それぞれ並列に、抵抗器Ｒ３と、抵抗器Ｒ１
と直列に接続されたキャパシタＣと、ダイオードＤ及び
抵抗器Ｒ６と直列に接続された集積回路ＣＩと、抵抗器
Ｒ７と直列に接続されたＰＮＰ型のトランジスタＴ１
と、２つの抵抗器Ｒ８及びＲ９と直列に接続されたＮＰ
Ｎ型のトランジスタＴ４と、抵抗器Ｒ２と直列に接続さ
れたＰＮＰ型のトランジスタＴ３とを有している。ま
た、逆方向にバイアス電圧が印加されたツェナ・ダイオ
ードＺがキャパシタＣと並列に接続されている。回路は
更に、ＮＰＮ型の第４のトランジスタＴ６と抵抗器Ｒ４
を有している。トランジスタＴ６のベースはダイオード
Ｄと抵抗器Ｒ６の接続点に接続され、トランジスタＴ６
のエミッタはキャパシタＣと抵抗器Ｒ１の接続点に接続
され、トランジスタＴ６のコレクタは抵抗器Ｒ８及びＲ
９の接続点に接続されている。また、抵抗器Ｒ４を介し
てトランジスタＴ１のベースが集積回路ＣＩの出力端Ｓ
に接続されている。トランジスタＴ４のベースはトラン
ジスタＴ１のコレクタに接続されている。
て添付図面を参照しながら更に詳細に説明する。図１は
本発明の一実施形態に係るスタティック・アイソレータ
の構成を例示する。図示の回路は、ダイポールＳＳの両
端子間に、それぞれ並列に、抵抗器Ｒ３と、抵抗器Ｒ１
と直列に接続されたキャパシタＣと、ダイオードＤ及び
抵抗器Ｒ６と直列に接続された集積回路ＣＩと、抵抗器
Ｒ７と直列に接続されたＰＮＰ型のトランジスタＴ１
と、２つの抵抗器Ｒ８及びＲ９と直列に接続されたＮＰ
Ｎ型のトランジスタＴ４と、抵抗器Ｒ２と直列に接続さ
れたＰＮＰ型のトランジスタＴ３とを有している。ま
た、逆方向にバイアス電圧が印加されたツェナ・ダイオ
ードＺがキャパシタＣと並列に接続されている。回路は
更に、ＮＰＮ型の第４のトランジスタＴ６と抵抗器Ｒ４
を有している。トランジスタＴ６のベースはダイオード
Ｄと抵抗器Ｒ６の接続点に接続され、トランジスタＴ６
のエミッタはキャパシタＣと抵抗器Ｒ１の接続点に接続
され、トランジスタＴ６のコレクタは抵抗器Ｒ８及びＲ
９の接続点に接続されている。また、抵抗器Ｒ４を介し
てトランジスタＴ１のベースが集積回路ＣＩの出力端Ｓ
に接続されている。トランジスタＴ４のベースはトラン
ジスタＴ１のコレクタに接続されている。
【０００７】ツェナ・ダイオードＺの役割は、キャパシ
タＣの端子における電圧を制限することである。集積回
路ＣＩは、しきい値回路を構成しており、その内部しき
い値を越える電圧がその入力端子（Ｅ）とグランド端子
（Ｍ）の間に現れた場合に、その出力（Ｓ）を０から正
の電圧に変化させる。
タＣの端子における電圧を制限することである。集積回
路ＣＩは、しきい値回路を構成しており、その内部しき
い値を越える電圧がその入力端子（Ｅ）とグランド端子
（Ｍ）の間に現れた場合に、その出力（Ｓ）を０から正
の電圧に変化させる。
【０００８】ダイオードＤは、トランジスタＴ６のベー
ス・エミッタ接合の破壊を防止するためのものである。
図１に示される回路は、図２において各ブロックによっ
て示される機能を実現する。これらの機能は以下のもの
である。 ・電圧＋（すなわち電源電圧）のフィルタリング及び蓄
積 ・サージの検出 ・電圧＋の消失の検出 ・電圧＋の記憶の消去（すなわち電荷の放電） ・｜によって指示される電源供給の遮断 回路の構成要素の幾つかは、複数の機能に関与してい
る。具体的には、Ｒ１，Ｃ及びＴ３は３つの機能に関与
しており、Ｒ２，Ｒ６及びＴ６は２つの機能に関与して
いる。
ス・エミッタ接合の破壊を防止するためのものである。
図１に示される回路は、図２において各ブロックによっ
て示される機能を実現する。これらの機能は以下のもの
である。 ・電圧＋（すなわち電源電圧）のフィルタリング及び蓄
積 ・サージの検出 ・電圧＋の消失の検出 ・電圧＋の記憶の消去（すなわち電荷の放電） ・｜によって指示される電源供給の遮断 回路の構成要素の幾つかは、複数の機能に関与してい
る。具体的には、Ｒ１，Ｃ及びＴ３は３つの機能に関与
しており、Ｒ２，Ｒ６及びＴ６は２つの機能に関与して
いる。
【０００９】サージを検出する機能は図３に例示され
る。モータの電流がＲ２を通して流れると、Ｒ２に電位
差が生じ、回路ＣＩの検出端子に現れる。ここで、回路
ＣＩの出力端Ｓに電圧が現れると、それは、Ｒ２におけ
る電圧降下があまりにも大きいということ、すなわちサ
ージの発生、を意味する。ここで留意すべきことは、キ
ャパシタＣの端子における電圧がダイオードＺのツェナ
電圧の値まで増大し、これによってこの電圧の存在の検
出が確認されることである。
る。モータの電流がＲ２を通して流れると、Ｒ２に電位
差が生じ、回路ＣＩの検出端子に現れる。ここで、回路
ＣＩの出力端Ｓに電圧が現れると、それは、Ｒ２におけ
る電圧降下があまりにも大きいということ、すなわちサ
ージの発生、を意味する。ここで留意すべきことは、キ
ャパシタＣの端子における電圧がダイオードＺのツェナ
電圧の値まで増大し、これによってこの電圧の存在の検
出が確認されることである。
【００１０】電圧をフィルタリングし蓄積する機能は図
４に例示される。装置を付勢した時、モータを起動させ
るための電流は、遮断されるべきサージとして検出され
てはいけない。この機能はキャパシタＣによって実現さ
れる。すなわち、キャパシタＣは、抵抗器Ｒ１を通し
て、回路ＣＩがそれをトリガさせるしきい値を越える電
圧を検出しない程度に緩慢に充電される。
４に例示される。装置を付勢した時、モータを起動させ
るための電流は、遮断されるべきサージとして検出され
てはいけない。この機能はキャパシタＣによって実現さ
れる。すなわち、キャパシタＣは、抵抗器Ｒ１を通し
て、回路ＣＩがそれをトリガさせるしきい値を越える電
圧を検出しない程度に緩慢に充電される。
【００１１】いったん充電されると、キャパシタＣは電
源電圧（＋）の存在を記憶する。電源供給を遮断する機
能は図５に例示される。回路ＣＩの出力端Ｓに電圧が現
れると、該電圧によってトランジスタＴ１及びＴ４はオ
フし、さらに電力トランジスタＴ３がオフする。そし
て、モータの電流は仮想的に０に低下し、抵抗器Ｒ３を
通して残余電流が流れるに留まる。
源電圧（＋）の存在を記憶する。電源供給を遮断する機
能は図５に例示される。回路ＣＩの出力端Ｓに電圧が現
れると、該電圧によってトランジスタＴ１及びＴ４はオ
フし、さらに電力トランジスタＴ３がオフする。そし
て、モータの電流は仮想的に０に低下し、抵抗器Ｒ３を
通して残余電流が流れるに留まる。
【００１２】電源電圧（＋）の消失を検出する機能は図
６に例示される。特にモータ停止コマンドによって電源
供給が遮断され、装置の電圧（＋）が消失すると、キャ
パシタＣの電荷は、抵抗器Ｒ１，Ｒ３及びＲ６とトラン
ジスタＴ６のベース・エミッタ接合を通して放電する。
電圧の消失の検出を特徴付けているのは、このトランジ
スタによる導通である。
６に例示される。特にモータ停止コマンドによって電源
供給が遮断され、装置の電圧（＋）が消失すると、キャ
パシタＣの電荷は、抵抗器Ｒ１，Ｒ３及びＲ６とトラン
ジスタＴ６のベース・エミッタ接合を通して放電する。
電圧の消失の検出を特徴付けているのは、このトランジ
スタによる導通である。
【００１３】記憶の消去すなわち電荷を放電させる機能
は図７に例示される。電源電圧の供給が遮断されると、
キャパシタＣの電荷による電流が、トランジスタＴ３及
びＴ６からなる電力回路を通してループ状に流れる。抵
抗器Ｒ３は、電圧の消失の検出の開始時に役立っていた
が、ここでは短絡される。そして、トランジスタＴ６に
よる導通が、Ｒ２及びＲ６によってより長く保証され
る。
は図７に例示される。電源電圧の供給が遮断されると、
キャパシタＣの電荷による電流が、トランジスタＴ３及
びＴ６からなる電力回路を通してループ状に流れる。抵
抗器Ｒ３は、電圧の消失の検出の開始時に役立っていた
が、ここでは短絡される。そして、トランジスタＴ６に
よる導通が、Ｒ２及びＲ６によってより長く保証され
る。
【００１４】この回路の特徴は、電圧降下が小さいこ
と、直列構成にとって不可欠の特性を有していること、
トリガを高精度に行えること、温度ドリフトが小さいこ
と、リカバリー・タイムが極めて短いこと、そして、ト
リガした後のリーク電流が小さいことである。この回路
の更なる特徴は、特にその性能と比較した場合にコスト
が低いことである。
と、直列構成にとって不可欠の特性を有していること、
トリガを高精度に行えること、温度ドリフトが小さいこ
と、リカバリー・タイムが極めて短いこと、そして、ト
リガした後のリーク電流が小さいことである。この回路
の更なる特徴は、特にその性能と比較した場合にコスト
が低いことである。
【図１】本発明の一実施形態に係るスタティック・アイ
ソレータの回路図である。
ソレータの回路図である。
【図２】図１の回路によって実現される種々の機能をブ
ロック図の形態で示した図である。
ロック図の形態で示した図である。
【図３】サージを検出する機能に関与する回路の構成要
素を太線で示した図である。
素を太線で示した図である。
【図４】電源電圧をフィルタリングし蓄積する機能に関
与する回路の構成要素を太線で示した図である。
与する回路の構成要素を太線で示した図である。
【図５】負荷への電源供給を遮断する機能すなわち中断
する機能に関与する回路の構成要素を太線で示した図で
ある。
する機能に関与する回路の構成要素を太線で示した図で
ある。
【図６】電源電圧の消失を検出する機能に関与する回路
の構成要素を太線で示した図である。
の構成要素を太線で示した図である。
【図７】記憶を消去する機能すなわち電荷を放電させる
機能に関与する回路の構成要素を太線で示した図であ
る。
機能に関与する回路の構成要素を太線で示した図であ
る。
Ｃ…キャパシタ ＣＩ…集積回路 Ｄ…ダイオード ＭＯ…負荷 Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ６，Ｒ７，Ｒ８，Ｒ９…抵
抗器 ＳＳ…ダイポール Ｔ１，Ｔ３，Ｔ４，Ｔ６…トランジスタ Ｚ…ツェナ・ダイオード
抗器 ＳＳ…ダイポール Ｔ１，Ｔ３，Ｔ４，Ｔ６…トランジスタ Ｚ…ツェナ・ダイオード
Claims (4)
- 【請求項１】 サージが生じた場合の負荷（ＭＯ）のＤ
Ｃ電源供給回路用のスタティック・アイソレータであっ
て、該負荷の電源供給回路に挿入されるように意図され
たダイポール（ＳＳ）を有し、該ダイポールが、ディス
クリート構成要素から構成されると共に、瞬間的でない
サージを検出するための手段（Ｒ１，Ｒ２，Ｔ３，Ｃ
Ｉ）と、前記負荷を付勢する時に及ぼされる瞬間的なサ
ージの影響を抑制するように意図され、電源電圧をフィ
ルタリングし蓄積すると共に該電源電圧の存在を記憶す
るための手段（Ｃ，Ｒ１）と、前記サージを検出するた
めの手段によって制御され、前記負荷への電源供給を遮
断するための手段（Ｔ３，Ｒ２，Ｒ８，Ｒ９，Ｔ４，Ｔ
１，Ｒ７，Ｒ４）とを具備するスタティック・アイソレ
ータにおいて、 前記ダイポールの構成要素は更に、前記電源電圧の消失
を検出するための手段（Ｃ，Ｒ１，Ｒ３，Ｒ６，Ｔ６）
と、前記電源電圧の記憶を消去するための手段（Ｒ２，
Ｒ６，Ｔ３，Ｔ６，Ｃ）とを構成することを特徴とする
スタティック・アイソレータ。 - 【請求項２】 前記ダイポールの構成要素の一部（Ｃ，
Ｒ１，Ｒ２，Ｒ６，Ｔ３，Ｔ６）は、該ダイポールの一
つ以上の機能に関与している、請求項１に記載のスタテ
ィック・アイソレータ。 - 【請求項３】 前記電源電圧をフィルタリングし蓄積す
るための手段は、基本的にキャパシタ（Ｃ）によって構
成され、前記電源電圧の記憶を消去するための手段は、
該キャパシタによって制御される短絡回路（Ｒ２，Ｒ
６，Ｔ３，Ｔ６）によって構成されている、請求項２に
記載のスタティック・アイソレータ。 - 【請求項４】 前記ダイポールは、電源の正の端子とモ
ータとの間に接続され、該ダイポールの端子間に、第１
の抵抗器（Ｒ３）と、第２の抵抗器（Ｒ１）と直列に接
続されたキャパシタ（Ｃ）と、該キャパシタの端子にお
ける電圧を制限するために該キャパシタと並列に接続さ
れたツェナ・ダイオード（Ｚ）と、しきい値回路を構成
し、ダイオード（Ｄ）及び第３の抵抗器（Ｒ６）と直列
に接続されると共に、該ダイオードとの接続点が前記キ
ャパシタ及び前記第２の抵抗器の接続点に接続されてい
る集積回路（ＣＩ）と、第４の抵抗器（Ｒ７）と直列に
接続されると共に、そのベースが第５の抵抗器（Ｒ４）
を介して前記集積回路の出力端（Ｓ）に接続されている
第１のトランジスタ（Ｔ１）と、第６及び第７の抵抗器
（Ｒ８，Ｒ９）と直列に接続されると共に、そのベース
が前記第１のトランジスタ（Ｔ１）及び前記第４の抵抗
器（Ｒ７）の接続点に接続されている第２のトランジス
タ（Ｔ４）と、第８の抵抗器（Ｒ２）と直列に接続され
た第３のトランジスタ（Ｔ３）とを備え、該第３のトラ
ンジスタのベースが第４のトランジスタ（Ｔ６）のコレ
クタに接続され、該第４のトランジスタのエミッタが前
記キャパシタ（Ｃ）及び前記第２の抵抗器（Ｒ１）の接
続点に接続され、該第４のトランジスタのベースが前記
ダイオード（Ｄ）及び前記第３の抵抗器（Ｒ６）の接続
点に接続されており、 前記サージを検出するための手段は、前記第２及び第８
の抵抗器（Ｒ１，Ｒ２）と、前記集積回路（ＣＩ）と、
前記第３のトランジスタ（Ｔ３）とから構成され、 前記電源電圧をフィルタリングし蓄積するための手段
は、前記キャパシタ（Ｃ）と、前記第２の抵抗器（Ｒ
１）とから構成され、 前記負荷への電源供給を遮断するための手段は、前記第
４、第５、第６、第７及び第８の抵抗器（Ｒ７，Ｒ４，
Ｒ８，Ｒ９，Ｒ２）と、前記第１、第２及び第３のトラ
ンジスタ（Ｔ１，Ｔ４，Ｔ３）とから構成され、 前記電源電圧の消失を検出するための手段は、前記第
１、第２及び第３の抵抗器（Ｒ３，Ｒ１，Ｒ６）と、前
記キャパシタ（Ｃ）と、前記第４のトランジスタ（Ｔ
６）とから構成され、 前記電源電圧の記憶を消去するための手段は、前記キャ
パシタ（Ｃ）と、前記第３及び第４のトランジスタ（Ｔ
３，Ｔ６）と、前記第３及び第８の抵抗器（Ｒ６，Ｒ
２）とから構成されている、請求項３に記載のスタティ
ック・アイソレータ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR9700101A FR2758217B1 (fr) | 1997-01-08 | 1997-01-08 | Sectionneur statique |
| FR9700101 | 1997-01-08 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JPH10257664A true JPH10257664A (ja) | 1998-09-25 |
| JPH10257664A5 JPH10257664A5 (ja) | 2005-07-21 |
| JP3833805B2 JP3833805B2 (ja) | 2006-10-18 |
Family
ID=9502430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00218698A Expired - Fee Related JP3833805B2 (ja) | 1997-01-08 | 1998-01-08 | スタティック・アイソレータ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5847915A (ja) |
| EP (1) | EP0853363B1 (ja) |
| JP (1) | JP3833805B2 (ja) |
| AT (1) | ATE288144T1 (ja) |
| DE (1) | DE69732342T2 (ja) |
| ES (1) | ES2118699T3 (ja) |
| FR (1) | FR2758217B1 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7389806B2 (en) | 2005-02-24 | 2008-06-24 | Lawrence Kates | Motorized window shade system |
| US8201267B2 (en) * | 2008-10-24 | 2012-06-12 | Pitney Bowes Inc. | Cryptographic device having active clearing of memory regardless of state of external power |
| CN104506029B (zh) * | 2014-11-18 | 2017-03-15 | 浙江正泰电器股份有限公司 | 带模拟负载的电源启动电路和断路器的电子式控制器 |
| EP3654477A1 (de) * | 2018-11-15 | 2020-05-20 | Siemens Aktiengesellschaft | Elektronischer schalter mit überspannungsschutz |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3851218A (en) * | 1973-07-02 | 1974-11-26 | Flight Syst Inc | Direct current solid state circuit breaker |
| DE2736724A1 (de) * | 1977-08-16 | 1979-03-01 | Daimler Benz Ag | Schutzschaltung fuer gleichstrommotor |
| US4203141A (en) * | 1978-03-30 | 1980-05-13 | Wescom, Inc. | Low power dissipation series regulator for PCM repeater lines |
| US4819117A (en) * | 1987-08-25 | 1989-04-04 | Trw Inc. | Method and apparatus for detecting excessive current draw in an electrical load |
-
1997
- 1997-01-08 FR FR9700101A patent/FR2758217B1/fr not_active Expired - Fee Related
- 1997-12-10 DE DE69732342T patent/DE69732342T2/de not_active Expired - Lifetime
- 1997-12-10 AT AT97810968T patent/ATE288144T1/de active
- 1997-12-10 ES ES97810968T patent/ES2118699T3/es not_active Expired - Lifetime
- 1997-12-10 EP EP97810968A patent/EP0853363B1/fr not_active Expired - Lifetime
- 1997-12-17 US US08/992,191 patent/US5847915A/en not_active Expired - Lifetime
-
1998
- 1998-01-08 JP JP00218698A patent/JP3833805B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| FR2758217B1 (fr) | 2003-09-05 |
| EP0853363A1 (fr) | 1998-07-15 |
| DE69732342T2 (de) | 2005-12-22 |
| ATE288144T1 (de) | 2005-02-15 |
| EP0853363B1 (fr) | 2005-01-26 |
| FR2758217A1 (fr) | 1998-07-10 |
| ES2118699T3 (es) | 2005-08-01 |
| US5847915A (en) | 1998-12-08 |
| ES2118699T1 (es) | 1998-10-01 |
| JP3833805B2 (ja) | 2006-10-18 |
| DE69732342D1 (de) | 2005-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4473856A (en) | Overcurrent protection apparatus for DC motor | |
| US4287436A (en) | Electrical circuit for driving an inductive load | |
| US4020816A (en) | Electronic ignition device for an internal combustion engine | |
| JPH10201095A (ja) | 電源回路 | |
| JPH01198235A (ja) | 電流供給回路配置 | |
| US6429631B2 (en) | Regulated power source circuit including an overcurrent detecting mechanism for eliminating loss in the output control element | |
| JPH10257664A (ja) | スタティック・アイソレータ | |
| JP2001238347A (ja) | 電源制御回路 | |
| US6046623A (en) | Signal detecting circuit | |
| JP3237676B2 (ja) | ヒステリシスを有する過電圧センサー | |
| JPH0473327B2 (ja) | ||
| JPH01296323A (ja) | 集積回路用電源装置 | |
| US6184731B1 (en) | Reset signal generation circuit | |
| JPH06197445A (ja) | トランジスタ保護回路 | |
| JP3157042B2 (ja) | 過電流保護装置 | |
| JPH0766701A (ja) | 半導体装置 | |
| JPH0434585Y2 (ja) | ||
| JPH0311745Y2 (ja) | ||
| JPH0458612A (ja) | 出力回路 | |
| JPS5827567Y2 (ja) | トランジスタの保護回路 | |
| JPS5941620Y2 (ja) | 過負荷検出回路 | |
| JPH03240112A (ja) | 過電流保護回路 | |
| JPH0229782Y2 (ja) | ||
| JPS60239119A (ja) | トランジスタのベ−ス駆動回路 | |
| JPS604359Y2 (ja) | 双安定リレ−制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041202 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060620 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060720 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |