JPH10262020A - 回線多重化方式 - Google Patents

Abstract

(57)【要約】 【課題】 高速でかつ入力回線数の増減に柔軟に対応で
きる回線多重化方式を提供する。 【解決手段】 入力回線１〜Ｎは、それぞれ個別多重部
２０−１〜２０−Ｎに収容されている。各個別多重部ど
うしの間は、それぞれカスケード回線によって接続され
ている。各個別多重部は、それぞれその上流側のカスケ
ード回線から入力されるセルと自分が収容する入力回線
から入力されるセルとを多重して下流側のカスケード回
線に出力する。個別多重部２０−Ｎは、カスケード接続
の最下流に位置し、自分の上流に位置する各個別多重部
に接続される入力回線から入力されたセルと入力回線Ｎ
から入力されるセルとを多重し、それを多重化装置の出
力として多重化出力回線１２に出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の入力回線か
ら入力される固定長パケットを多重して出力回線に出力
する方式に係わる。特に、複数の入力回線の各帯域の合
計が出力回線の帯域を越えない構成における多重方式に
係わる。

【０００２】

【従来の技術】近年、音声データ、テキストデータ等の
伝送に加えて、より高速な伝送速度が要求される画像デ
ータを含めた様々な形態の通信を統一的に扱うサービス
が不可欠になってきている。このような通信サービスを
提供するための中核技術の１つとしてATM （非同期転送
モード）が普及してきている。

【０００３】ATM は、情報を４８オクテット毎の固定長
に区切ったペイロードに、ヘッダと呼ばれる５オクテッ
トの制御情報（ルーティング情報など）を付加した構成
をデータ転送単位とする。このデータ転送単位は、セル
と呼ばれる。

【０００４】セルは、通常、複数の入力回線および複数
の出力回線が接続された交換機において転送ルートが切
り換えられる。すなわち、交換機は、その交換機に接続
されるある入力回線からセルを受信すると、そのセルの
ヘッダに格納されているルーティング情報に従ってその
セルを所定の出力回線に出力する。このことにより、セ
ルは所定の転送先に転送される。

【０００５】交換機は、通常、多数の回線を収容する。
ところが、実際のスイッチング処理に関与するスイッチ
部のポート数（入力ポート、または出力ポートの数）
は、統計多重効果を考慮し、高速で処理を行うため、例
えば８程度であり、収容する回線数と比べてかなり少な
くなっているのが普通である。このため、それら多数の
回線から入力されるセルをスイッチ部に入力する際に
は、複数の入力回線から入力されるセルを多重化する必
要がある。入力回線を多重化する方式としては、時間分
割多重方式、統計多重方式などが知られている。

【０００６】時間分割多重方式は、多重化装置に接続さ
れる複数の入力回線の各帯域の合計がその多重化装置に
接続される出力回線の帯域以下であり、出力回線の帯域
を分割して複数の入力回線にそれぞれ割当てる。各入力
回線に割当てられる帯域は、時間軸上では、スロットと
呼ばれる。そして、各入力回線を介して多重化装置に入
力されるセルは、それぞれ各入力回線に割り当てられて
いるスロットに格納されて出力回線に出力される。

【０００７】統計多重方式は、一般に、多重化装置に接
続される複数の入力回線の各帯域の合計がその多重化装
置に接続される出力回線の帯域よりも大きい構成に適用
される。統計多重方式は、各入力回線のトラヒックのピ
ークタイミングがランダムに発生する性質を利用し、こ
のような複数の入力回線を多重化することによって合計
トラヒックのピークを平滑化する技術である。

【０００８】統計多重方式は、少ない帯域で多くの情報
を伝送できるというメリットが得られるが、輻輳が発生
した場合にはセルが廃棄されてしまう。統計多重方式で
は、セル廃棄を回避するためには、非常に複雑な輻輳制
御が必要である。一方、時間分割多重方式は、統計多重
効果は得られないが、多重化に際してセルが廃棄される
ことはない。したがって、複雑な輻輳制御を行うことな
くセル廃棄を回避しながら複数の回線を多重する際に
は、時間分割多重方式が採用される。

【０００９】図１６は、従来の時間分割多重方式の多重
化装置の構成を示すブロック図である。図１６(a) は、
ワイヤードＯＲ方式の多重化装置のブロック図である。
各入力回線１〜Ｎから入力されるセルは、それぞれセル
データ蓄積用のＦＩＦＯメモリ１０１−１〜１０１−Ｎ
に書き込まれる。制御部１０２は、ＦＩＦＯメモリ１０
１−１〜１０１−Ｎおよびゲート１０３−１〜１０３−
Ｎに対してサイクリックに読出し許可信号を出力する。
ＦＩＦＯメモリ１０１−１〜１０１−Ｎは、制御部１０
２から読出し許可信号を受信すると、セルを１つ読み出
して出力する。また、ゲート１０３−１〜１０３−Ｎ
は、制御部１０２から読出し許可信号を受信すると、Ｆ
ＩＦＯメモリ１０１−１〜１０１−Ｎから読み出された
セルを出力回線に出力する。ゲート１０３−１〜１０３
−Ｎの出力は、物理的に１本の回線（出力回線）に接続
されている。このように、入力回線１〜Ｎがサイクリッ
クに選択され、その選択された入力回線から入力された
セルがワイヤードＯＲ接続された出力回線に出力され
る。

【００１０】なお、ＦＩＦＯメモリ１０１−１〜１０１
−Ｎは、自分がセルを格納していない状態のときは、Ｆ
ＩＦＯ空き表示信号を用いてそのことを制御部１０２に
通知する。制御部１０２は、ＦＩＦＯ空き表示信号を出
力しているＦＩＦＯメモリには読出し許可信号を出力し
ない。

【００１１】図１６(b) は、ＭＵＸ方式の多重化装置の
ブロック図である。ＭＵＸ方式の多重化装置には、ＦＩ
ＦＯメモリ１０１−１〜１０１−Ｎの出力側にセレクタ
１０５が設けられている。制御部１０４は、ＦＩＦＯメ
モリ１０１−１〜１０１−Ｎに対してサイクリックに読
出し許可信号を出力するともに、セレクタ１０５に対し
てセレクト信号を出力する。ＦＩＦＯメモリ１０１−１
〜１０１−Ｎは、ワイヤードＯＲ方式と同様に、制御部
１０２から読出し許可信号を受信すると、セルを１つ読
み出して出力する。セレクタ１０５は、セレクト信号に
よって指定された入力回線を選択してその選択した入力
回線から入力されたセルを出力回線に出力する。このよ
うに、入力回線１〜Ｎがサイクリックに選択され、その
選択された入力回線から入力されたセルがセレクタを介
して出力回線に出力される。

【００１２】

【発明が解決しようとする課題】ところが、上述した従
来技術では、それぞれ以下のような欠点がある。ワイヤ
ードＯＲ方式では、多重する入力回線の数が多くなる
と、ワイヤードＯＲ接続された配線（出力回線）の負荷
容量の影響で波形がなまり、互いに異なる入力回線から
入力されたセルどうしの衝突が発生するため、高速化が
困難である。

【００１３】一方、ＭＵＸ方式では、各入力回線ごとに
設けられる回路（ＦＩＦＯメモリなそ）とは独立してセ
レクタ１０５を設ける構成であるため、入力回線数の増
減に柔軟あるいは容易に対応することができない。ま
た、入力回線数が多く、図１６(c) に示すように、Ｎ本
の入力回線をＭ本（Ｎ＝Ｍ×Ｋ）ずつ分割し、１つの入
力処理用ＬＳＩでＭ本の入力回線の処理を行うような構
成とすると、Ｎ本の入力回線を１本の出力回線に多重化
するためには、Ｋ個のＬＳＩからの出力をさらに多重す
るためのＬＳＩが必要になるという欠点があった。

【００１４】本発明の課課題は、上述のような問題点を
解決し、システム変更に柔軟に対応できる高速多重化方
式を提供することである。

【００１５】

【課題を解決するための手段】本発明の手段を図１を参
照しながら説明する。本発明の多重化方式は、複数の入
力回線１−１〜１−Ｎから入力する固定長パケットをそ
れら複数の入力回線１−１〜１−Ｎの各帯域の合計以上
の帯域を持つ出力回線２上に多重する構成であり、複数
の入力回線１−１〜１−Ｎがそれぞれ接続される複数の
個別多重ユニット３−１〜３−Ｎと、複数の個別多重ユ
ニット３−１〜３−Ｎをカスケード接続するカスケード
回線４とを含む。

【００１６】各個別多重ユニット３−ｉ（ｉ＝１，
２，．．．，Ｎ）は、その上流側のカスケード回線４を
介して入力される固定長パケットを個別多重ユニット３
−ｉに接続する入力回線１−ｉから入力される固定長パ
ケットよりも優先させながらそれらの固定長パケットを
多重して下流側のカスケード回線４に出力し、複数の個
別多重ユニット３−１〜３−Ｎの中でその最下流に位置
する個別多重ユニット３−Ｎによる多重信号を上記出力
回線４に出力する。

【００１７】このように、入力回線ごとに設けられた多
重化ユニットを用いて各入力回線をカスケード式に接続
し、各入力回線から入力される固定長パケットを入力回
線ごとに順次多重化していくので、入力回線数の変更に
対して柔軟に対応できる。また、出力回線にワイヤード
ＯＲ方式を採用しないので、多重化処理の高速化が実現
できる。

【００１８】各個別多重ユニット３−ｉにおいて、その
上流側のカスケード回線４を介して入力される固定長パ
ケットまたは個別多重ユニット３−ｉに接続する入力回
線１−ｉから入力される固定長パケットのうちのどちら
を選択するのかについての制御は、他のも以下の２つの
方法がある。

【００１９】１つは、複数の入力回線１−１〜１−Ｎの
本数をＮ、１つの固定長パケットをカスケード回線４上
で伝送するのに要する時間をＴとしたとき、Ｎ×Ｔごと
に多重許可信号を生成してカスケード回線４に送出し、
各個別多重ユニット３−ｉにおいて、上流側のカスケー
ド回線４から上記多重許可信号を受信したときのみ、当
該個別多重ユニット３−ｉに接続する入力回線１−ｉか
ら入力される固定長パケットを下流側のカスケード回線
４に出力する方法である。

【００２０】もう１つの方法は、複数の入力回線１−１
〜１−Ｎを識別する各識別番号にそれぞれ対応する情報
をタグ情報として付加した複数種類の固定長パケットを
生成してそれら複数種類の固定長パケットを順番に繰り
返しカスケード回線４に送出し、各個別多重ユニット３
−ｉは、上流側のカスケード回線４から受信した固定長
パケットのタグ情報によって指定される回線識別番号が
当該個別多重ユニット３−ｉに接続する入力回線１−ｉ
を識別する回線識別番号に一致したときにのみ当該個別
多重ユニット３−ｉに接続する入力回線１−ｉから入力
される固定長パケットを下流側のカスケード回線４に出
力するものである。

【００２１】

【発明の実施の形態】本発明の実施形態について図面を
参照しながら説明する。以下では、本発明の多重化装置
が適用される通信システムの一形態としてATM システム
を採り上げて説明する。

【００２２】図２は、本発明の多重化装置が適用される
ATM 交換機の構成図である。ATM 交換機は、複数の入力
回線および複数の出力回線を収容し、入力セルのヘッダ
に格納されているルーティング情報に従ってそのセルを
所定の出力回線に出力する。このことにより、セルはル
ーティング情報によって指定された転送先に転送され
る。

【００２３】入力回線＃１〜＃Ｎは、たとえば、その伝
送速度が１５０Ｍbps 、４５Ｍbps（ＤＳ３）、または
１．５Ｍbps （ＤＳ１）の回線である。入力回線＃１〜
＃Ｎを介して伝送されてきたセルは、多重化装置１１に
入力される。尚、図２では、各入力回線＃１〜＃Ｎを終
端する回線終端装置を省略している。

【００２４】多重化装置１１は、入力回線＃１〜＃Ｎか
ら入力されたセルを多重して多重化出力回線１２に出力
する。ここで、入力回線＃１〜＃Ｎの各帯域の合計は、
多重化出力回線１２の帯域を越えないことを条件とす
る。換言すれば、多重化出力回線１２の帯域（伝送速
度）が決まっていれば、多重化装置１１に接続される入
力回線の数およびそれらの帯域はその多重化出力回線１
２の帯域によって制限される。たとえば、多重化出力回
線１２の伝送速度が２．４Ｇbps （帯域が２．４ＧHz）
であるとすると、入力回線＃１〜＃Ｎとしては伝送速度
が１５０Ｍbps （帯域が１５０ＭHz）であった場合、１
６本まで収容できる。

【００２５】統計多重装置１３は、複数本の多重化出力
回線１２が接続されており、各多重化出力回線を介して
入力されるセルを統計多重して入力ハイウェイに送出す
る。統計多重装置１３に接続される複数の多重化出力回
線１２の各帯域の合計は、通常、入力ハイウェイの帯域
以上であり、例えば、入力ハイウェイの帯域は、各多重
化出力回線１２の帯域と同じ２．４Ｇbps （帯域が２．
４ＧHz）である。

【００２６】スイッチ１４は、たとえば、セルフルーテ
ィングスイッチであり、各入力ハイウェイから入力され
るセルをそのセルのヘッダに格納されているルーティン
グ情報によって指定される出力ハイウェイに出力する。
出力ハイウェイ上のセルは、分配装置１５、１６によっ
て所定の出力回線に出力される。

【００２７】本実施形態の多重化装置は、ここでは、多
重化装置１１である。多重化装置１１としては、幾つか
の構成が可能であるが、以下では、多重化出力回線の帯
域を各入力回線＃１〜＃Ｎに固定的に割り当てる多重化
方式、および統計多重的な機能を導入可能な多重化方式
を説明する。

【００２８】図３は、本発明の多重化装置の一例の構成
図である。本実施形態の多重化装置は、各入力回線ごと
に個別多重部２０−１〜２０−Ｎを有し、それら個別多
重部２０−１〜２０−Ｎは、カスケード式（芋づる式）
に接続されている。個別多重部２０−１〜２０−Ｎは、
基本的にそれぞれ互いに同じ構成である。ここでは、個
別多重部２０−２を採り上げて各個別多重部２０−１〜
２０−Ｎの構成および動作を説明する。

【００２９】ＦＩＦＯメモリ２１は、入力回線＃２から
入力されるセルを格納する。すなわち、入力回線＃２を
介して転送されてきたセルは、入力回線＃２の速度でＦ
ＩＦＯメモリ２１に書き込まれる。なお、アイドルセル
はＦＩＦＯメモリ２１に書き込まない。

【００３０】個別多重部２０−１〜２０−Ｎは、それぞ
れカスケード回線によってカスケード式に接続されてい
る。カスケード回線の伝送速度は、多重化出力回線１２
のそれと同じである。そして、個別多重部２０−１〜２
０−Ｎは、それぞれ入力回線＃１〜＃Ｎから入力される
セルを受信するとともに、１つ上流の個別多重部から出
力せれたセルをカスケード回線を介して受信する。すな
わち、個別多重部２０−２は、個別多重部２０−１と個
別多重部２０−２との間を接続するカスケード回線を介
して個別多重部２０−１から送出されたセルを受信す
る。

【００３１】障害監視部２２は、カスケード回線の障害
を検出する。すなわち、障害監視部２２は、個別多重部
２０−１と個別多重部２０−２との間を接続するカスケ
ード回線上で正常にクロック信号とセルフレーム信号と
が伝送されているか否かを監視する。

【００３２】ＦＩＦＯメモリ２３は、カスケード回線か
ら入力されるセルを格納する。すなわち、個別多重部２
０−１と個別多重部２０−２との間を接続するカスケー
ド回線を介して転送されてきたセルは、そのカスケード
回線の速度でＦＩＦＯメモリ２３に書き込まれる。アイ
ドルセルはＦＩＦＯメモリ２３に書き込まない。

【００３３】制御部２４は、読出し許可信号を用いてＦ
ＩＦＯメモリ２１または２３に格納されているセルを読
み出し、また、その読み出したセルがカスケード回線に
出力されるようにセレクタ２５を制御する。制御部２４
は、ＦＩＦＯ２１および２３から出力されるＦＩＦＯ空
き表示信号により、ＦＩＦＯメモリ２１および２３にセ
ルが格納されているか否かを認識する。ＦＩＦＯ空き表
示信号は、それぞれＦＩＦＯ２１または２３にセルが格
納されていない状態のときに、たとえば「Ｈ」レベルと
なる信号である。

【００３４】制御部２４は、ＦＩＦＯメモリ２３に１つ
以上のセルが格納されていたときには、そのセルを１つ
読み出す。ＦＩＦＯメモリ２３の出力はセレクタ２５に
入力される。制御部２４は、ＦＩＦＯメモリ２３からセ
ルを読み出したときには、セレクタ２５にＦＩＦＯメモ
リ２３の出力を選択させるためのセレクト信号を出力す
る。一方、ＦＩＦＯメモリ２３にセルが格納されていな
かったときは、制御部２４は、ＦＩＦＯメモリ２１に格
納されているセルを１つ読み出す。この場合、制御部２
４は、セレクタ２５にＦＩＦＯメモリ２１の出力を選択
させるためのセレクト信号を出力する。なお、ＦＩＦＯ
メモリ２１および２３双方にセルが格納されていなかっ
たときには、制御部２４は、カスケード回線にアイドル
セルを出力する。

【００３５】なお、上記構成では、入力回線よりもカス
ケード回線に高い優先度を与えながらセルを多重化して
いるが、カスケード回線よりも入力回線に高い優先度を
与えながらセルを多重化してもよい。

【００３６】このように、個別多重部２０−２は、入力
回線＃２および個別多重部２０−１と個別多重部２０−
２との間を接続するカスケード回線から入力されたセル
を多重化し、それらのセルをカスケード回線を介して個
別多重部２０−３（不図示）に送出する。ここで、カス
ケード回線を介して個別多重部２０−２に入力するセル
は、入力回線＃１から入力されたセルである。すなわ
ち、個別多重部２０−ｉ（個別多重部２０−１から数え
てｉ番目に接続されている個別多重部）は、個別多重部
２０−ｉよりも上流に位置する個別多重部に接続される
各入力回線から入力されたセルと、入力回線＃ｉ（個別
多重部２０−ｉに接続される入力回線）から入力される
セルとを多重化し、それらのセルをカスケード回線を介
して下流に位置する個別多重部に送出する。

【００３７】個別多重部２０−Ｎは、個別多重部２０−
１〜２０−Ｎの中で最下流に位置する。したがって、個
別多重部２０−Ｎは、すべての入力回線＃１〜＃Ｎを介
して入力されるセルを多重化して出力する。個別多重部
２０−Ｎに接続される出力線は、多重化出力回線１２で
ある。

【００３８】個別多重部２０−１は、個別多重部２０−
１〜２０−Ｎの中で最上流に位置するので、他の個別多
重部２０−２〜２０−Ｎと異なり、その上流からセルを
受け取ることがない。このため、本実施形態では、ダミ
ーデータ生成部２６を設け、そこで生成したダミーデー
タ（アイドルセル、クロック信号、セルフレーム信号な
ど）を個別多重部２０−１に入力するようにしている。
なお、各個別多重部２０−１〜２０−Ｎには、それぞれ
自分が最上流に位置するのか否が設定されている。設定
方法としては、ユーザがマニュアルで行っても良いし、
個別多重部２０−１〜２０−Ｎ全体を管理する統括制御
部（不図示）を用いて自動的に設定するようにしてもよ
い。

【００３９】このように、本実施形態の多重化装置は、
各入力回線ごとに個別多重部を設けてそれらをカスケー
ド式に接続し、その最下流の個別多重部の出力を多重化
装置の多重化出力とする構成である。このため、Ｍ（Ｍ
≦Ｎ）本の入力回線を多重化する場合には、それらＭ本
の入力回線を個別多重部２０−１〜２０−Ｎのうちの任
意のＭ個の個別多重部に接続すればよい。すなわち、例
えば、個別多重部２０−２に入力回線が接続されていな
いとすると、制御部２４は、ＦＩＦＯメモリ２３にセル
が格納されているときにはそこからセルを読み出して出
力し、ＦＩＦＯメモリ２３にセルが格納されていなけれ
ばＦＩＦＯメモリ２１は常にエンプティ状態なので単に
アイドルセルを出力する。このように、個別多重部２０
−１〜２０−Ｎは、入力回線が接続されていないと、単
にＦＩＦＯメモり（バッファメモリ）として働く。した
がって、本実施形態の多重化装置は、多重化すべき入力
回線の数を増減させた場合であっても、そのまま多重化
処理を継続できる。

【００４０】図４は、図３に示す多重化装置においてカ
スケード回線を介して伝送される信号を示す図である。
ここでは、個別多重部２０−２の入出力を例に説明す
る。カスケード回線上では、セルデータと制御信号とが
パラレルに伝送される。制御信号としては、クロック、
セルフレーム信号、およびセルイネーブル信号が伝送さ
れる。クロックは、多重化出力回線１２上で伝送される
クロックと同じ周波数である。セルフレーム信号は、各
セルの先頭位置を示すパルス信号であり、各パルスは所
定間隔ごとに出現する。セルイネーブル信号は、伝送さ
れるセルが有効セルであった場合には「Ｈ」レベルを示
し、伝送されるセルがアイドルセルであったときには
「Ｌ」レベルを示す信号である。セルデータは、セルの
ヘッダおよびペイロード（場合によっては、タグ情報も
含む）から構成されるデータであり、上記クロックおよ
びセルフレーム信号と同期を取りながら伝送される。セ
ルデータは、たとえば、８ビットパラレル形式で伝送さ
れる。

【００４１】個別多重部２０−２の動作を説明する。以
下では、個別多重部２０−２の入力タイミングに係わる
時間を時間帯Ｔ1 ，Ｔ2 、．．．で表し、出力タイミン
グに係わる時間帯をＴ11，Ｔ12，．．．で表す。また、
ここでは、時間帯Ｔ1 以前にはＦＩＦＯメモリ２３にセ
ルが格納されていなかったものとする。

【００４２】個別多重部２０−２は、時間帯Ｔ1 におい
てカスケード回線から有効セルを受信する。有効セルと
はアイドルセルでないという意味であり、ここでは入力
回線＃１から入力されたセル（＃１セルデータ）であ
る。また、入力イネーブル信号は、時間帯Ｔ1 において
「Ｈ」レベルである。個別多重部２０−２は、入力セル
イネーブル信号が時間帯Ｔ1 において「Ｈ」レベルであ
ることを検出すると、その時間帯にカスケード回線から
受信したセルをＦＩＦＯメモリ２３に書き込む。制御部
２４は、ＦＩＦＯメモリ２３にセルが格納されているこ
とを認識すると、ＦＩＦＯ２１にセルが格納されている
か否かに係わらず、ＦＩＦＯ２３に格納されているセル
を１つ読み出して時間帯Ｔ11においてカスケード回線に
出力する。尚、出力されるイネーブル信号は、時間帯Ｔ
11において「Ｈ」レベルである。

【００４３】個別多重部２０−２は、時間帯Ｔ2 におい
ては、カスケード回線からアイドルセルを受信する。こ
のとき、入力イネーブル信号は、「Ｌ」レベルである。
従って、このカスケード回線から受信したアイドルセル
はＦＩＦＯメモリ２３に書き込まれることなく廃棄され
る。ＦＩＦＯメモリ２３は、時間帯Ｔ1 において受信し
たセルが既に読み出されているので、セルを格納してい
ない。制御部２４は、ＦＩＦＯメモリ２３にセルが格納
されていないことを認識すると、ＦＩＦＯメモリ２１に
セルが格納されているか否か調べる。ここでは、ＦＩＦ
Ｏメモリ２１にセルが格納されており、制御部２４は、
そのセルを１つ読み出して、時間帯Ｔ12においてカスケ
ード回線に出力する。なお、出力されるイネーブル信号
は、時間帯Ｔ12において「Ｈ」レベルである。

【００４４】続いて、個別多重部２０−２は、時間帯Ｔ
3 においてカスケード回線からアイドルセルを受信す
る。このアイドルセルもＦＩＦＯメモリ２３に書き込ま
れることなく廃棄される。制御部２４は、ＦＩＦＯメモ
リ２３にセルが格納されていないことを認識すると、同
様にＦＩＦＯメモリ２１にセルが格納されているか否か
調べる。ここでは、ＦＩＦＯメモリ２１にもセルが格納
されていなかったものとする。この場合、制御部２４
は、読み出すべきセルがＦＩＦＯメモリ２１および２３
のいずれにも格納されていないので、時間帯Ｔ13におい
てはカスケード回線にアイドルセル出力する。なお、ア
イドルセルを出力する場合、出力されるイネーブル信号
は、「Ｌ」レベルである。

【００４５】このように、各個別多重部２０−１〜２０
−Ｎは、カスケード回線に接続されるＦＩＦＯメモリに
セルが格納されていればそのセルを読み出して出力し、
カスケード回線に接続されるＦＩＦＯメモリにセルが格
納されてない状態で入力回線に接続されるＦＩＦＯメモ
リにセルが格納されていればそのセルを読み出して出力
し、上記２つのＦＩＦＯメモリにセルが格納されていな
ければアイドルセルを出力する。したがって、最下流に
位置する個別多重部２０−Ｎでは、全ての入力回線＃１
〜＃Ｎから入力されたセルが多重化される。ここで、本
実施形態の多重化装置１１は、入力回線＃１〜＃Ｎの各
帯域の合計が多重化出力回線１２の帯域を越えないこと
を条件としているので、各入力回線＃１〜＃Ｎから入力
されたセルは廃棄されることなく多重化されて多重化出
力回線１２に出力される。また、この多重化方式では、
各個別多重部において、その上流に位置する個別多重部
からカスケード回線を介して入力されるセルデータ列に
空きスロットがあった場合には、入力回線から入力され
たセルをその空きスロットに格納することにより即座に
下流の個別多重部に転送することができる。ここで、空
きスロットとは、アイドルセルが伝送される時間帯であ
る。したがって、たとえば、ある個別多重部において入
力回線に接続されるＦＩＦＯメモリに複数個のセルが格
納されている状況において、その上流に位置する個別多
重部からカスケード回線を介して入力されるセルデータ
列に空きスロットが連続して存在する場合には、そのＦ
ＩＦＯメモリに格納されている複数個のセルを次々と連
続して下流の個別多重部出力できる。

【００４６】上記特性を利用すれば、統計多重的な効果
が得られる。即ち、「入力回線＃１〜＃Ｎの各帯域の合
計が多重化出力回線１２の帯域を越えてはいけない」と
いう条件は、「各入力回線＃１〜＃Ｎからセルがフルレ
ートで転送されてきたとしても、多重化装置１１におい
てセル廃棄が起こらない」を保証するものであり、実際
の運用状態では、すべての入力回線＃１〜＃Ｎからセル
がフルレートで転送されてくるような状況は起こり得な
いので、多重化装置１１の出力はかなり大きな割合でア
イドルセルを含むことになる。換言すれば、たとえば、
多重化出力回線１２の伝送速度が２．４Ｇbps であり、
入力回線＃１〜＃Ｎの各伝送速度が１５０Ｍbps であっ
た場合、上記条件に従う場合には入力回線を１６本まで
しか収容でないが、統計多重効果を考慮すれば、入力回
線を１６本以上収容してもセル廃棄が発生しないことが
期待される。

【００４７】図５は、本発明の多重化装置の他の形態の
構成図である。図５に示す多重化装置は、各入力回線ご
とに個別多重部３０−１〜３０−Ｎを有する。個別多重
部３０−１〜３０−Ｎは、図３に示す構成と同様にカス
ケード回線を介してカスケード式に接続されている。個
別多重部３０−１〜３０−Ｎは、基本的にそれぞれ互い
に同じ構成である。ここでは、個別多重部３０−２を採
り上げて各個別多重部３０−１〜３０−Ｎの構成および
動作を説明する。

【００４８】ＦＩＦＯメモリ３１は、図３に示したＦＩ
ＦＯメモリ２１と同じであり、入力回線＃２から入力さ
れるセルを一時的に格納する。入力部３２は、上流側の
カスケード回線を介して入力されてくるセルデータ及び
その制御信号を受信する。また、入力部３２は、多重化
装置１１の全体動作を制御する統括制御部（不図示）か
ら送られてくるマスター／スレーブ信号を受信し、その
信号により自分（個別多重部３０−２）が最上流に位置
するか否かを認識する。入力部３２は、個別多重部３０
−２が最上流に位置しない場合には、上流側のカスケー
ド回線を介して入力されてくるセルデータおよびその制
御信号をそのまま通過させる。一方、個別多重部３０−
２が最上流に位置する場合には、入力部３２は、セルフ
レーム信号およびトークンを生成して出力する。なお、
入力部の構成およびトークンについては後述説明する。

【００４９】制御部３３は、個別多重部からのセルの出
力を制御し、下流に位置する個別多重部へ送出する制御
信号を生成する。すなわち、制御部３３は、上流側のカ
スケード回線からセルが入力された場合には、そのセル
を即座に下流側のカスケード回線へ出力するようにセレ
クタ３４を制御する。また、制御部３３は、上流側のカ
スケード回線からセルが入力されてこない場合には、Ｆ
ＩＦＯメモリ３１にセルが格納されているか否かを調
べ、格納されていればそこからセルを１つ読み出してそ
のセルを下流側のカスケード回線へ出力するようにセレ
クタ３４を制御する。さらに、制御部３３は、上流側の
カスケード回線からセルが入力されてこない場合であっ
て、かつＦＩＦＯメモリ３１にセルが格納されていない
場合には、下流側のカスケード回線へアイドルセルを出
力する。

【００５０】このように、個別多重部３０−２は、基本
的には図３に示す個別多重部２０−２と同様に、入力回
線＃２および個別多重部３０−１と個別多重部３０−２
との間を接続するカスケード回線から入力されたセルを
多重化し、それらのセルをカスケード回線を介して個別
多重部３０−３（不図示）に送出する。すなわち、個別
多重部３０−ｉは、個別多重部３０−ｉよりも上流に位
置する個別多重部に接続される各入力回線から入力され
たセルと、入力回線＃ｉから入力されるセルとを多重化
し、それらのセルをカスケード回線を介して下流に位置
する個別多重部に送出する。したがって、最下流に位置
する個別多重部３０−Ｎでは、全ての入力回線＃１〜＃
Ｎから入力されたセルが多重化される。

【００５１】図６は、図５に示す多重化装置においてカ
スケード回線を介して伝送される信号を示す図である。
ここでは、個別多重部３０−２の入出力を例に説明す
る。カスケード回線上では、セルデータと制御信号をが
パラレルに伝送される。制御信号としては、図３に示し
た構成で伝送されるクロック、セルフレーム信号、およ
びセルイネーブル信号に加えて、トークンが伝送され
る。なお、図６では、クロック、セルフレーム信号、お
よびセルイネーブル信号を省略する。

【００５２】トークンは、各個別多重部３０−１〜３０
−Ｎに対して多重許可を与える信号である。トークン
は、最上流に位置する個別多重部（図５では、個別多重
部３０−１）において生成され、以降、そのトークンを
受信した個別多重部は、そのトークンを１タイムスロッ
トだけシフトさせて次の個別多重部に送出する。なお、
「１タイムスロット」は、カスケード回線上で１つのセ
ル伝送に要する時間をいう。

【００５３】個別多重部の動作を説明する。ここでは、
図５に示す多重化装置に接続される入力回線が４本（Ｎ
＝４）であるものとする。したがって、個別多重部３０
−１が最上流に位置し、その下流側に個別多重部３０−
２〜３０−４がカスケード式に接続された構成となる。
また、個別多重部３０−１は、マスター／スレーブ信号
として「マスター」が設定され、個別多重部３０−２〜
３０−４には「スレーブ」が設定されている。さらに、
個別多重部３０−１には、回線数指示信号として「４」
が通知されている。

【００５４】個別多重部３０−１は、回線数指示信号に
より入力回線数が「４」であることを認識すると、カス
ケード回線の帯域を４分割する。即ち、個別多重部３０
−１は、４タイムスロットごとに１つのトークンを生成
してセルデータとパラレルにカスケード回線上に送出す
る。なお、トークンは、図６に示すように、そのパルス
幅が１タイムスロットのパルス信号である。また、カス
ケード回線の帯域は、多重化出力回線１２の帯域と同じ
である。

【００５５】トークンは、上述したように、各個別多重
部３０−１〜３０−Ｎに対して多重許可を与える信号で
ある。したがって、各個別多重部は、４タイムスロット
ごとに１つのセルを送出する権利を得る。

【００５６】個別多重部３０−２は、個別多重部３０−
１の出力をカスケード回線を介して受信する（図６の上
段を参照）。すなわち、個別多重部３０−２は、個別多
重部３０−２の入力タイミングに係わる時間を時間帯Ｔ
1 ，Ｔ2 、．．．で表すとすると、時間帯Ｔ1 ，Ｔ5
，．．．においてトークンを受信する。これらの時間
帯Ｔ1 ，Ｔ5 ，．．．は、個別多重部３０−１に対して
割り当てられた時間帯である。なお、図６において「＃
１セルデータ」とあるが、これらのタイムスロットには
必ずしも入力回線＃１から受信したセルが格納されてい
るわけではなく、個別多重部３０−１に対して割り当て
られた時間帯に個別多重部３０−１内のＦＩＦＯメモリ
３１にセルが格納されていなければ、そのタイムスロッ
トにはアイドルセルが格納されている。

【００５７】個別多重部３０−２は、トークンを時間帯
Ｔ1 において受信すると、その時間帯に受信したセルデ
ータ（＃１セルデータ）を時間帯Ｔ11において出力す
る。ただし、個別多重部３０−２は、時間帯Ｔ11にはト
ークンを出力しない。

【００５８】個別多重部３０−２は、トークンが伝送さ
れた時間帯（即ち、時間帯Ｔ1 ）の次のタイムスロット
が個別多重部３０−２自身に割り当てられたタイムスロ
ットだと判断する。そして、個別多重部３０−２は、時
間帯Ｔ11の次のタイムスロットである時間帯Ｔ12におい
て、ＦＩＦＯメモリ３１にセルが格納されていればそこ
からセルを１つ読み出して下流側のカスケード回線に出
力する。ＦＩＦＯメモリ３１にセルが格納されていなけ
ればアイドルセルを下流側のカスケード回線に出力す
る。また、個別多重部３０−２は、トークンを時間帯Ｔ
12に出力する。なお、所定のタイムスロットに同期させ
てトークンを出力する技術は既知であり、たとえば、セ
ルイネーブル信号を生成する手法と同じである。

【００５９】時間帯Ｔ3 およびＴ4 は、それぞれ個別多
重部３０−３および３０−４に割り当てられたタイムス
ロットである。したがって、個別多重部３０−２は、時
間帯Ｔ3 およびＴ4 に対応する時間帯Ｔ13およびＴ14に
おいては、上流側のカスケード回線から受信したセルデ
ータをそのまま下流側のカスケード回線に出力すると共
に、トークンは出力しない。

【００６０】このように、図５に示す多重化装置は、入
力回線数に従ってカスケード回線の帯域を分割し、その
分割によって得られたタイムスロットを各入力回線＃１
〜＃Ｎに割り当て、各入力回線＃１〜＃Ｎから入力され
るセルをそれぞれ割り当てられたタイムスロットに格納
することによって入力回線＃１〜＃Ｎから入力されるセ
ルを１本の多重化出力回線上に多重する。このとき、各
個別多重部３０−１〜３０−Ｎにおける多重タイミング
は、トークンによって与えられる。ここで、本実施形態
のトークン方式は、上述したように、各個別多重部３０
−１〜３０−Ｎにおいて自律的にトークンのタイミング
をシフトさせながら下流の個別多重部に多重化タイミン
グを知らせるので、個別多重部３０−１〜３０−Ｎにお
ける多重化タイミングを統括的に管理する装置が不要で
ある。

【００６１】図７は、図５に示す入力部３２の構成図で
ある。なお、図７に示す構成は、個別多重部３０−１〜
３０−Ｎに設けられる各入力部に共通である。入力部３
２は、上流側のカスケード回線から、クロック、セルフ
レーム信号、セルイネーブル信号、セルデータ、および
トークンを受信する。ただし、最上流に位置する個別多
重部（図５では、個別多重分３０−１）内に設けられて
いる入力部３２は、それらの信号を図５に示すダミーデ
ータ生成分２６から受信する。また、入力部３２は、不
図示の統括制御部からマスター／スレーブ信号および回
線数指示信号を受信する。入力部３２の出力は、クロッ
ク、セルフレーム信号、セルイネーブル信号、セルデー
タ、トークン、および入力断検出信号である。

【００６２】クロック検出部４１は、上流側のカスケー
ド回線からクロックが正常に伝送されてきているか否か
をモニタし、異常が検出されたときにはアラーム信号を
出力する。このアラーム信号は、ＯＲ回路４４に入力さ
れる。異常状態としては、所定時間以上クロック入力が
検出されない「クロック断異常」、およびクロック周波
数が所定値に対してずれてしまう「クロック周波数異
常」などをモニタする。クロック断検出部４１は、上流
側のカスケード回線から受信したクロックが正常であれ
ば、そのクロックをそのまま出力する。

【００６３】セルフレーム検出部４２は、上流側のカス
ケード回線からセルフレーム信号が正常に伝送されてき
ているか否かをモニタし、異常が検出されたときにはア
ラーム信号を出力する。セルフレームパルスの到着間隔
が所定時間を越えたときが異常状態である。このアラー
ム信号は、ＯＲ回路４４に入力される。セルフレーム検
出部４２は、上流側のカスケード回線から受信したセル
フレーム信号が正常であれば、そのセルフレーム信号を
セレクタ４６に入力する。

【００６４】トークン検出部４３は、上流側のカスケー
ド回線からトークンが正常に伝送されてきているか否か
をモニタし、異常が検出されたときにはアラーム信号を
出力する。トークンの到着間隔が所定時間を越えたとき
を異常状態とする。所定時間は、たとえば、１タイムス
ロットに入力回線数をかけた時間である。このアラーム
信号は、ＯＲ回路４４に入力される。ただし、最上流に
位置する個別多重部内に設けられている入力部３２にお
いては、トークン検出部４３は、アラーム信号を出力し
ない。トークン検出部４３は、上流側のカスケード回線
から受信したトークンが正常であれば、そのトークンを
セレクタ４６に入力する。

【００６５】ＯＲ回路４４の出力は、入力断検出信号と
して出力される。この入力断検出信号の利用形態につい
ては後述する。なお、上流側のカスケード回線から入力
されるセルイネーブル信号およびセルデータは、そのま
ま入力部３２を通過する。

【００６６】セルフレーム生成部４５は、セルフレーム
信号を生成する。セルフレーム生成部４５によって生成
されたセルフレーム信号は、セレクタ４６およびトーク
ン生成部４７に入力される。セルフレーム生成部４５
は、例えば、カスケード回線上を伝送されるクロックと
同じ周波数のクロックを生成するクロック生成回路、お
よびｋ周期カウンタなどを有する。ここで、「ｋ」は、
例えば、セルが５３バイトであり、１バイト単位でパラ
レルに伝送されるのであれば、５３である。上記構成に
より、セルフレーム生成部４５は、１つのセルを伝送す
るのに要する時間間隔ごとに１つのパルス、即ちセルフ
レーム信号を生成する。尚、セルフレーム生成部４５
は、外部から上記クロックを受信するような構成であっ
てもよい。このような構成とすれば、各入力部毎にクロ
ック生成回路を設ける必要がない。

【００６７】セレクタ４６は、マスター／スレーブ信号
として「１：マスター」を受信すると、セルフレーム生
成部４５によって生成されたセルフレーム信号を選択し
て出力し、「０：スレーブ」を受信すると、上流側のカ
スケード回線から入力されたセルフレーム信号を選択し
て出力する。すなわち、最上流の個別多重部は、自分自
身がセルフレーム信号を生成し、他の下流の個別多重部
は、上流から伝送されてきたセルフレーム信号を利用す
る。

【００６８】トークン生成部４７は、回線数指示信号に
より多重化装置に接続される入力回線の数を認識する
と、その入力回線数に従ってトークンを生成する。図８
にトークン生成部４７のブロック図示す。Ｎ分周器５１
は、セルフレーム信号をＮ分周する。この分周値Ｎは、
回線数指示信号によって指示された値であり、入力回線
数である。Ｎ分周器５１は、「Ｎ」の設定により、セル
フレーム信号を任意の自然数に分周できる構成である。
従って、例えば、回線数指示信号として「４」が指示さ
れた場合には、Ｎ分周器５１は、４個のセルフレームパ
ルスを受信するごとに１個のパルス信号を出力する。Ｎ
分周器５１の出力は、タイミング指示信号としてｋ周期
カウンタ５２に入力される。

【００６９】ｋ周期カウンタ５２は、タイミング指示信
号を受信すると、カウント動作を開始し、クロックの立
上りエッジをｋ個までカウントする。ここで、「ｋ」
は、セルフレーム生成部４５について説明したものと同
様であり、１タイムスロットの時間に相当する。すなわ
ち、たとえば、セルが５３バイトであり、１バイト単位
でパラレルに伝送されるのであれば、「ｋ」は５３であ
る。ｋ周期カウンタ５２は、カウント動作を開始したと
きからクロックの立上りエッジをｋ個までカウントまで
の期間その出力を「Ｈ」レベルを出力する。この出力信
号がトークンであり、図７のセレクタ４８に入力され
る。

【００７０】セレクタ４８は、マスター／スレーブ信号
として「１：マスター」を受信すると、トークン生成部
４７によって生成されたトークンを選択して出力し、
「０：スレーブ」を受信すると、上流側のカスケード回
線から入力されたトークンを選択して出力する。すなわ
ち、最上流の個別多重部は、自分自身がトークンを生成
し、他の下流の個別多重部は、上流から伝送されてきた
トークンを利用する。

【００７１】このように、個別多重部３０−１〜３０−
Ｎにそれぞれ設けられる入力部３２は、互いに同じ構成
であるが、マスター／スレーブ信号に従って、すなわち
最上流に位置するか否かに従って異なる動作をする。

【００７２】図５〜図８を参照しながら説明した多重化
装置の変形例を示す。以下に示す多重化装置の基本構成
は、図５に示したものと同じであるが、入力部、および
制御部の構成が異なる。以下に示す多重化装置の制御方
式をタグ方式と呼ぶ。

【００７３】図９は、タグ方式の多重化装置の動作を説
明する図である。ここでは、入力回線数が４本である場
合を説明する。最上流に位置する個別多重部（図５で
は、個別多重部３０−１）は、図９(a) に示すように、
それぞれタグ情報として「１」〜「４」が設定されたセ
ルを生成し、それらをサイクリックにタイムスロットに
繰り返し格納する。この最上流に位置する個別多重部３
０−１の制御部は、タグ情報として「１」が設定されて
いるセルを受信すると、そのセルが格納されていたタイ
ムスロット（図９(a) では、「タグ＝＃１」で示す）
に、入力回線＃１に接続されているＦＩＦＯメモリから
読み出したセルを格納する。この結果、個別多重部３０
−１からその下流側のカスケード回線に出力されるセル
データは、図９(b) に示すように、４タイムスロット毎
に入力回線＃１から入力されたセルが１つずつ挿入され
たものになる。すなわち、個別多重部３０−１では、タ
グ情報として「１」が設定されているセルを受信するご
とに、入力回線＃１から入力されたセルがカスケード回
線上に多重化される。なお、タグ情報として「１」が設
定されているセルを受信したときに上記ＦＩＦＯメモリ
にセルが格納されていなかったときには、アイドルセル
がカスケード回線上に多重化される。

【００７４】個別多重部３０−２は、カスケード回線を
介して伝送されるセルデータとして図９(b) に示すデー
タ列を受信する。個別多重部３０−２では、タグ情報と
して「２」が設定されているセルを受信するごとに、入
力回線＃２から入力されたセルがカスケード回線上に多
重化される。したがって、個別多重部３０−２からその
下流側のカスケード回線に出力されるセルデータは、図
９(c) に示すように、４タイムスロット毎に入力回線＃
２から入力されたセルが１つずつ挿入されたものにな
る。

【００７５】同様に、個別多重部３０−３および３０−
４においては、それぞれ入力回線＃３、＃４から入力さ
れたセルがカスケード回線上に多重化される。この結
果、入力回線＃１〜＃４から入力されたセルが順番に多
重化されて多重化出力回線１２に出力される。

【００７６】図１０は、タグ方式の多重化装置の各個別
多重部に設けられる入力部の構成図である。タグ方式の
多重化装置の各個別多重部に設けられる入力部（以下、
入力部６０ち呼ぶことにする）は、上流側のカスケード
回線から、クロック、セルフレーム信号、セルイネーブ
ル信号、およびセルデータを受信する。また、入力部６
０は、不図示の統括制御部からマスター／スレーブ信号
および回線指示信号を受信する。入力部６０の出力は、
クロック、セルフレーム信号、セルイネーブル信号、セ
ルデータ、トークン、入力断検出信号、およびタグ信号
である。なお、図１０においてクロック検出部４１、セ
ルフレーム検出部４２、ＯＲ回路４４、セルフレーム生
成部４５、およびセレクタ４６は、図７に示したものと
同じである。

【００７７】タグ情報メモリ６１は、図１１(a) に示す
ように、入力回線番号に対応づけて８ビットのタグ情報
を格納している。タグ情報は、多重化装置に接続される
入力回線を識別する情報である。

【００７８】制御セル生成部６２は、回線指示信号に従
ってタグ情報メモリ６１にアクセスし、そこから取り出
したタグ情報を用いて制御セルを生成する。回線指示信
号は不図示の統括制御部から通知される情報であり、ど
の個別多重部に入力回線が接続されているのかを示す。
例えば、個別多重部３０−２に入力回線が接続されてい
る場合には、制御セル生成部６２は、「＃２」をキーと
してタグ情報メモリ６１にアクセスし、そこからタグ情
報として「００００００１０」を取り出す。

【００７９】制御セル生成部６２は、たとえば、図１１
(b) に示すような制御セルを生成する。制御セルは、そ
の先頭にタグ情報メモリ６１から取り出したタグ情報が
付加された構成である。制御セルのヘッダおよびデータ
部に格納する情報は、特に規定しない。

【００８０】回線指示信号は、例えば、入力回線＃１〜
＃Ｎがそれぞれ多重化装置の個別多重部３０−１〜３０
−Ｎに接続されていた場合「＃１，＃２，．．．，＃
Ｎ」として回線制御セル生成部６２に通知される。制御
セル生成部６２は、この場合、「＃１」〜「＃Ｎ」をキ
ーとしてタグ情報メモリ６１から取り出したＮ個のタグ
情報を保持しておき、それらを使用してＮ種類の制御セ
ルを作成し、それらの制御セルをサイクリックに出力す
る。

【００８１】制御セル生成部６２の出力は、セレクタ６
３に入力される。セレクタ６３の他方の入力端子には、
上流側のカスケード回線を介して伝送されてきたセルデ
ータが入力される。

【００８２】セレクタ６３は、マスター／スレーブ信号
として「１：マスター」を受信すると、制御セル生成部
６２によって生成された制御セルを選択して出力し、
「０：スレーブ」を受信すると、上流側のカスケード回
線から入力されたセルデータを選択して出力する。すな
わち、最上流の個別多重部は、自分自身が制御セルを生
成し、他の下流の個別多重部は上流から伝送されてきた
制御セルを利用する。

【００８３】タグ情報検出部６４は、セレクタ６３の出
力を受信し、制御セルの先頭に付加されているタグ情報
を検出する。検出結果は、制御部３３に通知される。た
とえば、図５に示す個別多重部３０−１において、タグ
検出部６４が図９(a) に示すセルデータのデータ列を受
信する場合には、タグ検出部６４は、「＃１」〜「＃
４」に対応するタグ情報として「０００００００１」〜
「０００００１００」を順次検出し、それら検出したタ
グ情報をタグ情報信号として順次制御部３３に通知す
る。

【００８４】なお、上記実施形態では、各入力部６０に
タグ情報メモリ６１および制御セル生成部６２を設ける
構成を示したが、個別多重部３０−１〜３０−Ｎに対し
てタグ情報メモリ６１および制御セル生成部６２を１組
だけ設けておき、制御セル生成部６２の出力を各個別多
重部３０−１〜３０−Ｎの入力部６０内のセレクタ６３
に供給するようにしてもよい。

【００８５】タグ方式の多重化装置の各個別多重部３０
−１〜３０−Ｎ内に設けられる制御部３３は、それぞれ
自分が属する個別多重部の識別番号「１」〜「Ｎ」を認
識している。この識別番号は、各個別多重部３０−１〜
３０−Ｎに接続される入力回線を識別する番号でもあ
る。たとえば、入力回線＃１が接続される個別多重部３
０−１内に設けられている制御部３３には、回線番号と
して予め「１」が設定されている。制御部３３は、タグ
情報検出部６３から次々と通知されるタグ情報を受け取
ると、図１２に示すように、それらのタグ情報によって
指定される回線番号と、予め設定してある回線番号とを
順次比較していく。制御部３３は、この比較結果が一致
したときのみ、読出し許可信号を出力する。読出し許可
信号は、入力回線から入力されたセルを格納するＦＩＦ
Ｏメモリから１つのセルを読み出すための信号である。
このように、制御部３３は、入力回線から入力されたセ
ルをカスケード回線上に多重するタイミングをタグ情報
により認識し、そのタイミングに従ってセルをカスケー
ド回線上に多重する。

【００８６】なお、図９〜図１２を参照しながら説明し
たタグ方式の多重化装置では、各個別多重部３０−１〜
３０−Ｎは、カスケード回線上を伝送される制御セルの
先頭に付加されたタグ情報によって多重化タイミングを
認識したが、図１３に示すように、タグ情報に相当する
データをセルデータにパラレルに伝送し、各個別多重部
３０−１〜３０−Ｎがそのタグ情報に相当するデータに
よって多重化タイミングを認識するような構成としても
よい。

【００８７】上述したように、本実施形態の多重化装置
は、基本的に入力回線＃１〜＃Ｎの各帯域の合計が、多
重化出力回線１２の帯域を越えないことを条件としてい
る。換言すれば、入力回線＃１〜＃Ｎの各帯域の合計が
多重化出力回線１２の帯域を越えない範囲であれば入力
回線の数およびそれらの各帯域を自由に決めることがで
きる。ところで、本実施形態の多重化装置は、互いに異
なる伝送速度（帯域）を有する入力回線を収容すること
ができる。収容可能な入力回線＃１〜＃Ｎの伝送速度と
しては、１５０Ｍbps 、４５Ｍbps 、および１．５Ｍbp
s を想定する。ここで、例えば、多重化出力回線１２の
伝送速度が２．４Ｇbps （帯域が２．４ＧHz）であった
場合、伝送速度が１５０Ｍbps （帯域が１５０ＭHz）の
入力回線を１０本、および伝送速度が４５Ｍbps （帯域
が４５ＭHz）の入力回線を１０本を収容しても上記条件
は満たされている。ところが、この場合、図５に示す方
式の実施形態として開示した構成では、出力回線の帯域
を各入力回線＃１〜＃Ｎに均等に割り当てているので、
セルが廃棄されてしまう可能性がある。即ち、出力回線
の帯域を２０本の入力回線に均等に割り当てると、各入
力回線には１２０ＭHzしか割り当てられないので、この
場合、伝送速度が１５０Ｍbps （帯域が１５０ＭHz）の
入力回線から入力されるセルは、廃棄されてしまう恐れ
がある。

【００８８】この問題を回避するためには、２つの方法
が考えられる。１つは、入力回線＃１〜＃Ｎの各帯域の
合計と出力回線の帯域とを比較する際、各入力回線の帯
域をその中で最も大きい帯域であるものとみなして計算
する方法である。この場合、上記の例では、伝送速度が
１５０Ｍbps （帯域が１５０ＭHz）の入力回線と伝送速
度が４５Ｍbps （帯域が４５ＭHz）の入力回線とが混在
していたとしても、条件を満たすか否かを判断する際に
は、それらすべての入力回線の帯域が１５０ＭHzである
ものとみなして計算するので、多重化装置は最大１６本
までしか収容できないことになる。もう１つの方法は、
出力回線の帯域を２０本の入力回線に均等に割り当てる
のではなく、各入力回線の帯域に応じて出力回線の帯域
を割り当てるものである。

【００８９】次に、図３に示す個別多重部２０−１〜２
０−Ｎまたは図５に示す個別多重部３０−１〜３０−Ｎ
において障害が発生したときに、その障害の影響を最小
限に抑えるための構成について説明する。

【００９０】図１４は、障害の影響を抑える機能を有す
る多重化装置の構成図である。ここでは、図３に示す個
別多重部２０−１〜２０−Ｎまたは図５に示す個別多重
部３０−１〜３０−Ｎを、単に個別多重部＃１〜＃Ｎと
表す。

【００９１】図１４(a) においては、多重化装置の一部
として個別多重部＃１〜＃４を示している。これらはカ
スケード式に接続され、個別多重部＃１が上流側に位置
し、個別多重部＃４が下流側に位置する。統括制御部７
１は、全個別多重部＃１〜＃Ｎを管理する。すなわち、
統括制御部７１は、各個別多重部＃１〜＃Ｎの状態を監
視し、障害を検出したときには、その障害の原因となっ
ている個別多重部を多重化装置から切り離すことによっ
て他の個別多重部に接続されている入力回線に被害が及
ばないようにする。

【００９２】例えば、図１４(a) に示すように、個別多
重部＃２において障害が発生したとすると、個別多重部
＃３は、カスケード回線を介してクロックまたはセルフ
レーム信号（または、図７に示す方式ではトークン）の
異常を検出する。これらの異常は、図３に示す構成で
は、障害監視部２２によって検出され、図７または図１
０に示す構成では、クロック検出部４１、セルフレーム
検出部４２およびトークン検出部４３によって検出され
る。個別多重部＃３は、上記のいずれかの異常状態を検
出すると、その旨を入力断検出信号として統括制御部７
２に通知する。

【００９３】統括制御部７１は、個別多重部＃３から入
力断検出信号を受信すると、その１つ上流に位置する個
別多重部＃２において障害が発生したものとみなし、個
別多重部＃２に対してバイパス指示信号を出力する。個
別多重部＃２は、バイパス信号を受信すると、個別多重
部＃２の上流側のカスケード回線から受信したデータ
（セルおよびその制御データ）をそのまま個別多重部＃
２の下流側のカスケード回線に出力する。この状態で
は、入力回線２以外の入力回線から入力されたセルが多
重されて多重化出力回線１２に出力される。

【００９４】図１４(b) は、各個別多重部ごとに設けら
れるバイパス機構の構成を示す図である。各個別多重部
では、その上流側のカスケード回線は、主回路７２およ
びセレクタ７３に接続される。ここで、主回路７３は、
図３の構成では、ＦＩＦＯメモリ２１および２３、障害
監視部２２、制御部２４、セレクタ２５等であり、図５
の構成では、ＦＩＦＯメモリ３１、入力部３２、制御部
３３、セレクタ３４等である。主回路７２の出力は、セ
レクタ７３に入力される。そして、セレクタ７３の出力
は、下流側のカスケード回線に接続される。

【００９５】セレクタ７３は、統括制御部７１からバイ
パス指示信号を受信していないときには、主回路７２の
出力を選択して下流側のカスケード回線に流す。一方、
バイパス指示信号を受信すると、上流側のカスケード回
線から入力されたデータをそのまま下流側のカスケード
回線に流す。このことにより、個別多重部の主回路がバ
イパスされる。

【００９６】なお、複数個別多重部で障害が発生した場
合は、それら障害が発生している個別多重部の中で最も
上流の個別多重部でバイパス処理を行い、そのバイパス
処理で多儒家装置が復旧しなかったときには、順次下流
の個別多重部に以降してバイパス処理を行っていく。

【００９７】また、上述の例において、個別多重部＃２
の障害が取り除かれ、個別多重部＃３が入力断検出信号
を出力しなくなると、統括制御部７１は、バイパス指示
信号を停止することによって個別多重部＃２をカスケー
ド接続に復帰させる。

【００９８】図１５は、障害の影響を抑える機能を有す
る多重化装置の他の例の構成図である。図１５に示す構
成では、統括制御部７４は、各個別多重部＃１〜＃Ｎの
状態を監視し、障害を検出したときには、その障害の原
因となっている個別多重部およびその上流の個別多重部
を多重化装置から切り離すことによって、障害が発生し
た個別多重部の下流側に上記ｈそうが井の影響が及ばな
いようにする。

【００９９】統括制御部７４は、個別多重部＃３から入
力断検出信号を受信すると、その１つ上流に位置する個
別多重部＃２において障害が発生したものとみなし、個
別多重部＃２およびその上流の個別多重部を多重化装置
から切り離す。すなわち、統括制御部７４は、個別多重
部＃３に通知するマスター／スレーブ信号を「マスタ
ー」に設定し、そのことによって個別多重部＃３を最上
流に位置する個別多重部として指定する。この状態で
は、入力回線３，４，．．．から入力されるセルが多重
化される。

【０１００】なお、上述の例において、個別多重部＃２
における障害が取り除かれ、個別多重部＃３が入力断検
出信号を出力しなくなると、統括制御部７１は、個別多
重部＃１に「をマスター」を設定するとともに個別多重
部＃３に「スレーブ」を設定することにより、個別多重
部＃２およびその上流の個別多重部をカスケード接続に
復帰させる。

【０１０１】上記実施例では、多重化装置をATM スイッ
チの入力側に設けた構成を採り上げて説明したが、本発
明は、この構成に限定されるものではなく、複数の回線
から入力されるセルを１本の出力回線上に多重する装置
すべてに適用可能である。

【０１０２】また、上記実施例では、ATM システムを採
り上げて説明したが、本発明はATMだけでなく、固定長
パケットを用いてデータを伝送するシステムに広く適用
できる。

【０１０３】

【発明の効果】各入力回線をカスケード式に接続し、入
力回線毎に順次多重化していくので、従来のＭＵＸ方式
のように多重ブロック（図１６(c) のＬＳＩ）の収容数
以上の回線を多重するために外部に別の多重ブロックが
必要にならず、入力回線数の変更に対して柔軟に対応で
きる。また、従来方式のようにワイヤードＯＲ方式を採
用しないので、多重化処理の高速化が実現できる。

【０１０４】出力回線の帯域を各入力回線に均等にかつ
周期的に割り当てる構成では、各入力回線が平等に多重
化される。ある特定の入力回線を多重化する多重部にお
いて障害が発生したときには、その多重部のみを、ある
いはその多重部とその多重部の上流に位置する多重部の
みを多重化装置から切り離すので、障害の影響を最小限
に抑えることができる。

【図面の簡単な説明】

【図１】本発明の原理を説明する図である。

【図２】本発明の多重化装置が適用されるATM 交換機の
構成図である。

【図３】本発明の多重化装置の一例の構成図である。

【図４】図３に示す多重化装置においてカスケード回線
を介して伝送される信号を示す図である。

【図５】本発明の多重化装置の他の形態の構成図であ
る。

【図６】図５に示す多重化装置においてカスケード回線
を介して伝送される信号を示す図である。

【図７】図５に示す入力部の構成図である。

【図８】トークン生成部のブロック図である。

【図９】(a) 〜(c) は、タグ方式の多重化装置の動作を
説明する図である。

【図１０】タグ方式の多重化装置の各個別多重部に設け
られる入力部の構成図である。

【図１１】(a) は、タグ情報メモリの構成を示す図であ
り、(b) は、制御セルの構造を示す図である。

【図１２】タグ方式の多重化装置におけるタグ比較処理
を説明する図である。

【図１３】他の構成の多重化装置において多重化タイミ
ングを指示する信号の伝送方法を示す図である。

【図１４】(a) は、障害の影響を抑える機能を有する多
重化装置の構成図であり、(b) はバイパス機構の構成を
示す図である。

【図１５】障害の影響を抑える機能を有する多重化装置
の他の例の構成図である。

【図１６】従来の多重化装置の構成を示すブロック図で
あり、同図(a) はワイヤードＯＲ方式、同図(b) および
(c) はＭＵＸ方式。

【符号の説明】

１−１〜１−Ｎ 入力回線 ２ 出力回線 ３−１〜３−Ｎ 個別多重ユニット ４ カスケード回線 １１ 多重化装置 １２ 多重化出力回線 １４ スイッチ ２０−１〜２０−ｎ 個別多重部 ２１、２３ ＦＩＦＯメモリ ２２ 障害監視部 ２４ 制御部 ２５ セレクタ ２６ ダミーデータ生成部 ３０−１〜３０−ｎ 個別多重部 ３１ ＦＩＦＯメモリ ３２ 入力部 ３３ 制御部 ３４ セレクタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 中山 幹夫 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 奥山 裕蔵 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内

Claims (17)

【特許請求の範囲】
1. 【請求項１】 複数の入力回線から入力する固定長パケ
   ットをそれら複数の入力回線の各帯域の合計以上の帯域
   を持つ出力回線上に多重する回線多重化方式であって、 上記複数の入力回線がそれぞれ接続される複数の個別多
   重ユニットと、 該複数の個別多重ユニットをカスケード接続するカスケ
   ード回線とを含み、 各個別多重ユニットは、上流側のカスケード回線を介し
   て入力される固定長パケットを当該個別多重ユニットに
   接続する入力回線から入力される固定長パケットよりも
   優先させながらそれらの固定長パケットを多重して下流
   側のカスケード回線に出力し、 上記複数の個別多重ユニットの中でその最下流に位置す
   る個別多重ユニットによる多重信号を上記出力回線に出
   力する回線多重方式。
2. 【請求項２】 上記各個別多重ユニットは、 入力回線から入力される固定長パケットを格納する入力
   回線用ＦＩＦＯメモリと、 上流側のカスケード回線を介して入力される固定長パケ
   ットを格納するカスケード回線用ＦＩＦＯメモリと、 上記カスケード回線用ＦＩＦＯメモリに固定長パケット
   が格納されていれば、そこから固定長パケットを読み出
   して出力し、上記カスケード回線用ＦＩＦＯメモリに固
   定長パケットが格納されていなければ、上記入力回線用
   ＦＩＦＯメモリから固定長パケットを読み出して出力す
   る制御手段と、 を有する請求項１に記載の回線多重方式。
3. 【請求項３】 複数の入力回線から入力する固定長パケ
   ットをそれら複数の入力回線の各帯域の合計以上の帯域
   を持つ出力回線上に多重する回線多重化方式であって、 上記複数の入力回線がそれぞれ接続される複数の個別多
   重ユニットと、 該複数の個別多重ユニットをカスケード接続するカスケ
   ード回線と、 上記複数の入力回線の数をＮ、１つの固定長パケットを
   上記カスケード回線上で伝送するのに要する時間をＴと
   したとき、Ｎ×Ｔごとに多重許可信号を生成して上記カ
   スケード回線に送出する多重許可信号生成ユニットとを
   含み、 各個別多重ユニットは、上流側のカスケード回線から上
   記多重許可信号を受信したときに、当該個別多重ユニッ
   トに接続する入力回線から入力される固定長パケットを
   下流側のカスケード回線に出力すると共に、上記多重許
   可信号を下流側のカスケード回線に出力し、上記多重許
   可信号を受信しないときには、上流側のカスケード回線
   を介して入力される固定長パケットを下流側のカスケー
   ド回線に出力し、 上記複数の個別多重ユニットの中でその最下流に位置す
   る個別多重ユニットによる多重信号を上記出力回線に出
   力する回線多重方式。
4. 【請求項４】 複数の入力回線から入力する固定長パケ
   ットをそれら複数の入力回線の各帯域の合計以上の帯域
   を持つ出力回線上に多重する回線多重化方式であって、 上記複数の入力回線がそれぞれ接続されそれら複数の入
   力回線を識別する回線識別番号がそれぞれ設定された複
   数の個別多重ユニットと、 該複数の個別多重ユニットをカスケード接続するカスケ
   ード回線と、 上記複数の入力回線の数をＮ、１つの固定長パケットを
   上記カスケード回線上で伝送するのに要する時間をＴと
   したとき、Ｎ×Ｔごとに多重許可信号を生成して上記カ
   スケード回線に送出する多重許可信号生成ユニットとを
   含み、 各個別多重ユニットは、上流側のカスケード回線から上
   記多重許可信号を受信したときに、当該個別多重ユニッ
   トに接続する入力回線から入力される固定長パケットに
   上記複数の回線識別番号にそれぞれ対応する情報をタグ
   情報として付加した複数種類の固定長パケットを生成
   し、下流側のカスケード回線に出力すると共に、上記多
   重許可信号を下流側のカスケード回線に出力し、上記多
   重許可信号を受信しないときには、上流側のカスケード
   回線を介して入力される固定長パケットを下流側のカス
   ケード回線に出力し、 上記複数の個別多重ユニットの中でその最下流に位置す
   る個別多重ユニットによる多重信号を上記出力回線に出
   力する回線多重方式。
5. 【請求項５】 上記各個別多重ユニットは、上記多重許
   可信号を上記時間Ｔだけシフトさせる請求項３に記載の
   回線多重化方式。
6. 【請求項６】 上記各個別多重ユニットは、 入力回線から入力される固定長パケットを格納するＦＩ
   ＦＯメモリと、 上流側のカスケード回線から上記多重許可信号を受信し
   たときに、上記ＦＩＦＯメモリに格納されている固定長
   パケットを読み出して下流側のカスケード回線に出力
   し、上記多重許可信号を受信しないタイミングでは上流
   側のカスケード回線を介して入力される固定長パケット
   を下流側のカスケード回線に出力する制御手段と、 を有する請求項３に記載の回線多重方式。
7. 【請求項７】 複数の入力回線から入力する固定長パケ
   ットをそれら複数の入力回線の各帯域の合計以上の帯域
   を持つ出力回線上に多重する回線多重化方式であって、 上記複数の入力回線がそれぞれ接続され、それら複数の
   入力回線を識別する回線識別番号がそれぞれ設定された
   複数の個別多重ユニットと、 該複数の個別多重ユニットをカスケード接続するカスケ
   ード回線と、 上記複数の回線識別番号にそれぞれ対応する情報をタグ
   情報として付加した複数種類の固定長パケットを生成
   し、それら複数種類の固定長パケットを順番に繰り返し
   上記カスケード回線に送出するセル生成ユニットとを含
   み、 各個別多重ユニットは、上流側のカスケード回線から受
   信した固定長パケットのタグ情報によって指定される回
   線識別番号が当該個別多重ユニットに接続する入力回線
   を識別する回線識別番号に一致したときには、当該個別
   多重ユニットに接続する入力回線から入力される固定長
   パケットを下流側のカスケード回線に出力し、一致しな
   いときには上流側のカスケード回線を介して入力される
   固定長パケットを下流側のカスケード回線に出力し、 上記複数の個別多重ユニットの中でその最下流に位置す
   る個別多重ユニットによる多重信号を上記出力回線に出
   力する回線多重方式。
8. 【請求項８】 上記カスケード回線の速度と、上記出力
   回線の速度とが同じである請求項１、３、または７に記
   載の回線多重化方式。
9. 【請求項９】 上記各個別多重ユニットは、 上流側のカスケード回線の入力状態を監視し、異常を検
   出したときにアラーム信号を出力する入力監視手段と、 上流側のカスケード回線を介して転送されてくる信号を
   当該個別多重ユニットをバイパスさせて下流側のカスケ
   ード回線に出力するバイパス手段とを有し、 さらに、ある個別多重ユニットからアラーム信号を受信
   した際に、そのアラーム信号を出力した個別多重ユニッ
   トのうち１つ上流に接続されている個別多重ユニットを
   バイパスさせる統括制御ユニットを有する請求項１、
   ３、または７に記載の回線多重化方式。
10. 【請求項１０】 上記各個別多重ユニットは、 上流側のカスケード回線の入力状態を監視し、異常を検
    出したときにアラーム信号を出力する入力監視手段と、 上流側のカスケード回線を介して転送されてくる信号を
    当該個別多重ユニットをバイパスさせて下流側のカスケ
    ード回線に出力するバイパス手段とを有し、 さらに、ある個別多重ユニットからアラーム信号を受信
    した際に、そのアラーム信号を出力した個別多重ユニッ
    トのうち、最上流の個別多重ユニットの１つ上流に接続
    されている個別多重ユニットをバイパスさせる統括制御
    ユニットを有する請求項１、３、または７に記載の回線
    多重化方式。
11. 【請求項１１】 上記各個別多重ユニットは、 上流側のカスケード回線の入力状態を監視し、異常を検
    出したときにアラーム信号を出力する入力監視手段を有
    し、 さらに、ある個別多重ユニットからアラーム信号を受信
    した際に、そのアラーム信号を出力した個別多重ユニッ
    トよりも上流に接続されていた個別多重ユニットを切り
    離して、そのアラーム信号を出力した個別多重ユニット
    を最上流に位置させる統括制御ユニットを有する請求項
    １、３、または７に記載の回線多重化方式。
12. 【請求項１２】 上記各個別多重ユニットは、 上流側のカスケード回線の入力状態を監視し、異常を検
    出したときにアラーム信号を出力する入力監視手段を有
    し、 さらに、ある個別多重ユニットからアラーム信号を受信
    した際に、そのアラーム信号を出力した最上流の個別多
    重ユニットよりも上流に接続されていた個別多重ユニッ
    トを切り離して、そのアラーム信号を出力した個別多重
    ユニットを最上流に位置させる統括制御ユニットを有す
    る請求項１、３、または７に記載の回線多重化方式。
13. 【請求項１３】 上記各個別多重ユニットは、上流側の
    カスケード回線の入力状態を監視し、時間Ｎ×Ｔの間に
    多重許可信号を受信できなかったときにアラーム信号を
    出力する入力監視手段を有する請求項３に記載の回線多
    重化方式。
14. 【請求項１４】 上記各個別多重ユニットは、上流側の
    カスケード回線を介して入力されるクロック信号を監視
    し、所定時間以上クロック信号を受信できなかったとき
    にアラーム信号を出力する入力監視手段を有する請求項
    ３または７に記載の回線多重化方式。
15. 【請求項１５】 上記各個別多重ユニットは、上流側の
    カスケード回線を介して入力されるセルフレーム信号を
    監視し、所定時間以上セルフレーム信号を受信できなか
    ったときにアラーム信号を出力する入力監視手段を有す
    る請求項３または７に記載の回線多重化方式。
16. 【請求項１６】 複数の入力回線から入力する固定長パ
    ケットを出力回線上に多重する回線多重化方式であっ
    て、 上記複数の入力回線がそれぞれ接続される複数の個別多
    重ユニットと、 上記出力回線の伝送速度と同じ伝送速度を持ち、上記複
    数の個別多重ユニットをカスケード接続するカスケード
    回線とを含み、 各個別多重ユニットは、上流側のカスケード回線を介し
    て入力される固定長パケットおよび当該個別多重ユニッ
    トに接続する入力回線から入力される固定長パケットの
    うちの一方を他方よりも優先させながらそれらの固定長
    パケットを多重して下流側のカスケード回線に出力し、 上記複数の個別多重ユニットの中でその最下流に位置す
    る個別多重ユニットによる多重信号を上記出力回線に出
    力する回線多重方式。
17. 【請求項１７】 複数の入力回線から入力する固定長パ
    ケットを出力回線上に多重する回線多重化方式であっ
    て、 上記複数の入力回線がそれぞれ接続される複数の個別多
    重ユニットと、 該複数の個別多重ユニットをカスケード接続するカスケ
    ード回線とを含み、 各個別多重ユニットは、上流側のカスケード回線を介し
    て固定長パケットと多重制御信号とを受け、当該個別多
    重ユニットに接続する入力回線から入力される固定長パ
    ケットを上記多重制御信号に基づいて多重して下流側の
    カスケード回線に出力する回線多重方式。