JPH0568047A - セルデータ多重装置 - Google Patents
セルデータ多重装置Info
- Publication number
- JPH0568047A JPH0568047A JP22667691A JP22667691A JPH0568047A JP H0568047 A JPH0568047 A JP H0568047A JP 22667691 A JP22667691 A JP 22667691A JP 22667691 A JP22667691 A JP 22667691A JP H0568047 A JPH0568047 A JP H0568047A
- Authority
- JP
- Japan
- Prior art keywords
- cell data
- fifo memory
- fifo
- storage cell
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 非同期転送方式の広帯域ＩＳＤＮで扱うセル
データを効率的に非同期多重する。 【構成】 入力ポート１０１〜１０３に接続されたＦＩ
ＦＯメモリ１１１〜１１３の一時蓄積セルデータ量を蓄
積セルデータ量検出手段１２１〜１２３により検出して
いる。蓄積セルデータ量の最も多いＦＩＦＯメモリを最
大蓄積ＦＩＦＯメモリ検出手段１３０により特定し、Ｆ
ＩＦＯメモリデータ読み出し手段１４０に知らせてい
る。ＦＩＦＯメモリデータ読み出し手段１４０は、一時
蓄積セルデータ量の最も多いＦＩＦＯメモリから優先的
にセルデータを読み出し、非同期多重して出力ポート１
０４に供給する。このため、少ないＦＩＦＯメモリ容量
で効率的にセルデータの非同期多重を実現することがで
きる。
データを効率的に非同期多重する。 【構成】 入力ポート１０１〜１０３に接続されたＦＩ
ＦＯメモリ１１１〜１１３の一時蓄積セルデータ量を蓄
積セルデータ量検出手段１２１〜１２３により検出して
いる。蓄積セルデータ量の最も多いＦＩＦＯメモリを最
大蓄積ＦＩＦＯメモリ検出手段１３０により特定し、Ｆ
ＩＦＯメモリデータ読み出し手段１４０に知らせてい
る。ＦＩＦＯメモリデータ読み出し手段１４０は、一時
蓄積セルデータ量の最も多いＦＩＦＯメモリから優先的
にセルデータを読み出し、非同期多重して出力ポート１
０４に供給する。このため、少ないＦＩＦＯメモリ容量
で効率的にセルデータの非同期多重を実現することがで
きる。
Description
【０００１】
【産業上の利用分野】本発明は、供給される固定長パケ
ットデータ（以下、必要に応じてセルデータという）を
非同期多重して出力するセルデータ多重装置に関し、特
に、非同期転送方式の広帯域ＩＳＤＮで扱うセルデータ
を非同期多重するセルデータ多重装置に関する。
ットデータ（以下、必要に応じてセルデータという）を
非同期多重して出力するセルデータ多重装置に関し、特
に、非同期転送方式の広帯域ＩＳＤＮで扱うセルデータ
を非同期多重するセルデータ多重装置に関する。
【０００２】
【従来の技術】従来、この種のセルデータ多重装置で
は、ＦＩＦＯメモリの各入力ポートに供給されるセルデ
ータに対して優先順位が平等になるように制御されてい
る。
は、ＦＩＦＯメモリの各入力ポートに供給されるセルデ
ータに対して優先順位が平等になるように制御されてい
る。
【０００３】図２に従来のセルデータ多重装置の一例の
構成を示す。
構成を示す。
【０００４】この例では、入力ポート２０１〜２０３に
供給されたセルデータが非同期多重されて出力ポート２
０４から出力されるようになっている。まず、入力ポー
ト２０１〜２０３に供給されたセルデータはＦＩＦＯメ
モリ２１１〜２１３に一時蓄積される。次に、ＦＩＦＯ
メモリデータ読み出し手段２３０が優先順位制御手段２
２０の制御に基づいてＦＩＦＯメモリ２１１〜２１３の
データを選択的に読み出し、これによってセルデータの
多重を実現している。
供給されたセルデータが非同期多重されて出力ポート２
０４から出力されるようになっている。まず、入力ポー
ト２０１〜２０３に供給されたセルデータはＦＩＦＯメ
モリ２１１〜２１３に一時蓄積される。次に、ＦＩＦＯ
メモリデータ読み出し手段２３０が優先順位制御手段２
２０の制御に基づいてＦＩＦＯメモリ２１１〜２１３の
データを選択的に読み出し、これによってセルデータの
多重を実現している。
【０００５】この図２例の従来のセルデータ多重装置に
おける優先順位制御手段２２０は、あるタイミングでセ
ルデータが読みだされたＦＩＦＯメモリ２１１〜２１３
は、次の読みだしタイミングでは優先順位を最下位にす
るという制御を行っている。このような制御によって各
入力ポート２０１〜２０３に対する優先順位が平等にな
る。
おける優先順位制御手段２２０は、あるタイミングでセ
ルデータが読みだされたＦＩＦＯメモリ２１１〜２１３
は、次の読みだしタイミングでは優先順位を最下位にす
るという制御を行っている。このような制御によって各
入力ポート２０１〜２０３に対する優先順位が平等にな
る。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来のセルデータ多重装置では、ＦＩＦＯメモリ２１１〜
２１３に蓄積されたデータ量に関係なく、各入力ポート
２０１〜２０３に対する優先順位が平等になるように制
御されるため、特定の入力ポートに瞬間的にセルデータ
が集中した場合、その入力ポートに接続されたＦＩＦＯ
メモリにオーバフローが発生する場合があり、セルデー
タ多重の効率が低下するという問題があった。
来のセルデータ多重装置では、ＦＩＦＯメモリ２１１〜
２１３に蓄積されたデータ量に関係なく、各入力ポート
２０１〜２０３に対する優先順位が平等になるように制
御されるため、特定の入力ポートに瞬間的にセルデータ
が集中した場合、その入力ポートに接続されたＦＩＦＯ
メモリにオーバフローが発生する場合があり、セルデー
タ多重の効率が低下するという問題があった。
【０００７】本発明の目的は、セルデータ多重の効率を
向上できるセルデータ多重装置を提供することにある。
向上できるセルデータ多重装置を提供することにある。
【０００８】
【課題を解決するための手段】本発明は、少なくとも２
つの入力ポートのそれぞれのポートに供給されるセルデ
ータを非同期多重して１つの出力ポートから出力するセ
ルデータ多重装置において、上記各入力ポートにそれぞ
れ接続されて、供給された入力セルデータを一時的に蓄
積するＦＩＦＯメモリと、上記各ＦＩＦＯメモリにそれ
ぞれ接続されて、このＦＩＦＯメモリに蓄積されている
蓄積セルデータ量を検出する蓄積セルデータ量検出手段
と、上記各蓄積セルデータ量検出手段に蓄積されている
蓄積セルデータ量のうち、最大の値の蓄積セルデータ量
を検出して蓄積セルデータ量が最大であるＦＩＦＯメモ
リを特定する最大蓄積ＦＩＦＯメモリ検出手段と、この
最大蓄積ＦＩＦＯメモリ検出手段によって特定されたＦ
ＩＦＯメモリからセルデータを読み出して上記１つの出
力ポートから出力するＦＩＦＯメモリデータ読み出し手
段とを備えるものである。
つの入力ポートのそれぞれのポートに供給されるセルデ
ータを非同期多重して１つの出力ポートから出力するセ
ルデータ多重装置において、上記各入力ポートにそれぞ
れ接続されて、供給された入力セルデータを一時的に蓄
積するＦＩＦＯメモリと、上記各ＦＩＦＯメモリにそれ
ぞれ接続されて、このＦＩＦＯメモリに蓄積されている
蓄積セルデータ量を検出する蓄積セルデータ量検出手段
と、上記各蓄積セルデータ量検出手段に蓄積されている
蓄積セルデータ量のうち、最大の値の蓄積セルデータ量
を検出して蓄積セルデータ量が最大であるＦＩＦＯメモ
リを特定する最大蓄積ＦＩＦＯメモリ検出手段と、この
最大蓄積ＦＩＦＯメモリ検出手段によって特定されたＦ
ＩＦＯメモリからセルデータを読み出して上記１つの出
力ポートから出力するＦＩＦＯメモリデータ読み出し手
段とを備えるものである。
【０００９】
【実施例】以下、本発明のセルデータ多重装置の一実施
例を図面をもとに説明する。
例を図面をもとに説明する。
【００１０】図１は本発明の一実施例の構成を示すもの
である。
である。
【００１１】図１において、セルデータの入力ポート１
０１〜１０３は、それぞれＦＩＦＯメモリ１１１〜１１
３の入力側に接続される。ＦＩＦＯメモリ１１１〜１１
３の蓄積データ量出力端子は蓄積セルデータ量検出手段
１２１〜１２３の入力側に接続される。ＦＩＦＯメモリ
１１１〜１１３のセルデータの出力側はＦＩＦＯメモリ
データ読み出し手段１４０のデータ入力端子に接続され
ている。蓄積セルデータ量検出手段１２１〜１２３の出
力側は、最大蓄積ＦＩＦＯメモリ検出手段１３０の入力
側に接続されている。この最大蓄積ＦＩＦＯメモリ検出
手段１３０の出力側はＦＩＦＯメモリデータ読み出し手
段１４０の制御入力端子に接続されている。ＦＩＦＯメ
モリデータ読み出し手段１４０の出力側は出力ポート１
０４に接続されている。
０１〜１０３は、それぞれＦＩＦＯメモリ１１１〜１１
３の入力側に接続される。ＦＩＦＯメモリ１１１〜１１
３の蓄積データ量出力端子は蓄積セルデータ量検出手段
１２１〜１２３の入力側に接続される。ＦＩＦＯメモリ
１１１〜１１３のセルデータの出力側はＦＩＦＯメモリ
データ読み出し手段１４０のデータ入力端子に接続され
ている。蓄積セルデータ量検出手段１２１〜１２３の出
力側は、最大蓄積ＦＩＦＯメモリ検出手段１３０の入力
側に接続されている。この最大蓄積ＦＩＦＯメモリ検出
手段１３０の出力側はＦＩＦＯメモリデータ読み出し手
段１４０の制御入力端子に接続されている。ＦＩＦＯメ
モリデータ読み出し手段１４０の出力側は出力ポート１
０４に接続されている。
【００１２】次に、この構成における動作について説明
する。
する。
【００１３】ＦＩＦＯメモリ１１１〜１１３は、入力ポ
ート１０１〜１０３から入力された固定長パケットデー
タであるセルデータを一時蓄積する。蓄積セルデータ量
検出手段１２１〜１２３は、それぞれＦＩＦＯメモリ１
１１から１１３の現在の一時蓄積セルデータ量の蓄積状
態１５１〜１５３を常に監視して、蓄積セルデータ量１
６１〜１６３を最大蓄積ＦＩＦＯメモリ検出手段１３０
に出力する。
ート１０１〜１０３から入力された固定長パケットデー
タであるセルデータを一時蓄積する。蓄積セルデータ量
検出手段１２１〜１２３は、それぞれＦＩＦＯメモリ１
１１から１１３の現在の一時蓄積セルデータ量の蓄積状
態１５１〜１５３を常に監視して、蓄積セルデータ量１
６１〜１６３を最大蓄積ＦＩＦＯメモリ検出手段１３０
に出力する。
【００１４】最大蓄積ＦＩＦＯメモリ検出手段１３０
は、供給された蓄積セルデータ量１６１〜１６３のう
ち、最大の値の蓄積セルデータ量を検出し、蓄積セルデ
ータ量が最大であるＦＩＦＯメモリを特定してその最大
蓄積ＦＩＦＯメモリ番号１３１をＦＩＦＯメモリデータ
読み出し手段１４０に知らせる。
は、供給された蓄積セルデータ量１６１〜１６３のう
ち、最大の値の蓄積セルデータ量を検出し、蓄積セルデ
ータ量が最大であるＦＩＦＯメモリを特定してその最大
蓄積ＦＩＦＯメモリ番号１３１をＦＩＦＯメモリデータ
読み出し手段１４０に知らせる。
【００１５】ＦＩＦＯメモリデータ読み出し手段１４０
では、最大蓄積ＦＩＦＯメモリ検出手段１３０から送ら
れてくる蓄積セルデータ量の一番多いＦＩＦＯメモリを
特定するＦＩＦＯメモリ番号１３１にしたがって、対応
するＦＩＦＯメモリからセルデータ１７１〜１７３を読
みだし、出力ポート１０４に非同期多重されたセルデー
タ多重出力１４１を送出する。
では、最大蓄積ＦＩＦＯメモリ検出手段１３０から送ら
れてくる蓄積セルデータ量の一番多いＦＩＦＯメモリを
特定するＦＩＦＯメモリ番号１３１にしたがって、対応
するＦＩＦＯメモリからセルデータ１７１〜１７３を読
みだし、出力ポート１０４に非同期多重されたセルデー
タ多重出力１４１を送出する。
【００１６】図１例のセルデータ多重装置は、以上の動
作を繰り返し行うことによって、入力ポート１０１〜１
０３の３ポートから入力されたセルデータに対する非同
期多重を実現している。
作を繰り返し行うことによって、入力ポート１０１〜１
０３の３ポートから入力されたセルデータに対する非同
期多重を実現している。
【００１７】
【発明の効果】以上の説明から明らかなように、本発明
のセルデータ多重装置は、入力ポートに接続されたＦＩ
ＦＯメモリの蓄積セルデータ量を検出して、蓄積セルデ
ータ量の最も多いＦＩＦＯメモリから優先的にセルデー
タを読み出すようにしている。
のセルデータ多重装置は、入力ポートに接続されたＦＩ
ＦＯメモリの蓄積セルデータ量を検出して、蓄積セルデ
ータ量の最も多いＦＩＦＯメモリから優先的にセルデー
タを読み出すようにしている。
【００１８】このため、少ないＦＩＦＯメモリ容量で効
率的にセルデータの非同期多重を実現することができる
という効果が得られる。
率的にセルデータの非同期多重を実現することができる
という効果が得られる。
【図１】本発明のセルデータ多重装置の一実施例の構成
を示すブロック図である。
を示すブロック図である。
【図２】従来のセルデータ多重装置の一例の構成を示す
ブロック図である。
ブロック図である。
１０１〜１０３ 入力ポート １０４ 出力ポート １１１〜１１３ ＦＩＦＯメモリ １２１〜１２３ 蓄積セルデータ量検出手段 １３０ 最大蓄積ＦＩＦＯメモリ検出手段 １３１ 最大蓄積ＦＩＦＯメモリ番号 １４０ ＦＩＦＯメモリデータ読みだし手段 １４１ セルデータ多重出力 １５１〜１５３ ＦＩＦＯメモリ蓄積状態 １６１〜１６３ 蓄積セルデータ量 １７１〜１７３ セルデータ
Claims (1)
- 【請求項１】少なくとも２つの入力ポートのそれぞれの
ポートに供給されるセルデータを非同期多重して１つの
出力ポートから出力するセルデータ多重装置において、 上記各入力ポートにそれぞれ接続されて、供給された入
力セルデータを一時的に蓄積するＦＩＦＯメモリと、 上記各ＦＩＦＯメモリにそれぞれ接続されて、このＦＩ
ＦＯメモリに蓄積されている蓄積セルデータ量を検出す
る蓄積セルデータ量検出手段と、 上記各蓄積セルデータ量検出手段に蓄積されている蓄積
セルデータ量のうち、最大の値の蓄積セルデータ量を検
出して蓄積セルデータ量が最大であるＦＩＦＯメモリを
特定する最大蓄積ＦＩＦＯメモリ検出手段と、 この最大蓄積ＦＩＦＯメモリ検出手段によって特定され
たＦＩＦＯメモリからセルデータを読み出して上記１つ
の出力ポートから出力するＦＩＦＯメモリデータ読み出
し手段と、 を備えることを特徴とするセルデータ多重装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22667691A JPH0568047A (ja) | 1991-09-06 | 1991-09-06 | セルデータ多重装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22667691A JPH0568047A (ja) | 1991-09-06 | 1991-09-06 | セルデータ多重装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0568047A true JPH0568047A (ja) | 1993-03-19 |
Family
ID=16848912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22667691A Pending JPH0568047A (ja) | 1991-09-06 | 1991-09-06 | セルデータ多重装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0568047A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07226774A (ja) * | 1994-02-15 | 1995-08-22 | Nec Corp | フレーム発生装置 |
| JPH1032602A (ja) * | 1996-07-16 | 1998-02-03 | Nec Corp | パケットデータ多重化制御方式 |
| US6026098A (en) * | 1997-03-18 | 2000-02-15 | Fujitsu Limited | Line multiplexing system |
| JP2007312256A (ja) * | 2006-05-20 | 2007-11-29 | Nec Engineering Ltd | 非同期パケットデータ多重化回路 |
| WO2014147775A1 (ja) * | 2013-03-20 | 2014-09-25 | 富士機械製造株式会社 | 通信システム及び電子部品装着装置 |
-
1991
- 1991-09-06 JP JP22667691A patent/JPH0568047A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07226774A (ja) * | 1994-02-15 | 1995-08-22 | Nec Corp | フレーム発生装置 |
| JPH1032602A (ja) * | 1996-07-16 | 1998-02-03 | Nec Corp | パケットデータ多重化制御方式 |
| US6026098A (en) * | 1997-03-18 | 2000-02-15 | Fujitsu Limited | Line multiplexing system |
| JP2007312256A (ja) * | 2006-05-20 | 2007-11-29 | Nec Engineering Ltd | 非同期パケットデータ多重化回路 |
| WO2014147775A1 (ja) * | 2013-03-20 | 2014-09-25 | 富士機械製造株式会社 | 通信システム及び電子部品装着装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7031330B1 (en) | Very wide memory TDM switching system | |
| JP2880271B2 (ja) | 帯域制御方法および回路 | |
| CA2025632C (en) | Routing method and routing system for switching system having a plurality of paths | |
| US5321691A (en) | Asynchronous transfer mode (ATM) switch fabric | |
| JPH03149936A (ja) | 通信切替素子 | |
| CA2058816A1 (en) | Common memory switch for routing data signals | |
| JPH0856231A (ja) | パケット交換機およびその拡張モジュール | |
| JPH0568047A (ja) | セルデータ多重装置 | |
| US6775287B1 (en) | Output buffer type ATM exchange device and multicast control method | |
| US5475675A (en) | Apparatus and method for non-stop switching in asynchronous transfer mode | |
| JPH04281642A (ja) | 共用バッファを用いたクロスポイント型スイッチ装置 | |
| EP0755139A3 (en) | ATM switch address generating circuit | |
| CN101426153A (zh) | 交换电路和交换方法 | |
| JP3011145B2 (ja) | Ａｔｍスイッチおよびその制御方法 | |
| JP3019853B2 (ja) | Ａｔｍスイッチおよびその制御方法 | |
| KR950022453A (ko) | 에이티엠(atm)교환기의 스위칭 시스템 및 그의 용량확장방법 | |
| JP2906853B2 (ja) | 変化点検出回路 | |
| JP2871652B2 (ja) | Ａｔｍスイッチ | |
| KR0146763B1 (ko) | 공유 버퍼형 에이티엠 스위치에서의 방송 제어 장치 | |
| JPH02280439A (ja) | 先き入れ先だしメモリを用いた時分割方式よりパケット方式へのデータ変換回路 | |
| JPH02164158A (ja) | 時間多重論理回路 | |
| JPH07321814A (ja) | 時分割ａｔｍスイッチ | |
| JPH05227196A (ja) | 無瞬断二重化切替え装置 | |
| JPH01293049A (ja) | 分散処理型パケット交換機における受信制御方式 | |
| JPH05145574A (ja) | 出力バツフア型ａｔｍスイツチ |