JPH10262088A - 搬送波重畳回路 - Google Patents

Abstract

(57)【要約】 【課題】リセット付きのフリップフロップを用いること
なしに多様な搬送波分周ができるようにした搬送波重畳
回路を提供する。 【解決手段】搬送波重畳回路は、信号入力端子１と、出
力が次段のＤ入力となるようにリング状に縦続接続され
た複数のＤフリップフロップ３、４、５と、前記Ｄフリ
ップフロップの出力を前記信号入力端子１からの入力信
号と論理積して前記Ｄ入力を形成する論理積回路６、
７、８と、搬送波としてのクロックを前記Ｄフリップフ
ロップのクロック端子へ供給する手段と、前記複数のＤ
フリップフロップの少なくとも１つから搬送波重畳信号
を導出する手段とから成っている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は搬送波分周機能を有
する搬送波重畳回路に関するものである。

【０００２】

【従来の技術】図５に示す従来の搬送波重畳回路はＴ型
（トグル）のフリップフロップ３１〜３３でクロック
（搬送波）を分周し、その分周出力と入力信号とをＡＮ
Ｄ回路３４で論理積することによって、図６の（ハ）に
示す如き送信波（搬送波重畳波）を得ていた。

【０００３】図５において、３５が搬送波分周回路であ
り、３６がこの回路を含む搬送波重畳回路である。しか
しながら、この構成では２分周、４分周、８分周といっ
た２分周の繰り返しの分周しか実現できない。そこで、
図７に示すようにカウンタ３８を用いて分周量を多くし
たものが提案されている。尚、３７はコンパレータであ
り、３９はＤフリップフロップである。Ｄフリップフロ
ップ３９の出力と入力信号はＡＮＤ回路３４で論理積さ
れる。

【０００４】この回路のタイムチャートは図８に示され
る。これによれば、２分周、４分周、８分周だけでな
く、多種の分周が可能である。しかし、これはカウンタ
を用いなければならないという欠点がある。これに対
し、２分周、４分周、８分周だけでなく、多種の分周が
可能であるが、分周量の少ない場合として、カウンタを
用いないでシフトレジスタだけで分周するようにしたも
のが提案されている。

【０００５】図９は、その回路を示している。同図にお
いて、４１〜４３はリセット端子付きのＤフリップフロ
ップであり、シフトレジスタを構成している。この回路
タイムチャートを図１０に示す。この回路では、６分
周、１０分周、１２分周といったトグル・フリップフロ
ップだけでは実現できない分周を、カウンタ・レジスタ
を用いることなく、比較的小さな回路で実現することが
可能である。

【０００６】

【発明が解決しようとする課題】しかしながら、上記図
９の回路では、用いるシフト・レジスタの初期値がすべ
てクリアされていなければならず、それを構成するフリ
ップフロップはリセット付きでなければならないという
欠点がある。

【０００７】本発明は、このような点に鑑みなされたも
のであって、リセット付きのフリップフロップを用いる
ことなしに多様な搬送波分周ができるようにした搬送波
重畳回路を提供することを目的とする。

【０００８】

【課題を解決するための手段】上記の目的を達成するた
め本発明の搬送波重畳回路は、信号入力端子と、出力が
次段のＤ入力となるようにリング状に縦続接続された複
数のＤフリップフロップと、前記Ｄフリップフロップの
出力を前記信号入力端子からの入力信号と論理積して前
記Ｄ入力を形成する論理積回路と、搬送波としてのクロ
ックを前記Ｄフリップフロップのクロック端子へ供給す
る手段と、前記複数のＤフリップフロップの少なくとも
１つから搬送波重畳信号を導出する手段とから成ってい
る。

【０００９】このような構成によると、例えば全てのＤ
フリップフロップに印加されるシフト信号が入力信号と
前段の出力との論理積により形成されているために、入
力信号が“０”になれば各Ｄフリップフロップへの入力
は“０”になり、次のクロックでＤフリップフロップの
すべての情報は“０”となりクリアされる。従って、リ
セット端子付きのＤフリップフロップを使用しなくても
多様な分周を実現することができる。

【００１０】

【発明の実施の形態】図１は本発明の第１の実施形態を
示しており、同図において、１は信号入力端子であり、
２はクロック入力端子である。３、４、５は、シフト・
レジスタを構成するＤフリップフロップであり、それら
のクロック端子には、クロック入力端子２からクロック
が入力される。６、７、８はＡＮＤ回路であり、それか
らの出力はＤフリップフロップ３、４、５のＤ端子へそ
れぞれ印加される。ＡＮＤ回路６、７、８の１つの入力
は入力端子から与えられる入力信号であり、他の入力は
前段のＤフリップフロップの出力である。

【００１１】即ち、ＡＮＤ回路６の他入力は最終段のＤ
フリップフロップ５の−Ｑ出力であり、ＡＮＤ回路７の
他入力は初段のＤフリップフロップ３のＱ出力、そして
ＡＮＤ回路８の他入力は中段のＤフリップフロップ４の
Ｑ出力である。このように、Ｄフリップフロップ３〜５
は出力が次の段のＤ入力となるようにリング状に縦続接
続されてシフトレジスタを構成している。そして、各Ｄ
入力がシフト信号となっている。

【００１２】図２は図１の各部の信号波形を示してい
る。図２（ホ）はＤフリップフロップ５のＱ出力であ
り、これを反転した−Ｑ出力がＡＮＤ回路６の他出力と
して用いられる。送信波（本回路の出力）としては初段
のＤフリップフロップ３のＱ出力を導出しているが、他
の段のＱ出力を導出してもよい。

【００１３】本実施形態では全てのシフト信号が入力信
号と前段の出力との論理積により形成されているため
に、入力信号が“０”になれば各Ｄフリップフロップへ
の入力は“０”になり、次のクロックでシフト・レジス
タのすべての情報は“０”となりクリアされる。従っ
て、図９の従来例のようなリセット端子付きのＤフリッ
プフロップを使用しなくても多様な分周を実現すること
ができる。

【００１４】次に、図３は、第２の実施形態を示してい
る。図１と同一部分には同一の符号を付して重複した説
明を避ける。図１では全てのシフト信号が入力信号とア
ンド回路で論理積されている構成であったが、ここでは
入力信号を論理積するアンドゲート６が１つだけ用いら
れている。このようにシフト信号が入力信号と前段の出
力との論理積で形成されているところでは、入力信号が
“０”になればＤフリップフロップ３への入力は“０”
になり、次のクロックでＤフリップフロップ３が“０”
となりクリアされる。

【００１５】しかし、図１の回路とは違い、１クロック
ではＤフリップフロップが１つしかクリアされず、搬送
波半周期間にわたるクロック入力の後に全てのシフト・
レジスタの情報がクリアされる。その間、入力信号は
“０”であることが必要である。同回路は入力信号の
“０”期間が搬送波半周期間より短くならない場合に用
いることができる。この第２実施形態のタイムチャート
を図４に示す。

【００１６】

【発明の効果】以上説明したように、本発明によれば、
シフト・レジスタのシフト信号を入力信号によって制御
しているので、シフト・レジスタを用いた搬送波分周機
能を有する搬送波重畳回路において、シフト・レジスタ
をリセット回路を備えていないＤフリップフロップで構
成することが可能になる。

【図面の簡単な説明】

【図１】本発明の第１実施形態の回路図。

【図２】その動作のタイムチャート。

【図３】本発明の第２実施形態の回路図。

【図４】その動作のタイムチャート。

【図５】従来例の回路図。

【図６】その動作のタイムチャート。

【図７】他の従来例の回路図。

【図８】その動作のタイムチャート。

【図９】更に他の従来例の回路図。

【図１０】その動作のタイムチャート。

【符号の説明】

１ 信号入力端子 ２ クロック入力端子 ３、４、５ Ｄフリップフロップ ６、７、８ ＡＮＤ回路

Claims (4)

【特許請求の範囲】
1. 【請求項１】信号入力端子と、出力が次段のＤ入力とな
   るようにリング状に縦続接続された複数のＤフリップフ
   ロップと、前記Ｄフリップフロップの出力を前記信号入
   力端子からの入力信号と論理積して前記Ｄ入力を形成す
   る論理積回路と、搬送波としてのクロックを前記Ｄフリ
   ップフロップのクロック端子へ供給する手段と、前記複
   数のＤフリップフロップの少なくとも１つから搬送波重
   畳信号を導出する手段と、から成ることを特徴とする搬
   送波重畳回路。
2. 【請求項２】前記複数のＤフリップフロップはシフトレ
   ジスタを構成し、前記論理積回路の出力が前記シフトレ
   ジスタのためのシフト信号となることを特徴とする請求
   項１に記載の搬送波重畳回路。
3. 【請求項３】前記入力信号に応じた搬送波分周がなされ
   ることを特徴とする請求項２に記載の搬送波重畳回路。
4. 【請求項４】前記論理積回路が１つだけ設けられてい
   て、前記Ｄ入力として論理積出力が入力されるのは１つ
   のＤフリップフロップだけであることを特徴とする請求
   項１に記載の搬送波重畳回路。