JPH10269094A - 受信データ検出装置 - Google Patents

Abstract

(57)【要約】 【課題】 受信データのデータ長が大きくなっても回路
規模変更が不要で、装置の小型化とコストの抑制が可能
な受信データ検出装置を提供すること。 【解決手段】 所定幅の「Ｈ」レベルのデータ長制御信
号により第１のゲート１と第２のゲート２のゲートを開
いて、第１のゲートを通して受信データがセレクタ３に
入力され、セレクタ３は入力された受信データが「Ｈ」
レベルと「Ｌ」レベルとに応じて、データ送出部４の出
力データを反転または非反転の状態でデータを選択して
論理処理を行って、論理「１」の数が偶数の場合には
「０」、奇数の場合には「１」としてデータ長制御信号
の「Ｈ」レベルの間の受信データの特定のパターンの認
識を行う。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、通信回線を通し
て伝送され所定のユニットで受信される任意の連続する
データ長を有する受信データの信頼性を確認する際に、
受信データのパターンを認識してデータ「１」の数が偶
数の場合に「０」、データ「１」の数が奇数で「１」と
判定して受信データの信頼性を確認するようにした受信
データ検出装置に関する。

【０００２】

【従来の技術】通信回線を介して加入者端末装置などの
所定のユニット間にデータの伝送を行い、その伝送され
たデータを所定のユニットで受信される受信データの信
頼性の確認を行う場合には、従来、たとえば図４に示す
ような受信データ検出装置が使用されている。

【０００３】図４で、並列処理部１１には、前記所定の
ユニットで受信された受信データが入力される。受信デ
ータはデータ長ｎ（ｎは任意の整数）のシリーズの連続
データであり、このシリーズの受信データが並列処理部
１１に入力される。並列処理部１１の出力側はｎ系統に
分けてｎ個の論理回路１２ａ〜１２ｎの入力端に接続さ
れており、各論理回路１２ａ〜１２ｎには並列処理部１
１で８ビットのパラレルデータに変換して入力される。

【０００４】各論理回路１２ａ〜１２ｎでは８ビットの
パラレルデータを入力して論理処理を行い、論理「１」
と論理「０」の数がいくつ有するかの処理を行って、そ
れぞれ直列処理部１３に出力する。直列処理部１３は各
論理回路１２ａ〜１２ｎの出力データを入力して直列デ
ータに変換処理を行い、これらの論理回路１２ａ〜１２
ｎと直列処理部１３とによる演算処理して、データ長ｎ
の演算結果を得るようにしている。この演算結果に論理
「１」と論理「０」がいくつ含まれているかを検知して
パリテイチェックを行い、データ長ｎの受信データの信
頼性の確認を行うことができる。

【０００５】

【発明が解決しようとする課題】しかし、このような従
来の受信データ検出装置では、並列処理部１１に入力さ
れる連続データ長ｎが大きくなるほど、回路規模が大き
くなり、受信データ検出装置の小型化ならびにコストを
抑制することができないという課題がある。

【０００６】この発明は、入力されるデータ長に関係な
く回路規模が一定で、装置の小型化とコストの抑制が可
能な受信データ検出装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】この目的を達成するため
に、この発明の受信データ検出装置は、所定数のクロッ
ク信号に相当するパルス幅を有するデータ長制御信号が
入力されると、通信回線を通して伝送され所定のユニッ
トに受信される受信データを通過させるゲート１と、ゲ
ート１を通過した受信データの「Ｈ」レベルと「Ｌ」レ
ベルに応じて第１のデータと第２のデータを選択して第
１のデータと第２のデータの「Ｈ」レベルの数が偶数の
場合には「０」で、「Ｈ」レベルの数が奇数の場合には
「１」と判定して受信データのパターン認識を行うセレ
クタ３と、クロック信号に同期してセレクタ３で選択さ
れた第１のデータと第２のデータを出力するデータ送出
部４と、データ長制御信号によりゲートが開かれて受信
データの「Ｌ」レベル時に第１のデータをデータ送出部
４からセレクタ３に入力させるゲート２と、受信データ
の「Ｈ」レベル時にデータ送出部４の出力信号を反転さ
せてセレクタ３に第２のデータとして入力させる反転器
５とを備える。

【０００８】

【発明の実施の形態】次に、この発明の受信データ検出
装置の実施の形態について図面を参照して説明する。図
１はこの発明の第１の実施の形態の構成を示すブロック
図である。図１において、第１のゲート１と第２のゲー
ト２には、それぞれ受信データのデータ長を決めるため
のデータ長制御信号が入力される。

【０００９】このデータ長制御信号は所定数のクロック
信号に対応しており、そのクロック信号の数に相当する
パルス幅（「Ｈ」レベルの幅）を有すものであり、この
データ長制御信号がたとえば、「Ｈ」レベルの間、ゲー
ト１とゲート２のそれぞれのゲートが開くようにしてい
る。

【００１０】ゲート１の出力端はセレクタ３の選択信号
入力端子３ａに接続されており、ゲート２の出力端は、
セレクタ３のデータ入力端子３ｂに接続されている。ゲ
ート１がデータ長制御信号によりゲートを開いている場
合に、受信データがセレクタ３の選択信号入力端子３ａ
に入力され、また、ゲート２はデータ長制御信号により
ゲートを開いている場合に、後述するデータ送出部４か
ら出力されるデータを通過させてセレクタ３のデータ入
力端子３ｂに帰還させるものである。

【００１１】セレクタ３は、選択信号入力端子３ａに入
力される受信データが「Ｈ」レベルの場合には、データ
入力端子３ｃに現れているデータを選択して出力し、選
択信号入力端子３ａに入力される受信データが「Ｌ」レ
ベルの場合には、データ入力端子３ｂに現れているデー
タを選択して出力するものである。

【００１２】セレクタ３の出力端は、データ送出部４の
入力端に接続されている。データ送出部４のクロック入
力端には、クロック信号が入力され、このクロック信号
に同期してデータ送出部４はセレクタ３から出力される
第１のデータと第２のデータを受信データのパターン認
識に供するために出力する。

【００１３】このデータ送出部４の出力端は、また前記
第２のゲート２の入力端に接続されているとともに、反
転器５の入力端に接続されている。反転器５の出力端は
セレクタ３のデータ入力端子３ｃに接続されており、こ
の反転器５はデータ送出部４から出力されるデータを反
転させてセレクタ３のデータ入力端子３ｃに入力させる
ものである。

【００１４】次に、以上のように構成されたこの第１の
実施の形態の動作について、図２のタイミングチャート
を参照して説明する。第１の実施の形態では、図２
（ｂ）に示す受信データのデータ長ｎを入力条件として
おり、その入力条件を決定するために、図２（ａ）に示
すクロック信号の所定数に相当するパルス幅（「Ｈ」レ
ベルの幅）を有するようにした図２（ｃ）に示すデータ
長制御信号を第１のゲート１と、第２のゲート２とに入
力させる。

【００１５】ゲート１とゲート２にデータ長制御信号が
入力されると、そのパルス幅の期間だけゲート１とゲー
ト２のゲートが開く。ゲート１のゲートが開いている期
間中に、図２（ｂ）に示す受信データが図２（ａ）に示
すクロック信号に同期してゲート１に入力されると、こ
の受信データはゲート１を通り、セレクタ３の選択信号
入力端子３ａに入力される。

【００１６】一方、反転器５の入力端には、データ送出
部４の出力データが入力され、この反転器５により反転
してセレクタ３のデータ入力端子３ｃに第２のデータと
して帰還される。また、データ送出部４の出力データは
ゲート２を通り、セレクタ３のデータ入力端子３ｂに第
２のデータとして帰還されている。この状態で、前述の
ように、選択信号入力端子３ａに入力された受信データ
が「Ｈ」レベルの場合には、セレクタ３はデータ入力端
子３ｃに入力されている反転器５の出力信号である第２
のデータを選択して、データ送出部４に出力する。

【００１７】これとは逆に、選択信号入力端子３ａに入
力された受信データが「Ｌ」レベルの場合には、セレク
タ３はデータ入力端子３ｂに入力されているゲート２を
通過した第２のデータがセレクタ３により選択されて、
データ送出部４に出力する。

【００１８】すなわち、セレクタ３はゲート１、第２の
ゲート２、反転器５とともに、論理演算機能を呈し、デ
ータ長制御信号の「Ｈ」レベルの期間中における第１の
データと、第２のデータに含まれている論理「１」と論
理「０」の数から、受信データの特定のパターン認識を
行い、この期間中の受信データの信頼性の判定を可能と
する。

【００１９】この判定に際して、さらに詳述すると、前
記入力条件、つまりデータ長制御信号の「Ｈ」レベルの
期間中に受信データを入力して、セレクタ３において、
論理「１」の数が偶数の場合には「０」と判定し、論理
「１」の数が奇数の場合には「１」と判定し、受信デー
タの特定のパターン認識を行い、受信データのパリティ
チェックが可能となる。

【００２０】このようにして、パターン認識を行ったセ
レクタ３の出力はデータ送出部４に送られ、このデータ
送出部４から前記クロック信号に同期して出力され、図
２（ｄ）に示すようなチェック結果（パターン認識のた
めの演算結果）を出力する。

【００２１】図２（ｃ）に示すデータ長制御信号が図２
（ａ）に示すクロック信号の６サイクルの期間が「Ｈ」
レベルであり、この「Ｈ」レベルの期間において図２
（ｂ）から明かなように、受信データの「Ｈ」レベルの
期間が合計クロック信号の３サイクル分であるような受
信データの特定のパターンの認識の結果、図２（ｄ）に
示すようになる。

【００２２】図２（ｄ）に示す認識結果例では、データ
長制御信号の「Ｈ」レベルの期間がクロック信号の６サ
イクルの期間中に受信データの特定のパターンの認識の
結果の論理「１」の数が「４」、すなわち偶数の場合で
あり、「０」と判定することができる。

【００２３】このように、図１の第１の実施の形態で
は、データ長制御信号の「Ｈ」レベルの間にゲート１、
ゲート２がゲートを開いて、ゲート１を通過した受信デ
ータの「Ｈ」レベルと「Ｌ」レベルに応じてセレクタ３
がデータ送信部４の出力データの非反転と反転データの
いずれかを選択して論理処理を行い、論理「１」の数が
偶数の場合には、「０」と判定し、論理「１」の数が奇
数の場合には、「０」と判定するようにして受信データ
の特定のパターンの認識を行っている。

【００２４】したがって、データ長制御信号の「Ｈ」レ
ベルの期間を適当に設定することにより、連続する受信
データのデータ長ｎが大きくなっても、回路規模を変更
する必要がなくなり、装置の小型化と、コストの抑制が
可能となる。

【００２５】図３はこの発明の第２の実施の形態の構成
を示すブロック図である。図３において、図一と同一部
分には、同一符号を付して構成の説明を省略し、図１と
は異なる部分を主体に述べる。図２を図１と対比しても
明かなように、図２では、図１の構成に新たに、計数回
路６と比較部７が追加された構成になっている。

【００２６】すなわち、計数回路６は前記データ長制御
信号を得るためのものであり、計数回路６の入力端に
は、クロック信号が入力されるようになっており、入力
されたクロック信号の数を計数してデータ長制御信号を
生成し、このデータ長制御信号をゲート１とゲート２に
入力してこれらのゲート１とゲート２を開くようにして
いる。

【００２７】また、計数回路６の出力端は、比較部７の
入力端に接続されている。比較部７の入力端には、受信
データも入力されるとともに、クロック信号と前記デー
タ送出部４の出力とが入力され、比較部７の出力端から
特定のパターンの受信データの認識した結果のデータ得
られる構成になっている。その他の構成は図１と同じで
ある。

【００２８】次に、第２の実施の形態の動作について説
明する。計数回路６のクロック入力端にクロック信号が
入力されると、あらかじめ設定されたクロック信号の数
を計数してデータ長制御信号をゲート１とゲート２に入
力させて、ゲート１とゲート２を開き、ゲート１を通し
てデータ長ｎの受信データがセレクタ３の選択信号入力
端子３ａに入力される。

【００２９】セレクタ３がこの受信データの「Ｌ」レベ
ルと「Ｈ」レベルとに応じて、それぞれ第１の実施の形
態の場合と同様に、反転器５で反転されたデータ送出部
４の出力データと、反転されないデータ送出部４の出力
データとを選択して、データ長制御信号の「Ｈ」レベル
の区間での受信データの特定のパターンにおける論理処
理を行い、論理「１」の数が偶数の場合には、「０」と
判定し、論理「１」の数が奇数の場合には、論理「０」
と判定して、データ送出部４に出力する。

【００３０】比較部７には受信データと計数回路６の出
力も入力されており、計数回路６から入力されるデータ
長制御信号の「Ｈ」レベルの区間において、クロック信
号のタイミングに同期して、比較部７に送られてくるデ
ータ送出部４の出力データが受信データのパターンとデ
ータ送出部４の出力データとが比較され、このデータ長
制御信号の「Ｈ」レベルの区間において受信データのパ
ターンに論理「１」の数が偶数か、奇数を判定して受信
データの認識を行う。その結果、第１の実施の形態の場
合と同様の効果が得られる。

【００３１】

【発明の効果】この発明の受信データ検出装置によれ
ば、データ長制御信号の「Ｈ」レベルの間に第１のゲー
ト、第２のゲートを開いて、第１のゲートを通過した受
信データの「Ｈ」レベルと「Ｌ」レベルに応じてセレク
タがデータ送信部の出力データの非反転と反転データの
いずれかを選択して論理処理を行い、論理「１」の数が
偶数の場合には、「０」と判定し、論理「１」の数が奇
数の場合には、「０」と判定するようにして受信データ
の特定のパターンの認識を行うようにしたので、データ
長制御信号の「Ｈ」レベルの期間を適当に設定すること
により、連続する受信データのデータ長ｎが大きくなっ
ても、回路規模を変更する必要がなくなり、装置の小型
化と、コストの抑制が可能となる。

【図面の簡単な説明】

【図１】この発明の受信データ検出装置の第１の実施の
形態の構成を示すブロック図である。

【図２】図１の受信データ検出装置の動作を説明するた
めのタイミングチャートである。

【図３】この発明の受信データ検出装置の第２の実施の
形態の構成を示すブロック図である。

【図４】従来の受信データ検出装置の構成を示すブロッ
ク図である。

【符号の説明】

１ ゲート ２ ゲート ３ セレクタ ４ データ送出部 ５ 反転器 ６ 計数回路 ７ 比較部

Claims (3)

【特許請求の範囲】
1. 【請求項１】 所定数のクロック信号に相当するパルス
   幅を有するデータ長制御信号が入力されると、通信回線
   を通して伝送され所定のユニットに受信される受信デー
   タを通過させる第１のゲート(1) と、 前記第１のゲート(1) を通過した前記受信データの
   「Ｈ」レベルと「Ｌ」レベルに応じて第１のデータと第
   ２のデータを選択して前記第１のデータと第２のデータ
   の前記「Ｈ」レベルの数が偶数の場合には「０」で、前
   記「Ｈ」レベルの数が奇数の場合には「１」と判定して
   前記受信データのパターン認識を行うセレクタ(3) と、 前記クロック信号に同期して前記セレクタ(3) で選択さ
   れた前記第１のデータと第２のデータを出力するデータ
   送出部(4) と、 前記データ長制御信号によりゲートが開かれて前記受信
   データの「Ｌ」レベル時に前記第１のデータを前記デー
   タ送出部(4) から前記セレクタ(3) に入力させる第２の
   ゲート(2) と、 前記受信データの「Ｈ」レベル時に前記データ送出部
   (4) の出力信号を反転させて前記セレクタ(3) に前記第
   ２のデータとして入力させる反転器(5) と、を備えるこ
   とを特徴とする受信データ検出装置。
2. 【請求項２】 請求項１記載の受信データ検出装置にお
   いて、 前記データ長制御信号は、前記受信データのデータ長を
   決定するために前記クロック信号を所定数計数回路(6)
   により計数して得られる所定幅の「Ｈ」レベルを有する
   ことを特徴とする受信データ検出装置。
3. 【請求項３】 請求項２記載の受信データ検出装置にお
   いて、 前記データ送出部(4) から出力されるデータは、パター
   ン認識を行うために前記クロック信号のタイミングで前
   記計数回路(6) の計数結果により決められた「Ｈ」レベ
   ルの幅を有する前記データ長制御信号と比較部(7) で比
   較することを特徴とする受信データ検出装置。