JPH10270588A - Icパッケージ - Google Patents

Icパッケージ

Info

Publication number
JPH10270588A
JPH10270588A JP9069438A JP6943897A JPH10270588A JP H10270588 A JPH10270588 A JP H10270588A JP 9069438 A JP9069438 A JP 9069438A JP 6943897 A JP6943897 A JP 6943897A JP H10270588 A JPH10270588 A JP H10270588A
Authority
JP
Japan
Prior art keywords
chip
package
lead frame
metal plate
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9069438A
Other languages
English (en)
Inventor
Kazuhiro Yaegawa
和宏 八重川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP9069438A priority Critical patent/JPH10270588A/ja
Publication of JPH10270588A publication Critical patent/JPH10270588A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W42/00Arrangements for protection of devices
    • H10W42/20Arrangements for protection of devices protecting against electromagnetic or particle radiation, e.g. light, X-rays, gamma-rays or electrons
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/015Manufacture or treatment of bond wires
    • H10W72/01515Forming coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07551Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5445Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5449Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/874On different surfaces
    • H10W72/884Die-attach connectors and bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 既存の設備を用いて、高いシールド効果を持
ったICを、簡単に且つ安価に作成することができるI
Cパッケージを提供すること。 【解決手段】 樹脂により成型されるプラスチックパッ
ケージに於いて、ICチップ17の上面(素子面)を、
リードフレーム13とは別の金属板14が覆い、該金属
板14は、ICチップ上の専用GNDパッド以外のボン
ディング用パッド16は覆わず、また、IC上の上記専
用GNDパッドとは電気的に接続されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ICプラスチック
パッケージに係り、特に、パッケージ自体に電磁シール
ド機能を持たせたICパッケージの構造に関するもので
ある。
【0002】
【従来の技術】電子機器は、近年ますます小型化が進
み、これを実現するために、内蔵されるIC部品も小型
パッケージ、薄型パッケージ化がなされてきている。そ
して、電子機器内での実装密度もますます過密になって
おり、IC部品相互間や、IC部品と隣接回路間の電磁
波干渉の問題が電子機器を構成する上で重要な問題にな
ってきている。
【0003】小型電子機器の代表である携帯電話は、通
信機器であるため、内部のIC部品の電磁波ノイズが回
路に与える影響は大きい。このような電子機器の開発に
ついては、必ず、ノイズ問題が発生し、開発期間の中で
多くの時間を費やさなければならず、開発期間短縮のネ
ックになっている。IC部品からのノイズを除去するた
めには、部品自体を金属板等でシールドするのが効果が
大きいが、コストが高くなる上、全ての部品をシールド
することができない。
【0004】そこで、ICパッケージ自体にシールド機
能を持つものが考案されている。図7に、アルミ製パッ
ケージで内部が中空構造のパッケージを示す。図に於い
て、1はアルミニウムキャップ、2はアルミニウムベー
ス、3はリードフレーム、4は封止用樹脂、5は熱伝導
性接着剤、6はダイパッド、7はICチップである。外
側のアルミフレーム(アルミニウムキャップ1及びアル
ミニウムベース2)がシールド板となり、ノイズに強い
構造になっている。しかし、このパッケージは、本来、
熱伝導性の良いアルミを使用することで、ICチップか
らの熱を放出することを目的に作られた、高速デバイス
用の特殊なパッケージであり、高価である。一般に、コ
スト競争の激しい携帯機器に使用されるICは、やはり
安価なプラスチックパッケージが採用されるため、この
パッケージは採用されにくい。
【0005】特開平6−163796号公報には、リー
ドフレームの折りしろを利用した、ハイブリッドパッケ
ージの側面のシールド構造が示されている。図8に、該
特開平6−163796号公報に示されるリードフレー
ムの平面図を示す。8はリードフレーム、9はアイラン
ド部、10a及び10bは折りしろである。折りしろ1
0a及び10bは、リードフレーム8のアイランド部の
余剰部分であり、モールド成型時に、これらを折り曲げ
ることによって、パッケージの側面をシールドしてい
る。図9に、実装時の断面図を示す。図に於いて、1
1、11はICチップである。
【0006】しかしながら、該特開平6−163796
号公報に示される構造は、パッケージ側面に対する電磁
シールド効果しか期待できず、また、側面シールドの効
果も、パッケージサイズが比較的大きくなるハイブリッ
ドICに採用したときは、折りしろも大きくなり、効果
も期待できるが、表面実装型の薄型、小型パッケージで
は、折りしろが殆ど無いため、シールド効果も期待でき
ないので、採用することは困難である。
【0007】また、特開平6−252335号公報に
は、プラスチックパッケージより大きく作られたリード
フレームの、プラスチックパッケージよりはみ出した部
分を折り返してパッケージを覆い、シールド構造をとる
ものが示されている。図10に、該特開平6−2523
35号公報に示されるパッケージの構造図を示す。図に
於いて、12が、あらかじめ大きく作られたリードフレ
ームの余剰部分であり、パッケージ12’より大きくは
み出している。この余剰部分12を折り返してパッケー
ジ12’の上を覆うことにより、シールド板として利用
している。この構造であると、ICの上面に対してシー
ルドが可能であるが、マイクロコントローラに多く採用
されているQFP(Quad Flat Package)タイプのパッケ
ージでは、四方にリードが出ているため、少なくとも一
方向はリードが無い面が必要な本構造は採用できない。
また、折り曲げ部分(余剰部分)が、パッケージとほぼ
同じ面積だけはみ出した状態で樹脂成型する必要がある
ため、金型を通常のものの2倍に作らなければならない
という欠点もある。
【0008】
【発明が解決しようとする課題】現在のICは、シリコ
ンチップの上面に回路素子を集積したもので、電磁ノイ
ズもICの上面方向に発生するため、ICの上面をシー
ルドすることが望ましい。また、小型モールドパッケー
ジ、特にQFPのデバイスの電磁シールド機構が強く要
望されている。
【0009】前述した従来技術の中では、アルミパッケ
ージは、コストが高くなりすぎるという問題点がある。
また、特開平6−163796号公報に示される、リー
ドフレームのアイランド部の余剰部分(折りしろ)を折
り曲げる方法は、ICの側面しかシールドできず、ま
た、QFP等の薄型、小型パッケージではシールド効果
も期待できないという問題点がある。更に、特開平6−
252335号公報に示される、パッケージからはみ出
した余剰部分を折り曲げる方法は、四方にリードが出て
いるQFPタイプのパッケージでは採用できず、また、
金型が大きくなってしまうという問題点がある。
【0010】本発明は、上記従来の問題点を解決した全
く新規なICパッケージを提供するものである。
【0011】
【課題を解決するための手段】本発明(請求項1)のI
Cパッケージは、樹脂により成型されるプラスチックパ
ッケージに於いて、ICチップの上面(素子面)を、G
ND電位に接続された金属板が覆っていることを特徴と
するものである。
【0012】また、本発明(請求項2)のICパッケー
ジは、樹脂により成型されるプラスチックパッケージに
於いて、ICチップの上面(素子面)をリードフレーム
とは別の金属板が覆い、該金属板は、専用GNDパッド
以外のボンディング用パッドは覆わず、また、上記専用
GNDパッドとは電気的に接続されていることを特徴と
するものである。
【0013】また、本発明(請求項3)のICパッケー
ジは、樹脂により成型されるプラスチックパッケージに
於いて、ICチップの上面(素子面)を、リードフレー
ムと一体形成されており且つリードフレームとの接続部
を変形させることによってICチップの上面に位置する
ようにされた、GND電位に接続された金属板が覆って
いることを特徴とするものである。
【0014】また、本発明(請求項4)のICパッケー
ジは、樹脂により成型されるプラスチックパッケージに
於いて、ICチップを、その上面(素子面)がリードフ
レーム側に位置するように、リードフレームに搭載し、
GND電位と電気的に接続されたアイランド部がICチ
ップの上面を覆っていることを特徴とするものである。
【0015】すなわち、本発明のICパッケージは、樹
脂モールド前の、ICチップをリードフレームに搭載し
た状態の時に、ICチップの上面(素子面)を金属板で
覆い、該金属板をICチップのGNDパッドと電気的に
接続してなることを特徴とするものであり、かかる本発
明によれば、プラスチックパッケージの内部に於いて、
ICチップの上面を、GND電位に接続された金属板で
シールドすることができるため、外見上は従来のプラス
チックパッケージと同様でありながら、電磁シールド機
能が施された、ノイズの極めて少ない安価なデバイスを
得ることができるものである。
【0016】
【発明の実施の形態】以下、本発明の実施形態につい
て、図面を参照して詳細に説明する。
【0017】図1は、本発明(請求項1及び2)の一実
施形態に於ける上面図であり、樹脂モールド前の状態を
示すものである。すなわち、図1は、ICチップ17
を、リードフレーム13のアイランド部19に搭載し
て、ワイヤボンディング(15:ボンディングワイヤ)
した後、樹脂モールドを行う前の状態を示している。ま
た、図2は、樹脂モールド後のICパッケージの断面図
である。
【0018】図に示すように、ICチップ17のボンデ
ィングパッド16を覆うことのない金属板14がICチ
ップ17の上面(回路素子面)に張り付けられている。
金属板14は、上方及び下方の両側部において突起部1
4’、14’を有しており、該突起部14’、14’に
おいて、ICチップ17上の専用GNDパッド20と導
電性接着剤18により電気的に接続されている。上記専
用GNDパッド20は、IC内部においてGND電位に
接続(接地)されており、したがって、金属板14もG
ND電位に接続されている。
【0019】図2は、上述の通り、樹脂モールド後のI
Cパッケージ断面図(21:モールド樹脂)であり、通
常のボンディングパッド16を覆わない大きさの金属板
14を、導電性接着剤18で、ICチップ17の専用G
NDパッド20に接着しているため、専用パッド20以
外のボンディングパッド16は、通常のワイヤ15によ
ってボンディングすることが可能である。したがって、
リードフレームは、従来のものを使用することが可能で
ある。また、モールド金型も、従来のものを使用するこ
とが可能である。
【0020】本構造によれば、金属板14がICチップ
17の素子領域の上部のみを覆っており、リード部やパ
ッド部に影響を及ぼさないので、モールド樹脂を形成す
る工程は、金属板を張り付けない場合と全く変えること
なく行うことができる。したがって、製造設備のコスト
をかけることなく、また、製造コストを上げることな
く、シールド効果を持ったパッケージを実現することが
できる。
【0021】本実施形態によれば、ICチップは、GN
Dに接続された(接地された)金属板により上面をシー
ルドされるため、パッケージの大きさや材質を変えるこ
となく、高いシールド効果を得ることができる。
【0022】図3(a)及び(b)は、本発明(請求項
1及び3)の一実施形態に於けるリードフレームの構成
図である。図3(a)は、平面図であり、リードフレー
ム22のアイランド部23の中央部を折りしろ24の形
に切り目を入れたものである。折りしろ24とアイラン
ド部23とは、折りしろの両端のくびれた部分の片方で
つながっている。折りしろ24を持ち上げた図が、下の
図3(b)である。折りしろ24が持ち上げられた後の
アイランド部23は、中央部が無い額縁形状となる。折
りしろ24は、ICチップの外周部に配置されているボ
ンディングパッドを覆わない大きさに切り目を入れて形
成されるため、残された額縁形状のアイランド部23
に、ちょうどICチップを搭載することができる。
【0023】リードフレーム22の折りしろ24を上に
折り曲げてから、ICチップをアイランド部23に載置
する。その後、折りしろ24を下方に折り曲げて、IC
チップの上面を覆う。折りしろ24の突起部分24’
は、上記実施形態と同様に、ICチップの専用GNDパ
ッドと導電性接着剤により電気的・機械的に接続され
る。専用パッドは、上記実施形態と同様にGND電位に
接続されている。したがって、ICチップの上面を覆っ
た折りしろ24も、GNDに接続されることになる。こ
の構造を採用することによっても、ICチップは、GN
Dに接続された折りしろ(金属板)で上面方向にシール
ドされるため、パッケージの大きさや材質を変えること
なく、高いシールド効果を得ることができる。
【0024】図4は、ICチップ17が搭載されたリー
ドフレームを樹脂21でモールド成型したパッケージの
断面図である。アイランド部23の上にICチップ17
が載置されており、その上を、リードフレーム22の一
部をくり貫いて折り曲げた折りしろ24が覆っている。
折りしろ24は、ICチップ17のボンディングパッド
を覆い隠さない大きさで切り抜かれているので、本来の
信号用パッドは、通常のワイヤ15でボンディングする
ことが可能である。したがって、本構造を用いれば、I
Cチップの上面をGNDに接続された金属板で覆うこと
ができるので、高いシールド効果を得ることができ、か
つ、モールド工程も従来の工程を変えることなく行うこ
とが可能である。
【0025】本構造によれば、金属板(折りしろ)24
がICチップ17の素子領域の上部のみを覆っており、
リード部やパッド部に影響を及ぼさないので、モールド
樹脂を形成する工程は、金属板を張り付けない場合と全
く変えることなく行うことができる。また、リードフレ
ームも、従来のものを、切れ目を入れて折り曲げるだけ
であるので簡単に実現できる。したがって、製造設備の
コストをかけることなく、また、製造コストを上げるこ
となく、シールド効果を持ったパッケージを実現するこ
とができる。
【0026】図5は、本発明(請求項1及び4)の一実
施形態に於ける、リードフレームへのICチップ搭載
後、樹脂モールド前の状態を示す平面図である。
【0027】ICチップ17の各パッド26とインナー
リード25とは、ワイヤボンディングではなく、導電性
接着剤や、金バンプを用いて、パッド部分において、電
気的・機械的に接続される。アイランド部23は、リー
ドフレーム作成時に、ICチップ17のパッド26を覆
わない大きさに作成されており、かつ、GNDパッド2
8と接続されるように、GNDのインナーリードとつな
がっている。通常と異なり、ICチップ17の回路素子
面がリードフレーム側となるように、ICチップ17が
リードフレーム22に搭載されている。この方法は、通
常フィルムキャリア方式で採られる方法であるが、ここ
では、モールド用のリードフレームで同じ構造を採用
し、更に、アイランド部23を、ちょうどICチップ1
7の上面を覆う形で残し、GNDパッド28に接続し
た。
【0028】この構造によれば、ICチップの上面を、
GNDに接続された金属板が覆うことになり、高いシー
ルド効果を得ることができる。
【0029】図6は本構造の樹脂モールドパッケージ後
の断面図である。ICチップ17は、パッド部で導電性
接着剤または金バンプ27によってインナーリード25
に接着されて電気的に接続されている。ICチップ17
の上面は、GNDパッド28と接続されることによっ
て、GNDに接続されたアイランド部23が覆い、高い
シールド効果を得ることが可能である。インナーリード
をパッドに接続する方法は、金バンプはフィルムキャリ
ア方式で通常行われている方法であり、特殊な設備等は
必要がないため、本構造も従来設備を用いて簡単に製造
することができる。したがって、本構造を採用すれば、
製造コストをかけることなく、高いシールド効果を持っ
たプラスチックパッケージを作成することができる。
【0030】
【発明の効果】以上詳細に説明したように、本発明のI
Cパッケージは、樹脂により成型されるプラスチックパ
ッケージに於いて、ICチップの上面(素子面)を、G
ND電位に接続された金属板が覆っていることを特徴と
するものであり、かかる本発明のICパッケージによれ
ば、既存の設備を用いて、高いシールド効果を持ったI
Cを、簡単に且つ安価に作成することができるものであ
る。
【図面の簡単な説明】
【図1】本発明(請求項1及び2)の一実施形態に於け
る、樹脂封止前の状態を示す上面図である。
【図2】同実施形態に於ける、樹脂封止後の状態を示す
断面図である。
【図3】本発明(請求項1及び3)の一実施形態に於け
る、リードフレームの構成図であり、(a)は、折りし
ろ部変形前の平面図、(b)は、折りしろ部を起こした
状態を示す斜視図である。
【図4】同実施形態に於ける、樹脂封止後の状態を示す
断面図である。
【図5】本発明(請求項1及び4)の一実施形態に於け
る、樹脂封止前の状態を示す平面図である。
【図6】同実施形態に於ける、樹脂封止後の状態を示す
断面図である。
【図7】従来のICパッケージの断面図である。
【図8】従来の他のICパッケージに於けるリードフレ
ームの平面図である。
【図9】同従来の他のICパッケージに於いて、リード
フレームにICチップを搭載し、折りしろを加工した後
の状態を示す断面図である。
【図10】従来の更に他のICパッケージの構成を示す
斜視図である。
【符号の説明】 13 リードフレーム 14 金属板 14’ 突起部 17 ICチップ 18 導電性接着剤 20 専用GNDパッド 21 モールド樹脂 22 リードフレーム 24 折りしろ(金属板) 24’ 突起部分 28 GNDパッド

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 樹脂により成型されるプラスチックパッ
    ケージに於いて、ICチップの上面(素子面)を、GN
    D電位に接続された金属板が覆っていることを特徴とす
    るICパッケージ。
  2. 【請求項2】 ICチップの上面(素子面)を、リード
    フレームとは別の金属板が覆い、該金属板は、専用GN
    Dパッド以外のボンディング用パッドは覆わず、また、
    上記専用GNDパッドとは電気的に接続されていること
    を特徴とする、請求項1に記載のICパッケージ。
  3. 【請求項3】 ICチップの上面(素子面)を、リード
    フレームと一体形成されており且つリードフレームとの
    接続部を変形させることによってICチップの上面に位
    置するようにされた金属板が覆っていることを特徴とす
    る、請求項1に記載のICパッケージ。
  4. 【請求項4】 ICチップを、その上面(素子面)がリ
    ードフレーム側に位置するように、リードフレームに搭
    載し、GND電位と電気的に接続されたアイランド部が
    ICチップの上面を覆っていることを特徴とする、請求
    項1に記載のICパッケージ。
JP9069438A 1997-03-24 1997-03-24 Icパッケージ Pending JPH10270588A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9069438A JPH10270588A (ja) 1997-03-24 1997-03-24 Icパッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9069438A JPH10270588A (ja) 1997-03-24 1997-03-24 Icパッケージ

Publications (1)

Publication Number Publication Date
JPH10270588A true JPH10270588A (ja) 1998-10-09

Family

ID=13402652

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9069438A Pending JPH10270588A (ja) 1997-03-24 1997-03-24 Icパッケージ

Country Status (1)

Country Link
JP (1) JPH10270588A (ja)

Similar Documents

Publication Publication Date Title
US6034423A (en) Lead frame design for increased chip pinout
EP0880177B1 (en) Semiconductor device having lead terminals bent in J-shape
US6228683B1 (en) High density leaded ball-grid array package
JPH09260568A (ja) 半導体装置及びその製造方法
JPH07283341A (ja) 表面取り付け型周辺リード及びボール・グリッド・アレー・パッケージ
KR19980032479A (ko) 표면 설치 to-220 패키지 및 그의 제조 공정
JPH08250641A (ja) 半導体装置とその製造方法
US20010045643A1 (en) Semiconductor device keeping structural integrity under heat-generated stress
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
US20040042185A1 (en) Tab package and method for fabricating the same
JPH10284873A (ja) 半導体集積回路装置およびicカードならびにその製造に用いるリードフレーム
JP2000114295A (ja) 半導体装置の製造方法
JPH10270588A (ja) Icパッケージ
JPH03214763A (ja) 半導体集積回路装置のリードフレーム及びこれを用いた半導体集積回路装置
JPH07122701A (ja) 半導体装置およびその製造方法ならびにpga用リードフレーム
JP2602834B2 (ja) 半導体装置
JP2568057B2 (ja) 集積回路装置
KR100391124B1 (ko) 반도체 패키지의 베이스, 이를 이용한 반도체 패키지 및그 제조방법
JPH11284119A (ja) 半導体集積デバイスの放熱構造
KR100481927B1 (ko) 반도체패키지및그제조방법
KR200172710Y1 (ko) 칩 크기의 패키지
JPH0521649A (ja) 半導体装置
JPH0758161A (ja) フィルムキャリヤ及びこのフィルムキャリヤを用いた半導体装置
JPH07169905A (ja) 半導体装置
JPH03296233A (ja) 半導体装置