JPH10270728A - 薄膜半導体および半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 結晶性にすぐれた薄膜半導体を量産的に、低
コストをもって作製することができ、変換効率にすぐれ
た太陽電池、あるいは特性にすぐれた集積回路等の半導
体装置を、低コストをもって製造することのできるよう
にする。 【解決手段】 半導体基体に、多段階の陽極化成によっ
て内部に強度が低下された層を有する多孔質半導体層を
形成する工程と、その多孔質層の表面に半導体薄膜を成
長させる工程とを経て後、半導体基体裏面を第１の吸着
力をもって真空吸着し、上記半導体薄膜を上記多孔質半
導体層の上記強度が低下された層において半導体基体か
ら分離して、目的とする薄膜半導体を得る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜半導体および
半導体装置の製造方法、例えば太陽電池、半導体集積回
路等の各種半導体装置を得るための薄膜半導体、あるい
はこれら半導体装置の製造方法に関わる。

【０００２】

【従来の技術】すぐれた特性の太陽電池や、半導体集積
回路を構成することのできる薄膜半導体としては結晶性
にすぐれた薄膜半導体を形成することが望まれる。

【０００３】従来の太陽電池例えば薄型多結晶Ｓｉ太陽
電池を得る方法としては、プラズマなどを用いた金属級
Ｓｉからの精製技術によりＳｉを高純度化し、キャスト
法でインゴットを作製し、マルチワイヤー等の高速スラ
イス技術によってウエハーすなわち薄型多結晶Ｓｉを得
て、これに太陽電池を形成する方法の提案がなされてい
る。ところが、このような金属級Ｓｉからのボロンやリ
ンの除去処理や、キャスト法による良質な結晶のインゴ
ットの作製とウエハーの大面積化、マルチワイヤー等の
高速スライス技術は、極めて高度な技術を要することか
ら、未だ充分に安価で良質な薄型多結晶Ｓｉを製造する
ことができていない。また、このようにして作製する薄
型多結晶Ｓｉの厚さは、約２００μｍ程度であって薄膜
構成によるものではない。

【０００４】一方、ＣＶＤ（化学的気相成長）法により
樹脂基体面にアモルファスＳｉによる薄膜半導体を成膜
することの提案もなされているが、このアモルファス薄
膜半導体によって太陽電池等を構成する場合、その光−
電気変換効率が、多結晶Ｓｉや、単結晶Ｓｉに比し低い
という問題がある。

【０００５】

【発明が解決しようとする課題】本発明においては、結
晶性にすぐれた薄膜半導体を量産的に、低コストをもっ
て作製することができ、変換効率にすぐれた太陽電池、
あるいは特性にすぐれた集積回路等の半導体装置を、低
コストをもって製造することのできる薄膜半導体および
半導体装置の製造方法を提供するものである。

【０００６】

【課題を解決するための手段】本発明による薄膜半導体
の製造方法においては、半導体基体に、多段階の陽極化
成によって内部もしくは半導体基体との界面に強度が低
下された層を有する多孔質半導体層を形成する工程と、
その多孔質層の表面に半導体薄膜を成長させる工程とを
経て後、半導体基体裏面を第１の吸着力をもって真空吸
着し、上記半導体薄膜を上記多孔質半導体層の上記強度
が低下された層において半導体基体から分離して、目的
とする薄膜半導体を得る。

【０００７】また、本発明による半導体装置の製造方法
においては、半導体基体に、多段階の陽極化成によって
内部もしくは半導体基体との界面に強度が低下された層
を有する多孔質半導体層を形成する工程と、その多孔質
層の表面に半導体薄膜を成長させる工程と、この半導体
薄膜に半導体素子を形成する工程とを経て後、もしくは
この半導体素子の形成前に、上記半導体基体裏面を第１
の吸着力をもって真空吸着し、上記半導体薄膜を上記多
孔質半導体層の上記強度が低下された層において半導体
基体から分離して半導体装置を製造する。

【０００８】上述したように、本発明製造方法おいて
は、半導体基体表面自体を陽極化成によって変化させて
多孔質層を形成し、これの上に半導体薄膜を成長するも
のであるが、この半導体薄膜は、エピタキシャル成長に
よって結晶性にすぐれた半導体薄膜として、また必要充
分に小なる厚さに成膜できることから、この半導体薄膜
を、多孔質層において、あるいは多孔質層の界面におい
て破断することによって半導体基体から剥離して得た目
的とする薄膜半導体あるいは半導体装置は、すぐれた特
性を有し、かつ任意の充分薄い厚さに形成できる。

【０００９】また、本発明方法によれば、真空吸着によ
って、すなわちその分離のための剥離力を、広面積に渡
って、例えば全面的に保持することができるので、半導
体薄膜と半導体基体との剥離（分離）において、この剥
離のための外力を、広面積例えば全面的に与えることが
できることから、例えば機械的クランプ機構等の機械的
挟持等によるクランプによって引き剥がす場合等に比
し、あるいは接着剤によって他の基板に接着して引き剥
がす場合に比し、破損ないしは汚損を回避できる。ま
た、この半導体薄膜の、半導体基体からの分離強度すな
わち分離に要する強度は、多孔質層の多孔率を選定する
ことによって高い自由度をもって選定できるので、上述
した真空吸着による保持によってその半導体薄膜の分離
を行うに最適な分離強度に選定できるものである。した
がって、この分離を良好に行うことができて、この分離
に伴う破損事故を回避でき、破損に伴う歩留りの低下を
回避できるものである。

【００１０】また、上述の本発明方法によれば、半導体
薄膜を分離して後に残された半導体基体に対して再び多
孔質層の形成、および半導体薄膜の形成を行って、繰り
返し薄膜半導体もしくは半導体装置の製造を行うことが
できるので、廉価に目的とする薄膜半導体もしくは半導
体装置の製造を行うことができる。

【００１１】

【発明の実施の形態】本発明の実施の形態を説明する。
本発明においては、半導体基体表面を陽極化成によって
変化させて、互いに多孔率（ポロシティ）が異なる２層
以上の層からなる多孔質層を形成する。そして、この多
孔質層の表面に半導体薄膜を例えばエピタキシャル成長
によって形成する。その後この半導体薄膜を多孔質層を
介して、半導体基体から剥離して目的とする薄膜半導体
を製造する。

【００１２】この半導体基体表面に対する陽極化成は、
例えば１９５８年にD.R.Turnerが示した例を挙げると、
弗酸水溶液中に、Ｓｉウエハーを陽極とし、その対電極
としてＰｔを配置してそれらの電極間に電圧を印加する
ことにより、Ｓｉウエハーの表面から多孔質化が生じる
ことの技術を適用できるものであり、このようにして陽
極化成されたＳｉを、多孔質（ポーラス）Ｓｉという。
そして、Ｓｉ以外の半導体、例えばＳｉＧｅ，ＧａＡ
ｓ，ＧａＰ基板についても陽極化成によって多孔質層を
形成できることが見出された。本明細書においては、こ
れら半導体に対して陽極化成によって形成した層を多孔
質半導体層という。

【００１３】本発明においては、半導体基体に、多段階
の陽極化成によって内部もしくは半導体基体との界面に
強度が低下された層を有する多孔質半導体層を形成し、
その表面に半導体薄膜を成長させる。そして、半導体基
体の裏面を第１の吸着力をもって真空吸着して半導体薄
膜を上記多孔質半導体層の上記強度が低下された層にお
いて半導体基体から分離して、分離された半導体薄膜よ
りなる薄膜半導体を形成する。

【００１４】この場合、一般に真空吸着は、１ｋｇ／ｃ
ｍ² 程度であることから、この半導体薄膜の多孔質層に
おける分離強度すなわち分離に必要な強度は、１ｋｇ／
ｃｍ² 以下に選定して置くことができる。

【００１５】あるいは、本発明においては、上記半導体
薄膜の上記半導体基体からの分離工程において、半導体
基体裏面を上述の第１の吸着力をもって真空吸着し、こ
れとは反対側の半導体薄膜側を第２の吸着力をもって真
空吸着して半導体薄膜を多孔質半導体層の上記強度が低
下された層において半導体基体から分離して、分離され
た半導体薄膜よりなる薄膜半導体を形成する。

【００１６】このように、両側に第１および第２の真空
吸着による保持を行ってその分離を行う場合、上記半導
体薄膜の多孔質半導体層における分離強度は、第１およ
び第２の吸着力の和、すなわち上述したように、一般に
真空吸着は、１ｋｇ／ｃｍ²程度であることから、その
分離強度は２ｋｇ／ｃｍ² 以下に選定して置くことがで
きる。

【００１７】しかしながら、例えば半導体装置を製造す
る場合において、例えば半導体薄膜に、半導体素子を形
成する工程とか、各種材料の成膜を行う工程等において
その多孔質層が形成された半導体基体を真空、すなわち
負圧とされた空間に配置される工程を伴うことがある。
この場合、その空間は、通常、１ｋｇ／ｃｍ² 程度の負
圧が与えられることによって、上述した分離強度を、１
ｋｇ／ｃｍ² 以下とする場合、その製造工程中におい
て、半導体薄膜が分離がなされてしまうおそれが生じ
る。そこで、本発明において、このような工程を伴う場
合においては、上述の分離強度を、１ｋｇ／ｃｍ² 以上
に選定し、かつ上述の第１および第２の吸着によって分
離可能の２ｋｇ／ｃｍ² 以下に選定する。

【００１８】また、上述した半導体薄膜の各分離強度、
すなわち多孔質層の所定部における破壊強度は、半導体
薄膜の分離を行う時点での分離強度であり、多孔質層の
生成後において、半導体薄膜の成膜工程、そのほかの工
程での加熱過程等によって、その強度が変化する場合い
おいては、予めこの変化を勘案した分離強度を多孔質層
の生成条件の選定によってなされる。

【００１９】上述した半導体基体表面の多孔質化の陽極
化成は、公知の方法、例えば伊藤らによる表面技術Ｖｏ
ｌ．４６，Ｎｏ．５，ｐｐ．８〜１３，１９９５〔多孔
質Ｓｉの陽極化成〕に示された方法によることができ
る。すなわち、例えば図１にその概略構成図を示す２重
セル法で行うことができる。この方法は、第１および第
２の槽１Ａおよび１Ｂを有する２槽構造の電解溶液槽１
が用いられる。そして、両槽１Ａおよび１Ｂ間に多孔質
層を形成すべき半導体基体１１を配置し、両槽１Ａおよ
び１Ｂ内に、直流電源２が接続された対の白金電極３Ａ
および３Ｂの各一方が配置される。電解溶液槽１の第１
および第２の槽１Ａおよび１Ｂ内には、それぞれ例えば
フッ化水素ＨＦとエタノールＣ₂ Ｈ₅ ＯＨとを含有する
電解溶液４、あるいはフッ化水素ＨＦとメタノールＣＨ
₃ ＯＨとを含有する電解溶液４が収容され、第１および
第２の槽１Ａおよび１Ｂにおいて電解溶液４に半導体基
体１１の両面が接触するように配置され、かつ両電極３
Ａおよび３Ｂが電解溶液４に浸漬配置される。そして、
半導体基体１１の多孔質層を形成すべき表面側の槽１Ａ
内の電解溶液４に浸漬されている電極３Ａ側を負極側と
して、直流電源２が接続されて両電極３Ａおよび３Ｂ間
に通電がなされる。このようにすると、半導体基体１１
側を陽極側、電極３Ａを陰極側とする給電がなされ、こ
れにより、半導体基体１１の電極３Ａ側に対向する表面
が侵蝕されて多孔質化する。

【００２０】この２槽セル法によるときは、オーミック
電極を半導体基体に被着形成することが不要となり、こ
のオーミック電極から不純物が半導体基体に導入するこ
とが回避される。

【００２１】そして、この陽極化成における条件の選定
により、形成される多孔質層の形態を変化させることが
できる。この多孔質層の形態の代表的な例としては、次
の第１および第２の形態を挙げることができる。すなわ
ち、第１の形態は、多孔質層のその表面に面して多孔率
が低い層を形成し、この多孔質層の半導体基体との界面
側、すなわち多孔質層と半導体基体の陽極化成による多
孔質化がされない部分側の界面側に多孔率が高い層が形
成される形態である。また、第２の形態は、多孔率が低
い表面層と、これの下側に形成された中間多孔率層と、
この中間多孔率層内もしくはこの中間多孔率層の半導体
基体との界面側、すなわち多孔質層と半導体基体の陽極
化成による多孔質化がされない部分側の界面側に中間多
孔率層より高い多孔率を有する高多孔率層とが形成され
た形態である。

【００２２】これらの陽極化成は、少くとも電流密度を
異にする２段階以上とする。すなわち、少くとも半導体
基体表面を低電流密度で陽極化成する工程と、その後、
高電流密度で陽極化成する工程とを採る。

【００２３】例えば陽極化成において、半導体基体表面
を低電流密度で陽極化成する工程と、更にこの低電流密
度よりも少し高い中間低電流密度で陽極化成する工程
と、更にこれより高電流密度で陽極化成する工程とを採
ることができる。

【００２４】また、陽極化成における高電流密度での陽
極化成を、高電流密度の通電を間欠的に行うようにする
ことができる。

【００２５】また、多孔質層を形成する陽極化成におけ
る、中間低電流密度での陽極化成において、その電流密
度を漸次大きくすることができる。

【００２６】また、陽極化成工程において、電流密度を
変更するに際して、電解溶液の組成も変更することがで
きる。

【００２７】低電流密度の第１陽極化成は、例えば０．
０１〜０．０２Ωｃｍのｐ型シリコン単結晶基体を用
い、ＨＦ（４９％溶液）：Ｃ₂ Ｈ₅ ＯＨ（９５％溶液）
＝１：１（体積比）（以下ＨＦと、Ｃ₂ Ｈ₅ ＯＨの比は
それぞれ４９％溶液と９５％溶液における体積比を示
す。）のとき、０．５〜１０ｍＡ／ｃｍ² 程度の低電流
密度で数分間から数十分間行う。また、高電流密度の第
２陽極化成は、例えば４０〜３００ｍＡ／ｃｍ² 程度の
電流密度で、１〜１０秒間、好ましくは３秒間前後の時
間で行う。

【００２８】上述した第１および第２の２段階の陽極化
成では、多孔質層内部の高多孔質層で発生する歪みがか
なり大きくなるため、多孔質層の表面までこの歪みの影
響が及び、この場合、前述したように、亀裂の発生や、
これの上に形成するエピタキシャル半導体膜に結晶欠陥
を発生させるおそれが生じる。そこで、多孔質層におい
て、低多孔率の表面層と高多孔率層との間に、これらに
よって発生する歪みを緩和するバッファー層として、表
面層よりは多孔率が高く、かつ高多孔率層に比しては多
孔率が低い中間多孔率層を形成することができる。具体
的には、最初に低電流密度の第１陽極化成を行い、次い
で第１陽極化成よりもやや高い電流密度の第２陽極化成
を行って、その後それらよりもかなり高い電流密度で第
３陽極化成を行う。第１陽極化成の条件は、特に制限さ
れないが、例えば０．０１〜０．０２Ωｃｍのｐ型シリ
コン単結晶基体を用い、電解溶液としてＨＦ：Ｃ₂ Ｈ₅
ＯＨ＝１：１を用いるとき、０．５〜３ｍＡ／ｃｍ² 未
満程度、第２陽極化成の電流密度は例えば３〜２０ｍＡ
／ｃｍ² 程度、第３陽極化成の電流密度は、例えば４０
〜３００ｍＡ／ｃｍ² 程度で行うことが好ましい。例え
ば１ｍＡ／ｃｍ² の電流密度で陽極化成を行うと、多孔
率は約１６％程度、７ｍＡ／ｃｍ² の電流密度で陽極化
成を行うと、多孔率は約２６％、２００ｍＡ／ｃｍ² の
電流密度で陽極化成を行うと、多孔率は約４０〜７０％
程度になる。このような陽極化成を行った多孔質層上に
エピタキシャル成長を行うと、結晶性のよいエピタキシ
ャル半導体膜が成膜できる。

【００２９】また、上述したように電流密度を３段階と
する陽極化成を行う場合、第１陽極化成で形成される多
孔率が低い表面層はそのまま低い多孔率を保ち、第２陽
極化成で形成される多孔率がやや高い中間多孔率層、す
なわちバッファー層は、表面層より内側、すなわち半導
体基体との界面側に形成されて、多孔質層は表面層と中
間多孔率層との２層構造となる。また、上述の第３陽極
化成で形成される多孔率の高い高多孔率層は、原理は不
明であるが、その電流密度を９０ｍＡ／ｃｍ²程度以上
とすると、第２陽極化成で形成した中間多孔率層内にす
なわち中間多孔質層の厚さ方向の中間部に形成される。

【００３０】また中間多孔率層の形成において、この中
間多孔率層を形成する陽極酸化を多段階もしくは漸次例
えば通電電流密度を変化する条件下で行うことによっ
て、低多孔率表面層と、高多孔率層との間に階段的にも
しくは傾斜的にその多孔率を、表面層から高多孔率層側
に向かって高めた中間多孔率層を形成する。このように
すれば、表面層と高多孔率層との間の歪みは、より緩和
（バッファ）されて、さらに確実に結晶性のよい半導体
薄膜をエピタキシャル成長することができる。

【００３１】ところで、分離面は、最後に行う高多孔率
層の剥離層（分離層）とその直前に行う多孔率の小さい
バッファ層との界面で格子定数の違いによる歪みが大き
くかかることによって形成されるが、この最後の陽極化
成を行うときに工夫をすると、分離面がより分離しやす
くなる。それは、最後の高電流密度の陽極化成で、例え
ば時間を３秒間一定に通電するのではなく、１秒間の通
電の後陽極化成を停止し、所要時間経過後、例えば１分
程度放置した後、同じまたは異なる高電流密度でまた１
分間通電してその後陽極化成を停止し、また所要時間経
過後、例えば１分程度放置した後、再度同じまたは異な
る高電流密度で１秒間通電して陽極化成を停止するとい
う間欠的に通電する方法である。この方法を使用して適
当な陽極化成条件を選ぶと、多孔質層による剥離層が半
導体基体との界面に、すなわち多孔質層の最下面に形成
される。すなわちこの場合、分離面は上記のような中間
多孔質層すなわちバッファ層の内部ではなく、多孔質層
の半導体基板との界面側となる。分離後の半導体層に残
された多孔質層は、例えば電解研磨によって除去され
る。

【００３２】このように、バッファ層、すなわち中間多
孔率層が、高多孔率層の表面層側にのみ形成されるよう
にするときは、多孔質層における歪みが生じる高多孔質
層と表面とが最大限に離間することになって中間多孔率
層によるバッファ効果が最大限に発揮されることにな
り、良好な結晶性を有する半導体薄膜を形成することが
できる。また、このように中間多孔質層が表面側にのみ
形成するときは、で多孔質層の全体の厚さを小さくする
ことができ、この多孔質層を形成するための半導体基体
の消費厚さを減らすことができて、この半導体基体の繰
り返し使用回数を大とすることができる。

【００３３】このように、陽極化成条件の選定により、
分離面においては、歪が大きく掛かるようにし、しかも
この歪みの影響が半導体薄膜のエピタキシャル成長面に
与えられないようにすることができる。

【００３４】また、多孔質層上に、結晶性良く半導体の
エピタキシャル成長を行うには、多孔質層の表面層の結
晶成長の種となる微細孔を小さくすることが望まれる。
このように表面層の微細孔を小さくする手段の一つとし
ては、陽極化成にあたって電解液中のＨＦ濃度を濃くす
る方法がある。すなわち、この場合、まず表面層を形成
する低電流陽極化成では、ＨＦ濃度の濃い電解溶液を使
用する。次にバッファ層となる中間多孔率層を形成し、
その後、電解溶液のＨＦ濃度を下げてから、最後に高電
流密度の陽極化成を行う。このようにすることによっ
て、表面層の微細孔の微細化をはかることができること
によって、これの上により結晶性の良いエピタキシャル
半導体薄膜を形成することができるものであり、しかも
高多孔率層においては、多孔率を必要充分に高くできる
ので、エピタキシャル半導体膜の剥離は良好に行うこと
ができる。

【００３５】この多孔質層の陽極化成における電解溶液
の変更は、例えば表面層の形成においては、電解溶液と
して、例えばＨＦ：Ｃ₂ Ｈ₅ ＯＨ＝２：１による電解溶
液を使用した陽極化成を行い、バッファ層としての中間
多孔率層の形成においては、やや薄いＨＦ濃度の電解溶
液、例えばＨＦ：Ｃ₂ Ｈ₅ ＯＨ＝１：１による電解溶液
を使用した陽極化成を行い、さらに高多孔率層を形成に
おいては、電解溶液は、さらにＨＦ濃度を薄くして、例
えばＨＦ：Ｃ₂ Ｈ₅ ＯＨ＝１：１〜１：２の電解溶液を
用いた高電流密度の陽極化成を行う。

【００３６】なお、上述した多孔質層の形成において、
表面層の形成から中間多孔率層の形成にかけて、電流密
度を変化させるとき、一旦陽極化成を停止してから、次
の陽極化成を行う通電を開始する手順によることもでき
るし、一旦陽極化成を停止することなくすなわち通電を
停止することなく、連続して電流密度を変化させて行う
こともできる。

【００３７】また、陽極化成を行う際に、光を遮断した
暗所で行うことにより多孔質層の表面の凹凸を小とし、
これの上にエピタキシャル成長させる半導体薄膜の結晶
性を上げることができる。

【００３８】以上の工程により、表面（片面または両
面）に多孔質層が形成された半導体基板を得ることがで
きる。なお、多孔質層全体の膜厚は、特に制限されない
が、１〜５０μｍ、好適には３〜１５μｍ、通常８μｍ
程度の厚さとすることができる。多孔質層全体の厚さ
は、半導体基板をできる限り繰り返し使用できるように
するためにできるだけ薄くすることが好ましい。

【００３９】また、多孔質層上に、半導体をエピタキシ
ャル成長するに先立って、多孔質層をのアニールを行う
ことが好ましい。このアニールは、水素ガス雰囲気中で
の熱処理、すなわち水素アニールを挙げることができ
る。この水素アニールを行うときは、多孔質層の表面に
形成された自然酸化膜の完全な除去、および多孔質層中
の酸素原子を極力除去することができ、多孔質層の表面
が滑らかになり、良好な結晶性を有するエピタキシャル
半導体膜を形成することができる。同時にこの前処理に
よって、高多孔率層と中間多孔率層との界面の強度を一
層弱めることができて、エピタキシャル半導体膜の基板
からの分離をより容易に行うことができる。この場合の
水素アニールは、例えば９５０℃〜１１５０℃程度の温
度範囲で行う。

【００４０】また、水素アニールの前に、多孔質層を低
温酸化させると、多孔質層の内部は酸化されるので、水
素ガス雰囲気中での熱アニールを施しても多孔質層には
大きな構造変化が生じない。つまり、多孔質層の表面へ
の剥離層からの歪みが伝わりにくくなり、良質な結晶性
のエピタキシャル半導体膜を成膜することができる。こ
の場合の低温酸化は、例えばドライ酸化雰囲気中で４０
０℃で１時間程度で行うことができる。

【００４１】そして、上述したように多孔質層表面に半
導体のエピタキシャル成長を行う。この半導体のエピタ
キシャル成長は、単結晶半導体基板の表面に形成された
多孔質層は、多孔質ながら結晶性を保っていることか
ら、この多孔質層上へのエピタキシャル成長は可能であ
る。この多孔質層表面へのエピタキシャル成長は、例え
ばＣＶＤ法により、例えば７００℃〜１１００℃の温度
で行うことができる。

【００４２】また、上述した水素アニール、および半導
体のエピタキシャル成長のいずれにおいても、半導体基
体を所定の基体温度に加熱する方法としては、いわゆる
サセプタ加熱方式によることもできるし、半導体基体自
体に直接電流を流して加熱する通電加熱方式等を採るこ
とができる。

【００４３】多孔質層上にエピタキシャル成長する半導
体薄膜は、単層半導体膜とすることも複数の半導体層の
積層による複層半導体薄膜とすることができる。また、
この半導体薄膜は半導体基体と同じ物質でもよいし、異
なる物質でもよい。例えば、単結晶Ｓｉ半導体基体を用
い、その表面に形成した多孔質層にＳｉ、あるいはＧａ
Ａｓ等の化合物半導体、またはＳｉ化合物、例えばＳｉ
_1-y Ｇｅ_y をエピタキシャル成長するとか、これらを適
宜組み合わせ積層する等、種々の半導体薄膜を成長させ
ることができる。

【００４４】一方、化合物半導体による薄膜半導体を形
成する場合においては、半導体基体として化合物半導体
基体を用いることができ、この場合においてもこれに陽
極化成を行えば、同様に表面に多孔質層を有する半導体
基体を構成することができる。そして、その多孔質層上
に化合物半導体をエピタキシャル成長させれば、例えば
Ｓｉ半導体基体上に化合物半導体をエピタキシャル成長
させる場合よりも格子不整合を小さくすることができる
ことから良好な結晶性をもつ化合物半導体薄膜を形成で
き、結晶性にすぐれた化合物半導体による薄膜半導体を
得ることができる。

【００４５】また、多孔質層に成膜する半導体薄膜に
は、そのエピタキシャル成長に際してｎ型もしくはｐ型
の不純物を導入することができる。あるいは、エピタキ
シャル半導体薄膜の成膜後に、イオン注入、拡散等によ
って不純物の導入を全面もしくは選択的に行うこともで
きる。この場合、その使用目的に応じて、導電型、不純
物の濃度、種類の選択がなされる。

【００４６】また、半導体薄膜の厚さも、薄膜半導体の
用途に応じて適宜選択することができる。例えば、半導
体集積回路を薄膜半導体に形成する場合、半導体素子の
動作層は数μｍ程度の厚さであるので、例えば５μｍ程
度の厚さに形成することができる。

【００４７】単結晶シリコン半導体薄膜による薄膜半導
体により太陽電池を構成する場合は、半導体薄膜として
は、例えば多孔質層側から順に、例えばｐ型の高不純物
濃度のｐ⁺ 半導体層、ｐ型の低不純物濃度のｐ^- 半導体
層、およびｎ型の高不純物濃度のｎ⁺ 半導体層の順にエ
ピタキシャル成長させた複層半導体薄膜とすることがで
きる。これらの層の不純物濃度、膜厚は特に制限されな
いが、例えばｐ⁺ 型半導体層は、膜厚が０〜１μｍの範
囲、典型的には０．５μｍ程度、ボロンＢの濃度が１０
¹⁸〜１０²⁰atoms/cm³ の範囲、典型的には約１０¹⁹atom
s/cm³ 程度、ｐ型半導体層は、膜厚が１〜３０μｍの範
囲、典型的には５μｍ程度、ボロン濃度が１０¹⁴〜１０
¹⁷atoms/cm³ の範囲、典型的には約１０¹⁶atoms/cm³ 程
度、ｎ⁺型半導体層は、膜厚が０．１〜１μｍの範囲、
典型的には０．５μｍ程度、リンＰまたは砒素Ａｓの濃
度が１０¹⁸〜１０²⁰atoms/cm³ の範囲、典型的には約１
０¹⁹atoms/cm³ 程度とすることが好ましい。

【００４８】また、半導体薄膜を、多孔質層側からｐ⁺
型Ｓｉ層、ｐ型Ｓｉ_1-x Ｇｅ_x グレーディッド層、アン
ドープのＳｉ_1-y Ｇｅ_y 層、ｎ型Ｓｉ_1-x Ｇｅ_x グレー
ディッド層、およびｎ⁺ 型シリコン層の順にエピタキシ
ャル成長させた半導体膜とし、これによってダブルヘテ
ロ構造の太陽電池を作製することができる。このダブル
ヘテロ構造を構成する各層の典型的な例示としては、ｐ
⁺ 型Ｓｉ層としては、不純物濃度が１０¹⁹atoms/cm³ 程
度、膜厚が０．５μｍ程度、ｐ型Ｓｉ_1-x Ｇｅ_x グレー
ディッド層としては、不純物濃度が１０¹⁶atoms/cm³ 程
度、膜厚が１μｍ程度、アンドープのＳｉ_1-y Ｇｅ_y 層
としては、ｙが０．７、膜厚が１μｍ程度、ｎ型Ｓｉ
_1-x Ｇｅ_x グレーディッド層としては、不純物濃度が１
０¹⁶atoms/cm³ 程度、膜厚が１μｍ程度、およびｎ⁺ 型
Ｓｉ層としては、不純物濃度が１０¹⁰ｃｍ^-3程度、膜厚
が０．５μｍ程度とすることが好ましい。なお、ｐ型、
ｎ型Ｓｉ_1-x Ｇｅ_x グレーディッド層中のＧｅの組成比
ｘは、それぞれ両側に存する層のｘ＝０からアンドープ
のＳｉ_1-y Ｇｅ_y のｙまで、漸次増大するようにするこ
とが好ましい。これにより、各界面において格子定数が
整合することから、良好な結晶性を得ることができる。

【００４９】このようなダブルヘテロ構造の太陽電池で
は、その中央のアンドープのＳｉ_1-y Ｇｅ_y 層にキャリ
アおよび光を有効に閉じこめることができるため、高い
変換効率を得ることができる。

【００５０】上述の半導体薄膜は、半導体基体から剥離
し、そのまま薄膜半導体として使用することが可能であ
る。

【００５１】あるいは、半導体薄膜を、多孔質層を介し
て半導体基体に弱く固着させた状態のまま、この半導体
薄膜に、例えば太陽電池として必要な処理を行うことが
できる。

【００５２】半導体基体の形状は、種々の構成を採るこ
ができる。例えばウェファ状すなわち円板状、あるいは
基体表面が曲面を有する棒状体等の種々の形状をとるこ
とができる。

【００５３】半導体基体は、前述したように、シリコン
Ｓｉの単結晶基体、或る場合はＳｉ多結晶基体、あるい
はＳｉＧｅ，ＧａＡｓ、ＧａＰ等の化合物半導体基体な
ど種々の半導体基体によって構成することができるが、
Ｓｉ単結晶薄膜や、Ｓｉ単結晶薄膜による太陽電池など
の製造には、Ｓｉ単結晶基体を用いることが好ましい。

【００５４】また、半導体基体は、ｎ型もしくはｐ型の
不純物がドープされた半導体基体あるいは、不純物を含
まない半導体基体によって構成することができる。しか
し、陽極化成を行う場合は、ｐ型の不純物が高濃度にド
ープされた低比抵抗の半導体基体いわゆるｐ⁺ Ｓｉ基体
を用いることが望ましい。この半導体基体としてｐ⁺型
Ｓｉ基体を用いるときは、ｐ型不純物の例えばボロンＢ
が、約１０¹⁹atoms/cm³ 程度にドープされ、その抵抗が
０．０１〜０．０２Ωｃｍ程度のＳｉ基板を用いること
が望ましい。そして、このｐ⁺ 型Ｓｉ基体を陽極化成す
ると、基板表面とほぼ垂直方向に細長く伸びた微細孔が
形成され、結晶性を維持したまま多孔質するため、望ま
しい多孔質層が形成される。

【００５５】次に、本発明方法の実施例を説明する。先
ず、本発明方法によって薄膜半導体を得る場合の一実施
例を説明する。 〔実施例１〕図２〜図４は、この実施例１の製造工程図
を示す。先ず、高濃度にボロンＢがドープされて、比抵
抗例えば０．０１〜０．０２Ωｃｍとされた単結晶Ｓｉ
によるウエファ状の半導体基体１１を用意した（図２Ａ
₁ ）。

【００５６】そして、この半導体基体１１の表面を、陽
極化成して半導体基体１１の表面に多孔質層を形成し
た。この実施例においては、図１で説明した２槽構造の
陽極化成装置を用いて陽極化成を行った。すなわち、第
１および第２の各槽１Ａおよび１Ｂ間に単結晶Ｓｉによ
る半導体基体１１を配置し、両槽１Ａおよび１Ｂには、
共にＨＦ（４９％溶液）：Ｃ₂ Ｈ₅ ＯＨ（９５％溶液）
＝１：１による電解溶液を注入した。そして各電解溶液
槽１Ａおよび１Ｂの電解溶液中に浸漬配置したＰｔ電極
３Ａおよび３Ｂ間に直流電源２によって電流を流した。

【００５７】この実施例においては、先ず、電流密度１
ｍＡ／ｃｍ² の低電流で８分間通電した。このようにす
ると、口径が小さい微細孔による緻密な多孔率１６％、
厚さ１．７μｍの表面層１２Ｓが形成される（図２
Ｂ₁ ）。一旦通電を止めた後、電流密度７ｍＡ／ｃｍ²
で８分間通電した。このようにすると、表面層１２Ｓの
微細孔に比し口径が大きい多孔率２６％、厚さ６．３μ
ｍの中間多孔率層１２Ｍが、表面層１２Ｓの下層すなわ
ち表面層１２Ｓより内側（下層）に形成された（図２Ｃ
₁ ）。更に、一旦通電を止めた後、２００ｍＡ／ｃｍ²
の高電流密度で３秒間通電させた。このようにすると、
中間多孔率層１２Ｍ内に、すなわち中間多孔率層１２Ｍ
によって上下に挟み込まれた位置にこの中間多孔率層１
２Ｍに比して高い多孔率の約４０〜７０％程度の脆弱な
高多孔率層１２Ｈが形成された（図３Ｄ₁ ）。このよう
にして、表面層１２Ｓと、中間多孔率層１２Ｍと、高多
孔率層１２Ｈとによる多孔質層１２が形成された。

【００５８】その後、常圧Ｓｉエピタキシャル成長装置
内で、先ず、半導体基体１１をＨ₂雰囲気中でアニール
した。このアニールすなわち加熱工程は、室温から１１
００℃までの加熱昇温時間を約２０分とし、その後この
１１００℃に約３０分間保持して行った。このＨ₂ アニ
ールによって多孔質層の表面層１２Ｓは、より滑らかに
なった。

【００５９】その後、このＨ₂ 中１１００℃のアニール
温度から、１０６０℃に降温して、ＳｉＨ₄ ガスを原料
ガスとしてＳｉのエピタキシャル成長を１７分間行っ
た。このようにすると、多孔質層１２の表面層１２Ｓ上
に、厚さ約５μｍの単結晶Ｓｉによるエピタキシャル成
長半導体薄膜１３が形成される（図３Ｅ₁ ）。このと
き、多孔質層１２の高多孔率層１２Ｈの強度が、多孔質
Ｓｉの再結晶化により、より一層脆弱化された。具体的
には、その分離強度は１ｋｇ／ｃｍ² 以下となった。

【００６０】したがって、この状態で、半導体薄膜１３
を半導体基体１１から分離すなわち剥離することができ
る。この分離作業は、半導体薄膜１３の表面に全面的
に、例えばＰＥＴ（ポリエチレンテレフタレート）等の
樹脂フィルムよりなる例えば最終的に得る薄膜半導体の
補強層となる支持基体３１を接着剤によって強固に、例
えば上述の分離強度より大なる接着強度をもって接着す
る。一方、半導体基体１１の裏面を、真空吸着装置３２
に吸着させる。

【００６１】この真空吸着装置３２は、その吸着面３２
ｓに複数の吸引口３２ｈが開口され、これらが真空ポン
プすなわち排気装置３３に連結されてその吸引がなされ
る。この吸着面３２ｓは、半導体基体１１の裏面のほぼ
全面に渡り、半導体基体１１の裏面のほぼ全域に渡っ
て、１ｋｇ／ｃｍ² 以上の力で吸着されるようにする
（図３Ｆ₁ ）。

【００６２】このようにして、半導体薄膜１３を、これ
に接着した支持基体３１を、真空吸着装置３２に保持さ
れた半導体基体１１から離間させる方向に引き上げて、
半導体薄膜１３を半導体基体１１から引き剥がす。この
ようにすると、脆弱化された多孔質層１２の、特に高多
孔質層１２Ｈにおいて分離がなされ、半導体薄膜１３
が、半導体基体１１より分離される（図４Ｇ₁ ）。

【００６３】このようにして、この例では支持基体３１
によって支持された半導体薄膜１３による薄膜半導体２
３が構成される。この薄膜半導体２３の半導体薄膜１３
上に付着された多孔質層１２は、エッチング除去できる
（図４Ｈ₁ ）。

【００６４】一方、薄膜半導体２３を剥離して後の半導
体基体１１に関しては、真空吸着装置３２の排気装置３
３による排気を停止することによって、その吸着力を消
失させて半導体基体１１を真空吸着装置３２から取出
し、半導体基体１１に残された多孔質層をエッチング除
去し、再び図２〜図４の作業を繰返すことによって、同
様の薄膜半導体２３を製造することができる。

【００６５】このようにして形成された薄膜半導体２３
は、結晶性にすぐれ、また必要充分に薄く、支持基体３
１がフレキシブル性を有する場合、全体がフレキシブル
な薄膜半導体として構成することができる。

【００６６】なお、上述の実施例では、半導体基体１１
側のみを真空吸着装置３２によって吸着し、半導体薄膜
１３に支持基体３１に接着してその剥離を行った場合で
あるが、半導体体基体１１側を第１の真空吸着装置３２
によって吸着し、半導体薄膜１３側に関しても第２の真
空吸着装置に吸着保持させるようにして半導体薄膜１３
の半導体基体１１からの剥離を行うようにすることがで
きる。この場合の例を実施例２に説明する。

【００６７】〔実施例２〕この場合においても、図２Ａ
₁ 〜Ｃ₁ および図３Ｄ₁ および図３Ｅ₁ で説明したと同
様の方法を採って半導体基体１１に、表面層１２Ｓと、
中間多孔率層１２Ｍと、脆弱化された高多孔率層１２Ｈ
とによる多孔質層１２を形成し、これの上にエピタキシ
ャル成長半導体薄膜１３を形成する。

【００６８】そして、この実施例においては、図５にそ
の概略断面図を示すように、半導体基体１１の裏面と、
半導体薄膜１３の表面とに対し、それぞれ第１および第
２の真空吸着装置３２１および３２２の各吸着面３２ｓ
を吸着させる。

【００６９】この状態で、第１および第２の真空吸着装
置３２１および３２２の少なくともいずれかの吸着装置
を移動させることによって、半導体基体１１と半導体薄
膜１３を互いに引き離す。このようにすると、脆弱化さ
れている多孔質層１２、この例では高多孔率層１２Ｈに
おいて破断が生じ、半導体基体１１から半導体薄膜１３
が分離される（図６Ａ）。

【００７０】その後、両真空吸着装置３２１および３２
２の排気を停止することによって、吸着力を消失させ
て、各吸着装置３２１および３２２から半導体基体１１
および半導体薄膜１３を取り出す。そして、この半導体
薄膜１３によって薄膜半導体３１を得る（図６Ｂ）。こ
の場合においても、薄膜半導体３１に残された多孔質層
をエッチング除去することができる。

【００７１】そして、半導体基体１１についても、これ
に残された多孔質層をエッチング除去し、上述したと同
様の作業を繰返すことによって、同様の薄膜半導体２３
を製造することができる。

【００７２】図５および図６Ａにおいて、第１および第
２の真空吸着装置３２１および３２２の、図３Ｆ₁ およ
び図４Ｇ₁ の真空吸着装置３２の各部と対応する部分に
は同一符号を付して重複説明を省略する。

【００７３】第１および第２の真空吸着装置３２１およ
び３２２の吸着力は、同等の例えばそれぞれ１ｋｇ／ｃ
ｍ² とすることができ、この場合は、多孔質層１２にお
ける分離に要する強度すなわち分離強度は２ｋｇ／ｃｍ
² 以下とする。

【００７４】次に、本発明を半導体装置、例えば太陽電
池を製造する場合の一実施例について説明する。 〔実施例３〕この実施例においても、実施例１における
と同様に半導体基体１１に多孔質層１２を形成する。す
なわち、高濃度にボロンＢがドープされて、比抵抗例え
ば０．０１〜０．０２Ωｃｍとされた単結晶Ｓｉによる
ウエファ状の半導体基体１１を用意した。

【００７５】そして、この半導体基体１１の表面を、陽
極化成して半導体基体１１の表面に多孔質層を形成し
た。この実施例においては、図１で説明した２槽構造の
陽極化成装置を用いて陽極化成を行った。すなわち、第
１および第２の各槽１Ａおよび１Ｂ間に単結晶Ｓｉによ
る半導体基体１１を配置し、両槽１Ａおよび１Ｂには、
共にＨＦ（４９％溶液）：Ｃ₂ Ｈ₅ ＯＨ（９５％溶液）
＝１：１による電解溶液を注入した。そして各電解溶液
槽１Ａおよび１Ｂの電解溶液中に浸漬配置したＰｔ電極
３Ａおよび３Ｂ間に直流電源２によって電流を流した。

【００７６】この実施例においては、先ず、電流密度１
ｍＡ／ｃｍ² の低電流で８分間通電した。このようにす
ると、実施例１における表面層１２Ｓに比し、その微細
孔の口径が小さい緻密な多孔率１６％、厚さ１．７μｍ
の表面層１２Ｓが形成される（図７Ａ₃ ）。一旦通電を
止めた後、電流密度７ｍＡ／ｃｍ² で８分間通電した。
このようにすると、表面層１２Ｓの微細孔に比し口径が
大きい多孔率２６％、厚さ６．３μｍの中間多孔率層１
２Ｍが、表面層１２Ｓの下層すなわち表面層１２Ｓより
内側に形成された（図７Ｂ₃ ）。更に、一旦通電を止め
た後、２００ｍＡ／ｃｍ² の高電流密度で３秒間通電さ
せた。このようにすると、中間多孔率層１２Ｍ内に、す
なわち中間多孔率層１２Ｍによって上下に挟み込まれた
位置にこの中間多孔率層１２Ｍに比して高い多孔率の約
４０〜７０％程度の脆弱な高多孔率層１２Ｈが形成され
た（図７Ｃ₃ ）。このようにして、表面層１２Ｓと、中
間多孔率層１２Ｍと、高多孔率層１２Ｈとによる多孔質
層１２が形成された。

【００７７】その後、常圧Ｓｉエピタキシャル成長装置
内で先ず、半導体基体１１をＨ₂ 雰囲気中でアニールし
た。このアニールすなわち加熱工程は、室温から１１０
０℃までの加熱昇温時間を約２０分とし、その後この１
１００℃に約３０分間保持して行った。このＨ₂ アニー
ルによって多孔質層の表面層１２Ｓは、より滑らかにな
った。

【００７８】その後、Ｈ₂ 中１１００℃のアニール温度
から、１０６０℃に降温して、ＳｉＨ₄ ガスとＢ₂ Ｈ₆
ガスを用いた高濃度ボロンドープのＳｉエピタキシャル
成長を３分間行ってｐ型の高不純物濃度のＳｉエピタキ
シャル成長層からなる第１の半導体層１３１を形成し、
次に、ＳｉＨ₄ ガスと低濃度Ｂ₂ Ｈ₆ ガスを用いて低濃
度ボロンドープのＳｉエピタキシャル成長を１０分間行
ってｐ型の低不純物濃度のＳｉエピタキシャル成長層か
らなる第２の半導体層１３２を形成し、更に、その後、
ＳｉＨ₄ ガスとＰＨ₃ ガスを用いて４分間のＳｉエピタ
キシャル成長を行ってｎ型のＳｉエピタキシャル成長層
からなる第３の半導体層１３３を形成し、これら第１〜
第３の半導体層の積層による半導体薄膜１３を形成し
た。

【００７９】このような半導体薄膜１３のエピタキシャ
ル成長工程によって、多孔質層１２の高多孔率層１２Ｈ
の多孔率は増加し、その分離強度は低下して、１ｋｇ／
ｃｍ² 程度以下もしくは若干これより大きい程度となっ
た。

【００８０】次に、この実施例においては、エピタキシ
ャル半導体薄膜１３上に表面熱酸化によってＳｉＯ₂ 膜
すなわち透明の絶縁膜１６を形成し、フォトリソグラフ
ィによるパターンエッチングを行って電極ないしは配線
とのコンタクトを行う開口１６Ｗを形成する（図８
Ｅ₃ ）。この開口１６Ｗは、所要の間隔を保持して図に
おいては紙面と直交する方向に延長するストライプ状に
平行配列して形成することができる。このように形成し
たＳｉＯ₂ 膜により、界面でのキャリア発生や再結合を
極力少なくすることが可能である。

【００８１】そして、全面的に金属膜の蒸着を行い、フ
ォトリソグラフィによるパターンエッチングを行って受
光面側の電極ないしは配線１７を、ストライプ状開口１
６Ｗに沿って形成する（図９Ｆ₃ ）。この電極ないしは
配線１７を形成する金属膜は、例えば厚さ３０ｎｍのＴ
ｉ膜、厚さ５０ｎｍのＰｄ、厚さ１００ｎｍのＡｇを順
次蒸着し、さらにこれの上に厚さ８μｍのＡｇメッキを
行うことによって形成した多層構造膜によって構成し得
る。その後４００℃で２０〜３０分間のアニールを行っ
た。

【００８２】次に、ストライプ状の電極ないしは配線１
７上に、それぞれこれらに沿って導電線４１、この実施
例では金属ワイヤを接合し、これの上に透明の接着剤２
１によって、透明樹脂基板、ガラス基板等の透明基板４
２を接合する（図９Ｇ₃ ）。電極ないしは配線１７への
導電性４１の接合は、半田付けによることができる。そ
して、これら導電線４１は、その一端を、電極ないしは
配線１７よりそれぞれ長くして外方に導出する。

【００８３】その後、半導体基体１１と透明基板４２と
に、図５等において説明したと同様の第１および第２の
真空吸着装置３２１および３２２を、各吸着面３２ｓに
おいて、排気装置３３による吸引口３２ｈからの真空吸
引によって吸着させる。

【００８４】そして、第１および第２の真空吸着装置３
２１および３２２の少なくともいずれかを移動して、相
互に引き離す。このようにして、多孔質層１２の脆弱な
高多孔率層１２Ｈで破断を生じさせて半導体基体１１
と、半導体薄膜１３とを分離する（図１０）。このよう
にすると、図１１に示すように、透明基板４２上に、エ
ピタキシャル半導体薄膜１３が接合された薄膜半導体２
３が構成される。この場合、薄膜半導体２３の裏面に
は、多孔質層１２が残存するが、これの上に銀ペースト
を塗布し、更に金属板を接合して他方の裏面電極２４を
構成する。このようにして、プリント基板２０にｐ⁺ −
ｐ^- −ｎ⁺ 構造の薄膜半導体２３が形成された太陽電池
が構成される。この金属電極２４は、太陽電池裏面の素
子層保護膜としても機能する。

【００８５】このようにして形成した太陽電池は、受光
側電極ないしは配線１７が、透明基板４２によって覆わ
れているにもかかわらず、これからの電気的外部導出が
導電線４１によってなされ、かつ外部に導出されている
ことから、外部との電気的接続が容易になされる。ま
た、例えば上述の実施例におけるように、エピタキシャ
ル半導体薄膜１３に対し、すなわち太陽電池の活性部に
対しそれぞれコンタクトされた複数の各電極ないしは配
線１７からそれぞれ導電線４１の導出を行うようにした
ことから、太陽電池の直列抵抗を充分小とすることがで
きる。

【００８６】尚、上述の導電線４１は、金属ワイヤに限
られるものではなく、例えば帯状金属線等によって構成
することもできる。

【００８７】また、透明基板４２は、ガラス基板等の剛
性を有する基板によって構成することもできるし、樹脂
シートによるフレキシブル基板によって構成することも
できる。このようにフレキシブル基板によって構成する
場合は、太陽電池全体をフレキシブルに構成することが
できる。

【００８８】このようにして、太陽電池の製造を行う場
合、その受光面に透明基板が配置されているにもかかわ
わらず、導電線の導出を、各電極１７からそれぞれ導出
することができるので、直列抵抗の低減化をはかること
ができるものであり、またその導電線の接続は、薄膜太
陽電池として分離される前の、半導体基板１１上に形成
された状態の機械的に強固で、かつ安定した状態でなさ
れるので、確実、容易に量産的に行うことができ、また
このように、導電線の導出により、複数の太陽電池を相
互に容易に接続することができる。

【００８９】また、太陽電池においてその薄膜半導体の
裏面に多孔質層１２が残っている場合、この多孔質層１
２は、半導体基体１１が高不純物濃度である場合、これ
も高不純物濃度であることから光起電力を吸収する不都
合がある場合は、これを例えばエッチングによって除去
することができる。

【００９０】尚、上述した各例においては、多孔質層１
２内における高多孔率層１２Ｈを、中間多孔率層１２Ｍ
内に形成するようにした場合であるが、陽極化成の条件
を変更することによってこの高多孔率層１２Ｈを、表面
層１２Ｓとは反対側の最下層に、すなわち多孔質層１２
の、この多孔質層１２が形成されない半導体基体１１の
との界面に形成することができる。すなわち、この場
合、高多孔率層１２Ｈの形成における例えば２００ｍＡ
の高電流通電を、断続的に数回繰り返し行うことによっ
て、中間多孔率層の界面と基体領域との界面に形成する
ことができる。この場合には、半導体薄膜１３と半導体
基体１１との分離は、多孔質層１２とこの多孔質層１２
が形成されていない半導体基体１１との界面でなされ
る。

【００９１】また、上述した例では、本発明を薄膜半導
体装置の製造に適用する例として太陽電池を得る場合に
ついて説明したが、他の各種半導体集積回路等の薄膜半
導体装置を得る場合に適用することができることはいう
までもない。

【００９２】上述したように、本発明製造方法によれ
ば、半導体基体の表面に多孔質層を形成し、これの上に
半導体のエピタキシャル成長を行って、これを剥離する
ので半導体基体は多孔質化された厚さだけが消耗される
ものであるが、上述したエピタキシャル半導体薄膜１３
の形成およびその分離後は、半導体基体表面を研磨する
ことによって、再び多孔質層の形成、エピタキシャル半
導体薄膜の形成、分離を繰り返すことができ、その繰り
返し使用が可能であることから、安価に製造できる。ま
た、半導体基体の繰り返し使用によって、これが薄くな
った場合には、この半導体基体自体によって薄膜半導体
として用いることができ、例えば太陽電池の製造もでき
るものである。したがって、半導体基体は、最終的に無
効となることなく、殆ど無駄なく使用ができることか
ら、これによってもコストの低減化をはかることができ
る。

【００９３】また、薄膜半導体、太陽電池を製造するこ
とによって厚さが減少した半導体基体に対し、この減少
した厚さに見合った厚さの半導体のエピタキシャル成長
を行って、上述した薄膜太陽電池の製造を繰返し行うよ
うにすることによって、永久的に同一の半導体基体の使
用が可能となるので、更に低コスト、低エネルギーで薄
膜半導体、太陽電池等の半導体装置を製造することがで
きる。

【００９４】また、単に単一多孔率を有する多孔質層上
に半導体薄膜をエピタキシャル成長させる方法とする場
合は、その半導体薄膜の結晶性を良好にするには、結晶
成長の核となる多孔質層の多孔率を小さくする必要があ
ることから、陽極化成に当たって、電流密度を低くし
て、電解溶液のＨＦ混合比を多くする必要がある。とこ
ろが、このように、多孔率を低くすると、多孔質層が硬
くなり、エピタキシャル半導体薄膜の分離が難しくな
る。そこで、分離強度を弱くするために多孔率を上げよ
うと、例えば陽極化成の条件のうち、電流密度を高くし
て、電解溶液のＨＦ混合比を少なくすると、この場合は
分離は容易になるが、エピタキシャル半導体薄膜の結晶
性が極端に悪くなる。ところが前述した実施例における
ように、多孔質層の表面部分の多孔率を小さくして、多
孔質層内部の多孔率が大きいという２面性の性質をもつ
多孔質層を形成することにより、多孔質層上にエピタキ
シャル半導体膜を良好に形成でき、しかも、エピタキシ
ャル半導体膜を容易に分離できる。

【００９５】また、多孔質層に形成する高多孔率層は、
多孔率が大きいほど剥離が容易になるが、歪みが大き
く、その影響が多孔質層の表面層にまで及ぼしてしま
う。このため、表面層に亀裂が生じることもある。ま
た、エピタキシャル成長を行う際、エピタキシャル半導
体膜に欠陥を生じさせる原因となる。これに対し、前述
したように、多孔率の非常に高い層と多孔率の低い表面
層との間に、これらの層から発生する歪みを緩和するバ
ッファー層として、表面層よりやや多孔率の高い中間多
孔率層を形成することにより、剥離が容易で良質のエピ
タキシャル半導体膜を形成できる。

【００９６】そして、また、特に本発明方法において
は、半導体基体１１と半導体薄膜１３の分離（剥離）
を、少なくともその一方に真空吸着装置を配置して、全
面的にほぼ一様な吸着力をもって保持することができる
ことから、半導体基板１１や半導体薄膜１３を破損する
ことなく容易、確実にその分離を行うことができる。そ
して、最終的に得る薄膜半導体２３において、支持基板
による補強を必要としない場合等においては、半導体基
体１１および半導体薄膜１３の双方に対し、それぞれ真
空吸着装置による保持を行うようにすることによって、
支持基板や保持基板の接着、その除去の作業を回避する
ことができることから、煩雑の作業、さらにこの作業に
伴う半導体薄膜１３もしくは薄膜半導体２３の破損、お
よび汚損を回避できる。

【００９７】

【発明の効果】上述の本発明製造方法よれば、半導体基
体１１の表面自体を陽極化成によって変化させて多孔質
層１２を形成し、これの上に半導体薄膜１３を成長する
ものであり、この半導体薄膜１３は、エピタキシャル成
長によって結晶性にすぐれた半導体薄膜として、また必
要充分に小なる厚さに成膜できることから、この半導体
薄膜１３を、多孔質層１２の中間層あるいは多孔質層の
界面において破断することによって半導体基体から剥離
して得た目的とする薄膜半導体あるいは半導体装置は、
結晶性にすぐれたしたがって、光電気変換効率の高い太
陽電池、あるいは特性にすぐれた集積回路装置等の各種
薄膜半導体装置を製造形成できる。

【００９８】また、本発明方法によれば、真空吸着によ
って、すなわちその分離のための剥離力を、広面積に渡
って、例えば全面的に保持することができるので、半導
体薄膜と半導体基体との剥離（分離）において、この剥
離のための外力を、広面積例えば全面的に与えることが
できることから、例えば機械的クランプ機構等の機械的
挟持等によるクランプによって引き剥がす場合等に比
し、あるいは接着剤によって他の基板に接着して引き剥
がす場合に比し、破損ないしは汚損を回避できる。ま
た、この半導体薄膜の、半導体基体からの分離強度すな
わち分離に要する強度は、多孔質層の多孔率を選定する
ことによって高い自由度をもって選定できるので、上述
した真空吸着による保持によってその半導体薄膜の分離
を行うに最適な分離強度に選定できるものである。した
がって、この分離を良好に行うことができて、この分離
に伴う破損事故を回避でき、破損に伴う歩留りの低下を
回避できるものである。

【００９９】また、上述の本発明方法によれば、半導体
薄膜を分離して後に残された半導体基体に対して再び多
孔質層の形成半導体薄膜の形成を行って、繰り返し薄膜
半導体もしくは半導体装置の製造を行うことができるの
で、廉価に目的とする薄膜半導体もしくは薄膜半導体装
置の製造を行うことができる。

【図面の簡単な説明】

【図１】本発明方法を実施する陽極化成装置の一例の構
成図である。

【図２】本発明方法の一実施例の工程図（その１）であ
る。Ａ₁ 〜Ｃ₁ は、その各工程の断面図である。

【図３】本発明方法の一実施例の工程図（その２）であ
る。Ｄ₁ 〜Ｆ₁ は、その各工程の断面図である。

【図４】本発明方法の一実施例の工程図（その３）であ
る。Ｇ₁ およびＨ₁ は、その各工程の断面図である。

【図５】本発明方法の他の実施例の一工程図（その１）
である。

【図６】本発明方法の他の実施例の工程図（その２）で
ある。ＡおよびＢは、その各工程の断面図である。

【図７】本発明方法の実施例の工程図（その１）であ
る。Ａ₃ 〜Ｃ₃ は、その各工程の断面図である。

【図８】本発明方法の実施例の工程図（その２）であ
る。Ｄ₃ およびＥ₃ は、その各工程の断面図である。

【図９】本発明方法の他の実施例の工程図（その３）で
ある。Ｆ₃ およびＧ₃ は、その各工程の断面図である。

【図１０】本発明方法の他の実施例の一工程の断面図
（その４）である。

【図１１】本発明方法の他の実施例の一工程の断面図
（その５）である。

Claims (13)

【特許請求の範囲】
1. 【請求項１】 半導体基体に、多段階の陽極化成によっ
   て内部もしくは半導体基体との界面に強度が低下された
   層を有する多孔質半導体層を形成する工程と、 上記多孔質層の表面に半導体薄膜を成長させる工程と、 上記半導体基体裏面を第１の吸着力をもって真空吸着
   し、上記半導体薄膜を上記多孔質半導体層の上記強度が
   低下された層において上記半導体基体からの分離を行う
   分離工程とを有することを特徴とする薄膜半導体の製造
   方法。
2. 【請求項２】 上記半導体薄膜の分離強度が、上記第１
   の吸着力に比し小に選定されたことを特徴とする請求項
   １に記載の薄膜半導体の製造方法。
3. 【請求項３】 上記半導体薄膜の分離強度を、１ｋｇ／
   ｃｍ² 以下に選定したことを特徴とする請求項１に記載
   の薄膜半導体の製造方法。
4. 【請求項４】 上記半導体薄膜の上記半導体基体からの
   分離工程において、 上記半導体基体裏面を第１の吸着力をもって真空吸着
   し、上記半導体薄膜側を第２の吸着力をもって真空吸着
   し、上記半導体薄膜を上記多孔質半導体層の上記強度が
   低下された層において上記半導体基体からの分離を行う
   分離工程とを有することを特徴とする請求項１に記載の
   薄膜半導体の製造方法。
5. 【請求項５】 上記半導体薄膜の分離強度が、上記第１
   の吸着力と、上記第２の吸着力の和に比し小に選定され
   たことを特徴とする請求項４に記載の薄膜半導体の製造
   方法。
6. 【請求項６】 上記半導体薄膜の分離強度を、２ｋｇ／
   ｃｍ² 以下に選定したことを特徴とする請求項４に記載
   の薄膜半導体の製造方法。
7. 【請求項７】 半導体基体に、多段階の陽極化成によっ
   て内部もしくは半導体基体との界面に強度が低下された
   層を有する多孔質半導体層を形成する工程と、 上記多孔質層の表面に半導体薄膜を成長させる工程と、 上記半導体薄膜に半導体素子を形成する工程と、 上記半導体基体裏面を第１の吸着力をもって真空吸着
   し、上記半導体薄膜を上記多孔質半導体層の上記強度が
   低下された層において上記半導体基体からの分離して半
   導体装置を得る分離工程とを有することを特徴とする半
   導体装置の製造方法。
8. 【請求項８】 上記半導体薄膜の分離強度が、上記第１
   の吸着力に比し小に選定されたことを特徴とする請求項
   ７に記載の薄膜半導体装置の製造方法。
9. 【請求項９】 上記半導体薄膜の分離強度を、１ｋｇ／
   ｃｍ² 以下に選定したことを特徴とする請求項７に記載
   の薄膜半導体装置の製造方法。
10. 【請求項１０】 上記半導体薄膜の上記半導体基体から
    の分離工程において、 上記半導体基体裏面を第１の吸着力をもって真空吸着
    し、上記半導体薄膜側を第２の吸着力をもって真空吸着
    し、上記半導体薄膜を上記多孔質半導体層の上記強度が
    低下された層において上記半導体基体からの分離を行う
    分離工程とを有することを特徴とする請求項７に記載の
    薄膜半導体装置の製造方法。
11. 【請求項１１】 上記半導体薄膜の分離強度が、上記第
    １の吸着力と、上記第２の吸着力の和に比し小に選定さ
    れたことを特徴とする請求項１０に記載の薄膜半導体装
    置の製造方法。
12. 【請求項１２】 上記半導体薄膜の分離強度が、２ｋｇ
    ／ｃｍ² 以下に選定されたことを特徴とする請求項１０
    に記載の薄膜半導体装置の製造方法。
13. 【請求項１３】 上記半導体薄膜の分離前に、真空中処
    理を含む工程を有し、上記半導体薄膜の分離強度を１ｋ
    ｇ／ｃｍ² 〜２ｋｇ／ｃｍ² としたことを特徴とする請
    求項７に記載の半導体装置の製造方法。