JPH10326882A - 半導体基板及びその作製方法 - Google Patents

Abstract

(57)【要約】 【課題】 高品質ＳＯＩウエハの制御性、生産性、経済
性に優れた作製方法とそれによって作製されたウエハを
提供する。 【解決手段】 貼り合わせによって作製するウエハにお
いて、貼り合わせ後に、第１のＳｉ基体２の主面側に形
成した表面に低多孔度薄層１２と高多孔度層１３を含む
多孔質領域１中の高多孔度層界面で分離し、非多孔質層
１４を第２の基板３上に移設する。高多孔度層で分離し
たのち、残留する低多孔度薄層１２は水素アニールなど
の平滑化処理によって、選択エッチングを用いずに非多
孔質化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板の作製
方法に関し、更に詳しくは、誘電体分離層あるいは、絶
縁物上の単結晶半導体又はＳｉ基板上の単結晶化合物半
導体の層に電子デバイス、集積回路を形成するに適した
半導体基板の作製方法に関するものである。

【０００２】

【従来の技術】絶縁物上の単結晶Ｓｉ半導体層の形成
は、セミコンダクタ・オン・インシュレーター（ＳＯ
Ｉ）技術として広く知られ、通常のＳｉ集積回路を作製
するバルクＳｉ基板では到達しえない数々の優位点をＳ
ＯＩ技術を利用したデバイスが有することから多くの研
究が成されてきた。すなわち、ＳＯＩ技術を利用するこ
とで、 １．誘電体分離が容易で高集積化が可能、 ２．対放射線耐性に優れている、 ３．浮遊容量が低減され高速化が可能、 ４．ウエル工程が省略できる、 ５．ラッチアップを防止できる、 ６．薄膜化による完全空乏型電界効果トランジスタが可
能、等の優位点が得られる。これらは例えば以下の文献
に詳しい。Special Issue:"Single-crystal silicon on
non-single-crystal insulators"; edited by G.W.Cul
len, Journal of Crystal Growth, Vol.63, No.3, pp.4
29-590 (1983) さらに、ここ数年においては、ＳＯＩ基板が、ＭＯＳＦ
ＥＴの高速化、低消費電力化を実現する基板として多く
の報告がなされている。（ＩＥＥＥ ＳＯＩｃｏｎｆｅ
ｒｅｎｃｅ １９９４） また、ＳＯＩ構造を用いると
素子の下部に絶縁層があるので、バルクＳｉウエハ上に
素子を形成する場合と比べて、素子分離プロセスが単純
化できる結果、デバイスプロセス工程が短縮される。す
なわち、高性能化と合わせて、バルクＳｉ上のＭＯＳＦ
ＥＴ、ＩＣに比べて、ウエハコスト、プロセスコストの
トータルでの低価格化が期待されている。

【０００３】なかでも完全空乏型ＭＯＳＦＥＴは駆動力
の向上による高速化、低消費電力化が期待されている。
ＭＯＳＦＥＴの閾値電圧（Ｖｔｈ）は一般的にはチャネ
ル部の不純物濃度により決定されるが、ＳＯＩを用いた
完全空乏型（ＦＤ；Ｆｕｌｌｙ Ｄｅｐｌｅｔｅｄ）Ｍ
ＯＳＦＥＴの場合には空乏層厚がＳＯＩの膜厚の影響も
受けることになる。したがって、大規模集積回路を歩留
まりよく作るためには、ＳＯＩ膜厚の均一性が強く望ま
れていた。

【０００４】また、化合物半導体上のデバイスはＳｉで
は得られない高い性能、たとえば、高速、発光などの特
徴を持っている。現在は、これらのデバイスはほとんど
ＧａＡｓ等の化合物半導体基板上にエピタキシャル成長
をしてその中に作り込まれている。しかし、化合物半導
体基板は、高価で、機械的強度が低く、大面積ウエハは
作製が困難などの問題点がある。

【０００５】このようなことから、安価で、機械的強度
も高く、大面積ウエハが作製できるＳｉウエハ上に、化
合物半導体をヘテロエピタキシャル成長させる試みがな
されている。

【０００６】ＳＯＩ基板の形成に関する研究は１９７０
年代頃から盛んであった。初期には、絶縁物であるサフ
ァイア基板の上に単結晶Ｓｉをヘテロエピタキシャル成
長する方法（ＳＯＳ：Sapphire on Silicon）や、多孔
質Ｓｉの酸化による誘電体分離によりＳＯＩ構造を形成
する方法（ＦＩＰＯＳ：Fully Isolation by PorousOxi
dized Silicon）、酸素イオン注入法がよく研究され
た。

【０００７】ＦＩＰＯＳ法は、Ｐ型Ｓｉ単結晶基板表面
にＮ型Ｓｉ層を、プロトンのイオン打ち込み、（イマイ
他，J.Crystal Growth, Vol.63, 547(1983)），もしく
は、エピタキシャル成長とパタ−ニングによって島状に
形成し、表面よりＳｉ島を囲むようにＨＦ溶液中の陽極
化成法によりＰ型Ｓｉ基板のみを多孔質化したのち、増
速酸化によりＮ型Ｓｉ島を誘電体分離する方法である。
本方法では、分離されているＳｉ領域は、デバイス工程
の前に決定されており、デバイス設計の自由度を制限す
る場合があるという問題点がある。

【０００８】酸素イオン注入法は、Ｋ．Ｉｚｕｍｉによ
って始めて報告されたＳＩＭＯＸと呼ばれる方法であ
る。Ｓｉウエハに酸素イオンを１０¹⁷〜１０¹⁸／ｃｍ²
程度注入したのち、アルゴン・酸素雰囲気中で１３２０
℃程度の高温でアニールする。その結果、イオン注入の
投影飛程（Ｒｐ）に相当する深さを中心に注入された酸
素イオンがＳｉと結合して酸化Ｓｉ層が形成される。そ
の際、酸化Ｓｉ層の上部の酸素イオン注入によりアモル
ファス化したＳｉ層も再結晶化して、単結晶Ｓｉ層とな
る。表面のＳｉ層中に含まれる欠陥は従来１０⁵／ｃｍ²
と多かったが、酸素の打ち込み量を４×１０¹⁷／ｃｍ²
付近にすることで、〜１０²／ｃｍ²まで低減することに
成功している。しかしながら、酸化Ｓｉ層の膜質、表面
Ｓｉ層の結晶性等を維持できるような注入エネルギー、
注入量の範囲が狭いために、表面Ｓｉ層、埋め込み酸化
Ｓｉ層（ＢＯＸ；Burried Oxide）の膜厚は特定の値に
制限されていた。所望の膜厚の表面Ｓｉ層を得るために
は、犠牲酸化、ないしは、エピタキシャル成長すること
が必要であった。その場合、膜厚の分布には、これらの
プロセスによる劣化分が重畳される結果、膜厚均一性が
劣化するという問題点がある。

【０００９】また、ＢＯＸにはパイプと呼ばれる酸化Ｓ
ｉの形成不良領域が存在することが報告されている。こ
の原因のひとつとしては、注入時のダスト等の異物が考
えられている。パイプの存在する部分では活性層と支持
基板の間のリークによりデバイス特性の劣化が生じてし
まう。

【００１０】ＳＩＭＯＸのイオン注入は前述の通り、通
常の半導体プロセスで使用するイオン注入と比べ注入量
が多いため、専用の装置が開発されてもなお、注入時間
は長い。イオン注入は所定の電流量のイオンビームをラ
スタースキャンして、あるいは、ビームを拡げて行われ
るため、ウエハの大面積化に伴い、注入時間の増大が想
定される。また、大面積ウエハの高温熱処理では、ウエ
ハ内の温度分布によるスリップの発生などの問題がより
シビアになることが指摘されている。ＳＩＭＯＸでは１
３００℃以上というＳｉ半導体プロセスでは通常使用し
ない高温での熱処理が必須であることから、装置開発、
金属汚染、スリップなど克服すべき問題の重要性がさら
に大きくなることが懸念されている。

【００１１】また、上記のような従来のＳＯＩの形成方
法とは別に、近年、Ｓｉ単結晶基板を、熱酸化した別の
Ｓｉ単結晶基板に、熱処理又は接着剤を用いて張り合
せ、ＳＯＩ構造を形成する方法が注目を浴びている。こ
の方法は、デバイスのための活性層を均一に薄膜化する
必要がある。すなわち、数百μｍもの厚さのＳｉ単結晶
基板をμｍオ−ダ−かそれ以下に薄膜化する必要があ
る。この薄膜化には以下のように３種類の方法がある。

【００１２】１．研磨による薄膜化 ２．局所プラズマエッチングによる薄膜化 ３．選択エッチングによる薄膜化 方法１の研磨では均一に薄膜化することが困難である。
特にサブμｍの薄膜化は、ばらつきが数十％にもなって
しまい、この均一化は大きな問題となっている。さらに
ウエハの大口径化が進めばその困難度は増すばかりであ
る。

【００１３】方法２は、あらかじめ１〜３μｍ程度まで
１の研磨による方法で薄膜化したのち、膜厚分布を全面
で多点測定しておいてから、この膜厚分布にもとづい
て、直径数ｍｍのＳＦ₆などを用いたプラズマをスキャ
ンさせることにより膜厚分布を補正しながらエッチング
して、所望の膜厚まで薄膜化する。この方法では膜厚分
布を±１０ｎｍ程度にできることが報告されている。し
かし、プラズマエッチングの際に基板上異物（パーティ
クル）があるとこの異物がエッチングマスクとなるため
に基板上に突起が形成されてしまう。

【００１４】エッチング直後には表面が荒れているため
に、プラズマエッチング終了後にタッチポリッシングが
必要であるが、ポリッシング量の制御は時間管理によっ
て行われるので、最終膜厚の制御、および、ポリッシン
グによる膜厚分布の劣化が指摘されている。さらに研磨
ではコロイダルシリカ等の研磨剤が直接に活性層になる
表面を擦るので、研磨による破砕層の形成、加工歪みの
導入も懸念されている。さらにウエハが大面積化された
場合にはウエハ面積の増大に比例して、プラズマエッチ
ング時間が増大するため、スループットの著しい低下も
懸念される。

【００１５】方法３は、あらかじめ薄膜化する基板に選
択エッチング可能な膜構成をつくり込んでおく方法であ
る。例えば、Ｐ型基板上にボロンを１０¹⁹／ｃｍ³以上
の濃度に含んだＰ⁺Ｓｉの薄層とＰ型Ｓｉの薄層をエピ
タキシャル成長などの方法で積層し、第１の基板とす
る。これを酸化膜等の絶縁層を介して、第２の基板と貼
り合わせたのち、第１の基板の裏面を、研削、研磨で予
め薄くしておく。その後、Ｐ型層の選択エッチングで、
Ｐ⁺層を露出、さらにＰ⁺層の選択エッチングでＰ型層を
露出させ、ＳＯＩ構造を完成させるものである。この方
法はＭａｓｚａｒａの報告に詳しい（W.P.Maszara, J.E
lectrochem.Soc., Vol.138, 341(1991)）。

【００１６】選択エッチングは均一な薄膜化に有効とさ
れているが、次のような問題がある。 ・せいぜい１０²程度と選択比が十分でない。 ・エッチング後の表面性が悪いため、エッチング後にタ
ッチポリッシュが必要。しかし、その結果、膜厚が減少
するとともに、膜厚均一性も劣化しやすい。特にポリッ
シングは時間によって研磨量を管理するが、研磨速度の
ばらつきが大きいため、研磨量の制御が困難。したがっ
て、１００ｎｍというような極薄ＳＯＩ層の形成におい
て、特に問題となる。 ・イオン注入、高濃度ＢドープＳｉ層上のエピタキシャ
ル成長あるいはヘテロエピタキシャル成長を用いている
ためＳＯＩ層の結晶性が悪い。また、被貼り合わせ面の
表面性も通常のＳｉウエハより劣る。

【００１７】以上のことは、C. Harendt, et al., J.El
ect. Mater. Vol.20, 267 (1991),H. Baumgart, et a
l., Proceeding of the 1st International Symposium
on Semiconductor Wafer Bonding: Science, Technolog
y and Applications, (The Electrochemical Society)
Vol.92-7, p.375, C. E. Hunt et al., Proceeding oft
he 1st International Symposium on Semiconductor Wa
fer Bonding: Science, Technology and Applications,
(The Electrochemical Society) Vol.92-7, p.165に報
告されている。

【００１８】また、選択エッチングの選択性はボロン等
の不純物の濃度差とその深さ方向プロファイルの急峻性
に大きく依存している。したがって、貼り合わせ強度を
高めるための高温のボンディングアニールや結晶性を向
上させるために高温のエピタキシャル成長を行ったりす
ると、不純物濃度の深さ方向分布が拡がり、エッチング
の選択性が劣化してしまう。すなわち、エッチングの選
択比の向上と結晶性および貼り合わせ強度の向上との両
立は困難であった。

【００１９】最近、米原らはかかる問題点を解決し、膜
厚均一性や結晶性に優れ、バッチ処理が可能な貼り合わ
せＳＯＩを報告した（T. Yonehara et al., Appl. Phy
s. Letter Vol.64, 2108(1994)）。この方法は、Ｓｉ基
板上３１の多孔質層３２を選択エッチングの材料として
用いる。多孔質層の上に非多孔質単結晶Ｓｉ層３３をエ
ピタキシャル成長した後、酸化Ｓｉ層（絶縁膜）３５を
介して第２の基板３４と貼り合わせる（図５の
（ａ））。第１の基板を裏面より研削等の方法で薄層化
し、基板全面において多孔質Ｓｉを露出させる（図５の
（ｂ））。露出させた多孔質ＳｉはＫＯＨ、ＨＦ＋Ｈ₂
Ｏ₂などの選択エッチング液によりエッチングして除去
する（図５の（ｃ））。このとき、多孔質Ｓｉのバルク
Ｓｉ（非多孔質単結晶Ｓｉ）に対するエッチングの選択
比を１０万倍と十分に高くできるので、あらかじめ多孔
質上に成長した非多孔質単結晶Ｓｉ層を膜厚を殆ど減じ
ることなく、第２の基板の上に残し、ＳＯＩ基板を形成
することができる。したがって、ＳＯＩの膜厚均一性は
エピタキシャル成長時にほぼ決定づけられる。エピタキ
シャル成長は通常半導体プロセスで使用されるＣＶＤ装
置が使用できるので、佐藤らの報告（ＳＳＤＭ９５）に
よれば、その均一性は例えば１００ｎｍ±２％以内が実
現されている。また、エピタキシャルＳｉ層の結晶性も
良好で３．５×１０²／ｃｍ²が報告された。

【００２０】多孔質ＳｉはＵｈｌｉｒ等によって１９５
６年に半導体の電解研磨の研究過程において発見された
（A.Uhlir, Bell Syst. Tech. J., Vol.35 333(195
6)）。多孔質ＳｉはＳｉ基板をＨＦ溶液中で陽極化成
（Ａｎｏｄｉｚａｔｉｏｎ）することにより形成するこ
とができる。多孔質Ｓｉとはさながらスポンジのように
バルクＳｉ中に電解エッチングによって微小な孔が形成
されたものであって、陽極化成の条件、Ｓｉの比抵抗に
よって異なるが、直径数ｎｍ程度の孔が例えば１０¹¹個
／ｃｍ²程度の密度で形成されたものである。

【００２１】ウナガミ等は陽極化成におけるＳｉの溶解
反応を研究し、ＨＦ溶液中のＳｉの陽極反応には正孔が
必要であり、その反応は、次のようであると報告してい
る（T.Unagami, J. Electrochem. Soc., Vol.127, 476
(1980)）。

【００２２】Ｓｉ＋２ＨＦ＋（２−ｎ）ｅ⁺ → Ｓｉ
Ｆ₂＋２Ｈ⁺＋ｎｅ^- ＳｉＦ₂＋２ＨＦ → ＳｉＦ₄＋Ｈ₂ ＳｉＦ₄＋２ＨＦ → Ｈ₂ＳｉＦ₆ または、 Ｓｉ＋４ＨＦ＋（４−λ）ｅ⁺ → ＳｉＦ₄＋４Ｈ⁺＋
λｅ^- ＳｉＦ₄＋２ＨＦ → Ｈ₂ＳｉＦ₆ ここで、ｅ⁺およびｅ^-はそれぞれ正孔と電子を表してい
る。また、ｎおよびλはそれぞれ１原子のＳｉが溶解す
るために必要な正孔の数であり、ｎ＞２またはλ＞４な
る条件が満たされた場合に多孔質Ｓｉが形成されるとし
ている。

【００２３】以上のことから、正孔の存在するＰ型Ｓｉ
は多孔質化されるが、Ｎ型Ｓｉは多孔質化されない。こ
の多孔質化における選択性は長野等および今井によって
実証されている（長野、中島、安野、大中、梶原、電子
通信学会技術研究報告、Vol.79, SSD79-9549(1979)）、
（K. Imai, Solid-State Electronics, Vol.24, 159(19
81)）。

【００２４】従来の方法ではエッチングの選択性は不純
物濃度の差とその深さ方向のプロファイルによっていた
ため、濃度分布を拡げてしまう熱処理の温度（貼り合わ
せ、エピタキシャル成長、酸化等）は概ね８００℃以下
と大きく制約されていた。一方、この方法におけるエッ
チングは多孔質とバルクという構造の差がエッチングの
速度を決めているため、熱処理温度の制約は小さく、１
１８０℃程度の熱処理が可能であることが報告されてい
る。例えば貼り合わせ後の熱処理は、ウエハ同士の接着
強度を高め、貼り合わせ界面に生じる空隙（ｖｏｉｄ）
の数、大きさを減少させることが知られている。また、
斯様な構造差にもとづくエッチングでは多孔質Ｓｉ上に
付着したパーティクルがあっても、これが膜厚均一性に
影響を及ぼさない。

【００２５】また、ガラスに代表される光透過性基板上
には、一般には、その結晶構造の無秩序性から、堆積し
た薄膜Ｓｉ層は、基板の無秩序性を反映して、非晶質
か、良くて多結晶層にしかならず、高性能なデバイスは
作製できない。それは、基板の結晶構造が非晶質である
ことによっており、単に、Ｓｉ層を堆積しても、良質な
単結晶層は得られない。

【００２６】しかしながら、貼り合わせを用いた半導体
基板は、必ず２枚のウエハを必要とし、そのうち１枚は
ほとんど大部分が研磨・エッチング等により無駄に除去
され捨てられてしまい、コストアップの要因となるばか
りか、限りある地球の資源を無駄使いしてしまうことに
なりかねない。

【００２７】貼り合わせを用いるＳＯＩの特徴を活かす
ためには、品質が十分なＳＯＩ基板を再現性よく作製す
ると同時にウエハの再使用等による省資源、コストダウ
ンを実現する方法が望まれていた。

【００２８】貼り合わせ法において消費されてしまう、
第１の基板を再利用する方法が最近坂口らによって報告
された（特開平０７−３０２８８９号公報）。

【００２９】彼らは、前述した多孔質Ｓｉを用いる貼り
合わせ、エッチバックする方法において、第１の基板を
裏面より研削、エッチング等の方法で薄層化して多孔質
Ｓｉを露出させる工程に代えて以下のような方法を採用
した。

【００３０】第１のＳｉ基板４１の表面層を多孔質化し
て多孔質層４２にしたのち、その上に単結晶Ｓｉ層４３
を形成し、この単結晶Ｓｉ層４３と第１のＳｉ基板４１
とは別の第２のＳｉ基板４４の主面とを絶縁層４５を界
して貼り合わせる（図６の（ａ））。この後、貼り合わ
せたウエハを多孔質層で分割し（図６の（ｂ））、第２
のＳｉ基体側の表面に露出した多孔質Ｓｉ層を選択的に
エッチングにより除去することで、ＳＯＩ基板を形成す
るのである（図６の（ｃ））。貼り合わせたウエハの分
割は、貼り合わせたウエハに面内に対して垂直方向にさ
らに面内に均一に十分な引っ張り力、ないし、圧力を加
える、超音波等の波動エネルギーを印加する、ウエハ端
面に多孔質層を表出させ、多孔質Ｓｉをある程度エッチ
ングし、そこへ剃刀の刃のようなものを挿入する、ウエ
ハ端面に多孔質層を表出させ、多孔質Ｓｉに水等の液体
をしみ込ませた後、貼り合わせウエハ全体を加熱あるい
は冷却し液体の膨張させる、あるいは、第１（あるいは
第２）の基板に対して第２（あるいは第１）の基板に水
平方向に力を加える、等の方法により、多孔質Ｓｉ層を
破壊するという方法を用いている。

【００３１】これらは、いずれも多孔質Ｓｉの機械的強
度が多孔度により異なるが、バルクＳｉよりも十分に弱
いと考えられることに基づく。たとえば、多孔度が５０
％であれば機械的強度はバルクの半分と考えることがで
きる。すなわち、貼り合わせウエハに圧縮、引っ張りあ
るいは揃断力をかけると、まず多孔質Ｓｉ層が破壊され
ることになる。また、多孔度を増加させればより弱い力
で多孔質層を破壊できる。

【００３２】ここで、多孔度とは、多孔質層の体積の中
で多孔質層の素材に対して、孔が占める体積の割合とし
て定義される。

【００３３】しかし、特開平０７−３０２８８９号公報
に記載の方法では、多孔質層中の剥がれの厚さ方向にお
ける位置は規定出来ず、ウエハに層中の剥がれる場所が
異なることによって、歩留まりが落ちることがあった。
更には、ウエハ面内で剥がした後の多孔質Ｓｉ層の残留
部の残厚がばらばらで、高選択エッチングを用いても、
高膜厚均一性を目指すＳＯＩの仕様を満たすためには歩
留まりが落ちることがあった。

【００３４】また、特開平８−２１３６４５号公報には
多孔質層で分離する方法が記載されているが、 多孔質
層の層状の構成については記載されていない。これとは
別に、１９９６秋季応用物理学会予稿集ｐ．６７３にソ
ニーの田舎中氏らが電流を途中で変化させて多孔質Ｓｉ
を作製することが記されている。

【００３５】

【発明が解決しようとする課題】特開平８−２１３６４
５号公報には分離層のどこからでも剥がれる様に書かれ
ており、言い換えれば、剥がれる位置を規定できないと
いうことである。この場合、ウエハ面内で残留多孔質Ｓ
ｉ層の厚さがばらばらであり、多孔質Ｓｉをエッチング
除去するにしても非多孔質単結晶層である活性層（デバ
イス層）に対するエッチング速度が０でないならば、活
性層を多少なりともエッチングしてしまい層厚の面内ば
らつきの原因となり、また残留したまま使用するにして
も、剥離位置に依存する表面段差がそのまま残ることに
なる。また、上記１９９６秋季応用物理学会予稿集ｐ．
６７３の方法でも多孔質Ｓｉの中央部で剥がれるとされ
ており、必ず両方の基板側に残留した多孔質Ｓｉ層の残
留部を除去する必要がある。

【００３６】多孔質層のエッチング工程は、良質の貼り
合わせＳＯＩ基板を作製する為には、必須の工程と考え
られてきた。しかしながら、エッチング工程は、エッチ
ング装置内への基板の搬入や搬出、エッチング装置やエ
ッチャントの管理、エッチング後の洗浄等の実工程以外
の付随した工程を要する。エッチング工程を省略するこ
とが出来るならば、ＳＯＩ基板の製造時間は大幅に短縮
可能である。

【００３７】従来のエッチング工程全てを省略できなく
とも、エッチング時間を大幅に短縮できれば、ＳＯＩ基
板の製造時間は短くなり、安価にＳＯＩ基板を提供でき
ることになる。

【００３８】本発明の目的は、多孔質層の選択エッチン
グ工程を省略乃至短縮し得る半導体基板の作製方法を提
供することにある。

【００３９】本発明の別の目的は、良質のＳＯＩ基板に
代表される半導体基板を安価に作製出来る半導体基板の
作製方法を提供することにある。

【００４０】

【課題を解決するための手段】本発明は、多孔質の異な
る少なくとも２つの層を含む多孔質領域と、前記多孔質
領域上の非多孔質層とを有する第１の基体を用意する工
程、前記第１の基体の前記非多孔質層の表面と、第２の
基体の表面と、を貼り合わせる工程と、前記第１及び前
記第２の基体を分離して、前記非多孔質層を前記第２の
基体に移す工程と、前記第２の基体の分離面に残留する
多孔質領域の残留部を除去又は非多孔質化して、前記分
離面を平滑化する工程と、を含み、前記第１の基体を用
意する工程は、厚さ１μｍ以下の第１の多孔質層と、前
記第１の多孔質層に隣接し且つ多孔度の高い第２の多孔
質層と、前記第１の多孔質層に隣接する前記非多孔質層
と、を形成する工程を含むことを特徴とする半導体基板
の作成方法である。

【００４１】

【発明の実施の形態】図１は本発明による半導体基板の
作製方法を示す図である。図１の（ａ）に示すように、
多孔度が互いに異なる少なくとも２つの層１２，１３を
含む多孔質領域１と、前記多孔質領域１の上の非多孔質
層１４と、を有する第１の基体２を用意する。１１は基
板である。

【００４２】次に図１の（ｂ）に示すように第１の基体
２の非多孔質層１４の表面と、第２の基体３の表面と、
を貼り合わせる。１５は非多孔質の絶縁層、１６は基板
である。

【００４３】そして、図１の（ｃ）に示すように、第１
の基体２と第２の基体３とを分離して、非多孔質層１４
を第２の基体３に移す。

【００４４】その後、図１の（ｄ）に示すように、第２
の基体３の分離面に残留していた多孔質の層１２の残留
部１２′を除去又は非多孔質化して、その分離面を平滑
化する。

【００４５】特に図１の（ａ）に示したように第１の基
体２を用意する場合には、多孔質領域のうち非多孔質層
１４に隣接する第１の多孔質層１２の厚さを１μｍ以下
より好ましくは０．５μｍ以下とする。そして、第１の
多孔質層１２に隣接する第２の多孔質層１３の多孔度
（ＰＳ２）を、第１の多孔質層１２の多孔度（ＰＳ１）
より高くする。

【００４６】非多孔質層１４と高多孔度（ＰＳ２）の第
２の多孔質層との間にある低多孔質（ＰＳ１）の第１の
多孔質層の厚さを１μｍ以下に薄くすることにより、非
多孔質層１４の表面と平行な第１の多孔質層と第２の多
孔質層との界面付近で両基体が分離される。

【００４７】第２の基体に移った非多孔質層表面上に残
留する第１の多孔質層の残留部１２′は、低多孔度（Ｐ
Ｓ１）であり、その厚みが薄く、しかも分離面全面に亘
って厚みがほぼ均一になる。そして、第１の多孔質層の
残留部１２′は、非酸化性雰囲気中で残留部１２′を熱
処理することにより、非多孔質に変質し、下地の非多孔
質層１４と一体化し、その表面は平滑化される。このよ
うに残留部１２の除去の際に、選択エッチングや選択研
磨を全く行わないか、非常に短時間のエッチングで済
む。

【００４８】本発明の第１の多孔質層の多孔度ＰＳ１
は、４０％を越えない範囲から選択される。具体的には
１％〜４０％である。

【００４９】より好ましくは、上限が２５％を越えない
範囲から選択する。具体的には１％〜２５％である。

【００５０】本発明の第２の多孔質層の多孔度ＰＳ２
は、ＰＳ２＞ＰＳ１の関係を満足するものであればよ
い。好ましくは２５％より高く、より好ましくは４０％
より高くするとよい。具体的には２５％〜９０％より好
ましくは４０％〜９０％である。

【００５１】そして、第２の多孔質層の厚みは、１０ｎ
ｍ以上で１μｍ以下の範囲内から選択し得る。そして、
より好ましくは第２の多孔質層の厚さを、第１の多孔質
層の厚さより厚くすることが望ましい。

【００５２】本発明に用いられる第１の基体としては、
半導体基板１１の表面を多孔質化した後、その多孔質領
域上に非多孔質層を形成したもの、基板１１の上に多孔
質層及び非多孔質層を形成したもの、基板の表面を多孔
質化した後、多孔質化した領域の表層を非多孔質に戻し
たもの等が挙げられる。

【００５３】本発明に用いられる非多孔質層としては、
多孔質領域上へのエピタキシャル成長や、多孔質領域の
非多孔質化処理の少なくともいずれか一方により形成さ
れた半導体が挙げられる。

【００５４】具体的には、非多孔質単結晶Ｓｉ，ＧａＡ
ｓ，ＩｎＰなどの半導体である。また、これらの薄膜は
全面に形成されていることが必須ではなく、パターニン
グ処理により、部分的にエッチングされていてもよい。

【００５５】そして、非多孔質層の表面側には酸化膜の
ような絶縁層が形成されていてもよい。

【００５６】例えば、多孔質領域は、Ｓｉ基板をＨＦ溶
液中で陽極化成（Ａｎｏｄｉｚａｔｉｏｎ）することに
より形成することができる。多孔質層は１０^-1〜１０ｎ
ｍ程度の直径の孔が１０^-1〜１０ｎｍ程度の間隔で並ん
だスポンジのような構造をしている。その密度は、単結
晶Ｓｉの密度２．３３ｇ／ｃｍ³に比べて、ＨＦ溶液濃
度を５０〜２０％の範囲で変化させたり、アルコール添
加比率を変化させたり、電流密度を変化させることで
２．１〜０．６ｇ／ｃｍ³の範囲に変化させることがで
きる。また、多孔質化される部分の比抵抗と電気伝導型
を予め変調しておけば、これに基づいて多孔度を変更す
ることも可能である。ｐ型においては、同じ陽極化成条
件においては、縮退基板（Ｐ⁺）に比べ、非縮退基板
（Ｐ^-）は孔径は細くなるものの孔密度が１桁程度増加
し、多孔度が高い。すなわち、多孔度はこれらの諸条件
を可変することによって制御することが可能である。こ
のように多孔質Ｓｉの密度は単結晶Ｓｉに比べると、半
分以下にできるにもかかわらず、単結晶性は維持されて
おり、多孔質層の上部へ単結晶Ｓｉ層をエピタキシャル
成長させることも可能である。ただし、１０００℃以上
では、内部の孔の再配列が起こり、増速エッチングの特
性が損なわれる。このため、多孔質層上のＳｉ層のエピ
タキシャル成長には、分子線エピタキシャル成長、プラ
ズマＣＶＤ、減圧ＣＶＤ法、光ＣＶＤ、バイアス・スパ
ッタ−法、液相成長法等の低温成長が好適とされてい
る。しかし、あらかじめ酸化等の方法により多孔質層の
孔の側壁表面にあらかじめ保護膜を形成しておけば、高
温成長も可能である。

【００５７】そして、多孔質層は、その内部に微細な空
隙が大量に形成されるため、体積に比べて表面積が飛躍
的に増大する。同時に半導体材料は極薄な壁としてしか
存在しない。そのため、その化学エッチング速度は、エ
ッチング液の毛細管現象による染み込みとあいまって、
通常の単結晶層のエッチング速度に比べて、著しく増速
される。

【００５８】多孔質領域の機械的強度は多孔度により異
なるが、バルクよりも弱いと考えられる。また、多孔度
が高いほど機械的強度は弱くなる。すなわち、貼り合わ
せウエハに圧縮、引っ張りあるいは揃断力をかけると、
まず多孔質層が破壊されることになる。また、多孔度を
増加させれば、より弱い力で多孔質層を破壊できる。

【００５９】本発明における多孔質領域の層構造は、表
面側からの２層が順に低多孔度の薄層、高多孔度の層で
ある少なくとも２層以上の多孔度の異なる層を有する。
表面に低多孔度の多孔質層を配置することによって、多
孔質領域上に形成する非多孔質層、特にエピタキシャル
層の結晶性と表面ラフネス（surface roughness）が著
しく向上する。結晶性は本半導体基板上に形成される電
子デバイスの特性はもとより、歩留まりに大きく影響す
る。例えば、多孔度５０％の多孔質上のエピタキシャル
Ｓｉ層の結晶欠陥が１×１０⁵／ｃｍ²ある場合、同じ成
長条件で多孔度２０％の多孔質上のエピタキシャル層の
結晶欠陥は５×１０³／ｃｍ²と１桁半も異なる。また、
表面ラフネスを５０μｍ角の領域における原子間力顕微
鏡での測定においての平均二乗粗さＲｒｍｓで表すとそ
れぞれ１．２ｎｍと０．３ｎｍと大きく異なる。なお、
表面ラフネスが大きいと貼り合わせ工程において不利で
ある。

【００６０】表面の低多孔度の第１の多孔質層は概ね１
μｍ以下であるが、より好ましくは０．５μｍ以下の厚
みであれば、分離工程後の表面平滑化処理によって、残
留した層を非多孔質化し、かつ、表面を平滑化すること
が可能である。この条件の上で、低多孔度の第１の多孔
質層の多孔度は４０％以下、より好ましくは２５％以下
であれば、エピタキシャル層の結晶品質と表面粗さを両
立させることが可能である。

【００６１】低多孔度の第１の多孔質層直下の高多孔度
の第２の多孔質層は上記したような陽極化成の諸条件を
制御することによって作製できる。第２の高多孔質層の
厚みは、１０ｎｍ以上あれば十分であり、剥離位置を限
定する意味から１μｍ以下、より好ましくは０．５μｍ
以下であることが望ましい。第２の多孔質層層より下に
更に第３の多孔質層を形成しても特に支障はないが、高
多孔度層直下の第３の多孔質層の多孔度を高多孔度の第
２の多孔質層よりも低くすることにより、剥離位置がよ
り安定化し、分離工程後の表面平滑化処理後の表面ラフ
ネスが向上する。

【００６２】また、高多孔度の第２の多孔質層は多孔質
化処理とイオン注入を併用することによっても形成可能
である。

【００６３】例えば、バルクＳｉ中にヘリウムや水素の
イオンを注入し、熱処理を加えると注入された領域に直
径数ｎｍ〜数十ｎｍの微小な空洞（ｍｉｃｒｏ−ｃａｖ
ｉｔｙ）が〜１０^16-17／ｃｍ³もの密度で形成されるこ
とが報告されている（例えば、A. Van Veen, C. C. Gri
ffioen, and J. H. Evans, Mat, Res. Soc. Symp. Poro
c. 107 (1988, Material Res. Soc. Pittsburgh,Pennsy
lvania) p.449）。

【００６４】最近はこれら微小空洞群を金属不純物のゲ
ッタリングサイトとして利用することも研究されてい
る。

【００６５】V. RaineriとS. U. Campisanoは、バルク
Ｓｉ中にヘリウムイオンを注入、熱処理して空洞群を形
成した後、基板に溝を形成して空洞群の空洞の側面を露
出し酸化処理を施した。その結果、空洞群は選択的に酸
化されて埋め込み酸化Ｓｉ層を形成した。すなわち、Ｓ
ＯＩ構造を形成できることを報告した（V. Raineri,and
S. U. Canpisano, Appl. Phys. Lett. 66 (1995) p.36
54）。しかしながら、彼らの方法では表面Ｓｉ層と埋め
込み酸化Ｓｉ層の厚みは空洞群の形成と酸化時の体積膨
張により導入されるストレスの緩和の両方を両立させる
点に限定されている上に選択酸化のために溝の形成が必
要であり、基板全面にＳＯＩ構造を形成することができ
なかった。斯様な空洞群の形成は、金属への軽元素の注
入に伴う現象として、これら空洞群の膨れ、ないし、剥
離現象とともに、核融合炉の第一炉壁に関する研究の一
環として報告されてきた。

【００６６】イオン注入層には、上記のように気泡が生
じることはよく知られており、あたかも多孔質を内部に
形成したような構造となる。したがって、この層は、機
械的にもろく、さらには、陽極化成の多孔質と同様に増
速酸化や増速エッチングが可能となる。

【００６７】イオン注入元素は水素や希ガスに限定され
ることはなく、界面付近に注入損傷層、注入元素の高濃
度層（ひずみ層）あるいはバブル層が形成されれば良
い。

【００６８】陽極化成により形成された多孔質層中に投
影飛程が含まれるようにイオン注入を行なえば、投影飛
程近傍では多孔質の孔壁中に気泡が形成され、多孔度が
高まる。イオン注入は陽極化成による多孔質層形成の前
であっても、後であっても構わない。さらには、非多孔
質層構造を形成した後であっても構わない。

【００６９】多孔質層上のエピタキシャル成長工程で
は、その第１ステップとして多孔質Ｓｉの表面孔を埋め
るためのＨ₂中のベーキング（熱処理）がエピタキシャ
ル層の高品質化には極めて有効である（N. Sato, et a
l., J. Electrochem. Soc., Vol.142, No.9, 3116 (199
5)）。このＨ₂ベークで多孔質の最表面層の構成原子は
孔を埋めるために消費される。したがって、Ｈ₂ベーク
前の最表面が低多孔度の薄層であれば、この水素ベーク
における孔の封止は促進される。この低多孔度の薄層を
概ね１μｍ以下、より好ましくは０．５μｍ以下に薄く
すれば、エピタキシャル成長後のエピタキシャル層下方
近くに多孔度の大きい多孔質層を配することが可能で、
これによってエピタキシャル層近傍の多孔質領域中で分
離可能であり、かつ、分離後に残留する低多孔度薄層の
厚さは１μｍ未満、時には０．５μｍ未満にできるの
で、後の平滑化処理により平滑化可能である。また、Ｈ
₂ベークに先立って多孔質領域を形成した基体をＨＦ含
有液中に浸すことにより多孔質層の表面近傍の多孔質の
孔の側壁の酸化膜を除去しておけば、ＨＦで酸化膜が除
されて露出した表面層のうち非多孔質化されなかった部
分はこのＨ₂ベーク中を含む熱処理工程中で、孔の凝集
が起こり、孔の側壁の酸化膜もなく機械強度が弱くな
り、分離しやすい層が形成される。

【００７０】陽極化成後、多孔質層を低温酸化せずにエ
ピタキシャル成長、表面酸化、貼り合わせ熱処理等の高
温プロセスを通すと、多孔質層は構造変化をおこし、陽
極化成時は微小孔であったものが孔が凝集して孔の拡大
が起こる。これを利用するとエピタキシ層直下の孔の拡
大と多孔質ＳｉとエピタキシャルＳｉとの間のひずみに
よりエピタキシャル層の下方近傍での分離を促進するこ
とができる。

【００７１】本発明では、貼り合わせたウエハの高多孔
度の第２の多孔質層における分離に引き続いて、転写さ
れた非多孔質層の表面上に残留する低多孔度の残留部の
平滑化処理を行なう。

【００７２】平滑化処理としては、非酸化性雰囲気での
熱処理、ないしは、真空中での熱処理が好適であるが、
これに限定されるものではない。熱処理においては、特
に非酸化性雰囲気として水素、ないしは、Ｈｅ、Ｎｅ、
Ｎ、Ａｒ、ｋｒ、Ｘｅ等の不活性ガス、あるいは、これ
らの混合雰囲気が望ましい。真空中での熱処理において
は、真空度は１０^-7Ｔｏｒｒ以下であることが望まし
い。いずれの場合においても、雰囲気内に不純物として
残る残留酸素、水分は、表面を酸化して保護膜にして表
面の平滑化を阻害するので、低く抑制することが必要で
ある。マイナス９２℃以下の露点を呈する雰囲気にする
ことが望ましい。

【００７３】斯様な雰囲気中であれば、表面の凹凸は表
面エネルギーを最小化すべく表面原子のマイグレーショ
ンによって平滑化される。特に雰囲気中に水素を含め
ば、その還元作用により、保護膜の形成を抑制し、表面
平滑化を促進する。本発明者らは、かかる表面平滑化効
果と残留多孔質層の厚みの関係について検討した結果、
概ね１μｍ以下、より好ましくは０．５μｍ以下の多孔
質層であれば、熱処理によって表面が平滑化され、か
つ、平滑化された後の層中に残留孔に起因する空洞が生
成されないようにできること、すなわち、非多孔質化で
きることを知見するに至った。残留多孔質層厚が厚い場
合には残留孔が空洞として内部に残ってしまいやすい。
熱処理による平坦化においては、主として表面の平滑化
は表面原子のマイグレーションにより進行するのである
から、エッチング量は極めて低く抑制される。特に雰囲
気中の残留酸素、水分を低く抑制した場合にはエッチン
グ量はほとんど０にできる。

【００７４】従来報告されていたが如く、長い選択エッ
チング工程を用いる必要がないため、工程短縮ないし削
減の効果はもとより、エッチングの選択比が十分でない
ような場合に生じる非多孔質層の過剰エッチングによる
膜厚均一性の劣化といった問題も生じにくい。よって、
非多結晶層としてのエピタキシャルＳｉ膜の均一性は一
切劣化することがない。

【００７５】本発明によれば、特に単結晶多孔質層上に
形成した非多結晶としてのエピタキシャルＳｉ膜を分離
して選択エッチングをすることなく、別の基板に移設す
ることができる。特にエピタキシャルＳｉ膜には、バル
クＳｉに特有の欠陥が伝播しないため、デバイスの歩留
まりを向上させることが可能となる。現在でも、ＣＰＵ
等の高性能ＬＳＩには、エピタキシャルウエハが使用さ
れている。今後ウエハの大口径化が進み、高品質結晶の
引き上げ法による製造が難しくなると言われており、バ
ルクウエハの品質維持には困難が予想される。よって、
ますます、エピタキシャルウエハの必要性は高まる。当
然、バルクウエハを置き換えんとするＳＯＩ基板におい
てもエピタキシャル膜の必要性は高まる。

【００７６】また、非多孔質層の電気伝導型や、不純物
濃度は、エピタキシャル成長時の電気伝導型や、不純物
濃度を制御して任意に設定できるため、同じ第１の基板
から電気伝導型や不純物濃度の異なる多種のＳＯＩ基板
を作製することができる。

【００７７】さらに、電気伝導型や、不純物濃度の異な
る多層構造のエピタキシャル膜を形成すれば、元から多
層ＳＯＩ基板として、特に高濃度埋め込み層をもつＳＯ
Ｉ基板を作製することもできる。

【００７８】上記広範な多様な作用は、特開平５−２１
１１２８の様なバルクウエハの最表面層をイオン注入で
剥がして別基板に転写する方法では不可能である。

【００７９】また、多孔質領域および非多孔質層中の多
孔質領域と接する下層部がともにエピタキシャル成長し
た層の場合には、第１の基板は、何度使用しても基板の
厚さを減じることがなく、半永久的に再使用できる。よ
って、上記高品質化に加えて、特に大口径ウエハでは省
資源、コスト面で大変なメリットがある。

【００８０】また、化合物半導体単結晶は、大口径で結
晶性の良好なウエハを得ることは困難、かつ、高価であ
った。しかし、本方法によれば、多孔質Ｓｉ領域上への
ヘテロエピタキシャル成長を利用することにより、結晶
性の良好な化合物半導体単結晶膜を大面積基板上に形成
することが可能である。

【００８１】一方、本発明においては、基板を多孔質化
させてから、融点以下の温度による熱処理により、多孔
質化した基板の表面層を非多孔質単結晶層にすることが
できる。この場合、シラン等の半導体ソースガスを用い
ることなく、結晶性の良好な非多孔質単結晶層を多孔質
化した基板上の表面に形成できる。さらに、形成した非
多結晶単結晶層の表面を酸化してもう一方の基板に貼り
合わせたり、又は、表面を酸化したもう一方の基板に非
多孔質単結晶層を貼り合わせたり、あるいは、両方の表
面を酸化して貼り合わせた後に、高多孔度層より剥離し
たのち、残留する低多孔度の部分を平滑化すれば、酸化
層上に良質な単結晶構造を有する、大面積に渡り均一平
坦な、欠陥の著しく少ない単結晶層を形成することがで
きる。

【００８２】さらに本発明の半導体基板の作製方法は、
上記方法で分離された第１のＳｉ基体は残留する多孔質
層を除去した後、あるいは除去しなくても良ければその
まま、さらに表面平坦性が不十分であれば表面平坦化処
理を行うことにより、再び第１の基板、あるいは次の第
２の基板として、あるいは他の用途の基板として再利用
することが可能である。この表面平坦化処理は通常半導
体プロセスで使用される研磨、エッチング等の方法でも
よいが、非酸化性雰囲気での熱処理によっても構わな
い。非酸化性雰囲気としては特に水素、ないしは、不活
性ガス、あるいはこれらの混合ガス雰囲気が好適であ
る。または、真空中での熱処理であっても構わない。こ
の熱処理は条件を選ぶことにより、局所的には原子ステ
ップが表出するほど平坦にすることができる。

【００８３】また、非多孔質を転写した後の第１の基板
を、再度繰り返し第１の基板として用いる場合には、こ
の第１の基板は強度的に使用不可となるまで何度でも再
使用することが可能である。

【００８４】第１の基板はその表面層以外は多孔質化さ
れることなく元のまま保持されているため、第１の基板
の両面を共に主面とし、その面にそれぞれ支持基板を貼
り合わせることにより、２枚の貼り合わせＳＯＩ基板を
同時に１枚の第１の基板から作製することができるの
で、工程を短縮し、生産性を向上することができる。も
ちろん、分離された第１の基体は再利用することが可能
である。

【００８５】こうして得られた基板はＳＯＩ構造の大規
模集積回路を作製する際にも、高価なＳＯＳや、ＳＩＭ
ＯＸの代替足り得る。

【００８６】第２の基体としては、例えばＳｉ基板、Ｓ
ｉ基板に酸化Ｓｉ膜を形成したものがある。或いは、石
英、溶融石英、シリカガラス、ガラス、サファイヤのよ
うな光透過性絶縁性基板でもよいし、あるいは、金属基
板などでもよく特に限定されるものではない。

【００８７】図２を参照して本発明の実施の形態につい
て説明する。

【００８８】図２の（ａ）に示すように第１のＳｉ単結
晶基板１１を用意して、主表面上に表面側から低多孔度
の第１の多孔質層１２、高多孔度の第２の多孔質層１３
を有する少なくとも２層からなる多孔質領域を形成す
る。層１３は少なくとも１層からなる。多孔質Ｓｉは、
Ｓｉ基板をＨＦ溶液中で陽極化成することにより形成す
ることができる。低多孔度薄層の厚みは前述したとおり
である。一方、第２の多孔質層である高多孔度層は低多
孔度薄層より多孔度が高いことはもちろんのこと、この
高多孔度層よりも下層に更に第３の多孔質層がある場合
は、この第２の多孔質層の多孔度はこの第３の多孔質層
よりも多孔度が高いことが望ましい。換言すると第２の
多孔質層の多孔度は多孔質領域中最大の多孔度を有する
ことが望ましい。また、２番目の多孔質層の厚みは、前
述したとおりである。

【００８９】図２の（ｂ）に示すように、多孔質領域１
２、１３上に少なくとも１層の非多孔質層１４を形成す
る。非多孔質層１４は、前述した材料から選ばれ、具体
的には、単結晶Ｓｉ、多結晶Ｓｉ、非晶質Ｓｉ、金属
膜、化合物半導体薄膜、超伝導薄膜などである。この非
多孔質層には、ＭＯＳＦＥＴ等の素子構造を形成しても
構わない。多層構造であれば、埋め込み層を持ったＳＯ
Ｉにもなる。さらに、最表面層にＳｉＯ₂などの絶縁膜
１５を形成しておいた方が、貼合わせ界面の界面準位を
活性層から離すことが出来るという意味でもよい。

【００９０】そして、図２の（ｃ）に示すように、第２
の基板１６の表面と第１の基板の表面とを室温で密着さ
せる。

【００９１】図２の（ｃ）は第２の基板と第１の基板と
が、絶縁層１５を介して貼り合わされた様子を示してあ
るが、非多孔質層１４がＳｉでない場合、あるいは第２
の基板がＳｉでない場合には絶縁層１５はなくてもよ
い。

【００９２】貼り合わせに際しては絶縁性の薄板をはさ
み３枚重ねで貼り合わせることも可能である。

【００９３】次に、図２の（ｄ）に示すように第２の多
孔質層１３における第１多孔質層１２側の最表面の薄い
層で基板を分離する。分離する方法としては、加圧、引
っ張り、剪断、楔、等による外圧をかける方法、超音波
を印加する方法、熱をかける方法、酸化により多孔質領
域を周辺から膨張させ多孔質領域内に内圧をかける方
法、パルス状に加熱し、熱応力をかける方法、あるいは
軟化させる方法等があるがこの方法に限定されるもので
はない。

【００９４】続いて、第２の基板側の表面に対して第１
の多孔質層１４の残留部の非多孔質化作用も伴うその表
面の平滑化処理を行なう。平滑化処理は、前述したとお
りである。

【００９５】以上の結果、図２の（ｅ）に示すような半
導体基板が得られる。第２の基板１６上に非多孔質層１
４、例えば単結晶Ｓｉ薄膜が平坦に、しかも均一に薄層
化されて、ウエハ全域に、大面積に形成される。第２の
基板と第１の基板とを間に絶縁層１５が介在するように
貼り合わせれば、絶縁分離された電子素子作製に好適な
半導体基板になる。

【００９６】第１のＳｉ単結晶基板１１は図２の（ｆ）
のように第２の多孔質層の残留部が不要であれば除去し
て、表面平滑性が許容できないほど荒れている場合には
表面平滑化を行った後、再度、第１の基板１１、あるい
は第２の基板１６として使用し、図２に示した工程を再
び繰り返して、もう１つの半導体基板を作り得る。

【００９７】図１、２に示した工程を第２の基体を２枚
用いることにより第１の基体の両面に基板作製のプロセ
スを施し、半導体基板を同時に２枚作製することもでき
る。その様子を図３に示す。第１の基板１１は、両面上
の残留多孔質層１３を不要であれば除去して、表面平坦
性が許容できないほど荒れている場合には表面平滑化を
行った後、再度、第１の基板１１として利用できる。あ
るいは２つの第２の基板１６のうち一方としても使用で
きる。

【００９８】２つの支持基板１６は、その大きさや材料
が同一でなくても良い。

【００９９】２つの非多孔質層１４は、その大きさや材
料が同一でなくてもよい。

【０１００】絶縁層１５はなくてもよい。

【０１０１】従来の貼り合わせ基板の作製方法は第１の
Ｓｉ基板を研削やエッチングにより片面から順次除去し
ていく方法を用いているため、第１のＳｉ基板の両面を
有効活用し支持基板に貼り合わせることは不可能であ
る。しかし、上記実施例によれば、第１のＳｉ基板はそ
の表面層以外は元のまま保持されているため、第１のＳ
ｉ基板の両面を共に主面とし、その面にそれぞれ支持基
板を貼り合わせることにより、２枚の貼り合わせ基板を
同時に１枚の第１のＳｉ基板から作製することができる
ので、工程を短縮し、生産性を向上することができる。
もちろん、分離された第１のＳｉ基体は再利用すること
が可能である。

【０１０２】例えば、シリコンの場合はＳｉ基板を多孔
質化させてから、融点以下の温度により熱処理して、多
孔質化したシリコン基板の表面層を非多孔質シリコン単
結晶層にすることで、シラン等のシリコン含有ソースガ
スを用いることなく、結晶性の良好なシリコン単結晶層
を多孔質化したシリコン基板上の表面に形成できる。

【０１０３】図４は、本発明による第１の多孔質層と第
２の多孔質層との形成工程と、非多孔質層の形成工程
と、分離工程における多孔質領域の様子を模式的に示
す。

【０１０４】図４の（ａ）は孔Ｐ１をもつ低多孔度の層
１２ａと、孔Ｐ１より大きな径の孔Ｐ２をもつ高多孔度
の第２の多孔質層１３とが基板１１の表面に形成されて
いる様子を模式的に示している。

【０１０５】図４の（ｂ）は非多孔質層の形成工程とし
て、低多孔度の層１２ａの表面側の部分を熱処理により
非多孔質化し、非多孔質層１４を形成した時の様子を模
式的に示している。つまり、基板１１の表面には、第２
の多孔質層１３、第１の多孔質層１２、非多孔質層１４
が積層体が形成されている。

【０１０６】図４の（ｃ）は、分離後の様子を模式的に
示しており、第１の多孔質層１２と第２の多孔質層１３
との界面ｉｆ側にある、第２の多孔質層の界面部分が崩
壊して分離されている時の様子を示している。

【０１０７】図４は、本発明の理解を容易にする為に模
式的に示しているが、多孔質層の孔の形状や、分離され
た面の形状はより複雑であることが多い。

【０１０８】又、非多孔質化の工程（ｂ）の後、エピタ
キシャル成長等を行って非多孔質層１４の厚さを増大さ
せてもよい。

【０１０９】

【実施例】

［実施例１］第１の単結晶Ｓｉ基板の表面層をＨＦ溶液
中において陽極化成を行った。

【０１１０】陽極化成条件は以下の通りであった。

【０１１１】 電流密度： ７（ｍＡ・ｃｍ^-2） 陽極化成溶液： ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１ 時間： ｔ（ｍｉｎ） 多孔質Ｓｉの厚み：ｘ（μｍ） さらに、 電流密度： ５０（ｍＡ・ｃｍ^-2） 陽極化成溶液： ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１ 時間： １０（ｓｅｃ） 多孔質Ｓｉの厚み：０．２（μｍ） 第１の陽極化成の時間ｔを、第１の低多孔度多孔質層厚
ｘが0, 0.2, 0.5, 1.0, 1.5μmとなるように、それぞれ
0, 0.2, 0.5, 1.0, 1.5minと変えて行った。

【０１１２】電流密度を５０ｍＡ・ｃｍ^-2としたこの陽
極化成により、第２の多孔質Ｓｉ層の多孔度は大きくな
り、構造的に脆弱な高多孔度薄層が形成された。

【０１１３】このウエハをエピタキシャル装置に入れた
後、水素中に配置して１０６０℃ベークした。この状態
でサンプルを取出して走査型電子顕微鏡で観察すると多
孔質Ｓｉの表面孔は封止されていることが確認された。
結果として、低多孔度薄層の最表面層は孔を埋めるため
に消費され、非多孔質状態になった。特に、低多孔度の
層を１．０μｍ以下の所定層厚に形成し、その後、表面
層を非多孔質化して、残りの低多孔質度の層の厚さは
０．５μｍ以下になった。引き続いて多孔質Ｓｉ上にＣ
ＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔ
ｉｏｎ）法により単結晶Ｓｉを０．３μｍエピタキシャ
ル成長した。成長条件は以下の通りである。

【０１１４】 ソ−スガス： ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量： ０．２／１８０ ｌ／ｍｉｎ ガス圧力： ７６０ Ｔｏｒｒ 温度： １０６０ ℃ 成長速度： ０．１５ μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。

【０１１５】前記ＳｉＯ₂層表面を別に用意したＳｉ基
板（第２の基板）の表面に重ね合わせ、接触させた後、
１１８０℃で５分間アニールしたところ、貼り合わせは
強固になった。

【０１１６】貼り合わせウエハを分離させたところ、高
多孔度層中の高多孔度層と低多孔度層との界面付近で分
割された。そのどの方法でも分離することは可能であっ
た。引き続いて、常圧の水素雰囲気中に基板を設置し、
１１００度４時間の熱処理を施した。その結果、第２の
基板上に残留していた低多孔度薄層はすべて非多孔質化
された。断面を電子顕微鏡で観察したところ、残留する
空洞等は確認できなかった。表面粗さを原子間力顕微鏡
で評価したところ、５０μｍ角の領域での平均２乗粗さ
は低多孔度層の厚みが0, 0.2, 0.5, 1.0, 1.5μmに対し
てそれぞれ、およそ0.5, 0.2, 0.2, 0.4, 1.5nmで、1.0
μm以下の厚さの低多孔度薄層に対する表面ラフネスは
通常市販されているＳｉウエハと同等であった。同様に
結晶欠陥密度を測定したところ、積層欠陥密度は低多孔
度層の厚みが0, 0.2, 0.5, 1.0,1.5μmに対してそれぞ
れ、およそ1×10⁵，6×10³，5×10³，5×10³，5×10³／
cm ²で、低多孔度薄層を導入することによって結晶欠陥
密度は激減した。

【０１１７】こうして、Ｓｉ酸化膜上に低欠陥密度の単
結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の膜
厚を面内全面について１００点を測定したところ、膜厚
の均一性はそれぞれ２１１ｎｍ±４ｎｍ、４１２ｎｍ±
９ｎｍ、６９０ｎｍ±１４ｎｍ、１２０１ｎｍ±２４ｎ
ｍ、１７０７ｎｍ±３４ｎｍ、であった。この単結晶Ｓ
ｉ層は、低多孔度の層が非多孔質化した部分も含むので
厚さが異なっている。

【０１１８】第１のＳｉ基板側に残った荒れは、水素ア
ニール、あるいは表面研磨等の表面処理を施して表面平
滑化処理をして後、再び第１の基板としてあるいは第２
の基板として使用することができた。この時、多孔質Ｓ
ｉが比較的多く残っている場合には、予め４９％弗酸と
３０％過酸化水素水との混合液で攪はんしながら選択エ
ッチングし、その後、水素アニール、あるいは表面研磨
等の表面処理を施せば、再び第１の基板としてあるいは
第２の基板として使用できる。

【０１１９】［実施例２］第１の単結晶Ｓｉウエハの表
面層をＨＦ溶液中において陽極化成を行った。

【０１２０】陽極化成条件は以下の通りであった。

【０１２１】 電流密度： ７（ｍＡ・ｃｍ^-2） 陽極化成溶液： ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１ 時間： ０．１（ｍｉｎ） 第１の多孔質Ｓｉの層厚み：０．１（μｍ） さらに、 電流密度： ５０（ｍＡ・ｃｍ^-2） 陽極化成溶液：ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１ 時間： ５（ｓｅｃ） 第２の多孔質Ｓｉ層の厚み： ０．１（μｍ） さらに３層目を作製してもよい。条件は例えば 電流密度： ７（ｍＡ・ｃｍ^-2） 陽極化成溶液： ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１ 時間： １（ｍｉｎ） 第３の多孔質層Ｓｉの厚み：１（μｍ） この陽極化成により、５０（ｍＡ・ｃｍ^-2）による多孔
質Ｓｉ層の多孔度は多孔質領域中もっとも大きくなり、
構造的に脆弱な高多孔度層が低多孔度薄層の下に形成さ
れた。

【０１２２】このウエハを酸素雰囲気中４００℃で１時
間酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱
酸化膜で覆われた。このウエハを１％のＨＦ水溶液に３
０秒程度浸積することで多孔質表面および、表面近傍の
孔の内壁に形成された極薄の熱酸化膜を除去した。この
ウエハを超高真空装置に入れた後、１×１０^-9Ｔｏｒｒ
で１０００℃で５分間ベークした。この状態でサンプル
を取出して走査型電子顕微鏡で観察すると多孔質Ｓｉの
表面孔を封止されていることが確認された。結果とし
て、低多孔度薄層の最表面層は孔を埋めるために消費さ
れ、非多孔質状態になった。この基板をエピタキシャル
成長装置に設置し、多孔質Ｓｉ上にＣＶＤ法により単結
晶Ｓｉを１．０μｍエピタキシャル成長した。成長条件
は以下の通りである。

【０１２３】 ソ−スガス： ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量： ０．４／１８０ ｌ／ｍｉｎ ガス圧力： ８０ Ｔｏｒｒ 温度： ９００ ℃ 成長速度： ０．１５ μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。

【０１２４】前記ＳｉＯ₂層表面を別に用意したＳｉ基
板（第２の基板）の表面に重ね合わせ、接触させた後、
１１００℃で１０分間でアニールしたところ、貼り合わ
せは強固になった。

【０１２５】貼り合わせウエハを分離させたところ、３
層目の化成電流密度が７ｍＡ／ｃｍ ²とした方は２層目
の高多孔度層の第１の多孔質層と第２の多孔質層との界
面付近で分割された。すなわち、２層目の多孔度を多孔
質層構造中最大多孔度とすると分割しやすかった。引き
続いて、水素雰囲気、５０Ｔｏｒｒの圧力下に第２の基
板を設置し、１１００度２時間の熱処理を施した。その
結果、第２の基板上の転写されたエピタキシャルＳｉ層
表面に残留する低多孔度薄層はすべて非多孔質化され
た。断面を電子顕微鏡で観察したところ、残留する空洞
等は確認できなかった。表面粗さを原子間力顕微鏡で評
価したところ、５０μｍ角の領域での平均２乗粗さはお
よそ０．３ｎｍで表面ラフネスは通常市販されているＳ
ｉウエハと同等であった。同様に結晶欠陥密度を測定し
たところ、積層欠陥密度は ５×１０³／ｃｍ²で、低多
孔度薄層を導入することによって結晶欠陥密度は激減し
た。

【０１２６】以上の結果、第２の基板のＳｉ酸化膜上に
低欠陥密度の単結晶Ｓｉ層が形成できた。形成された単
結晶Ｓｉ層の膜厚を面内全面について１００点を測定し
たところ、膜厚の均一性はそれぞれ１０１１ｎｍ±２２
ｎｍであった。

【０１２７】酸化膜は、エピタキシャル層表面でなく、
第２の基板表面に形成しても、あるいは、その両者に形
成しても同様の結果が得られた。

【０１２８】第２の基板表面に残っていた多孔質Ｓｉ
は、４９％弗酸と３０％過酸化水素水との混合液で攪は
んしながら選択エッチングした。その後、水素アニール
の表面処理を施して再び第１の基板としてあるいは第２
の基板として使用できるようにした。

【０１２９】［実施例３］第１の単結晶Ｓｉ基板の表面
層をＨＦ溶液中において陽極化成を行った。

【０１３０】陽極化成条件は以下の通りであった。

【０１３１】 電流密度： ７（ｍＡ・ｃｍ^-2） 陽極化成溶液： ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１ 時間： ３（ｍｉｎ） 多孔質Ｓｉの厚み：３（μｍ） この基板を酸素雰囲気中４００℃で１時間酸化した。こ
の酸化により多孔質Ｓｉの孔の内壁は熱酸化膜で覆われ
た。このウエハ表面から投影飛程が多孔質Ｓｉ中でかつ
表面から０．３μｍ付近になるようにイオン打ち込みし
た。このイオン注入される元素は限定されることはな
く、界面付近に注入損傷層、注入元素の高濃度層（ひず
み層）あるいはバブル層が形成されれば良い。

【０１３２】多孔質Ｓｉ上にＣＶＤ法により単結晶Ｓｉ
を０．１５μｍエピタキシャル成長した。成長条件は以
下の通りである。

【０１３３】 ソ−スガス： ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量： ０．５／１８０ ｌ／ｍｉｎ ガス圧力： ８０ Ｔｏｒｒ 温度： ９００ ℃ 成長速度： ０．１５ μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ₂層を形成した。

【０１３４】前記ＳｉＯ₂層表面と別に用意したＳｉ基
板（第２の基板）の表面とを重ね合わせ、接触させた
後、アニールしたところ、貼り合わせは強固になった。
アニール条件は、上記注入損傷層、注入元素の高濃度層
（ひずみ層）あるいはバブル層が拡散しない条件で行
う。この状態の断面を電子顕微鏡で観察するとイオン注
入した位置の多孔質の多孔度が上昇していることが確認
された。すなわち、イオン注入によって後に分離層とな
る高多孔度層が形成された。

【０１３５】貼り合わせウエハを分離させたところ、イ
オン注入によって形成された高多孔度層で分割された。

【０１３６】引き続いて、Ｈ₂をＡｒで希釈した雰囲気
中に第２の基板を設置し、１２００度２時間の熱処理を
施した。その結果、第２の基板の転写された単結晶Ｓｉ
層上に残留する低多孔度薄層はすべて非多孔質化され
た。断面を電子顕微鏡で観察したところ、残留する空洞
等は確認できなかった。表面粗さを原子間力顕微鏡で評
価したところ、５０μｍ角の領域での平均２乗粗さはお
よそ０．３ｎｍで表面ラフネスは通常市販されているＳ
ｉウエハと同等であった。同様に結晶欠陥密度を測定し
たところ、積層欠陥密度は６×１０³／ｃｍ²で、低多孔
度薄層を導入することによって結晶欠陥密度は激減し
た。

【０１３７】以上の結果、Ｓｉ酸化膜上に低欠陥密度の
単結晶Ｓｉ層が形成できた。形成された単結晶Ｓｉ層の
膜厚を面内全面について１００点を測定したところ、膜
厚の均一性はそれぞれ３１１ｎｍ±６．２ｎｍであっ
た。

【０１３８】第１の基板の表面に残っている多結晶Ｓｉ
は、４９％弗酸と３０％過酸化水素水との混合液で攪は
んしながら選択エッチングした。その後、水素アニール
の表面処理を第１の基板に施して再び第１の基板として
あるいは第２の基板として使用できるようにした。

【０１３９】［実施例４］第１のｐ^-単結晶Ｓｉ基板の
表面に予めボロンを拡散し、ｐ⁺層をおよそ０．２μｍ
の厚さに形成した。

【０１４０】続いて、この基板の表面層をＨＦ溶液中に
おいて陽極化成を行った。

【０１４１】陽極化成条件は以下の通りであった。

【０１４２】 電流密度： ７（ｍＡ・ｃｍ^-2） 陽極化成溶液： ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１ 時間： ２（ｍｉｎ） この基板を走査型電子顕微鏡で観察すると表面に多孔度
２０％の層がおよそ０．２μｍの厚さ、その下に多孔度
５０％の多孔質層がおよそ０．４μｍ形成されていた。

【０１４３】この基板を酸素雰囲気中４００℃で１時間
酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸
化膜で覆われた。このウエハをエピタキシ装置に入れた
後、水素中で１０６０℃で５分間ベークし、さらにＳｉ
ソースを微小量供給しながら、ベークすることで、多孔
質Ｓｉの表面孔を埋めた。表面孔の埋まった多孔質Ｓｉ
上にＣＶＤ法により単結晶Ｓｉをｐ−エピタキシャル層
を０．４５μｍ 、ｎ ⁺エピタキシャル層を１．０μｍ
エピタキシャル成長した。成長条件は以下の通りであ
る。

【０１４４】 ソ−スガス： ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量： ０．５／１８０ ｌ／ｍｉｎ ガス圧力： ８０ Ｔｏｒｒ 温度： ９００ ℃ 成長速度： ０．１５ μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
１００ｎｍのＳｉＯ₂層を形成した。

【０１４５】前記ＳｉＯ₂層表面と別に用意したＳｉ基
板（第２の基板）の表面をＯ₂プラズマで処理をし、水
洗した後に重ね合わせ、接触させた後、４００℃で６０
分間アニールしたところ、貼り合わせは強固になった。

【０１４６】貼り合わせウエハを分離させたところ、低
多孔質層側界面付近の高多孔度層で分割された。

【０１４７】引き続いて、残留酸素、水分を十分に除去
した超高真空装置中に第２の基板を設置し、１×１０^-9
Ｔｏｒｒの圧力下で９５０度４時間の熱処理を施した。
その結果、第２の基板上に残留する低多孔度薄層はすべ
て非多孔質化された。断面を電子顕微鏡で観察したとこ
ろ、残留する空洞等は確認できなかった。表面粗さを原
子間力顕微鏡で評価したところ、５０μｍ角の領域での
平均２乗粗さはおよそ０．５ｎｍで表面ラフネスは通常
市販されているＳｉウエハと同等であった。同様に結晶
欠陥密度を測定したところ、積層欠陥密度は６×１０³
／ｃｍ²で、低多孔度薄層を導入することによって結晶
欠陥密度は激減した。

【０１４８】以上の結果、第２の基板のＳｉ酸化膜上に
ｎ⁺埋込み層を含み１．６μｍの厚みを持った単結晶Ｓ
ｉ層が形成できた。形成された単結晶Ｓｉ層の膜厚を面
内全面について１００点を測定したところ、膜厚の均一
性は１．６μｍ±０．０３μｍであった。

【０１４９】第１の基板側に残った荒れは、水素アニー
ルの表面処理を施して表面平坦化処理をして後、再び第
１の基板としてあるいは第２の基板として使用すること
ができた。多孔質Ｓｉが残っている場合には、４９％弗
酸と３０％過酸化水素水との混合液で攪はんしながら選
択エッチングし、その後、水素アニール、あるいは表面
研磨等の表面処理を施せば、再び第１の基板としてある
いは第２の基板として投入することができる。

【０１５０】［実施例５］第１の単結晶Ｓｉ基板の表面
層をＨＦ溶液中において陽極化成を行った。

【０１５１】陽極化成条件は以下の通りであった。

【０１５２】 電流密度： ７（ｍＡ・ｃｍ^-2） 陽極化成溶液： ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１ 時間： ０．１（ｍｉｎ） 多孔質Ｓｉの厚み：０．１（μｍ） 続いて、溶液の濃度を下記の通り変えて、陽極化成を行
なった。

【０１５３】 電流密度： ７（ｍＡ・ｃｍ^-2） 陽極化成溶液： ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：２：１ 時間： １（ｍｉｎ） 多孔質Ｓｉの厚み：０．６（μｍ） この基板を走査型電子顕微鏡で観察すると第２の化成に
相当する高多孔度層が表面からおよそ０．１μｍの深さ
に形成されていた。

【０１５４】この基板を酸素雰囲気中４００℃で１時間
酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸
化膜で覆われた。この多孔質Ｓｉの表面付近の酸化膜を
ＨＦ除去した。このウエハをエピタキシ装置に入れた
後、水素中で１０４０℃で５分間ベークし、多孔質Ｓｉ
の表面孔を埋めた。表面孔の埋まった多孔質Ｓｉ上にＭ
ＯＣＶＤ（Metal Organic Chemical Vapor Depositio
n）法により単結晶ＧａＡｓを０．５μｍエピタキシャ
ル成長した。成長条件は以下の通りである。

【０１５５】 ソ−スガス： ＴＭＧ／ＡｓＨ₃／Ｈ₂ ガス圧力： ８０ Ｔｏｒｒ 温度： ７００ ℃ 前記ＧａＡｓ層表面と別に用意したＳｉ基板（第２の基
板）の表面とを重ね合わせ、接触させた後、７００℃で
１時間でアニールしたところ、貼り合わせは強固になっ
た。

【０１５６】貼り合わせウエハを分離させたところ、低
多孔度層側界面近傍の高多孔度層で分割された。

【０１５７】以上の結果、第２のＳｉ基板上に０．５μ
ｍの厚みを持った単結晶ＧａＡＳ層が形成できた。形成
された単結晶ＧａＡｓ層の膜厚を面内全面について１０
０点を測定したところ、膜厚の均一性は０．５μｍ±
０．０１μｍであった。

【０１５８】ＧａＡｓ層の表面は荒れており、さらに多
孔質Ｓｉの残さが残っている可能性があったため、表面
タッチポリッシュを行った。その結果、通常市販されて
いるＧａＡｓウエハと同等な表面平滑性が得られた。

【０１５９】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１６０】第２の基板としては、Ｓｉ基板の代わりに
表面を酸化したＳｉ基板を用いることもできる。また、
Ｓｉ基板あるいはＧａＡｓ層表面に堆積ＳｉＯ₂膜を形
成して後、貼り合せてもよい。この場合には、出来た基
板は絶縁性基板上のＧａＡｓとして使用される。

【０１６１】第１の基板側に残った荒れは、水素アニー
ル、あるいは表面研磨等の表面処理を施して表面平坦化
処理をすれば、再び第１の基板としてあるいは第２の基
板として使用することができる。多孔質Ｓｉが残ってい
る場合には、４９％弗酸と３０％過酸化水素水との混合
液で攪はんしながら選択エッチングすればよく、その
後、水素アニール、あるいは表面研磨等の表面処理を施
して再び第１の基板としてあるいは第２の基板として使
用できる。

【０１６２】［実施例６］第１の単結晶Ｓｉ基板の表面
層をＨＦ溶液中において陽極化成を行った。

【０１６３】陽極化成条件は以下の通りであった。

【０１６４】 電流密度： ７（ｍＡ・ｃｍ^-2） 陽極化成溶液： ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１ 時間： ０．２（ｍｉｎ） 多孔質Ｓｉの厚み：０．２（μｍ） さらに、 電流密度： ５０（ｍＡ・ｃｍ^-2） 陽極化成溶液： ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１ 時間： １０（ｓｅｃ） 多孔質Ｓｉの厚み：０．２（μｍ） この陽極化成により、５０（ｍＡ・ｃｍ^-2）による多孔
質Ｓｉ層の多孔度は大きくなり、構造的に脆弱な高多孔
度薄層が形成された。

【０１６５】このウエハをエピタキシ装置に入れた後、
水素中で１０６０℃で５分間ベークした。この状態でサ
ンプルを取出して走査型電子顕微鏡で観察すると多孔質
Ｓｉの表面孔を封止されていることが確認された。結果
として、低多孔度薄層の最表面は孔を埋めるために消費
され、非多孔質状態になった。引き続いて多孔質Ｓｉ上
にＣＶＤ法により単結晶Ｓｉを０．３μｍエピタキシャ
ル成長した。成長条件は以下の通りである。

【０１６６】 ソ−スガス： ＳｉＨ₂Ｃｌ₂／Ｈ₂ ガス流量： ０．２／１８０ ｌ／ｍｉｎ ガス圧力： ７６０ Ｔｏｒｒ 温度： １０６０ ℃ 成長速度： ０．１５ μｍ／ｍｉｎ さらに、このエピタキシャルＳｉ層表面に熱酸化により
２００ｎｍのＳｉＯ₂層を形成した。

【０１６７】前記ＳｉＯ₂層表面と別に用意した石英基
板（第２の基板）の表面とＮ₂プラズマで処理をし、水
洗した後に重ね合わせ、接触させた後、４００℃で６０
分間でアニールしたところ、貼り合わせは強固になっ
た。

【０１６８】貼り合わせウエハを分離させたところ、低
多孔度層側界面近傍の高多孔度層で分割された。引き続
いて８０Ｔｏｒｒの水素雰囲気中に第２の基板を設置
し、９５０度６時間の熱処理を施した。その結果、第２
の基板上に残留する低多孔度薄層はすべて非多孔質化さ
れた。断面を電子顕微鏡で観察したところ、残留する空
洞等は確認できなかった。表面粗さを原子間力顕微鏡で
評価したところ、５０μｍ角の領域での平均２乗粗さは
０．４ｎｍで、表面ラフネスは通常市販されているＳｉ
ウエハと同等であった。同様に結晶欠陥密度を測定した
ところ、積層欠陥密度は５×１０³／ｃｍ²であった。

【０１６９】以上の結果、第２の基板のＳｉ酸化膜上に
低欠陥密度の単結晶Ｓｉ層が形成できた。形成された単
結晶Ｓｉ層の膜厚を面内全面について１００点を測定し
たところ、膜厚の均一性はそれぞれ４１２ｎｍ±９ｎｍ
であった。

【０１７０】第１の基板側に残った荒れは、水素アニー
ル、あるいは表面研磨等の表面処理を施して表面平滑化
処理をして後、再び第１の基板としてあるいは第２の基
板として用いるすることができる。多孔質Ｓｉが残って
いる場合には、４９％弗酸と３０％過酸化水素水との混
合液で攪はんしながら選択エッチングして、その後、水
素アニール、あるいは表面研磨等の表面処理を施して再
び第１の基板としてあるいは第２の基板として用いるこ
とができた。

【０１７１】［実施例７］第１の単結晶Ｓｉ基板の表面
層をＨＦ溶液中において陽極化成を行った。

【０１７２】陽極化成条件は以下の通りであった。

【０１７３】 電流密度： １（ｍＡ・ｃｍ^-2） 陽極化成溶液： ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１ 時間： ２（ｍｉｎ） 多孔質Ｓｉの厚み：０．４（μｍ） さらに、 電流密度： ５０（ｍＡ・ｃｍ^-2） 陽極化成溶液： ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１ 時間： ５（ｓｅｃ） 多孔質Ｓｉの厚み：０．１（μｍ） さらに３層目を作製してもよい。条件は例えば 電流密度： ７（ｍＡ・ｃｍ^-2） 陽極化成溶液： ＨＦ：Ｈ₂Ｏ：Ｃ₂Ｈ₅ＯＨ＝１：１：１ 時間： １（ｍｉｎ） 多孔質Ｓｉの厚み：１（μｍ） この陽極化成により、５０（ｍＡ・ｃｍ^-2）による多孔
質Ｓｉ層の多孔度は大きくなり、構造的に脆弱な高多孔
度層が形成された。

【０１７４】この基板を酸素雰囲気中４００℃で１時間
酸化した。この酸化により多孔質Ｓｉの孔の内壁は熱酸
化膜で覆われた。このウエハを水素ベーク装置に入れた
後、水素中で１０４０℃で５分間ベークし、多孔質Ｓｉ
の表面孔を埋めた。結果として、低多孔度薄層（１ｍＡ
・ｃｍ^-2で形成した層）の表面近傍は孔を埋めるために
消費され、非多孔質状態になった。すなわち、良質な非
多孔質単結晶層がおよそ０．０５μｍの厚さで形成され
た。

【０１７５】さらに、この非多孔質単結晶層表面に熱酸
化により２０ｎｍのＳｉＯ₂層を形成した。

【０１７６】前記ＳｉＯ₂層表面と別に用意したＳｉ基
板（第２の基板）の表面とを重ね合わせ、接触させた
後、１１８０℃で５分間アニールしたところ、貼り合わ
せは強固になった。

【０１７７】貼り合わせウエハを分離させたところ、低
多孔度層側界面近傍の高多孔度層で分割された。

【０１７８】引き続いて８０Ｔｏｒｒの水素雰囲気中に
基板を設置し、１１００度６時間の熱処理を施した結
果、第２の基板の表面に残留する低多孔度層はすべて非
多孔質化され単結晶シリコン層と同一化していた。表面
粗さを原子間力顕微鏡で評価したところ、５０μｍ角の
領域での平均２乗粗さは０．４ｎｍで、表面ラフネスは
通常市販されているＳｉウエハと同等であった。

【０１７９】以上の結果、Ｓｉ酸化膜上に４００ｎｍの
厚みを持った単結晶Ｓｉ層が形成できた。形成された単
結晶Ｓｉ層の膜厚を面内全面について１００点を測定し
たところ、膜厚の均一性は４０３ｎｍ±８ｎｍであっ
た。

【０１８０】透過電子顕微鏡による断面観察の結果、Ｓ
ｉ層には新たな結晶欠陥は導入されておらず、良好な結
晶性が維持されていることが確認された。

【０１８１】第１の基板側に残った荒れは、水素アニー
ル、あるいは表面研磨等の表面処理を施して表面平坦化
処理をして後、再び第１の基板としてあるいは第２の基
板として用いることができる。多孔質Ｓｉが残っている
場合には、４９％弗酸と３０％過酸化水素水との混合液
で攪はんしながら選択エッチングし、その後、水素アニ
ール、あるいは表面研磨等の表面処理を施して再び第１
の基板としてあるいは第２の基板として用いることがで
きる。

【０１８２】図に示したように、第１の基板の両面にお
いて、前述した各実施例の方法を実施できる。

【０１８３】各実施例において、貼り合わせ基板分離後
の第１の基板側に残った多孔質Ｓｉ層を除去するのに以
下に示す選択エッチング液を用いてもよい。

【０１８４】弗酸、 弗酸＋過酸化水素水 弗酸＋アルコール 弗酸＋アルコール＋過酸化水素水 バッファード弗酸、 バッファード弗酸＋過酸化水素水 バッファード弗酸＋アルコール バッファード弗酸＋アルコール＋過酸化水素水 また、一般的なＳｉのエッチング液を用いても、多孔質
Ｓｉの膨大な表面積によってある程度選択エッチング出
来る。

【０１８５】以上の各実施例によれば、選択エッチング
工程を用いる必要がないため、工程削減の効果はもとよ
り、エッチングの選択比が十分でないような場合に生じ
る非多孔質層の過剰エッチングによる膜厚均一性の劣化
といった問題も生じにくく、第２の基板に転写された膜
の均一性は一切劣化することがない。

【０１８６】そして、各実施例によれば、大面積にわた
って多孔質層領域中の高多孔度層と低多孔質層との界面
又は前記界面付近の高多孔度層中でウエハ全面に渡って
分離することが出来る。このため、分離後には第２の基
板側の残留する低多孔度薄層を平滑化すればよいのであ
って、多孔質層の残留層の研削、研磨、エッチングなど
による除去工程を短縮ないし省略することが出来る。更
に、残留層の厚みは多孔質層構造の形成条件によって制
御できる。特に熱処理を行なえば、残留する低多孔度薄
層は熱処理工程によって、内部に空洞を残留させること
なく非多孔質化し、表面も平滑化できる。こうして、膜
厚均一性を向上させることが出来る。これは、超高均一
性の要求に対しても歩留まりよくウエハを作製できるこ
とを意味する。

【０１８７】また、分離後の第１の基板を次のＳＯＩ基
板作製サイクル時に再び第１の基板として用いる場合に
は、この第１の基板は強度的に使用不可となるまで何度
でも再使用することが可能である。

【０１８８】また、多孔質層構造および非多孔質層構造
中の低多孔度薄層構造と接する層がともにエピタキシャ
ル層の場合には、第１の基板は、何度使用しても基板の
厚さを減じることなく半永久的に再使用できるため、上
記高品質化に加えて、省資源、コスト面で大変なメリッ
トがある。

【０１８９】ヘテロエピタキシの材料の差による格子定
数の違いからその界面あるいはエピタキシャル層には欠
陥が導入されることが知られている。さらに、ダブルヘ
テロエピタキシの場合、両者の膜厚との関係により片方
が超薄膜の場合、そちら側に欠陥を導入しやすい。した
がって、超薄膜エピタキシャル層上にさらに異種材料を
エピタキシャル成長すると超薄膜エピタキシ層に欠陥が
導入されることになる。このように格子定数の差と欠陥
導入により界面が弱くなり、そこから剥がれることにな
る。

【０１９０】

【発明の効果】本発明によれば、多孔質層の選択エッチ
ング工程を省略乃至短縮することができ、ＳＯＩ構造の
大規模集積回路を作製する際にも、高価なＳＯＳや、Ｓ
ＩＭＯＸの代替足り得る安価で高品質の半導体基板の作
製方法を提供することができる。

【図面の簡単な説明】

【図１】本発明による半導体基板の作製工程を説明する
ための模式的断面図である。

【図２】本発明による半導体基板の作製工程の別の例を
説明するための模式的断面図である。

【図３】本発明の別の半導体基板の作製工程を説明する
ための模式的断面図である。

【図４】非多孔質化工程を示す模式的断面図である。

【図５】第１の従来例の工程を説明するための模式的断
面図である。

【図６】第２の従来例の工程を説明するための模式的断
面図である。

【符号の説明】

１ 多孔質領域 ２ 基板 ３ 第２の基板 １１ 基板 １２ 低多孔度薄層 １３ 高多孔度層 １４ 非多孔質層 １５ 第２の層構造あるいは第２の基板の表面に形成し
た層 １６ 第２の基板 ３１ 基板 ３２ 多孔質層 ３３ 非多孔質単結晶層 ３４ 支持基板 ３５ 絶縁層 ４１ 基板 ４２ 多孔質 ４３ 非多孔質単結晶層 ４４ 支持基板 ４５ 絶縁層

Claims (40)

【特許請求の範囲】
1. 【請求項１】 多孔度の異なる少なくとも２つの層を含
   む多孔質領域と、前記多孔質領域上の非多孔質層とを有
   する第１の基体を用意する工程、 前記第１の基体の前記非多孔質層の表面と、第２の基体
   の表面と、を貼り合わせる工程と、 前記第１及び前記第２の基体を分離して、前記非多孔質
   層を前記第２の基体に移す工程と、 前記第２の基体の分離面に残留する多孔質領域の残留部
   を除去又は非多孔質化して、前記分離面を平滑化する工
   程と、 を含み、 前記第１の基体を用意する工程は、厚さ１μｍ以下の第
   １の多孔質層と、前記第１の多孔質層に隣接し且つ多孔
   度の高い第２の多孔質層と、前記第１の多孔質層に隣接
   する前記非多孔質層と、を形成する工程を含むことを特
   徴とする半導体基板の作製方法。
2. 【請求項２】 前記非多孔質層の形成工程は、前記第１
   の多孔質層の表面側の部分を非多孔質化する工程、及び
   ／又は前記第１の多孔質層上に非多孔質の層を形成する
   工程を含む請求項１記載の半導体基板の作製方法。
3. 【請求項３】 前記第１の多孔質層を形成する工程は、
   多孔質の層を形成した後、前記多孔質の層の表面側の部
   分を非多孔質化して残りの多孔質の層の厚さを１μｍ以
   下とする請求項１記載の半導体基板の作製方法。
4. 【請求項４】 前記第１の多孔質層より、前記第２の多
   孔質層の厚さを厚くする請求項１記載の半導体基板の作
   製方法。
5. 【請求項５】 前記第１の多孔質層より薄い第２の多孔
   質層を形成した後、前記第１の多孔質層の表面側の部分
   を非多孔質化して、前記第１の多孔質層の厚さを薄くす
   る請求項１又は４に記載の半導体基板の作製方法。
6. 【請求項６】 前記第２の多孔質層の、前記第１の多孔
   質層とは反対側に、前記第２の多孔質層より厚く且つ多
   孔度の低い第３の多孔質層を形成する工程を含む請求項
   １記載の半導体基板の作製方法。
7. 【請求項７】 前記分離面を平滑化する工程は、選択エ
   ッチング及び研磨のいずれも用いることなく、非酸化性
   雰囲気中での熱処理により行われる請求項１記載の半導
   体基板の作製方法。
8. 【請求項８】 前記非酸化性雰囲気は水素、不活性ガス
   又はこれらの混合雰囲気であることを特徴とする請求項
   ６に記載の半導体基板の作製方法。
9. 【請求項９】 前記分離面を平滑化する工程は選択エッ
   チング又は研磨のいずれも用いることなく真空中での熱
   処理により行われることを特徴とする請求項１に記載の
   半導体基板の作製方法。
10. 【請求項１０】 前記多孔質領域は単結晶からなること
    を特徴とする請求項１に記載の半導体基板の作製方法。
11. 【請求項１１】 前記多孔質領域は単結晶Ｓｉ層である
    ことを特徴とする請求項１に記載の半導体基板の作製方
    法。
12. 【請求項１２】 前記多孔質領域の形成は前記第１の基
    板を陽極化成して作製することを特徴とする請求項１に
    記載の半導体基板の作製方法。
13. 【請求項１３】 前記第１の多孔質層、前記第２の多孔
    質層は陽極化成により作製され、第１の基体中の不純物
    の種類・濃度、陽極化成時の電流密度、薬液組成、薬液
    の温度又はこれらの組み合わせによって作り分けされる
    ことを特徴とする請求項１２に記載の半導体基板の作製
    方法。
14. 【請求項１４】 第１の基体の一方の面に多孔質領域を
    形成した後にイオン打ち込みによりイオンの投影飛程位
    置に前記第２の多孔質層を形成することを特徴とする請
    求項１に記載の半導体基板の作製方法。
15. 【請求項１５】 非多孔質層の形成前に、多孔質領域の
    孔の側壁の内部に多孔質の結晶構造が残留する程度に、
    側壁表面を酸化することを特徴とする請求項１に記載の
    半導体基板の作製方法。
16. 【請求項１６】 前記多孔質領域の表面及び表面付近の
    孔の側壁に形成された酸化膜を前記非多孔質層形成前に
    除去することを特徴とする請求項１５に記載の半導体基
    板の作製方法。
17. 【請求項１７】 前記非多孔質層は、前記第１の多孔質
    層の表面を非酸化性雰囲気中、ないしは真空中での熱処
    理により非多孔質化した部分を含むことを特徴とする請
    求項１に記載の半導体基板の作製方法。
18. 【請求項１８】 前記非多孔質層は、前記第１の多孔質
    層の表面を非酸化性雰囲気中、ないしは真空中での熱処
    理により非多孔質化した部分と前記非多孔質層の表面に
    形成した酸化膜を含むことを特徴とする請求項１に記載
    の半導体基板の作製方法。
19. 【請求項１９】 前記非酸化性雰囲気は水素、不活性ガ
    ス又はこれらの混合ガス雰囲気中であることを特徴とす
    る請求項１７又は１８に記載の半導体基板の作製方法。
20. 【請求項２０】 前記非酸化性雰囲気はＳｉも微量に含
    むことを特徴とする請求項１７又は１８に記載の半導体
    基板の作製方法。
21. 【請求項２１】 前記非多孔質層は前記第１の多孔質層
    の結晶方位に基づくエピタキシによって形成されること
    を特徴とする請求項１に記載の半導体基板の作製方法。
22. 【請求項２２】 前記非多孔質層は前記第１の多孔質層
    の結晶方位に基づくエピタキシによって形成された単結
    晶層とその上部の酸化膜層からなることを特徴とする請
    求項１に記載の半導体基板の作製方法。
23. 【請求項２３】 前記エピタキシによって形成された非
    多孔質層は、単結晶Ｓｉ層であることを特徴とする請求
    項２１又は２２に記載の半導体基板の作製方法。
24. 【請求項２４】 前記エピタキシによって形成された非
    多孔質層は、単結晶化合物半導体層を有することを特徴
    とする請求項２１又は２２に記載の半導体基板の作製方
    法。
25. 【請求項２５】 前記非多孔質層は電気伝導型あるいは
    不純物濃度の異なる複数の層からなることを特徴とする
    請求項１に記載の半導体基板の作製方法。
26. 【請求項２６】 前記分離した後の第１の基体を、再利
    用することを特徴とする請求項１に記載の半導体基板の
    作製方法。
27. 【請求項２７】 前記再利用のための前処理は、平滑化
    処理のみからなることを特徴とする請求項２６に記載の
    半導体基板の作製方法。
28. 【請求項２８】 前記再利用のための前処理は分離後に
    残留した多孔質領域の残留部の除去と平坦化処理からな
    ることを特徴とする請求項２６に記載の半導体基板の作
    製方法。
29. 【請求項２９】 前記分離工程は、加圧、引っ張り、剪
    断、楔挿入、熱処理、酸化、波動印加、ワイヤカットの
    いずれか、ないしは、これらの組み合わせによることを
    特徴とする請求項１に記載の半導体基板の作製方法。
30. 【請求項３０】 前記第２の基体は、Ｓｉからなること
    を特徴とする請求項１に記載の半導体基板の作製方法。
31. 【請求項３１】 前記第２の基体は、少なくとも貼り合
    わせる面に酸化Ｓｉ膜を形成したＳｉ基体からなること
    を特徴とする請求項１に記載の半導体基板の作製方法。
32. 【請求項３２】 前記第２の基体は、光透過性基体から
    なることを特徴とする請求項１に記載の半導体基板の作
    製方法。
33. 【請求項３３】 前記第１の多孔質層は０．５μｍ以下
    の厚さであることを特徴とする請求項１に記載の半導体
    基板の作製方法。
34. 【請求項３４】 前記第２の多孔質層の多孔度は多孔質
    領域中最大であることを特徴とする請求項１に記載の半
    導体基板の作製方法。
35. 【請求項３５】 前記多孔質層領域は第１の多孔質層と
    第２の多孔質層の２層のみからなることを特徴とする請
    求項１に記載の半導体基板の作製方法。
36. 【請求項３６】 前記第２の多孔質層は１μｍ以下の厚
    さであることを特徴とする請求項１に記載の半導体基板
    の作製方法。
37. 【請求項３７】 前記第２の多孔質層は０．５μｍ以下
    の厚さであることを特徴とする請求項３６に記載の半導
    体基板の作製方法。
38. 【請求項３８】 前記多孔質領域は２μｍ以下の厚さで
    ある請求項１に記載の半導体基板の作製方法。
39. 【請求項３９】 前記第１の多孔質層を形成する工程
    は、厚さ１μｍ以下の多孔質層を形成した後、前記多孔
    質層の表面側の部分を非多孔質化して残りの多孔質層の
    厚さを０．５μｍ以下とする請求項１に記載の半導体基
    板の作製方法。
40. 【請求項４０】 請求項１乃至３９に記載の半導体基板
    の作製方法によって作製された半導体基板。