JPH1027156A - バスアービタ制御装置 - Google Patents
バスアービタ制御装置Info
- Publication number
- JPH1027156A JPH1027156A JP8201225A JP20122596A JPH1027156A JP H1027156 A JPH1027156 A JP H1027156A JP 8201225 A JP8201225 A JP 8201225A JP 20122596 A JP20122596 A JP 20122596A JP H1027156 A JPH1027156 A JP H1027156A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- acquisition request
- priority
- master
- system bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims abstract description 5
- 238000010586 diagram Methods 0.000 description 7
- 230000006870 function Effects 0.000 description 4
- 230000010365 information processing Effects 0.000 description 3
- 241001522296 Erithacus rubecula Species 0.000 description 1
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 1
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【課題】システムバスの使用状態により、各バスマスタ
の優先順位情報を変更可能とし、ＨＷ依存によるバス調
停部分が少なくなることでシステムバス使用効率を改善
する。 【解決手段】バスマスタからのバス獲得要求と、バス獲
得要求が発生した時間と優先順位を記憶するＡＮＤ１０
と、初期状態でのバスマスタ優先度順位を設定している
優先度設定レジスタ１４と、バス獲得要求のトリガ信号
を出力するパルス発信器１１と、バス獲得の要求信号を
出力するカウンタ１２と、ＡＮＤ１０とカウント１２か
らの信号を入力しバス獲得要求を出してきたバスマスタ
に対してバス獲得許可信号を出力する最大値判定エンコ
ーダ１３とを備える。
の優先順位情報を変更可能とし、ＨＷ依存によるバス調
停部分が少なくなることでシステムバス使用効率を改善
する。 【解決手段】バスマスタからのバス獲得要求と、バス獲
得要求が発生した時間と優先順位を記憶するＡＮＤ１０
と、初期状態でのバスマスタ優先度順位を設定している
優先度設定レジスタ１４と、バス獲得要求のトリガ信号
を出力するパルス発信器１１と、バス獲得の要求信号を
出力するカウンタ１２と、ＡＮＤ１０とカウント１２か
らの信号を入力しバス獲得要求を出してきたバスマスタ
に対してバス獲得許可信号を出力する最大値判定エンコ
ーダ１３とを備える。
Description
【０００１】
【発明の属する技術分野】本発明はバスアービタ制御装
置に関し、特に情報処理装置の情報転送方式において階
層型バス構成のバス調停制御方式のバスアービタ制御装
置に関する。
置に関し、特に情報処理装置の情報転送方式において階
層型バス構成のバス調停制御方式のバスアービタ制御装
置に関する。
【０００２】
【従来の技術】現在の情報処理装置におけるシステムバ
ス構成は、例えば、図１に示すように、階層型のバス構
成になっている。即ち、複数のバスマスタ３、４、５が
唯１つのバス９を共同している。
ス構成は、例えば、図１に示すように、階層型のバス構
成になっている。即ち、複数のバスマスタ３、４、５が
唯１つのバス９を共同している。
【０００３】バスマスタとは、バス制御機能を有する装
置であり、バススレーブ６、７はバスマスタ３、４、５
に従属する。バス８には、中央処理装置１、メイン・メ
モリ２、バスマスタとなり得るバスアービタとしてのバ
スブリッジ３が接続されている。
置であり、バススレーブ６、７はバスマスタ３、４、５
に従属する。バス８には、中央処理装置１、メイン・メ
モリ２、バスマスタとなり得るバスアービタとしてのバ
スブリッジ３が接続されている。
【０００４】このため、ある一つのバスを使用するため
には、バスの要求調停をしてバス使用権を獲得したバス
アービタが、バスを使用することになる。このバス調停
の第１番目は要求元の優先度を固定とした固定優先、第
２番目は要求元の優先度を回転させ平等にバスを割り当
てるラウンドロビン、第３番目は要求元の要求順にバス
を割り当てる要求時系列順の態様がある。
には、バスの要求調停をしてバス使用権を獲得したバス
アービタが、バスを使用することになる。このバス調停
の第１番目は要求元の優先度を固定とした固定優先、第
２番目は要求元の優先度を回転させ平等にバスを割り当
てるラウンドロビン、第３番目は要求元の要求順にバス
を割り当てる要求時系列順の態様がある。
【０００６】ところが、上記第１番目のバス調停は変化
する優先度に対応できず、第２番目のバス調停は平等で
あるが、高い優先度のバスマスタに直ちに割り当てられ
ない。また、第３番目のバス調停は高い優先度のバスマ
スタは待ち時間が小さくとも割り当てられるべきである
が、それが不可能である。
する優先度に対応できず、第２番目のバス調停は平等で
あるが、高い優先度のバスマスタに直ちに割り当てられ
ない。また、第３番目のバス調停は高い優先度のバスマ
スタは待ち時間が小さくとも割り当てられるべきである
が、それが不可能である。
【０００７】図４には、特開平３ー２６３１５８号公報
に開示されている従来の共通バス調停制御方式の構成図
が示されている。図４では、情報を転送する共通のバス
３１と、少なくとも２個以上のバス制御機能を有する装
置、例えば、中央処理装置３４、入出力制御装置３５、
３６の如きバスマスタと、バス調停制御装置３３とで構
成される情報処理装置において、バス調停装置３３にバ
スマスタ毎に少なくとも１個以上のタイマ４３、４４、
４５と、該タイマの初期値を記憶する記憶部を設け、各
該記憶部に各バスマスタごとのバス獲得待ち許容時間を
記憶させ、バス調停制御装置３３にバスマスタからのバ
ス使用要求が通知されると、当該バスマスタ用のタイマ
４３、４４、４５のカウントダウンが開始され、バスが
使用可能状態になった時、少なくとも２個以上の前記バ
スマスタからのバス使用要求がある場合、バスマスタ用
の各タイマの値を比較して値が最小のバスマスタに対し
てバス使用を許可し、バスの使用を許可されたバスマス
タ用のタイマのカウントダウンを中止し、カウント値を
初期値に戻す制御機能を、バス調停制御装置３３に持た
せることによって、各バスマスタのバス使用優先度合が
各バスマスタのバス獲得待ち時間が長くなるにつれて自
動的に大きくなり、各バスマスタに適したバス調停制御
を行えるようにしている。
に開示されている従来の共通バス調停制御方式の構成図
が示されている。図４では、情報を転送する共通のバス
３１と、少なくとも２個以上のバス制御機能を有する装
置、例えば、中央処理装置３４、入出力制御装置３５、
３６の如きバスマスタと、バス調停制御装置３３とで構
成される情報処理装置において、バス調停装置３３にバ
スマスタ毎に少なくとも１個以上のタイマ４３、４４、
４５と、該タイマの初期値を記憶する記憶部を設け、各
該記憶部に各バスマスタごとのバス獲得待ち許容時間を
記憶させ、バス調停制御装置３３にバスマスタからのバ
ス使用要求が通知されると、当該バスマスタ用のタイマ
４３、４４、４５のカウントダウンが開始され、バスが
使用可能状態になった時、少なくとも２個以上の前記バ
スマスタからのバス使用要求がある場合、バスマスタ用
の各タイマの値を比較して値が最小のバスマスタに対し
てバス使用を許可し、バスの使用を許可されたバスマス
タ用のタイマのカウントダウンを中止し、カウント値を
初期値に戻す制御機能を、バス調停制御装置３３に持た
せることによって、各バスマスタのバス使用優先度合が
各バスマスタのバス獲得待ち時間が長くなるにつれて自
動的に大きくなり、各バスマスタに適したバス調停制御
を行えるようにしている。
【０００８】しかしながら、かかる構成においては、一
度バス３１に接続されたバスマスタは、最下位又は最下
位に近い優先順位に位置付けされることがあり、再度要
求があった時には、優先順位が大きくても直ちにバス３
１に接続されるようには、バス調停制御装置３３が制御
しないという難点がある。
度バス３１に接続されたバスマスタは、最下位又は最下
位に近い優先順位に位置付けされることがあり、再度要
求があった時には、優先順位が大きくても直ちにバス３
１に接続されるようには、バス調停制御装置３３が制御
しないという難点がある。
【０００９】
【発明が解決しようとする課題】そこで、本発明は、上
記バス調停方式の欠点を補い、システムバス上で構成さ
れているバスマスタのバス獲得要求に対して、少なくと
も動作経過時間による重み付けを行い、システムバスの
使用効率化を目的とする。
記バス調停方式の欠点を補い、システムバス上で構成さ
れているバスマスタのバス獲得要求に対して、少なくと
も動作経過時間による重み付けを行い、システムバスの
使用効率化を目的とする。
【００１０】
【課題を解決するための手段】前述の課題を解決するた
め本発明によるバスアービタ制御装置は、複数のバスマ
スタからのバス獲得要求に対して、前記バス獲得要求が
発生した時間及び前記バスマスタの優先度順位に基づい
て重み付けを行い、この重み付けされたバス獲得要求に
基づいて前記バスマスタの１つにバス獲得の許可を与え
るように構成される。
め本発明によるバスアービタ制御装置は、複数のバスマ
スタからのバス獲得要求に対して、前記バス獲得要求が
発生した時間及び前記バスマスタの優先度順位に基づい
て重み付けを行い、この重み付けされたバス獲得要求に
基づいて前記バスマスタの１つにバス獲得の許可を与え
るように構成される。
【００１１】また、本発明の他の態様によるバスアービ
タ制御装置は、優先順位情報を含むシステムバス獲得要
求信号と、要求が発生した時間を示す時間信号を含む獲
得要求信号とを受け、各バスマスタの優先度順位状態を
示す各バスマスタ個別の状態信号を出力し、前記システ
ムバス獲得要求信号及び状態信号に基づいて、その時間
における一番優先度の高いシステムバス獲得要求信号に
対してシステムバス獲得許可信号を出力するように構成
される。
タ制御装置は、優先順位情報を含むシステムバス獲得要
求信号と、要求が発生した時間を示す時間信号を含む獲
得要求信号とを受け、各バスマスタの優先度順位状態を
示す各バスマスタ個別の状態信号を出力し、前記システ
ムバス獲得要求信号及び状態信号に基づいて、その時間
における一番優先度の高いシステムバス獲得要求信号に
対してシステムバス獲得許可信号を出力するように構成
される。
【００１２】
【発明の実施の形態】本発明の一実施形態を示す図１と
図２を参照すると、バスアービタ制御装置１５は、各マ
スタからの転送要求信号に発生時間情報の付け加えを行
うアンド（ＡＮＤ）１０と、優先度設定レジスタからの
情報を受け取り、カウンタ１２に対してマスタ転送要求
信号を出力するパルス発信器１１と、パルス発信器１１
からのマスタ要求信号を入力し、各マスタ毎の優先度状
態をカウンタにより変化させる機能を持つカウンタ１２
と、各マスタ用カウンタから出力されてくる要求信号を
入力し、その時間における要求信号の優先度を判定し、
優先度の大きな要求信号から転送許可信号を出力する最
大値判定エンコーダ１３とから成る。
図２を参照すると、バスアービタ制御装置１５は、各マ
スタからの転送要求信号に発生時間情報の付け加えを行
うアンド（ＡＮＤ）１０と、優先度設定レジスタからの
情報を受け取り、カウンタ１２に対してマスタ転送要求
信号を出力するパルス発信器１１と、パルス発信器１１
からのマスタ要求信号を入力し、各マスタ毎の優先度状
態をカウンタにより変化させる機能を持つカウンタ１２
と、各マスタ用カウンタから出力されてくる要求信号を
入力し、その時間における要求信号の優先度を判定し、
優先度の大きな要求信号から転送許可信号を出力する最
大値判定エンコーダ１３とから成る。
【００１３】図１のバスアービタ制御装置を詳細に説明
する図２のブロック図を参照する。図２において、ＡＮ
Ｄ１０は、要求が発生した時刻を示す信号ａ１と、階層
型バス９に接続されるバスマスタからのシステムバス転
送要求信号ａ２、ａ３、ａ４を受け付け、最大値判定エ
ンコーダ１３及びパルス発信器１１に対して、そのシス
テムバス転送要求にバス転送要求の発生時間情報（どの
くらい待ったか）を付加して、バス獲得要求信号ａ６、
ａ７、ａ８となし、転送する。
する図２のブロック図を参照する。図２において、ＡＮ
Ｄ１０は、要求が発生した時刻を示す信号ａ１と、階層
型バス９に接続されるバスマスタからのシステムバス転
送要求信号ａ２、ａ３、ａ４を受け付け、最大値判定エ
ンコーダ１３及びパルス発信器１１に対して、そのシス
テムバス転送要求にバス転送要求の発生時間情報（どの
くらい待ったか）を付加して、バス獲得要求信号ａ６、
ａ７、ａ８となし、転送する。
【００１４】パルス発信器１１は、優先度設定レジスタ
１４から各バスマスタの優先度情報を入力し、トリガ信
号ａ９〜ａ１１を送出する。カウンタ１２は、パルス発
信器１１からのトリガ信号ａ９、ａ１０、ａ１１をそれ
ぞれ受け取り、最大値判定エンコーダ１３に対して各バ
スマスタの優先順位状態を示す状態信号ａ１２、ａ１
３、ａ１４を送出する。最大値判定エンコーダ１３で
は、受け取ったバス獲得要求信号ａ６、ａ７、ａ８と状
態信号ａ１２、ａ１３、ａ１４とを元に、システムバス
９に対してシステムバス獲得許可信号ａ１５、ａ１６、
ａ１７を出力する。
１４から各バスマスタの優先度情報を入力し、トリガ信
号ａ９〜ａ１１を送出する。カウンタ１２は、パルス発
信器１１からのトリガ信号ａ９、ａ１０、ａ１１をそれ
ぞれ受け取り、最大値判定エンコーダ１３に対して各バ
スマスタの優先順位状態を示す状態信号ａ１２、ａ１
３、ａ１４を送出する。最大値判定エンコーダ１３で
は、受け取ったバス獲得要求信号ａ６、ａ７、ａ８と状
態信号ａ１２、ａ１３、ａ１４とを元に、システムバス
９に対してシステムバス獲得許可信号ａ１５、ａ１６、
ａ１７を出力する。
【００１５】図３は、図２におけるシステムバス転送要
求の優先度順位を示す特性図である。図３において、シ
ステムバス転送要求ａ２は要求時刻０での優先度は最も
低いが、時間の経過とともに急に優先度が高まる。シス
テムバス転送要求ａ４は、要求時点での優先度が時間の
経過とともに変化しない。システムバス転送要求ａ３
は、その中間に位置する。
求の優先度順位を示す特性図である。図３において、シ
ステムバス転送要求ａ２は要求時刻０での優先度は最も
低いが、時間の経過とともに急に優先度が高まる。シス
テムバス転送要求ａ４は、要求時点での優先度が時間の
経過とともに変化しない。システムバス転送要求ａ３
は、その中間に位置する。
【００１６】次に動作について説明する。図３に示した
時刻ａ点において、システムバス９上にある３つのバス
マスタから同時にシステムバス獲得要求ａ２、ａ３、ａ
４を出力した時の動作を例に説明する。
時刻ａ点において、システムバス９上にある３つのバス
マスタから同時にシステムバス獲得要求ａ２、ａ３、ａ
４を出力した時の動作を例に説明する。
【００１７】図１の各バスマスタ３、４、５からのシス
テムバス獲得要求信号ａ２、ａ３、ａ４をそれぞれ受け
取ったＡＮＤ１０では、各バスマスタ３、４、５からの
システムバス獲得要求信号ａ２、ａ３、ａ４と、要求が
発生した時間を示す時間信号ａ１とが入力され、システ
ムバス獲得要求信号ａ２、ａ３、ａ４に発生時間情報を
付加したところのそれぞれの獲得要求信号ａ６、ａ７、
ａ８を最大値判定エンコーダ１３及びパルス発信器１１
に対して出力する。
テムバス獲得要求信号ａ２、ａ３、ａ４をそれぞれ受け
取ったＡＮＤ１０では、各バスマスタ３、４、５からの
システムバス獲得要求信号ａ２、ａ３、ａ４と、要求が
発生した時間を示す時間信号ａ１とが入力され、システ
ムバス獲得要求信号ａ２、ａ３、ａ４に発生時間情報を
付加したところのそれぞれの獲得要求信号ａ６、ａ７、
ａ８を最大値判定エンコーダ１３及びパルス発信器１１
に対して出力する。
【００１８】上記獲得要求信号ａ６、ａ７、ａ８を受け
取ったパルス発信器１１では、優先度設定レジスタ１４
が優先度順位情報を初期設定している各バスマスタ３、
４、５のバス獲得要求信号ａ２、ａ３、ａ４が発生した
時間における優先度情報の信号ａ５を受け取り、各カウ
ンタ１２に対してそれぞれトリガ信号ａ９、ａ１０、ａ
１１を出力する。トリガ信号ａ９、ａ１０、ａ１１を受
け取ったカウンタ１２では、その時間における各バスマ
スタの優先度順位状態を示す各バスマスタ個別の状態信
号ａ１２、ａ１４、ａ１５を、それぞれ最大値判定エン
コーダ１３に対して出力する。
取ったパルス発信器１１では、優先度設定レジスタ１４
が優先度順位情報を初期設定している各バスマスタ３、
４、５のバス獲得要求信号ａ２、ａ３、ａ４が発生した
時間における優先度情報の信号ａ５を受け取り、各カウ
ンタ１２に対してそれぞれトリガ信号ａ９、ａ１０、ａ
１１を出力する。トリガ信号ａ９、ａ１０、ａ１１を受
け取ったカウンタ１２では、その時間における各バスマ
スタの優先度順位状態を示す各バスマスタ個別の状態信
号ａ１２、ａ１４、ａ１５を、それぞれ最大値判定エン
コーダ１３に対して出力する。
【００１９】最大値判定エンコーダ１３は、ＡＮＤ１０
からのシステムバス獲得要求信号ａ６、ａ７、ａ８と、
カウンタ１２からの状態信号ａ１２、ａ１３、ａ１４と
により、その時間における一番優先度の高いシステムバ
ス獲得要求信号ａ４に対して、システムバス獲得許可信
号ａ１７をシステムバス９上に出力する。
からのシステムバス獲得要求信号ａ６、ａ７、ａ８と、
カウンタ１２からの状態信号ａ１２、ａ１３、ａ１４と
により、その時間における一番優先度の高いシステムバ
ス獲得要求信号ａ４に対して、システムバス獲得許可信
号ａ１７をシステムバス９上に出力する。
【００２０】このときバス獲得許可が与えられなかった
バスマスタ３、４のシステムバス獲得要求信号ａ２、ａ
３に対するそれぞれシステムバス使用許可信号ａ１５
ａ、１６は、先のバスマスタ５のサービスが終了すると
同時に、次に優先順位が高くなっているバスマスタ４の
システムバス獲得要求信号ａ３に対するシステムバス獲
得許可信号ａ１６がサシステムバス９上に出力され、次
にバスマスタ３のシステムバス獲得許可信号ａ１５がシ
ステムバス９上に出力される。
バスマスタ３、４のシステムバス獲得要求信号ａ２、ａ
３に対するそれぞれシステムバス使用許可信号ａ１５
ａ、１６は、先のバスマスタ５のサービスが終了すると
同時に、次に優先順位が高くなっているバスマスタ４の
システムバス獲得要求信号ａ３に対するシステムバス獲
得許可信号ａ１６がサシステムバス９上に出力され、次
にバスマスタ３のシステムバス獲得許可信号ａ１５がシ
ステムバス９上に出力される。
【００２１】次に、図３の時刻ｂ点における各バスマス
タ３、４、５からの同時に発生したシステムバス獲得要
求信号ａ２、ａ３、ａ４に対する動作について説明す
る。ＡＮＤ１０及びパルス発信器１１は、前述した動作
をする。カウンタ１２において、上記した時刻ａ点での
優先度順位状態を時刻ｂ点に移行するまでの間に、カウ
ンタ１２の内部クロック信号により各バスマスタ優先順
位状態を変化させる。
タ３、４、５からの同時に発生したシステムバス獲得要
求信号ａ２、ａ３、ａ４に対する動作について説明す
る。ＡＮＤ１０及びパルス発信器１１は、前述した動作
をする。カウンタ１２において、上記した時刻ａ点での
優先度順位状態を時刻ｂ点に移行するまでの間に、カウ
ンタ１２の内部クロック信号により各バスマスタ優先順
位状態を変化させる。
【００２２】時刻ｂ点におけるカウンタ１２での優先度
順位状態は、バスマスタ３＞バスマスタ４＞バスマスタ
５の順番となる。この状態を、状態信号ａ１２、ａ１
３、ａ１４として、カウンタ１２から出力される。優先
度判定エンコーダ１３では、前述の個別の状態信号ａ１
２、ａ１３、ａ１４を受け取り、先に受け取っているシ
ステムバス獲得許可信号ａ６、ａ７、ａ８とをエンコー
ドして、システムバス獲得許可信号ａ１５を出力する。
以下、この状態時にサービスされていないバスマスタ
４、５からのシステムバス獲得許可信号ａ３、ａ４に対
する動作は、前述したように、優先度順位が高い順番に
て、システムバス獲得許可信号ａ１６、ａ１７がシステ
ムバス９上に出力されるようになる。
順位状態は、バスマスタ３＞バスマスタ４＞バスマスタ
５の順番となる。この状態を、状態信号ａ１２、ａ１
３、ａ１４として、カウンタ１２から出力される。優先
度判定エンコーダ１３では、前述の個別の状態信号ａ１
２、ａ１３、ａ１４を受け取り、先に受け取っているシ
ステムバス獲得許可信号ａ６、ａ７、ａ８とをエンコー
ドして、システムバス獲得許可信号ａ１５を出力する。
以下、この状態時にサービスされていないバスマスタ
４、５からのシステムバス獲得許可信号ａ３、ａ４に対
する動作は、前述したように、優先度順位が高い順番に
て、システムバス獲得許可信号ａ１６、ａ１７がシステ
ムバス９上に出力されるようになる。
【００２３】以上の通り、この実施形態によれば、各バ
スマスタからのバス獲得要求信号を受け取ったＡＮＤ１
０では、各バスマスタからのバス獲得要求信号と要求が
発生した時間とを記録し、それぞれのバス獲得要求信号
を最大値判定エンコーダ１３及びパルス発信器１１に対
して出力する。上記バス獲得要求信号を受け取ったパル
ス発信器１１では、優先度設定レジスタ１４が初期設定
している各バスマスタのバス獲得要求が発生した時間に
おける優先度情報を受け取り、カウンタ１２に対してト
リガ信号を出力する。
スマスタからのバス獲得要求信号を受け取ったＡＮＤ１
０では、各バスマスタからのバス獲得要求信号と要求が
発生した時間とを記録し、それぞれのバス獲得要求信号
を最大値判定エンコーダ１３及びパルス発信器１１に対
して出力する。上記バス獲得要求信号を受け取ったパル
ス発信器１１では、優先度設定レジスタ１４が初期設定
している各バスマスタのバス獲得要求が発生した時間に
おける優先度情報を受け取り、カウンタ１２に対してト
リガ信号を出力する。
【００２４】トリガ信号を受け取ったカウンタ１２で
は、その時間における可変な要求信号を最大値判定エン
コーダ１３に対して出力する。最大値判定エンコーダ部
は、ＡＮＤ１０からのバス獲得要求信号とカウンタ１２
からの要求信号とにより、その時間における一番優先度
の高いバス獲得要求信号に対してバス獲得許可信号をシ
ステムバス上に出力する。このときバスが与えられなか
ったバスマスタのバス獲得要求信号は、保留されてい
て、先のバスマスタのサービスが終了するのと同時に次
の優先順位が高いバスマスタのバス獲得要求信号がサー
ビスされる。
は、その時間における可変な要求信号を最大値判定エン
コーダ１３に対して出力する。最大値判定エンコーダ部
は、ＡＮＤ１０からのバス獲得要求信号とカウンタ１２
からの要求信号とにより、その時間における一番優先度
の高いバス獲得要求信号に対してバス獲得許可信号をシ
ステムバス上に出力する。このときバスが与えられなか
ったバスマスタのバス獲得要求信号は、保留されてい
て、先のバスマスタのサービスが終了するのと同時に次
の優先順位が高いバスマスタのバス獲得要求信号がサー
ビスされる。
【００２５】
【発明の効果】以上説明したように、本発明のバスアー
ビタ制御装置によれば、バス獲得要求の発生時間と優先
度順位との重み付けを行って、バスマスタの１つにバス
獲得の許可を与えているから、前述した従来技術の欠点
を補うとともに、システムバス使用効率の高いバス使用
が実施できる。
ビタ制御装置によれば、バス獲得要求の発生時間と優先
度順位との重み付けを行って、バスマスタの１つにバス
獲得の許可を与えているから、前述した従来技術の欠点
を補うとともに、システムバス使用効率の高いバス使用
が実施できる。
【図１】本発明によるバスアービタ制御装置の一実施形
態を示すブロック図である。
態を示すブロック図である。
【図２】本発明の実施形態を詳細に示すブロック図であ
る。
る。
【図３】各バスマスタの時間による優先度を示す特性図
である。
である。
【図４】従来のバスアービタ装置を示すブロック図であ
る。
る。
１、３４ 中央処理装置 ２ メイン・メモリ ３ バスブリッジバスアービ
タ（バスマスタ） ４、５ バスマスタ ６、７ バススレーブ ８、９、３１ バス １０ ＡＮＤ １１ パルス発信器 １２ カウンタ １３ 最大値判定エンコーダ １４ 優先度設定レジスタ １５ バスアービタ制御装置 ３２ 主記憶装置 ３３ バス調停制御装置 ３５、３６ 入出力制御装置 ４３、４４、４５ タイマ
タ（バスマスタ） ４、５ バスマスタ ６、７ バススレーブ ８、９、３１ バス １０ ＡＮＤ １１ パルス発信器 １２ カウンタ １３ 最大値判定エンコーダ １４ 優先度設定レジスタ １５ バスアービタ制御装置 ３２ 主記憶装置 ３３ バス調停制御装置 ３５、３６ 入出力制御装置 ４３、４４、４５ タイマ
Claims (2)
- 【請求項１】複数のバスマスタからのバス獲得要求に対
して、前記バス獲得要求が発生した時間及び前記バスマ
スタの優先度順位に基づいて重み付けを行い、この重み
付けされたバス獲得要求に基づいて前記バスマスタの１
つにバス獲得の許可を与えることを特徴とするバスアー
ビタ制御装置。 - 【請求項２】優先順位情報を含むシステムバス獲得要求
信号と、要求が発生した時間を示す時間信号を含む獲得
要求信号とを受け、各バスマスタの優先度順位状態を示
す各バスマスタ個別の状態信号を出力し、前記システム
バス獲得要求信号及び状態信号に基づいて、その時間に
おける一番優先度の高いシステムバス獲得要求信号に対
してシステムバス獲得許可信号を出力することを特徴と
するバスアービタ制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8201225A JPH1027156A (ja) | 1996-07-10 | 1996-07-10 | バスアービタ制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8201225A JPH1027156A (ja) | 1996-07-10 | 1996-07-10 | バスアービタ制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1027156A true JPH1027156A (ja) | 1998-01-27 |
Family
ID=16437416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8201225A Pending JPH1027156A (ja) | 1996-07-10 | 1996-07-10 | バスアービタ制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1027156A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005235197A (ja) * | 2004-02-20 | 2005-09-02 | Samsung Electronics Co Ltd | 複数のマスタを含むサブシステムをオープンコアプロトコルを基盤とするバスに連結するためのバスシステム |
| US7558896B2 (en) | 2006-05-23 | 2009-07-07 | Fuji Xerox Co., Ltd. | Data transfer control device arbitrating data transfer among a plurality of bus masters |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0732671U (ja) * | 1993-11-16 | 1995-06-16 | 株式会社学習研究社 | 学習装置 |
| JPH11114223A (ja) * | 1997-10-09 | 1999-04-27 | Sony Corp | ゲーム機用操作装置 |
| JPH11352963A (ja) * | 1998-06-08 | 1999-12-24 | Yamaha Corp | 情報表示方法および情報表示プログラムが記録された記録媒体 |
| WO2001006813A1 (fr) * | 1999-07-15 | 2001-01-25 | Sony Corporation | Amplificateur de son et procede d'amplification sonore |
| JP2001327754A (ja) * | 2000-05-24 | 2001-11-27 | Alps Electric Co Ltd | ゲーム用コントローラ |
| JP2003053027A (ja) * | 2001-08-21 | 2003-02-25 | Shinsedai Kk | 音楽演奏ゲーム装置 |
| JP2003257162A (ja) * | 2002-02-27 | 2003-09-12 | Yamaha Corp | 音制御装置、音制御方法、プログラムおよび記録媒体 |
| JP2007259888A (ja) * | 2006-03-27 | 2007-10-11 | Konami Digital Entertainment:Kk | 音声処理装置、音声処理方法、ならびに、プログラム |
| JP2009297221A (ja) * | 2008-06-12 | 2009-12-24 | Nintendo Co Ltd | ゲームプログラムおよびゲーム装置 |
-
1996
- 1996-07-10 JP JP8201225A patent/JPH1027156A/ja active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0732671U (ja) * | 1993-11-16 | 1995-06-16 | 株式会社学習研究社 | 学習装置 |
| JPH11114223A (ja) * | 1997-10-09 | 1999-04-27 | Sony Corp | ゲーム機用操作装置 |
| JPH11352963A (ja) * | 1998-06-08 | 1999-12-24 | Yamaha Corp | 情報表示方法および情報表示プログラムが記録された記録媒体 |
| WO2001006813A1 (fr) * | 1999-07-15 | 2001-01-25 | Sony Corporation | Amplificateur de son et procede d'amplification sonore |
| JP2001327754A (ja) * | 2000-05-24 | 2001-11-27 | Alps Electric Co Ltd | ゲーム用コントローラ |
| JP2003053027A (ja) * | 2001-08-21 | 2003-02-25 | Shinsedai Kk | 音楽演奏ゲーム装置 |
| JP2003257162A (ja) * | 2002-02-27 | 2003-09-12 | Yamaha Corp | 音制御装置、音制御方法、プログラムおよび記録媒体 |
| JP2007259888A (ja) * | 2006-03-27 | 2007-10-11 | Konami Digital Entertainment:Kk | 音声処理装置、音声処理方法、ならびに、プログラム |
| JP2009297221A (ja) * | 2008-06-12 | 2009-12-24 | Nintendo Co Ltd | ゲームプログラムおよびゲーム装置 |
Non-Patent Citations (2)
| Title |
|---|
| JPN6016044968; 'ソニックと秘密のリング' Ｎｉｎｔｅｎｄｏ ＤＲＥＡＭ Ｖｏｌ．１５５, 20070301, 第３７頁, 株式会社毎日コミュニケーションズ * |
| JPN6016044969; 'Ｗｉｉ Ｍｕｓｉｃ：アドリブ演奏で広がる音楽の世界' 任天堂株式会社のホームページ , 20080928 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005235197A (ja) * | 2004-02-20 | 2005-09-02 | Samsung Electronics Co Ltd | 複数のマスタを含むサブシステムをオープンコアプロトコルを基盤とするバスに連結するためのバスシステム |
| US7558896B2 (en) | 2006-05-23 | 2009-07-07 | Fuji Xerox Co., Ltd. | Data transfer control device arbitrating data transfer among a plurality of bus masters |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0383475A2 (en) | Shared resource arbitration | |
| US5623672A (en) | Arrangement and method of arbitration for a resource with shared user request signals and dynamic priority assignment | |
| US5572686A (en) | Bus arbitration scheme with priority switching and timer | |
| EP2515232B1 (en) | Priority level arbitration method and device | |
| EP1403773A2 (en) | Resource management device | |
| US4374414A (en) | Arbitration controller providing for access of a common resource by a duplex plurality of central processing units | |
| GB1593885A (en) | Data processing system | |
| US4363096A (en) | Arbitration controller providing for access of a common resource by a duplex plurality of central processing units | |
| JPH033257B2 (ja) | ||
| JPS6048791B2 (ja) | アクセス制御装置 | |
| WO1987007409A1 (fr) | Systeme de mediation de bus | |
| US5822549A (en) | Computer system and bus controller for controlling access to a computer bus | |
| US7698485B2 (en) | Round-robin bus protocol | |
| JPH1027156A (ja) | バスアービタ制御装置 | |
| CA1313414C (en) | Data processing system having a shared bus and a priority determination circuit therefor | |
| JP3985085B2 (ja) | Ｄｍａ制御装置 | |
| JP2003006139A (ja) | Ｄｍａ転送装置 | |
| JP2658972B2 (ja) | バス調停装置 | |
| JPH10334042A (ja) | バス調停制御装置及びバス調停制御方法並びにバス調停制御プログラムを記録した記録媒体 | |
| JPH0435540A (ja) | バス調停装置 | |
| JP2007026022A (ja) | バス調停装置及びバス調停方法 | |
| JPS6155704B2 (ja) | ||
| JP3415474B2 (ja) | バスブリッジ調停方式 | |
| JPH07129503A (ja) | 調停装置 | |
| JP2000010934A (ja) | マルチｃｐｕシステムのバス調停システム |