JPH10271582A - クロスコネクト装置 - Google Patents
クロスコネクト装置Info
- Publication number
- JPH10271582A JPH10271582A JP7359097A JP7359097A JPH10271582A JP H10271582 A JPH10271582 A JP H10271582A JP 7359097 A JP7359097 A JP 7359097A JP 7359097 A JP7359097 A JP 7359097A JP H10271582 A JPH10271582 A JP H10271582A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- address
- cross
- information
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 8
- 230000004044 response Effects 0.000 description 5
- 238000004891 communication Methods 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【課題】 タイムスイッチ(TSW)において、帯域が
異なる複数種類のサービスを対象にする際、構成を簡単
にして帯域情報を含む接続情報を生成する。 【解決手段】 帯域X(X:例えば64kbps)を設
定単位とするTSWにおいて、N×X(Nは1以上の整
数)の複数種類のサービス帯域を回線設定の対象とす
る。設定すべきサービスに対応する先頭のACM(アド
レスコントロールメモリ)アドレスには通常通り接続先
情報を書き込み、それ以降のアドレスには所定の特定の
値(固定値)を書き込む。これをサービスの境界を識別
するための手段とする。一方、TSW内部の構成も固定
値を識別し固定値が読み出された場合にはサービス帯域
の続きであると判定してDMに対し送出するデータをコ
ントロールするための手段を設ける。
異なる複数種類のサービスを対象にする際、構成を簡単
にして帯域情報を含む接続情報を生成する。 【解決手段】 帯域X(X:例えば64kbps)を設
定単位とするTSWにおいて、N×X(Nは1以上の整
数)の複数種類のサービス帯域を回線設定の対象とす
る。設定すべきサービスに対応する先頭のACM(アド
レスコントロールメモリ)アドレスには通常通り接続先
情報を書き込み、それ以降のアドレスには所定の特定の
値(固定値)を書き込む。これをサービスの境界を識別
するための手段とする。一方、TSW内部の構成も固定
値を識別し固定値が読み出された場合にはサービス帯域
の続きであると判定してDMに対し送出するデータをコ
ントロールするための手段を設ける。
Description
【0001】
【発明の属する技術分野】本発明はTDM(時分割多重
化)ディジタル信号のクロスコネクト装置に関する。
化)ディジタル信号のクロスコネクト装置に関する。
【0002】
【従来の技術】一般に、情報通信分野においては、半導
体デバイス、光通信技術の急速な発展により、旧来の電
話網から出発した枠組みから、音声、データ、映像、ビ
デオ等を含めた多様且つ大容量な情報を扱うことが可能
となり、それにより通信方式も大きく見直されつつあ
る。その中にあって、ディジタル信号のクロスコネクト
装置においても、1つのフレームフォーマットの中に異
なったサイズの信号(多種多様な信号)がマッピングさ
れた時分割多重化信号に対して、異なったサイズの信号
をクロスコネクト(タイムスイッチング、時間軸の入れ
替え)する必要が生じている。
体デバイス、光通信技術の急速な発展により、旧来の電
話網から出発した枠組みから、音声、データ、映像、ビ
デオ等を含めた多様且つ大容量な情報を扱うことが可能
となり、それにより通信方式も大きく見直されつつあ
る。その中にあって、ディジタル信号のクロスコネクト
装置においても、1つのフレームフォーマットの中に異
なったサイズの信号(多種多様な信号)がマッピングさ
れた時分割多重化信号に対して、異なったサイズの信号
をクロスコネクト(タイムスイッチング、時間軸の入れ
替え)する必要が生じている。
【0003】まず、一般的なタイムスイッチの構成と動
作を図5に基づいて説明する。図5を参照して、図示の
タイムスイッチは、データメモリ10と、アドレスコン
トロールメモリ11と、アドレスカウンタ12と、制御
プロセッサ部13とを備えている。いま、図6(a)に
示すように、125μsec(=8kHz)周期のフレ
ームを有する入力信号が、例えば、8ビット並列PCM
データ(電話音声=64kbps)が8多重(D0〜D
7)された信号であったとする。
作を図5に基づいて説明する。図5を参照して、図示の
タイムスイッチは、データメモリ10と、アドレスコン
トロールメモリ11と、アドレスカウンタ12と、制御
プロセッサ部13とを備えている。いま、図6(a)に
示すように、125μsec(=8kHz)周期のフレ
ームを有する入力信号が、例えば、8ビット並列PCM
データ(電話音声=64kbps)が8多重(D0〜D
7)された信号であったとする。
【0004】まず、入力信号20がデータメモリ10に
書き込まれる様子を説明する。入力信号20は、アドレ
スカウンタ12によりアドレスされるデータメモリ10
内のロケーションに書き込まれ記憶される。アドレスカ
ウンタ12は、入力信号20に対するフレーム信号22
によりリセットされることによって入力信号20のフレ
ームに同期化され、クロック信号21によりフレーム内
でPCMデータ毎に順次インクリメントされる(図6
(b))。
書き込まれる様子を説明する。入力信号20は、アドレ
スカウンタ12によりアドレスされるデータメモリ10
内のロケーションに書き込まれ記憶される。アドレスカ
ウンタ12は、入力信号20に対するフレーム信号22
によりリセットされることによって入力信号20のフレ
ームに同期化され、クロック信号21によりフレーム内
でPCMデータ毎に順次インクリメントされる(図6
(b))。
【0005】このように、入力データ20のフレーム周
期にあわせて周期的な動作を行うアドレスカウンタ12
に従って、入力信号20は周期的にデータメモリ10に
書き込まれる。
期にあわせて周期的な動作を行うアドレスカウンタ12
に従って、入力信号20は周期的にデータメモリ10に
書き込まれる。
【0006】次に、データメモリ10から、上記のよう
に書き込まれたデータを読み出し、出力データ23が形
成される様子を説明する。例として、アドレスコントロ
ールメモリ11のアドレス空間には、予め制御プロセッ
サ13部より、図7に示すようなデータが書き込まれて
いるものとする。アドレスコントロールメモリ11は、
アドレスカウンタ12から指示されるアドレスを受け
て、記憶されたデータを出力する(図6(c))。この
データは、データメモリ10の読み出しアドレス(R
ADD)として入力される。従って、データメモリ10
より出力される出力信号23は、図6(d)に示すよう
になり、入力信号に対して8ビット並列PCMデータ
(電話音声)単位にタイムスイッチングされていること
が分かる。
に書き込まれたデータを読み出し、出力データ23が形
成される様子を説明する。例として、アドレスコントロ
ールメモリ11のアドレス空間には、予め制御プロセッ
サ13部より、図7に示すようなデータが書き込まれて
いるものとする。アドレスコントロールメモリ11は、
アドレスカウンタ12から指示されるアドレスを受け
て、記憶されたデータを出力する(図6(c))。この
データは、データメモリ10の読み出しアドレス(R
ADD)として入力される。従って、データメモリ10
より出力される出力信号23は、図6(d)に示すよう
になり、入力信号に対して8ビット並列PCMデータ
(電話音声)単位にタイムスイッチングされていること
が分かる。
【0007】つまり、制御プロセッサ部13を通して、
アドレスコントロールメモリ11に、入力信号20のフ
レーム内の多重順序により識別されるPCMデータ(電
話音声=64kbps)の番号(この例の場合、0〜7
の値)を書き込むことにより、その指定に従ったタイム
スイッチング動作が行われる。
アドレスコントロールメモリ11に、入力信号20のフ
レーム内の多重順序により識別されるPCMデータ(電
話音声=64kbps)の番号(この例の場合、0〜7
の値)を書き込むことにより、その指定に従ったタイム
スイッチング動作が行われる。
【0008】さて、従来、異なったサイズの信号がマッ
ピングされている時分割多重信号に対して、それらの異
なったサイズの信号をひとまとまりとして、クロスコネ
クトする場合も、上述のタイムスイッチを用いて行われ
ている。
ピングされている時分割多重信号に対して、それらの異
なったサイズの信号をひとまとまりとして、クロスコネ
クトする場合も、上述のタイムスイッチを用いて行われ
ている。
【0009】次にその動作例について図5を基にして説
明する。
明する。
【0010】図5を参照して、入力信号20が、図2
(a)に示すような帯域の異なったデータが多重された
信号であるとする。図2では、多重された信号の帯域は
3種類あり、それぞれ、A,B,Cとする。多重信号A
は、最初の例に示したものと同様な64kbpsの電話
音声である。多重信号B(B1〜B3)は、Aに対して
3倍のサイズを持ち、64kbps単位に分割してB
1,B2,B3とする。Cは、Aに対して4倍のサイズ
を持ち、64kbps単位に分割してC1,C2,C
3,C4とする。
(a)に示すような帯域の異なったデータが多重された
信号であるとする。図2では、多重された信号の帯域は
3種類あり、それぞれ、A,B,Cとする。多重信号A
は、最初の例に示したものと同様な64kbpsの電話
音声である。多重信号B(B1〜B3)は、Aに対して
3倍のサイズを持ち、64kbps単位に分割してB
1,B2,B3とする。Cは、Aに対して4倍のサイズ
を持ち、64kbps単位に分割してC1,C2,C
3,C4とする。
【0011】このように多重化された入力信号をタイム
スイッチして図2(d)に示すような出力信号を得たい
場合には、アドレスコントロールメモリ11に図8に示
すようなデータを書き込んでおくことにより実現され
る。そして、アドレスカウンタのデータメモリへの書き
込みアドレスは図2(b)で示され、データメモリへの
読み出しアドレスは図2(c)に示すようになる。
スイッチして図2(d)に示すような出力信号を得たい
場合には、アドレスコントロールメモリ11に図8に示
すようなデータを書き込んでおくことにより実現され
る。そして、アドレスカウンタのデータメモリへの書き
込みアドレスは図2(b)で示され、データメモリへの
読み出しアドレスは図2(c)に示すようになる。
【0012】すなわち、図6、図7を用いて説明した最
初の例の場合と同様に、多重化信号のサイズとは無関係
に、最小サイズとなる単位(この場合、64kbps)
毎にクロスコネクト制御を行っている。従って、例に示
すようなB,Cのようなサイズの大きい信号に対して
は、それぞれ、最小サイズ(64kbps)に分割して
考え、64kbpsをクロスコネクト単位として制御を
行っている。
初の例の場合と同様に、多重化信号のサイズとは無関係
に、最小サイズとなる単位(この場合、64kbps)
毎にクロスコネクト制御を行っている。従って、例に示
すようなB,Cのようなサイズの大きい信号に対して
は、それぞれ、最小サイズ(64kbps)に分割して
考え、64kbpsをクロスコネクト単位として制御を
行っている。
【0013】なお、上述のようなタイムスイッチとし
て、例えば、特開昭62−155697公報及び特開平
5−344087公報に記載されたものが知られてい
る。
て、例えば、特開昭62−155697公報及び特開平
5−344087公報に記載されたものが知られてい
る。
【0014】
【発明が解決しようとする課題】前述のように、異なっ
たサイズの信号がマッピングされている時分割多重信号
に対して、それらの異なったサイズの信号をひとまとま
りの単位としてクロスコネクトする際、そのクロスコネ
クト制御情報は、多重化信号の最小単位毎にアドレスコ
ントロールメモリに書き込まれている。ここで、制御プ
ロセッサ部側から、逆にクロスコネクト情報を読み出す
ケースを考えると、クロスコネクト情報を読み出すケー
スとは、具体的な顕著な例としては、装置外部から現在
のクロスコネクト情報に関する問い合わせが行われた場
合に、タイムスイッチ部のアドレスコントロールメモリ
の情報を基にその問い合わせに対する応答を作成するよ
うな場合を挙げることができる。
たサイズの信号がマッピングされている時分割多重信号
に対して、それらの異なったサイズの信号をひとまとま
りの単位としてクロスコネクトする際、そのクロスコネ
クト制御情報は、多重化信号の最小単位毎にアドレスコ
ントロールメモリに書き込まれている。ここで、制御プ
ロセッサ部側から、逆にクロスコネクト情報を読み出す
ケースを考えると、クロスコネクト情報を読み出すケー
スとは、具体的な顕著な例としては、装置外部から現在
のクロスコネクト情報に関する問い合わせが行われた場
合に、タイムスイッチ部のアドレスコントロールメモリ
の情報を基にその問い合わせに対する応答を作成するよ
うな場合を挙げることができる。
【0015】従来のタイムスイッチでは、アドレスコン
トロールメモリに書き込まれた情報は、多重化信号の最
小単位毎の情報であり、そのサイズに関する情報を持っ
ていない。従って、図2、図8の例でいえば、Aと同サ
イズの信号が8本クロスコネクト設定されているのか、
図2に示したような設定であるのか、あるいはそれ以外
の信号サイズを対象とした設定であるのかが区別できな
い。この結果、上記のような問い合わせに対して、アド
レスコントロールメモリに書き込まれた情報のみでは、
「どのようなサイズの信号(サービス)がどこに接続さ
れているか」といった答えを生成することができないと
いう問題点がある。
トロールメモリに書き込まれた情報は、多重化信号の最
小単位毎の情報であり、そのサイズに関する情報を持っ
ていない。従って、図2、図8の例でいえば、Aと同サ
イズの信号が8本クロスコネクト設定されているのか、
図2に示したような設定であるのか、あるいはそれ以外
の信号サイズを対象とした設定であるのかが区別できな
い。この結果、上記のような問い合わせに対して、アド
レスコントロールメモリに書き込まれた情報のみでは、
「どのようなサイズの信号(サービス)がどこに接続さ
れているか」といった答えを生成することができないと
いう問題点がある。
【0016】但し、このような問題を回避するために、
サイズ情報も含めたクロスコネクト情報を管理するため
に、タイムスイッチ部とは別の記憶手段を設けることが
考えられる。ここでいう「タイムスイッチ部とは別の記
憶手段」とは、具体例として、図5における制御プロセ
ッサ部の内部RAM等が挙げられる。すなわち、制御プ
ロセッサ部は、タイムスイッチ部にクロスコネクト情報
を設定するとともに、内部RAMの制御情報も更新し、
後にクロスコネクト情報の問い合わせが発生した場合に
は、内部RAMの制御情報を基に応答を生成する方法が
用いられる。
サイズ情報も含めたクロスコネクト情報を管理するため
に、タイムスイッチ部とは別の記憶手段を設けることが
考えられる。ここでいう「タイムスイッチ部とは別の記
憶手段」とは、具体例として、図5における制御プロセ
ッサ部の内部RAM等が挙げられる。すなわち、制御プ
ロセッサ部は、タイムスイッチ部にクロスコネクト情報
を設定するとともに、内部RAMの制御情報も更新し、
後にクロスコネクト情報の問い合わせが発生した場合に
は、内部RAMの制御情報を基に応答を生成する方法が
用いられる。
【0017】しかしながら、このような手段により第1
の問題点を回避した場合、制御情報を二重に(二個所
に)持つこととなり、上記例の場合における制御プロセ
ッサ部の内部RAM上の格納エリアが無駄となるばかり
でなく、内部RAMの情報とタイムスイッチ内の情報を
二重管理し、両者のデータの一貫性(両者のデータは必
ず整合がとれていること)を保証する必要がでてくるた
め、システム内部の構成としてがより複雑となるという
問題点がある。
の問題点を回避した場合、制御情報を二重に(二個所
に)持つこととなり、上記例の場合における制御プロセ
ッサ部の内部RAM上の格納エリアが無駄となるばかり
でなく、内部RAMの情報とタイムスイッチ内の情報を
二重管理し、両者のデータの一貫性(両者のデータは必
ず整合がとれていること)を保証する必要がでてくるた
め、システム内部の構成としてがより複雑となるという
問題点がある。
【0018】また、何らかの要因で内部RAMのデータ
が失われた場合には、装置としては、サイズ情報を含め
たクロスコネクト情報を復元することは不可能になるた
め、根本的な解決策にはなっていない。
が失われた場合には、装置としては、サイズ情報を含め
たクロスコネクト情報を復元することは不可能になるた
め、根本的な解決策にはなっていない。
【0019】本発明の目的は、装置構成及び制御方法を
簡易化しつつ、その結果として、装置としての信頼性、
保守性の向上を図ることのできるクロスコネクト装置を
提供することにある。
簡易化しつつ、その結果として、装置としての信頼性、
保守性の向上を図ることのできるクロスコネクト装置を
提供することにある。
【0020】
【課題を解決するための手段】異なったサイズの複数の
信号が多重化されている時分割多重化信号において、最
小単位と成りうる信号サイズをXとし、他の多重された
信号のサイズはXの整数倍である場合に、本発明による
クロスコネクト装置は特徴的な動作を行う。
信号が多重化されている時分割多重化信号において、最
小単位と成りうる信号サイズをXとし、他の多重された
信号のサイズはXの整数倍である場合に、本発明による
クロスコネクト装置は特徴的な動作を行う。
【0021】このような条件を満たす時分割多重化信号
に対するクロスコネクト設定を行う場合に、図5に示す
ような基本的なタイムスイッチの構成において、制御プ
ロセッサ部とアドレスコントロールメモリとのインタフ
ェースを従来に対して変更し、多重化された信号と信号
の境界を識別可能とするための手段を設ける。
に対するクロスコネクト設定を行う場合に、図5に示す
ような基本的なタイムスイッチの構成において、制御プ
ロセッサ部とアドレスコントロールメモリとのインタフ
ェースを従来に対して変更し、多重化された信号と信号
の境界を識別可能とするための手段を設ける。
【0022】具体的には、制御プロセッサ部のアドレス
コントロールメモリへのデータ設定方法として、単位サ
イズ以上のサイズを持つ信号においては、最小単位に区
切ったうち、先頭の分割単位に対応するアドレスに、接
続先となる出力信号のタイムスロットを指定するように
データを設定し、同一信号のそれ以降の分割単位に対応
するアドレスには、ある特定の固定値を書き込む。
コントロールメモリへのデータ設定方法として、単位サ
イズ以上のサイズを持つ信号においては、最小単位に区
切ったうち、先頭の分割単位に対応するアドレスに、接
続先となる出力信号のタイムスロットを指定するように
データを設定し、同一信号のそれ以降の分割単位に対応
するアドレスには、ある特定の固定値を書き込む。
【0023】さらに、アドレスコントロールメモリとデ
ータメモリの間に、上記設定方法により設定されたデー
タを、データメモリからデータを読み出すためのアドレ
ス列に変換するための手段を設ける。この変換手段によ
り、データメモリへの読み出し制御アドレスが従来と同
様の形式となり、従来と同様なタイムスイッチとして機
能する。
ータメモリの間に、上記設定方法により設定されたデー
タを、データメモリからデータを読み出すためのアドレ
ス列に変換するための手段を設ける。この変換手段によ
り、データメモリへの読み出し制御アドレスが従来と同
様の形式となり、従来と同様なタイムスイッチとして機
能する。
【0024】この変換手段は、具体的には、アドレスコ
ントロールメモリに設定されたデータがフレーム周期で
順次読み出される動作において、上記特定の固定値でな
い有効なアドレスが書き込まれていた場合には、その値
をそのタイミングでロードし、以降、次のロードタイミ
ングがくるまで最小単位のタイムスロット毎にインクリ
メントする動作を行うものとする。
ントロールメモリに設定されたデータがフレーム周期で
順次読み出される動作において、上記特定の固定値でな
い有効なアドレスが書き込まれていた場合には、その値
をそのタイミングでロードし、以降、次のロードタイミ
ングがくるまで最小単位のタイムスロット毎にインクリ
メントする動作を行うものとする。
【0025】制御プロセッサ部とアドレスレコントロー
ルメモリとのインタフェースを多重化された信号と信号
の境界が識別可能となるような手段を用い、且つ、この
インタフェースにより与えられたクロスコネクト情報
(アドレスコントロールメモリへの設定データ)をデー
タメモリへの読み出し用入力アドレスとなるように変換
する作用が追加した制御手段により実現される。
ルメモリとのインタフェースを多重化された信号と信号
の境界が識別可能となるような手段を用い、且つ、この
インタフェースにより与えられたクロスコネクト情報
(アドレスコントロールメモリへの設定データ)をデー
タメモリへの読み出し用入力アドレスとなるように変換
する作用が追加した制御手段により実現される。
【0026】すなわち、従来の同等のタイムスイッチ動
作を保証しつつ、制御プロセッサ部とアドレスコントロ
ールメモリとのインタフェースにおいて、多重化された
信号と信号の境界が識別可能となるようなインタフェー
スを実現することができる。
作を保証しつつ、制御プロセッサ部とアドレスコントロ
ールメモリとのインタフェースにおいて、多重化された
信号と信号の境界が識別可能となるようなインタフェー
スを実現することができる。
【0027】
【発明の実施の形態】以下本発明について図面を参照し
て説明する。
て説明する。
【0028】図1を参照して、図5に示すような一般的
なタイムスイッチの構成と同様に、図示のクロスコネク
ト装置は、データメモリ30と、アドレスコントロール
メモリ31と、アドレスカウンタ32と、制御プロセッ
サ部33とを備えている。さらに、これらに加えて、ア
ドレスコントロールメモリ31とデータメモリ30との
間にサイズカウンタ35が追加されている。すなわち、
アドレスコントロールメモリ31の出力44が、サイズ
カウンタ35の入力となり、サイズカウンタ35の出力
がデータメモリ30の読み出しアドレス入力(R AD
D)に接続される。
なタイムスイッチの構成と同様に、図示のクロスコネク
ト装置は、データメモリ30と、アドレスコントロール
メモリ31と、アドレスカウンタ32と、制御プロセッ
サ部33とを備えている。さらに、これらに加えて、ア
ドレスコントロールメモリ31とデータメモリ30との
間にサイズカウンタ35が追加されている。すなわち、
アドレスコントロールメモリ31の出力44が、サイズ
カウンタ35の入力となり、サイズカウンタ35の出力
がデータメモリ30の読み出しアドレス入力(R AD
D)に接続される。
【0029】次に図2、図3、及び図4も参照して、図
1に示すクロスコネクト装置の動作を説明する。なお、
図3は、図1の各部の動作を示している。
1に示すクロスコネクト装置の動作を説明する。なお、
図3は、図1の各部の動作を示している。
【0030】入力信号40が、図2(a)に示すような
サイズの異なったデータが多重された信号であるとす
る。図2(a)では、多重された信号のサイズは3種類
あり、それぞれ、A,B,Cとする。多重信号Aは、最
小サイズであり、Bはその3倍、Cはその4倍のサイズ
の信号である。ここで、便宜的にBの信号を、最小単位
で区切り、それぞれB1,B2,B3とする。同様に、
Cの信号も、最小単位で区切り、それぞれC1,C2,
C3,C4とする。
サイズの異なったデータが多重された信号であるとす
る。図2(a)では、多重された信号のサイズは3種類
あり、それぞれ、A,B,Cとする。多重信号Aは、最
小サイズであり、Bはその3倍、Cはその4倍のサイズ
の信号である。ここで、便宜的にBの信号を、最小単位
で区切り、それぞれB1,B2,B3とする。同様に、
Cの信号も、最小単位で区切り、それぞれC1,C2,
C3,C4とする。
【0031】まず、制御プロセッサ部33は、図2
(d)に示すような出力データを得るようなクロスコネ
クト設定を行う場合には、アドレスコントロールメモリ
31に対して、図4に示すようにデータを設定する。つ
まり、クロスコネクト設定の対象とする被多重化信号
(例ではA,B,C)をそれぞれ最小単位に区切り、先
頭単位に対しては、接続先のアドレスを書き込み、残り
の最小単位に対しては、どのアドレスにも該当しない固
定パターンを書き込む。
(d)に示すような出力データを得るようなクロスコネ
クト設定を行う場合には、アドレスコントロールメモリ
31に対して、図4に示すようにデータを設定する。つ
まり、クロスコネクト設定の対象とする被多重化信号
(例ではA,B,C)をそれぞれ最小単位に区切り、先
頭単位に対しては、接続先のアドレスを書き込み、残り
の最小単位に対しては、どのアドレスにも該当しない固
定パターンを書き込む。
【0032】アドレスコントロールメモリ31に書き込
まれたこの設データは、出力44としては、フレーム周
期に同期して図3の表中に示すようなデータ列として現
われる。
まれたこの設データは、出力44としては、フレーム周
期に同期して図3の表中に示すようなデータ列として現
われる。
【0033】サイズカウンタ35は、アドレスコントロ
ールメモリ31の出力が有効アドレス値であるタイミン
グにおいて、そのアドレス値をロードする。その後、次
のロードタイミングまでは、信号の最小単位毎にインク
リメントされる。
ールメモリ31の出力が有効アドレス値であるタイミン
グにおいて、そのアドレス値をロードする。その後、次
のロードタイミングまでは、信号の最小単位毎にインク
リメントされる。
【0034】以上のような動作が、被多重化信号毎に、
その信号のサイズに応じて繰り返され、その結果、サイ
ズカウンタ35の動作は図3に示すようになり、これが
データメモリ30の読み出しアドレス信号48(図2
(c)参照)となる。従って、出力信号として図2
(d)に示すようなデータ列が得られ、所望のクロスコ
ネクト動作が行われることがわかる。
その信号のサイズに応じて繰り返され、その結果、サイ
ズカウンタ35の動作は図3に示すようになり、これが
データメモリ30の読み出しアドレス信号48(図2
(c)参照)となる。従って、出力信号として図2
(d)に示すようなデータ列が得られ、所望のクロスコ
ネクト動作が行われることがわかる。
【0035】次に、上記クロスコネクト設定が行われた
状態のもとで、制御プロセッサ部33からアドレスコン
トロールメモリ31に対して設定データの読み出しを行
った場合について説明を加えておく。
状態のもとで、制御プロセッサ部33からアドレスコン
トロールメモリ31に対して設定データの読み出しを行
った場合について説明を加えておく。
【0036】制御プロセッサ部33とアドレスコントロ
ールメモリ31とのインタフェースが図4に示すような
形式であることから、制御プロセッサ部33から読み出
しを行った場合も、図4に示すようなデータ列として読
み出される。
ールメモリ31とのインタフェースが図4に示すような
形式であることから、制御プロセッサ部33から読み出
しを行った場合も、図4に示すようなデータ列として読
み出される。
【0037】このとき、制御プロセッサ部33は、有効
アドレス値が読み出された箇所から次の有効アドレス値
が格納されたアドレスの直前までをひとまとまりの信号
であると判断する。従って、被多重化信号Bに関する接
続情報を例にとれば、「入力信号の2番目のタイムスロ
ットにマッピングされているサイズ3の信号が出力信号
の5番目のタイムスロットを先頭位置として回線設定
(クロスコネクト設定)されている」と解釈する。即
ち、従来のような最小単位毎の設定情報ではなく、クロ
スコネクト設定する信号単位をひとまとまりとして、そ
の信号のサイズとともにクロスコネクト情報を再生でき
る。すなわち、現在のクロスコネクト情報の問い合わせ
に対しては、信号サイズと接続先情報(どのようなサイ
ズの信号が出力信号のどこのタイムスロットに設定され
ているか)の両方を応答することができる。
アドレス値が読み出された箇所から次の有効アドレス値
が格納されたアドレスの直前までをひとまとまりの信号
であると判断する。従って、被多重化信号Bに関する接
続情報を例にとれば、「入力信号の2番目のタイムスロ
ットにマッピングされているサイズ3の信号が出力信号
の5番目のタイムスロットを先頭位置として回線設定
(クロスコネクト設定)されている」と解釈する。即
ち、従来のような最小単位毎の設定情報ではなく、クロ
スコネクト設定する信号単位をひとまとまりとして、そ
の信号のサイズとともにクロスコネクト情報を再生でき
る。すなわち、現在のクロスコネクト情報の問い合わせ
に対しては、信号サイズと接続先情報(どのようなサイ
ズの信号が出力信号のどこのタイムスロットに設定され
ているか)の両方を応答することができる。
【0038】次に、本発明によるクロスコネクト装置の
具体例(特に、サイズカウンタ)について図9を参照し
て説明する。
具体例(特に、サイズカウンタ)について図9を参照し
て説明する。
【0039】図9に示すクロスコネクト装置は図1で説
明したクロスコネクト装置と同様に、データメモリ50
と、アドレスコントロールメモリ51と、アドレスカウ
ンタ52と、制御プロセッサ部53と、サイズカウンタ
55とを備えている。但し、この例では、サイズカウン
タ55は、アドレスコントロールメモリ51の出力信号
64をロード値とする8ビットカウンタ回路56と、ア
ドレスコントロールメモリ51の出力信号64(8ビッ
トデータ)を固定値FF(HEX)とビット単位にEX
−ORをとり、その結果である8ビットをさらに論理O
Rした信号を生成する検出部57とによって構成されて
いる。そして、検出部57の生成した信号は、カウンタ
回路56のロード制御入力へ接続する。
明したクロスコネクト装置と同様に、データメモリ50
と、アドレスコントロールメモリ51と、アドレスカウ
ンタ52と、制御プロセッサ部53と、サイズカウンタ
55とを備えている。但し、この例では、サイズカウン
タ55は、アドレスコントロールメモリ51の出力信号
64をロード値とする8ビットカウンタ回路56と、ア
ドレスコントロールメモリ51の出力信号64(8ビッ
トデータ)を固定値FF(HEX)とビット単位にEX
−ORをとり、その結果である8ビットをさらに論理O
Rした信号を生成する検出部57とによって構成されて
いる。そして、検出部57の生成した信号は、カウンタ
回路56のロード制御入力へ接続する。
【0040】また、この例では、図1に関連して説明し
た「どのアドレスにも該当しない固定パタン」としてF
F(HEX)を用いる。
た「どのアドレスにも該当しない固定パタン」としてF
F(HEX)を用いる。
【0041】なお、各アドレス信号に関する情報及びメ
モリのデータ長(データメモリ50のアドレスビット幅
・データビット幅、アドレスコントロールメモリ51の
アドレスビット幅・データビット幅、アドレスカウンタ
52のビット幅)は全て8ビットであるものとする。
モリのデータ長(データメモリ50のアドレスビット幅
・データビット幅、アドレスコントロールメモリ51の
アドレスビット幅・データビット幅、アドレスカウンタ
52のビット幅)は全て8ビットであるものとする。
【0042】次に図9、図10、図11、及び図2を基
にして動作を説明する。図10は、図9の各部の動作を
示している。
にして動作を説明する。図10は、図9の各部の動作を
示している。
【0043】入力信号60が、図2(a)に示すような
サイズの異なったデータが多重された信号であるとす
る。図2(a)では、多重された信号のサイズは3種類
あり、それぞれ、A,B,Cとする。多重信号Aは、最
小サイズであり、Bはその3倍、Cはその4倍のサイズ
の信号である。ここで、便宜的にBの信号を、最小単位
で区切り、それぞれB1,B2,B3とする。同様に、
Bの信号も、最小単位で区切り、それぞれC1,C2,
C3,C4とする。
サイズの異なったデータが多重された信号であるとす
る。図2(a)では、多重された信号のサイズは3種類
あり、それぞれ、A,B,Cとする。多重信号Aは、最
小サイズであり、Bはその3倍、Cはその4倍のサイズ
の信号である。ここで、便宜的にBの信号を、最小単位
で区切り、それぞれB1,B2,B3とする。同様に、
Bの信号も、最小単位で区切り、それぞれC1,C2,
C3,C4とする。
【0044】まず、制御プロセッサ部53は、図2
(d)に示すような出力データを得るようなクロスコネ
クト設定を行う場合には、アドレスコントロールメモリ
51に対して、図11に示すようにデータを設定する。
(d)に示すような出力データを得るようなクロスコネ
クト設定を行う場合には、アドレスコントロールメモリ
51に対して、図11に示すようにデータを設定する。
【0045】すなわち、クロスコネクト設定の対象とす
る被多重化信号(例ではA,B,C)を最小単位に区切
り、先頭単位に対しては、接続先のアドレスを書き込
み、残りの最小単位に対しては、どのタイムスロットに
も該当しない固定パタンとしてFF(HEX)をデータ
として書き込む。
る被多重化信号(例ではA,B,C)を最小単位に区切
り、先頭単位に対しては、接続先のアドレスを書き込
み、残りの最小単位に対しては、どのタイムスロットに
も該当しない固定パタンとしてFF(HEX)をデータ
として書き込む。
【0046】アドレスコントロールメモリ51に書き込
まれたこの設定データは、出力64として、フレーム周
期に同期して図10に示す表中に示すようなデータ列と
して現れる。このデータ列は時間軸上では、図2(c)
のようになる。
まれたこの設定データは、出力64として、フレーム周
期に同期して図10に示す表中に示すようなデータ列と
して現れる。このデータ列は時間軸上では、図2(c)
のようになる。
【0047】サイズカウンタ55内のカウンタ回路56
は、アドレスコントロールメモリ51の出力が有効アド
レス値となるタイミングを判定部57により検出し、そ
のタイミングにおいて、そのアドレス値でロードされ
る。その後、次のロードタイングまでは、信号の最小単
位毎にインクリメントされる。このようなカウンタ回路
の動作の様子は、図10表中に示されている。
は、アドレスコントロールメモリ51の出力が有効アド
レス値となるタイミングを判定部57により検出し、そ
のタイミングにおいて、そのアドレス値でロードされ
る。その後、次のロードタイングまでは、信号の最小単
位毎にインクリメントされる。このようなカウンタ回路
の動作の様子は、図10表中に示されている。
【0048】以上のような動作が、被多重化信号A,
B,C毎に、その信号のサイズに応じて繰り返され、そ
の結果、サイズカウンタ55の動作は図10に示すよう
になり、これがデータメモリ50の読み出しアドレス信
号68となる。従って、出力信号として図2(d)に示
すようなデータ列が得られ、所望のクロスコネクト動作
が行われることがわかる。
B,C毎に、その信号のサイズに応じて繰り返され、そ
の結果、サイズカウンタ55の動作は図10に示すよう
になり、これがデータメモリ50の読み出しアドレス信
号68となる。従って、出力信号として図2(d)に示
すようなデータ列が得られ、所望のクロスコネクト動作
が行われることがわかる。
【0049】また、上記クロスコネクト設定の状態のも
とで、上記動作を行っている場合に、制御プロセッサ部
33からアドレスコントロールメモリ31に対して設定
データの読み出しを行った場合については、図1に関連
して説明した場合と同一である。
とで、上記動作を行っている場合に、制御プロセッサ部
33からアドレスコントロールメモリ31に対して設定
データの読み出しを行った場合については、図1に関連
して説明した場合と同一である。
【0050】
【発明の効果】以上説明したように、本発明よれば、異
なったサイズの信号がマッピングされている時分割多重
信号に対して、それらの異なったサイズの信号をひとま
とまりの単位としてクロスコネクトする装置が実現さ
れ、外部からの現在のクロスコネクト情報の問い合わせ
に対して、信号のサイズと接続先情報の両方を得ること
ができるようになる。そして、本発明では、タイムスイ
ッチ以外の装置内部に、信号サイズに関する情報を格納
する手段を新たに設ける必要がないから、サイズ情報の
格納場所が節約され、さらに、別の見方をすれば、クロ
スコネクト情報を装置内の一個所(タイムスイッチ部)
のみに配備することを可能としていることから、クロス
コネクト情報を装置内に分散配置、あるいは二重配置す
る必要が無く、一般的にはシステム的解決困難とされる
データの一貫性の保証に関する問題を排除することもで
きる。
なったサイズの信号がマッピングされている時分割多重
信号に対して、それらの異なったサイズの信号をひとま
とまりの単位としてクロスコネクトする装置が実現さ
れ、外部からの現在のクロスコネクト情報の問い合わせ
に対して、信号のサイズと接続先情報の両方を得ること
ができるようになる。そして、本発明では、タイムスイ
ッチ以外の装置内部に、信号サイズに関する情報を格納
する手段を新たに設ける必要がないから、サイズ情報の
格納場所が節約され、さらに、別の見方をすれば、クロ
スコネクト情報を装置内の一個所(タイムスイッチ部)
のみに配備することを可能としていることから、クロス
コネクト情報を装置内に分散配置、あるいは二重配置す
る必要が無く、一般的にはシステム的解決困難とされる
データの一貫性の保証に関する問題を排除することもで
きる。
【0051】つまり、タイムスイッチ内にサイズ情報、
接続情報を埋め込み、サイズ情報を含んだクロスコネク
ト情報を一個所に集約したことにより、制御プロセッサ
とタイムスイッチ間の信号線、情報量を増やすことな
く、制御プロセッサからの制御が単純化されたクロスコ
ネクト装置を実現することができる。
接続情報を埋め込み、サイズ情報を含んだクロスコネク
ト情報を一個所に集約したことにより、制御プロセッサ
とタイムスイッチ間の信号線、情報量を増やすことな
く、制御プロセッサからの制御が単純化されたクロスコ
ネクト装置を実現することができる。
【図1】本発明によるクロスコネクト装置の一例を示す
ブロック図である。
ブロック図である。
【図2】本発明によるクロスコネクト装置の動作を説明
するためのタイムチャートである。
するためのタイムチャートである。
【図3】本発明によるクロスコネクト装置の動作を説明
するための動作表を示す図である。
するための動作表を示す図である。
【図4】本発明によるクロスコネクト装置で用いられる
クロスコネクト設定値の一例を示す図である。
クロスコネクト設定値の一例を示す図である。
【図5】従来のクロスコネクト装置を示すブロック図で
ある。
ある。
【図6】従来のクロスコネクト装置の動作を説明するた
めのタイムチャートである。
めのタイムチャートである。
【図7】従来のクロスコネクト装置の動作を説明するた
めのクロスコネクト設定値の一例を示す図である。
めのクロスコネクト設定値の一例を示す図である。
【図8】従来のクロスコネクト装置の動作を説明するた
めのクロスコネクト設定値の他の例を示す図である。
めのクロスコネクト設定値の他の例を示す図である。
【図9】本発明によるクロスコネクト装置の具体例を示
すブロック図である。
すブロック図である。
【図10】図9に示すクロスコネクト装置の動作を補足
する動作表を示す図である。
する動作表を示す図である。
【図11】図9に示すクロスコネクト装置で用いられる
クロスコネクト設定値の一例である。
クロスコネクト設定値の一例である。
10,30,50 データメモリ 11,31,51 アドレスコントロールメモリ 12,32,52 アドレスカウンタ 13,33,53 制御プロセッサ部 55 サイズカウンタ 56 カウンタ回路 57 検出部
Claims (3)
- 【請求項1】 異なるサイズの信号がマッピングされて
いる時分割多重信号を受け前記異なるサイズの信号をス
イッチングするタイムスイッチを制御する際、前記タイ
ムスイッチへの設定情報に前記異なったサイズ信号の各
々と前記多重信号との境界を識別する識別情報を付加す
る手段を有することを特徴とするクロスコネクト装置。 - 【請求項2】 請求項1に記載されたクロスコネクト装
置において、多重化された複数の信号サイズの最小単位
をXとし、すべての信号サイズがXのn倍(nは1以上
の整数)である際、該n個のうち先頭に対しては接続先
を示す値を設定し残りの(n−1)個に対しては予め定
められた特定の固定値を設定するようにしたことを特徴
とするクロスコネクト装置。 - 【請求項3】 請求項1又は請求項2に記載されたクロ
スコネクト装置において、前記タイムスイッチ内には前
記多重信号と前記異なるサイズの信号の各々の境界を識
別するための情報が付加された設定情報に基づいてタイ
ムスイッチされた出力データを得るためデータメモリへ
入力する制御アドレス列を生成する生成手段が備えられ
ていることを特徴とするクロスコネクト装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7359097A JPH10271582A (ja) | 1997-03-26 | 1997-03-26 | クロスコネクト装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7359097A JPH10271582A (ja) | 1997-03-26 | 1997-03-26 | クロスコネクト装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10271582A true JPH10271582A (ja) | 1998-10-09 |
Family
ID=13522690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7359097A Pending JPH10271582A (ja) | 1997-03-26 | 1997-03-26 | クロスコネクト装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10271582A (ja) |
-
1997
- 1997-03-26 JP JP7359097A patent/JPH10271582A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5014268A (en) | Parallel time slot interchanger matrix and switch block module for use therewith | |
| JP3943607B2 (ja) | 切換え機能を有する集中ネットワーク交換機 | |
| JPH10271582A (ja) | クロスコネクト装置 | |
| US6928083B2 (en) | CAS data processing apparatus of STM-1 interface block | |
| JPH0828913B2 (ja) | 時間多重スイッチ | |
| JP2953438B2 (ja) | ハイウェイスイッチ制御方式および方法 | |
| KR100413055B1 (ko) | 타임 스위치 스테이지 및 스위치 | |
| JP3935223B2 (ja) | 切換え機能を有する集中ネットワーク交換機 | |
| JP3875490B2 (ja) | 遠隔通信スイッチノードのためのリソースインタフェイスユニット | |
| RU2180992C2 (ru) | Переключатель с однобитовым разрешением | |
| JP3455474B2 (ja) | ディジタル交換装置およびその装置のデータ交換方法 | |
| KR100190290B1 (ko) | 동기식 초고속 전송 장치의 타임 스위칭 시스템및 그 제어 방법 | |
| JP2563770B2 (ja) | 回線設定回路 | |
| JPS6219120B2 (ja) | ||
| JPS5853838B2 (ja) | 時分割通話路装置 | |
| US20030147429A1 (en) | Data transfer interface for a switching network and a test method for said network | |
| JP3001379B2 (ja) | 加入者線監視回路 | |
| JP2507958B2 (ja) | 時分割スイッチ構成方式 | |
| JPS62131652A (ja) | Isdn加入者線信号処理装置 | |
| JP2919432B2 (ja) | 時間型スイッチ装置 | |
| JPS632194B2 (ja) | ||
| JPS6257399A (ja) | 回線設定方式 | |
| JPS6285596A (ja) | 時分割スイツチ | |
| JPS61146055A (ja) | 電子交換機 | |
| JPH1127768A (ja) | デジタル伝送路の収容位置情報セーブ方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000308 |