JPH1027191A - 論理回路生成装置 - Google Patents
論理回路生成装置Info
- Publication number
- JPH1027191A JPH1027191A JP8183618A JP18361896A JPH1027191A JP H1027191 A JPH1027191 A JP H1027191A JP 8183618 A JP8183618 A JP 8183618A JP 18361896 A JP18361896 A JP 18361896A JP H1027191 A JPH1027191 A JP H1027191A
- Authority
- JP
- Japan
- Prior art keywords
- logic circuit
- circuit diagram
- partial
- file
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 ＨＤＬ（ハードウエア記述言語）で記述され
たファイルを基にして論理回路図を生成する際に、完全
な記述がなくても一部の指定された部分だけの部分論理
回路図を生成することのできる論理回路生成装置を提供
する。 【解決手段】 キーボード１１から「部分回路生成モー
ド」を選択することにより、処理モード判別部１２によ
って、部分回路生成部１６が起動される。部分回路生成
部１６の命令文抽出部１６ａでは、ＨＤＬファイル１７
の中から指定された一部分の指定範囲命令文ＰＦが抽出
される。局部信号抽出部１６ｂでは、指定範囲命令文Ｐ
Ｆ中の入力信号と出力信号とが抽出され、中間言語の変
換された中間ファイルＩＦが生成される。部分回路生成
部１６ｃでは、抽出された入力信号と出力信号とがすべ
て外部信号であると仮定して中間ファイルＩＦから部分
論理回路図が生成される。
たファイルを基にして論理回路図を生成する際に、完全
な記述がなくても一部の指定された部分だけの部分論理
回路図を生成することのできる論理回路生成装置を提供
する。 【解決手段】 キーボード１１から「部分回路生成モー
ド」を選択することにより、処理モード判別部１２によ
って、部分回路生成部１６が起動される。部分回路生成
部１６の命令文抽出部１６ａでは、ＨＤＬファイル１７
の中から指定された一部分の指定範囲命令文ＰＦが抽出
される。局部信号抽出部１６ｂでは、指定範囲命令文Ｐ
Ｆ中の入力信号と出力信号とが抽出され、中間言語の変
換された中間ファイルＩＦが生成される。部分回路生成
部１６ｃでは、抽出された入力信号と出力信号とがすべ
て外部信号であると仮定して中間ファイルＩＦから部分
論理回路図が生成される。
Description
【０００１】
【発明の属する技術分野】本発明は、ハードウエア記述
言語（Hardware Description Language、以下、ＨＤＬと
いう）で記述された論理回路情報に基づいて、その論理
回路情報と等価な論理動作を行う論理回路図を生成する
ＣＡＤ（Computer Aided Design)装置等の論理回路生成
装置に関するものである。
言語（Hardware Description Language、以下、ＨＤＬと
いう）で記述された論理回路情報に基づいて、その論理
回路情報と等価な論理動作を行う論理回路図を生成する
ＣＡＤ（Computer Aided Design)装置等の論理回路生成
装置に関するものである。
【０００２】
【従来の技術】図２は、従来のＨＤＬを使用して論理回
路の設計を行うための論理回路生成装置の一例を示す構
成図である。この論理回路生成装置は、例えば、ワーク
ステーション等のコンピュータを用いて構成されたＣＡ
Ｄ装置であり、キーボード１等の入力装置を有してい
る。キーボード１は、論理回路設計を行おうとする設計
者が、論理回路生成装置に対して処理モードの指定やデ
ータ入力等を行うための入力装置であり、この出力側に
処理モード判別部２が接続されている。処理モード判別
部２は、キーボード１から入力された「ファイル入力／
編集モード」、「論理回路生成モード」、「シミュレー
ションモード」等の処理モード指定情報を判別し、該当
する処理機能部を起動するものであり、この出力側にフ
ァイル生成部３、論理回路生成部４、及びシミュレーシ
ョン部５の処理機能部が接続されている。
路の設計を行うための論理回路生成装置の一例を示す構
成図である。この論理回路生成装置は、例えば、ワーク
ステーション等のコンピュータを用いて構成されたＣＡ
Ｄ装置であり、キーボード１等の入力装置を有してい
る。キーボード１は、論理回路設計を行おうとする設計
者が、論理回路生成装置に対して処理モードの指定やデ
ータ入力等を行うための入力装置であり、この出力側に
処理モード判別部２が接続されている。処理モード判別
部２は、キーボード１から入力された「ファイル入力／
編集モード」、「論理回路生成モード」、「シミュレー
ションモード」等の処理モード指定情報を判別し、該当
する処理機能部を起動するものであり、この出力側にフ
ァイル生成部３、論理回路生成部４、及びシミュレーシ
ョン部５の処理機能部が接続されている。
【０００３】ファイル生成部３は、ファイル入力／編集
モード時に起動され、ＨＤＬで記述された論理回路情報
を入力し、ＨＤＬファイル６を生成するとともに、既に
生成されているＨＤＬファイル６の内容に対して、変更
／追加／削除等の編集を行う機能を有している。論理回
路生成部４は、論理回路生成モード時に起動され、ＨＤ
Ｌファイル６に基づいて論理回路図を生成する機能を有
している。この論理回路生成部４は、ＨＤＬファイル６
中に記述された単語を図示されていない単語辞書によっ
て解析する単語解析部４ａと、ＨＤＬファイル６中の記
述方法が定められた文法に従っているか否かをチェック
する構文解析部４ｂと、解析された構文に従って等価な
論理回路図を生成する回路図生成部４ｃとを有してい
る。回路図生成部４ｃから、回路図ファイル７が出力さ
れるようになっている。シミュレーション部５は、シミ
ュレーションモード時に起動され、回路図ファイル７の
論理回路図に基づいて、この論理回路図上の各入力信号
と各出力信号の状態の関係を求めたり、この論理回路の
動作に伴う遅延時間を算出したりする機能を有してい
る。これらのＨＤＬファイル６、回路図ファイル７、及
びシミュレーション部５は、出力部８に接続されてお
り、各ファイル６，７の内容、及びシミュレーション部
５の結果が、該出力部８を介して表示部９に表示される
構成になっている。
モード時に起動され、ＨＤＬで記述された論理回路情報
を入力し、ＨＤＬファイル６を生成するとともに、既に
生成されているＨＤＬファイル６の内容に対して、変更
／追加／削除等の編集を行う機能を有している。論理回
路生成部４は、論理回路生成モード時に起動され、ＨＤ
Ｌファイル６に基づいて論理回路図を生成する機能を有
している。この論理回路生成部４は、ＨＤＬファイル６
中に記述された単語を図示されていない単語辞書によっ
て解析する単語解析部４ａと、ＨＤＬファイル６中の記
述方法が定められた文法に従っているか否かをチェック
する構文解析部４ｂと、解析された構文に従って等価な
論理回路図を生成する回路図生成部４ｃとを有してい
る。回路図生成部４ｃから、回路図ファイル７が出力さ
れるようになっている。シミュレーション部５は、シミ
ュレーションモード時に起動され、回路図ファイル７の
論理回路図に基づいて、この論理回路図上の各入力信号
と各出力信号の状態の関係を求めたり、この論理回路の
動作に伴う遅延時間を算出したりする機能を有してい
る。これらのＨＤＬファイル６、回路図ファイル７、及
びシミュレーション部５は、出力部８に接続されてお
り、各ファイル６，７の内容、及びシミュレーション部
５の結果が、該出力部８を介して表示部９に表示される
構成になっている。
【０００４】この論理回路設計装置による論理回路設計
は、次のように行われる。まず、設計者は、キーボード
１から、例えば特定のファンクションキーを押すことに
より、「ファイル入力／編集モード」を指定する。処理
モード判別部２がこの指定を検出すると、ファイル作成
部３が起動され、ファイル入力／編集モードに入る。設
計者は、キーボード１を使用してＨＤＬによる論理回路
情報の入力／編集を行う。入力／編集中のＨＤＬファイ
ル６は、出力部８を介して表示部９に表示される。設計
対象となるすべての論理回路情報の入力／編集が終了す
ると、完成したＨＤＬファイル６が作成される。図３
は、ＨＤＬで記述されたＨＤＬファイル６の内容の一例
を示す図である。図３のＨＤＬファイル６は、ケーデン
ス社のシミュレーション用言語Ｖｅｒｉｌｏｇ−ＨＤＬ
を使用して記述されたものであり、行Ｌ１のモジュール
宣言文から行Ｌ５のモジュール終了文までの完全な形式
で記述されている。
は、次のように行われる。まず、設計者は、キーボード
１から、例えば特定のファンクションキーを押すことに
より、「ファイル入力／編集モード」を指定する。処理
モード判別部２がこの指定を検出すると、ファイル作成
部３が起動され、ファイル入力／編集モードに入る。設
計者は、キーボード１を使用してＨＤＬによる論理回路
情報の入力／編集を行う。入力／編集中のＨＤＬファイ
ル６は、出力部８を介して表示部９に表示される。設計
対象となるすべての論理回路情報の入力／編集が終了す
ると、完成したＨＤＬファイル６が作成される。図３
は、ＨＤＬで記述されたＨＤＬファイル６の内容の一例
を示す図である。図３のＨＤＬファイル６は、ケーデン
ス社のシミュレーション用言語Ｖｅｒｉｌｏｇ−ＨＤＬ
を使用して記述されたものであり、行Ｌ１のモジュール
宣言文から行Ｌ５のモジュール終了文までの完全な形式
で記述されている。
【０００５】ＨＤＬファイル６の作成が完了すると、設
計者は、次に、キーボード１から「論理回路生成モー
ド」を指定する。処理モード判別部２がこの指定を検出
すると、論理回路生成部４が起動され、論理回路生成モ
ードに入る。論理回路生成部４の単語解析部４ａによっ
てＨＤＬファイル６が読み出され、ＨＤＬファイル６中
に記述された単語が抽出され、単語辞書と照合されて命
令語や入出力信号等に分類される。この分析結果は、論
理回路図生成処理に適した中間言語に変換されて中間フ
ァイルＩＦとして構文解析部４ｂに与えられる。中間フ
ァイルＩＦは、構文解析部４ｂによって、シミュレーシ
ョン用言語Ｖｅｒｉｌｏｇ−ＨＤＬの文法に従って記述
されている否かがチェックされる。構文解析部４ｂによ
るチェックの結果、誤りがなければ、中間ファイルＩＦ
は回路図生成部４ｃへ与えられる。回路図生成部４にお
いて、図示されていない部品辞書等が参照されて、中間
ファイルＩＦに基づいた論理回路図が生成され、回路図
ファイル７として出力される。回路図ファイル７は、出
力部８を介して表示部９に表示される。
計者は、次に、キーボード１から「論理回路生成モー
ド」を指定する。処理モード判別部２がこの指定を検出
すると、論理回路生成部４が起動され、論理回路生成モ
ードに入る。論理回路生成部４の単語解析部４ａによっ
てＨＤＬファイル６が読み出され、ＨＤＬファイル６中
に記述された単語が抽出され、単語辞書と照合されて命
令語や入出力信号等に分類される。この分析結果は、論
理回路図生成処理に適した中間言語に変換されて中間フ
ァイルＩＦとして構文解析部４ｂに与えられる。中間フ
ァイルＩＦは、構文解析部４ｂによって、シミュレーシ
ョン用言語Ｖｅｒｉｌｏｇ−ＨＤＬの文法に従って記述
されている否かがチェックされる。構文解析部４ｂによ
るチェックの結果、誤りがなければ、中間ファイルＩＦ
は回路図生成部４ｃへ与えられる。回路図生成部４にお
いて、図示されていない部品辞書等が参照されて、中間
ファイルＩＦに基づいた論理回路図が生成され、回路図
ファイル７として出力される。回路図ファイル７は、出
力部８を介して表示部９に表示される。
【０００６】設計者は、表示部９に図面の形式で表示さ
れた回路図ファイル７を見ることにより、設計された論
理回路の構成や規模を知ることができる。更に、設計者
は、キーボード１から「シミュレーションモード」を指
定することにより、設計された論理回路の動作を確認す
ることができる。処理モード判別部２が「シミュレーシ
ョンモード」指定を検出すると、シミュレーション部５
が起動され、シミュレーションモードに入る。設計者
は、論理回路のシミュレーションに必要なパラメータを
キーボード１から入力する。シミュレーション部５にお
いて、入力されたパラメータと、回路図ファイル７から
読み出された論理回路図をもとに、この論理回路の動作
が模擬的に実行される。このシミュレーション結果は、
出力部８を介して表示部９に表示される。
れた回路図ファイル７を見ることにより、設計された論
理回路の構成や規模を知ることができる。更に、設計者
は、キーボード１から「シミュレーションモード」を指
定することにより、設計された論理回路の動作を確認す
ることができる。処理モード判別部２が「シミュレーシ
ョンモード」指定を検出すると、シミュレーション部５
が起動され、シミュレーションモードに入る。設計者
は、論理回路のシミュレーションに必要なパラメータを
キーボード１から入力する。シミュレーション部５にお
いて、入力されたパラメータと、回路図ファイル７から
読み出された論理回路図をもとに、この論理回路の動作
が模擬的に実行される。このシミュレーション結果は、
出力部８を介して表示部９に表示される。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
論理回路生成装置では、次のような課題があった。従来
の論理回路生成装置では、構文解析部４ｂにおいて、Ｈ
ＤＬファイル６が一定の文法に従って記述されているか
否かがチェックされ、誤りのない完全な記述の場合にの
み、回路図生成部４ｃにおいて論理回路図の生成が行わ
れる。ここでいう完全な記述とは、次の（ア）〜（ウ）
のような条件をすべて満たした記述である。 （ア）ＨＤＬの文法で決められた宣言文でファイルの開
始と終了が明確に示されていること。 （イ）論理回路情報中の信号名が定義され、かつ、入出
力先が明示されていること。 （ウ）ＨＤＬの文法で決められた書式に従って、記述さ
れていること。
論理回路生成装置では、次のような課題があった。従来
の論理回路生成装置では、構文解析部４ｂにおいて、Ｈ
ＤＬファイル６が一定の文法に従って記述されているか
否かがチェックされ、誤りのない完全な記述の場合にの
み、回路図生成部４ｃにおいて論理回路図の生成が行わ
れる。ここでいう完全な記述とは、次の（ア）〜（ウ）
のような条件をすべて満たした記述である。 （ア）ＨＤＬの文法で決められた宣言文でファイルの開
始と終了が明確に示されていること。 （イ）論理回路情報中の信号名が定義され、かつ、入出
力先が明示されていること。 （ウ）ＨＤＬの文法で決められた書式に従って、記述さ
れていること。
【０００８】このため、従来の論理回路生成装置を利用
する設計者は、ＨＤＬファイル６を完全に記述した後で
なければ、論理回路図の生成やシミュレーション等によ
る解析を行うことができなかった。しかし、特に大規模
な論理回路設計を行う場合、設計者が論理回路情報を記
述している過程で、一部の論理回路について解析する必
要が生じることがある。このような場合、一部の論理回
路の解析のために、その一部の論理回路だけの新たなＨ
ＤＬファイルを作成する必要があり、設計能率が低下す
ることがあった。本発明は、前記従来技術が持っていた
課題を解決し、ＨＤＬの記述が完全でなくても、指定さ
れた部分の記述だけに基づいて論理回路図の生成が可能
な論理回路生成装置を提供するものである。
する設計者は、ＨＤＬファイル６を完全に記述した後で
なければ、論理回路図の生成やシミュレーション等によ
る解析を行うことができなかった。しかし、特に大規模
な論理回路設計を行う場合、設計者が論理回路情報を記
述している過程で、一部の論理回路について解析する必
要が生じることがある。このような場合、一部の論理回
路の解析のために、その一部の論理回路だけの新たなＨ
ＤＬファイルを作成する必要があり、設計能率が低下す
ることがあった。本発明は、前記従来技術が持っていた
課題を解決し、ＨＤＬの記述が完全でなくても、指定さ
れた部分の記述だけに基づいて論理回路図の生成が可能
な論理回路生成装置を提供するものである。
【０００９】
【課題を解決するための手段】前記課題を解決するた
め、本発明は、論理動作とその論理動作に対する入力信
号及び出力信号とからなる複数の命令文を、目的とする
論理処理の順に一定の文法に従って行単位に記述した論
理回路情報を入力し、前記複数の命令文を解析してこの
解析結果に基づき、前記入力信号及び出力信号と前記論
理動作に対応する論理回路との接続を行い、前記目的と
する論理処理を実現する論理回路図を生成する論理回路
生成装置において、次のような手段を設けている。即
ち、本発明の前記論理回路生成装置には、論理回路図中
の一部分の部分論理回路図を作成するために該部分論理
回路図に対応する先頭行と最終行とを指定する指定手段
と、前記論理回路情報の中から、前記先頭行と最終行と
の間に記述された命令文を指定範囲命令文として抽出す
る命令文抽出手段と、前記指定範囲命令文の中に記述さ
れたすべての入力信号と出力信号とを抽出する局部信号
抽出手段と、前記抽出された入力信号と出力信号とを、
すべて外部に接続されている信号とみなして前記指定範
囲命令文に記述された単語解析及び構文解析を行い、こ
の解析結果に基づいて前記部分論理回路図を生成する部
分回路生成手段とが、設けられている。
め、本発明は、論理動作とその論理動作に対する入力信
号及び出力信号とからなる複数の命令文を、目的とする
論理処理の順に一定の文法に従って行単位に記述した論
理回路情報を入力し、前記複数の命令文を解析してこの
解析結果に基づき、前記入力信号及び出力信号と前記論
理動作に対応する論理回路との接続を行い、前記目的と
する論理処理を実現する論理回路図を生成する論理回路
生成装置において、次のような手段を設けている。即
ち、本発明の前記論理回路生成装置には、論理回路図中
の一部分の部分論理回路図を作成するために該部分論理
回路図に対応する先頭行と最終行とを指定する指定手段
と、前記論理回路情報の中から、前記先頭行と最終行と
の間に記述された命令文を指定範囲命令文として抽出す
る命令文抽出手段と、前記指定範囲命令文の中に記述さ
れたすべての入力信号と出力信号とを抽出する局部信号
抽出手段と、前記抽出された入力信号と出力信号とを、
すべて外部に接続されている信号とみなして前記指定範
囲命令文に記述された単語解析及び構文解析を行い、こ
の解析結果に基づいて前記部分論理回路図を生成する部
分回路生成手段とが、設けられている。
【００１０】本発明によれば、以上のように論理回路生
成装置を構成したので、次のような作用が行われる。一
定の文法に従って目的とする論理処理の順に行単位に記
述され論理回路情報の中から、一部分の論理回路図を生
成するために先頭行と最終行とが、指定手段によって指
定される。命令文抽出手段によって、論理回路図情報中
の先頭行と最終行とで指定される指定範囲命令文が抽出
される。更に、局部信号抽出手段によって、指定範囲命
令文中に記述されたすべての入力信号と出力信号とが抽
出される。部分回路生成手段では、抽出された入力信号
と出力信号とが、すべて外部に接続されている信号とみ
なされて、その指定範囲命令文に記述された単語解析及
び構文解析が行われ、この解析結果に基づいて部分論理
回路図が生成される。
成装置を構成したので、次のような作用が行われる。一
定の文法に従って目的とする論理処理の順に行単位に記
述され論理回路情報の中から、一部分の論理回路図を生
成するために先頭行と最終行とが、指定手段によって指
定される。命令文抽出手段によって、論理回路図情報中
の先頭行と最終行とで指定される指定範囲命令文が抽出
される。更に、局部信号抽出手段によって、指定範囲命
令文中に記述されたすべての入力信号と出力信号とが抽
出される。部分回路生成手段では、抽出された入力信号
と出力信号とが、すべて外部に接続されている信号とみ
なされて、その指定範囲命令文に記述された単語解析及
び構文解析が行われ、この解析結果に基づいて部分論理
回路図が生成される。
【００１１】
【発明の実施の形態】図１は、本発明の実施形態を示す
論理回路生成装置の構成図である。この論理回路生成装
置は、例えば、ＣＡＤ装置であり、入力／指定手段（例
えば、キーボード）１１を有している。キーボード１１
は、論理回路設計を行おうとする設計者が、論理回路生
成装置に対して処理モードの指定やデータ入力等を行う
ための入力装置である。キーボード１１には、処理モー
ド判別部１２が接続されている。処理モード判別部１２
は、キーボード１１から指定された「ファイル入力／編
集モード」、「論理回路生成モード」、「シミュレーシ
ョンモード」、「部分回路生成モード」等の処理モード
指定情報を判別し、該当する処理機能部を起動するもの
である。処理モード判別部１２には、ファイル生成部１
３、論理回路生成部１４、シミュレーション部１５、及
び部分回路生成部１６の処理機能部が接続されている。
論理回路生成装置の構成図である。この論理回路生成装
置は、例えば、ＣＡＤ装置であり、入力／指定手段（例
えば、キーボード）１１を有している。キーボード１１
は、論理回路設計を行おうとする設計者が、論理回路生
成装置に対して処理モードの指定やデータ入力等を行う
ための入力装置である。キーボード１１には、処理モー
ド判別部１２が接続されている。処理モード判別部１２
は、キーボード１１から指定された「ファイル入力／編
集モード」、「論理回路生成モード」、「シミュレーシ
ョンモード」、「部分回路生成モード」等の処理モード
指定情報を判別し、該当する処理機能部を起動するもの
である。処理モード判別部１２には、ファイル生成部１
３、論理回路生成部１４、シミュレーション部１５、及
び部分回路生成部１６の処理機能部が接続されている。
【００１２】ファイル生成部１３は、ファイル入力／編
集モード時に起動され、ＨＤＬで記述された論理回路情
報を入力し、ＨＤＬファイル１７を生成するとともに、
既に生成されているＨＤＬファイル１７の内容に対し
て、変更／追加／削除等の編集を行う機能を有してい
る。論理回路生成部１４は、論理回路生成モード時に起
動され、ＨＤＬファイル１７に基づいて論理回路図を生
成する機能を有している。論理回路生成部１４は、ＨＤ
Ｌファイル１７中に記述された単語を図示されていない
単語辞書を参照して解析する単語解析部１４ａと、ＨＤ
Ｌファイル１７中の記述方法が定められた文法に従って
いるか否かをチェックする構文解析部１４ｂと、解析さ
れた構文に従って等価な論理回路図を生成する回路図生
成部１４ｃとを有している。この回路図生成部１４ｃか
ら、回路図ファイル１８が出力されるようになってい
る。シミュレーション部１５は、シミュレーションモー
ド時に起動され、回路図ファイル１８の論理回路図に基
づいて、この論理回路図上の各入力信号の状態と、各出
力信号の状態との関係を求めたり、この論理回路の動作
に伴う遅延時間を算出したりする機能を有している。
集モード時に起動され、ＨＤＬで記述された論理回路情
報を入力し、ＨＤＬファイル１７を生成するとともに、
既に生成されているＨＤＬファイル１７の内容に対し
て、変更／追加／削除等の編集を行う機能を有してい
る。論理回路生成部１４は、論理回路生成モード時に起
動され、ＨＤＬファイル１７に基づいて論理回路図を生
成する機能を有している。論理回路生成部１４は、ＨＤ
Ｌファイル１７中に記述された単語を図示されていない
単語辞書を参照して解析する単語解析部１４ａと、ＨＤ
Ｌファイル１７中の記述方法が定められた文法に従って
いるか否かをチェックする構文解析部１４ｂと、解析さ
れた構文に従って等価な論理回路図を生成する回路図生
成部１４ｃとを有している。この回路図生成部１４ｃか
ら、回路図ファイル１８が出力されるようになってい
る。シミュレーション部１５は、シミュレーションモー
ド時に起動され、回路図ファイル１８の論理回路図に基
づいて、この論理回路図上の各入力信号の状態と、各出
力信号の状態との関係を求めたり、この論理回路の動作
に伴う遅延時間を算出したりする機能を有している。
【００１３】部分回路生成部１６は、指定された部分の
論理回路図を生成するもので、命令文抽出手段（例え
ば、命令文抽出部）１６ａと、局部信号抽出手段（例え
ば、局部信号抽出部）１６ｂと、部分回路生成手段（例
えば、部分回路生成部）１６ｃとで構成されている。命
令文抽出部１６ａは、部分回路生成モード時に起動さ
れ、ＨＤＬファイル１７中の一部分の部分論理回路図を
生成するために、キーボード１１で指定された先頭行と
最終行との間に記述された命令文を抽出する機能を有し
ている。命令文抽出部１６ａで抽出された命令文は、指
定範囲命令文ＰＦとして、局部信号抽出部１６ｂへ与え
られる。局部信号抽出部１６ｂは、指定範囲命令文ＰＦ
中に記述されたすべての入力信号と出力信号を抽出する
とともに、命令文を論理回路図生成処理に適した中間言
語に変換し、中間ファイルＩＦとして出力する機能を有
している。中間ファイルＩＦは、部分回路生成部１６ｃ
に与えられる。部分回路生成部１６ｃは、中間ファイル
ＩＦに基づいて、抽出された入力信号と出力信号はすべ
て外部に接続されている信号と見なして、単語解析及び
構文解析を行う。更に、部分回路生成部１６ｃは、これ
らの解析結果に基づいて部分論理回路図を生成する機能
を有している。部分論理回路生成部１６ｃから、部分回
路図ファイル１９が出力される構成になっている。
論理回路図を生成するもので、命令文抽出手段（例え
ば、命令文抽出部）１６ａと、局部信号抽出手段（例え
ば、局部信号抽出部）１６ｂと、部分回路生成手段（例
えば、部分回路生成部）１６ｃとで構成されている。命
令文抽出部１６ａは、部分回路生成モード時に起動さ
れ、ＨＤＬファイル１７中の一部分の部分論理回路図を
生成するために、キーボード１１で指定された先頭行と
最終行との間に記述された命令文を抽出する機能を有し
ている。命令文抽出部１６ａで抽出された命令文は、指
定範囲命令文ＰＦとして、局部信号抽出部１６ｂへ与え
られる。局部信号抽出部１６ｂは、指定範囲命令文ＰＦ
中に記述されたすべての入力信号と出力信号を抽出する
とともに、命令文を論理回路図生成処理に適した中間言
語に変換し、中間ファイルＩＦとして出力する機能を有
している。中間ファイルＩＦは、部分回路生成部１６ｃ
に与えられる。部分回路生成部１６ｃは、中間ファイル
ＩＦに基づいて、抽出された入力信号と出力信号はすべ
て外部に接続されている信号と見なして、単語解析及び
構文解析を行う。更に、部分回路生成部１６ｃは、これ
らの解析結果に基づいて部分論理回路図を生成する機能
を有している。部分論理回路生成部１６ｃから、部分回
路図ファイル１９が出力される構成になっている。
【００１４】これらのシミュレーション部１５、ＨＤＬ
ファイル１７、回路図ファイル１８、及び部分回路図フ
ァイル１９には、シミュレーション結果及びファイルの
内容を出力するための出力部２０が接続されている。更
に、出力部２０には、出力内容を表示するための表示部
２１が接続されている。次に、この論理回路生成装置に
よる部分論理回路図生成時の動作を説明する。まず、設
計者は、キーボード１１から、「ファイル入力／編集モ
ード」を指定して、例えば、図３に示すようなＨＤＬフ
ァイル１７を作成する。このＨＤＬファイル１７の入力
／編集における動作は、図２の従来の論理回路生成装置
によるＨＤＬファイル６の作成時の動作と同様である。
但し、ここで作成されたＨＤＬファイル１７において、
部分論理回路図の生成対象とならない部分の記述は、完
全である必要はない。
ファイル１７、回路図ファイル１８、及び部分回路図フ
ァイル１９には、シミュレーション結果及びファイルの
内容を出力するための出力部２０が接続されている。更
に、出力部２０には、出力内容を表示するための表示部
２１が接続されている。次に、この論理回路生成装置に
よる部分論理回路図生成時の動作を説明する。まず、設
計者は、キーボード１１から、「ファイル入力／編集モ
ード」を指定して、例えば、図３に示すようなＨＤＬフ
ァイル１７を作成する。このＨＤＬファイル１７の入力
／編集における動作は、図２の従来の論理回路生成装置
によるＨＤＬファイル６の作成時の動作と同様である。
但し、ここで作成されたＨＤＬファイル１７において、
部分論理回路図の生成対象とならない部分の記述は、完
全である必要はない。
【００１５】次に、設計者は、キーボード１１から「部
分回路生成モード」を指定する。処理モード判別部１２
がこの指定を検出すると、部分回路生成部１６の命令文
抽出部１６ａが起動され、部分回路生成モードに入る。
設計者は、キーボード１１から、部分論理回路図を生成
させたいＨＤＬファイル１７を指定する。この指定に基
づき、出力部２０によって、図３に示すようなＨＤＬフ
ァイル１７の内容が表示部２１に表示される。設計者
は、キーボード１１を使用し、表示部２１のカーソルに
よって、生成対象となる部分論理回路図の先頭行（例え
ば、図３の行Ｌ２）と最終行（例えば、図３の行Ｌ３）
とを指定する。先頭行Ｌ２と最終行Ｌ３の指定が行われ
ると、命令文抽出部１６ａにより、図３の行Ｌ１，Ｌ２
間の命令文が指定範囲命令文ＰＦとして抽出される。抽
出された指定範囲命令文ＰＦは、局部信号抽出部１６ｂ
に与えられる。局部信号抽出部１６ｂにおいて、指定範
囲命令文ＰＦ中に記述されている単語の中から入力信号
及び出力信号（例えば、ＣＬＫ，ＣＯＵＮＴ）が抽出さ
れる。更に、図示されていない単語辞書と照合されて命
令語や入出力信号等に分類され、中間言語による中間フ
ァイルＩＦに変換される。この中間ファイルＩＦは、部
分回路生成部１６ｃに与えられる。部分回路生成部１６
ｃでは、与えられた中間ファイルＩＦ中の入力信号と出
力信号とがすべて外部に接続された信号であると解釈さ
れ、中間ファイルＩＦに基づいて図示されていない部品
辞書等が参照されて、部分論理回路図が生成される。生
成された部分論理回路図は、部分回路図ファイル１９と
して出力される。部分回路図ファイル１９の内容は、出
力部２０を介して表示部２１に、例えば図４（ａ），
（ｂ）のように表示される。
分回路生成モード」を指定する。処理モード判別部１２
がこの指定を検出すると、部分回路生成部１６の命令文
抽出部１６ａが起動され、部分回路生成モードに入る。
設計者は、キーボード１１から、部分論理回路図を生成
させたいＨＤＬファイル１７を指定する。この指定に基
づき、出力部２０によって、図３に示すようなＨＤＬフ
ァイル１７の内容が表示部２１に表示される。設計者
は、キーボード１１を使用し、表示部２１のカーソルに
よって、生成対象となる部分論理回路図の先頭行（例え
ば、図３の行Ｌ２）と最終行（例えば、図３の行Ｌ３）
とを指定する。先頭行Ｌ２と最終行Ｌ３の指定が行われ
ると、命令文抽出部１６ａにより、図３の行Ｌ１，Ｌ２
間の命令文が指定範囲命令文ＰＦとして抽出される。抽
出された指定範囲命令文ＰＦは、局部信号抽出部１６ｂ
に与えられる。局部信号抽出部１６ｂにおいて、指定範
囲命令文ＰＦ中に記述されている単語の中から入力信号
及び出力信号（例えば、ＣＬＫ，ＣＯＵＮＴ）が抽出さ
れる。更に、図示されていない単語辞書と照合されて命
令語や入出力信号等に分類され、中間言語による中間フ
ァイルＩＦに変換される。この中間ファイルＩＦは、部
分回路生成部１６ｃに与えられる。部分回路生成部１６
ｃでは、与えられた中間ファイルＩＦ中の入力信号と出
力信号とがすべて外部に接続された信号であると解釈さ
れ、中間ファイルＩＦに基づいて図示されていない部品
辞書等が参照されて、部分論理回路図が生成される。生
成された部分論理回路図は、部分回路図ファイル１９と
して出力される。部分回路図ファイル１９の内容は、出
力部２０を介して表示部２１に、例えば図４（ａ），
（ｂ）のように表示される。
【００１６】図４（ａ），（ｂ）は、図１の論理回路生
成装置によって生成された部分論理回路図である。この
うち、図４（ａ）は、部分回路生成部１６で生成された
図３のＨＤＬファイル中の行Ｌ２〜Ｌ３に対応する部分
論理回路図であり、図４（ｂ）は、指定範囲命令文ＰＦ
として、図３のＨＤＬファイルの行Ｌ２〜Ｌ４を選択し
た場合の部分論理回路図である。なお、「論理回路生成
モード」及び「シミュレーションモード」時における、
論理回路生成部１４及びシミュレーション部１５の動作
は、それぞれ図２の従来の論理回路生成装置における論
理回路生成部４及びシミュレーション部５の動作と同様
である。この様に、本実施形態の論理回路生成装置は、
部分回路生成部１６を有するため、ＨＤＬファイル１７
中の指定された部分についてのみ、部分論理回路図を生
成することができる。このため、ＨＤＬファイル１７の
記述が完了する前でも記述した部分だけの部分論理回路
図を生成し、それが意図した通りのものであるか否かを
確認することができるという利点がある。
成装置によって生成された部分論理回路図である。この
うち、図４（ａ）は、部分回路生成部１６で生成された
図３のＨＤＬファイル中の行Ｌ２〜Ｌ３に対応する部分
論理回路図であり、図４（ｂ）は、指定範囲命令文ＰＦ
として、図３のＨＤＬファイルの行Ｌ２〜Ｌ４を選択し
た場合の部分論理回路図である。なお、「論理回路生成
モード」及び「シミュレーションモード」時における、
論理回路生成部１４及びシミュレーション部１５の動作
は、それぞれ図２の従来の論理回路生成装置における論
理回路生成部４及びシミュレーション部５の動作と同様
である。この様に、本実施形態の論理回路生成装置は、
部分回路生成部１６を有するため、ＨＤＬファイル１７
中の指定された部分についてのみ、部分論理回路図を生
成することができる。このため、ＨＤＬファイル１７の
記述が完了する前でも記述した部分だけの部分論理回路
図を生成し、それが意図した通りのものであるか否かを
確認することができるという利点がある。
【００１７】更に、部分回路生成部１６で生成された部
分回路図ファイル１９を基にして、シミュレーション部
１５によって部分論理回路のシミュレーションを行うこ
とができる。これにより、部分論理回路が設計者の考え
ている通りの機能を有するか否かを調べることができ
る。なお、本発明は、上記実施形態に限定されず、種々
の変形が可能である。この変形例としては、例えば、次
のようなものがある。
分回路図ファイル１９を基にして、シミュレーション部
１５によって部分論理回路のシミュレーションを行うこ
とができる。これにより、部分論理回路が設計者の考え
ている通りの機能を有するか否かを調べることができ
る。なお、本発明は、上記実施形態に限定されず、種々
の変形が可能である。この変形例としては、例えば、次
のようなものがある。
【００１８】（ａ）図１の論理回路生成装置は、処理モ
ード判別部１２、ファイル生成部１３等の機能を個別の
処理部として構成されているが、例えば、ワークステー
ション等のコンピュータを用いて、プログラム制御によ
って、これらの機能を実現するような構成にしても良
い。プログラム制御により、図示された機能以外の機能
を容易に追加することが可能になる。 （ｂ）図３のＨＤＬファイル１７は、Ｖｅｒｉｌｏｇ−
ＨＤＬで記述されたファイルであるが、この言語に限る
ことはなく、例えばＶＨＳＩＣ−ＨＤＬ等の言語を使用
することも可能である。 （ｃ）命令文抽出部１６ａでは、表示部２１に表示され
たＨＤＬファイル１７から、部分論理回路生成の対象と
なる先頭行と最終行を指定するためにカーソルを用いて
いるが、カーソルに限定せず、例えば、マウスを用いて
指定したり、行番号をキーボード１１から入力する等の
方法で行うことも可能である。
ード判別部１２、ファイル生成部１３等の機能を個別の
処理部として構成されているが、例えば、ワークステー
ション等のコンピュータを用いて、プログラム制御によ
って、これらの機能を実現するような構成にしても良
い。プログラム制御により、図示された機能以外の機能
を容易に追加することが可能になる。 （ｂ）図３のＨＤＬファイル１７は、Ｖｅｒｉｌｏｇ−
ＨＤＬで記述されたファイルであるが、この言語に限る
ことはなく、例えばＶＨＳＩＣ−ＨＤＬ等の言語を使用
することも可能である。 （ｃ）命令文抽出部１６ａでは、表示部２１に表示され
たＨＤＬファイル１７から、部分論理回路生成の対象と
なる先頭行と最終行を指定するためにカーソルを用いて
いるが、カーソルに限定せず、例えば、マウスを用いて
指定したり、行番号をキーボード１１から入力する等の
方法で行うことも可能である。
【００１９】
【発明の効果】以上詳細に説明したように、本発明によ
れば、ＨＤＬによる完全な記述が無い状態でも、一部分
の命令と一部分の入出力信号とから部分論理回路図を生
成する構成になっているので、次の（１）〜（３）のよ
うな効果がある。 （１）ＨＤＬによるファイルの記述途中であっても、部
分論理回路図の生成が可能な箇所を指定することによ
り、部分論理回路図を逐次生成することができる。実際
に生成された部分論理回路図を検討することにより、設
計者が考えている機能が妥当なものであるか否かを判断
でき、それ以降のＨＤＬの記述に反映することができ
る。 （２）生成された論理回路をシミュレーションすること
により、論理回路の遅延時間が、期待した範囲内に収ま
るかどうかが判断でき、それ以降の記述に反映すること
ができる。 （３）ＨＤＬの記述中に論理回路規模の見積もりができ
るので、ＨＤＬの完全な記述を完了する前に、論理回路
の分割をする必要があるかどうかの判断をすることがで
きる。
れば、ＨＤＬによる完全な記述が無い状態でも、一部分
の命令と一部分の入出力信号とから部分論理回路図を生
成する構成になっているので、次の（１）〜（３）のよ
うな効果がある。 （１）ＨＤＬによるファイルの記述途中であっても、部
分論理回路図の生成が可能な箇所を指定することによ
り、部分論理回路図を逐次生成することができる。実際
に生成された部分論理回路図を検討することにより、設
計者が考えている機能が妥当なものであるか否かを判断
でき、それ以降のＨＤＬの記述に反映することができ
る。 （２）生成された論理回路をシミュレーションすること
により、論理回路の遅延時間が、期待した範囲内に収ま
るかどうかが判断でき、それ以降の記述に反映すること
ができる。 （３）ＨＤＬの記述中に論理回路規模の見積もりができ
るので、ＨＤＬの完全な記述を完了する前に、論理回路
の分割をする必要があるかどうかの判断をすることがで
きる。
【図１】本発明の実施形態を示す論理回路生成装置の構
成図である。
成図である。
【図２】従来の論理回路生成装置の構成図である。
【図３】ＨＤＬファイルの内容の一例を示す図である。
【図４】図１の論理回路生成装置によって生成された部
分論理回路図である。
分論理回路図である。
１１ キーボード １２ 処理モード判別部 １３ ファイル生成部 １４ 論理回路生成部 １４ａ 単語解析部 １４ｂ 構文解析部 １４ｃ 回路図生成部 １５ シミュレーション部 １６ 部分回路生成部 １６ａ 命令文抽出部 １６ｂ 局部信号抽出部 １６ｃ 部分回路生成部 １７ ＨＤＬファイル １８ 回路図ファイル １９ 部分回路図ファイル ２０ 出力部 ２１ 表示部
Claims (1)
- 【請求項１】 論理動作とその論理動作に対する入力信
号及び出力信号とからなる複数の命令文を、目的とする
論理処理の順に一定の文法に従って行単位に記述した論
理回路情報を入力し、 前記複数の命令文を解析してこの解析結果に基づき、前
記入力信号及び出力信号と前記論理動作に対応する論理
回路との接続を行い、前記目的とする論理処理を実現す
る論理回路図を生成する論理回路生成装置において、 前記論理回路図中の一部分の部分論理回路図を作成する
ために該部分論理回路図に対応する先頭行と最終行とを
指定する指定手段と、 前記論理回路情報の中から、前記先頭行と最終行との間
に記述された命令文を指定範囲命令文として抽出する命
令文抽出手段と、 前記指定範囲命令文の中に記述されたすべての入力信号
と出力信号とを抽出する局部信号抽出手段と、 前記抽出された入力信号と出力信号とを、すべて外部に
接続されている信号とみなして前記指定範囲命令文に記
述された単語解析及び構文解析を行い、この解析結果に
基づいて前記部分論理回路図を生成する部分回路生成手
段とを、 設けたことを特徴とする論理回路生成装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8183618A JPH1027191A (ja) | 1996-07-12 | 1996-07-12 | 論理回路生成装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8183618A JPH1027191A (ja) | 1996-07-12 | 1996-07-12 | 論理回路生成装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1027191A true JPH1027191A (ja) | 1998-01-27 |
Family
ID=16138937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8183618A Withdrawn JPH1027191A (ja) | 1996-07-12 | 1996-07-12 | 論理回路生成装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1027191A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008009678A (ja) * | 2006-06-29 | 2008-01-17 | Fujitsu Ltd | 論理図面表示方法、プログラム及び装置 |
-
1996
- 1996-07-12 JP JP8183618A patent/JPH1027191A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008009678A (ja) * | 2006-06-29 | 2008-01-17 | Fujitsu Ltd | 論理図面表示方法、プログラム及び装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3372532B2 (ja) | 感情情報抽出方法および感情情報抽出プログラムの計算機読み取り可能な記録媒体 | |
| US6237007B1 (en) | Verification of port list integrity in a hardware description language file | |
| JP4001283B2 (ja) | 形態素解析装置および自然言語処理装置 | |
| JPH08212106A (ja) | システム試験支援装置及びシステム試験支援方法 | |
| JPH1027191A (ja) | 論理回路生成装置 | |
| JP5001190B2 (ja) | Ｌｓｉ設計検証システム、ｌｓｉ設計検証方法およびそのプログラム | |
| US6684372B2 (en) | Method, system and computer product to translate electronic schematic files between computer aided design platforms | |
| US6877140B1 (en) | Method and system for generating a schematic representing bus structures | |
| KR102953565B1 (ko) | 도메인 모델 생성 방법 및 장치 | |
| US20240202522A1 (en) | Device and method for generating deep learning model graph and abstract syntax tree for integrated compiler | |
| CN113343628B (zh) | 一种testbench自动生成方法 | |
| JP4387324B2 (ja) | プロパティ変換装置 | |
| JP2001060216A (ja) | 論理等価性検証装置 | |
| JPH01287774A (ja) | 和文データ入力処理装置 | |
| JP2001022808A (ja) | 論理回路削減装置ならびに論理シミュレーション方法および装置 | |
| JP2990882B2 (ja) | 機能シミュレーション装置 | |
| JP2982418B2 (ja) | 機能シミュレーション装置 | |
| JP2006190085A (ja) | デジタル回路のモデリング方法及び設計方法 | |
| JPH0916652A (ja) | 回路シミュレ−ション結果解析方法および装置 | |
| JP2773655B2 (ja) | Ｖｈｄｌシミュレータ | |
| JPH06251102A (ja) | 回路設計方法と回路検索方法と回路修正方法および回路設計装置 | |
| Cyre et al. | A rapid modeling tool for virtual prototypes | |
| JP2000112747A (ja) | プログラム資産における非実行文の等価性検証装置 | |
| JP2002041286A (ja) | ソースプログラム自動変換装置及び方法 | |
| JPH0844589A (ja) | テスト項目設計支援システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20031007 |