JPH10275783A - 低温集積メタライゼーションの方法及び装置 - Google Patents

低温集積メタライゼーションの方法及び装置

Info

Publication number
JPH10275783A
JPH10275783A JP10057310A JP5731098A JPH10275783A JP H10275783 A JPH10275783 A JP H10275783A JP 10057310 A JP10057310 A JP 10057310A JP 5731098 A JP5731098 A JP 5731098A JP H10275783 A JPH10275783 A JP H10275783A
Authority
JP
Japan
Prior art keywords
layer
cvd
copper
chamber
pvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP10057310A
Other languages
English (en)
Inventor
Liang-Yuh Chen
チャン リャン−ユー
Roderick Craig Mosely
クレイグ モーズリー ロデリック
Fusen Chen
チャン フセン
Rong Tao
タオ ロン
Ted Guo
グオ テッド
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JPH10275783A publication Critical patent/JPH10275783A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/43—Chemical deposition, e.g. chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/42—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a gas or vapour
    • H10P14/44—Physical vapour deposition [PVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(57)【要約】 【課題】 サブハーフミクロン用途で、連続した、ボイ
ドのないコンタクト又はバイアの形成のために、完全な
バイア埋込み、金属層の平坦化を提供する。 【解決手段】 高アスペクト比のコンタクト又はバイア
を有する基板上に、耐熱層が堆積される。次に、ＰＶＤ
-Ｃｕ用の形状追従性のあるウエッティング層を提供す
るために、ＣＶＤ-Ａｌ又はＣＶＤ-Ｃｕ等のＣＶＤ金属
層が耐熱層上に低温で堆積される。次に、ＰＶＤ-Ｃｕ
が、先のＣＶＤ-Ｃｕ層上に、金属の溶融点温度より低
温で堆積される。結果のＣＶＤ／ＰＶＤ-Ｃｕ層は、ボ
イドがない。メタライゼーションプロセスは、ＰＶＤチ
ャンバとＣＶＤチャンバの双方を含む一体型処理システ
ム内で行われるために、基板が真空環境に導入される
と、バイアとコンタクトのメタライゼーションは、酸化
物層がＣＶＤ層上に形成されることなく生ずる。また本
発明のバイア埋込みプロセスは、ＣＶＤ-Ｃｕステップ
とＰＶＤ-Ｃｕステップ間で空気に暴露されても首尾よ
く行われる。

Description

【発明の詳細な説明】
【０００１】
【発明の分野】本発明は、半導体デバイスを製造するた
めのメタライゼーションプロセスに関する。より詳細に
は、本発明は、高アスペクト比、サブハーフミクロン用
途でのコンタクト又はバイア等を含む導体層間にボイド
のない相互接続を形成するための、開口部のメタライゼ
ーションに関する。
【０００２】
【関連技術の背景】サブハーフミクロンマルチレベルメ
タライゼーションは、次世代超大規模集積回路（「ＶＬ
ＳＩ」）のための鍵となる技術の１つである。この技術
の重要部に位置するマルチ相互接続は、コンタクト、バ
イア、ライン、又は他の特徴部（形状部）を含む高アス
ペクト比開口部の平坦化が必要である。これら相互接続
の信頼性のある形成は、個々の基板やダイ上の回路密度
と品質を高めるためのＶＬＳＩの成功と、絶え間ない努
力にとって極めて重要である。
【０００３】化学気相堆積（ＣＶＤ）或いはその他同様
のＣＶＤプロセスにより形成されたアルミニウム（Ａ
ｌ）又は銅（Ｃｕ）層は、良好な形状追従性のある層(c
onformal layer）（例えば、サブハーフミクロン（＜
０．５μｍ）の開口部を含む極めて小さな幾何形状に対
して、特徴部の側部及び底部上に均一な厚さの層）を低
温で提供する。従って、ＣＶＤプロセス（ＣＶＤ-Ａｌ
又はＣＶＤ-Ｃｕ）は、開口部の埋込みに用いられる一
般的な方法である。しかし、ＣＶＤで形成されるＡｌ開
口部の多くに、電気的試験でも存在を証明できないよう
なボイドが存在していることが、最近の透過電子顕微鏡
データ（ＴＥＭ）により明らかになった。このような層
に後続の処理が行われると、ボイドにより欠陥回路がも
たらされかねない。この種のボイドは、軟質アルミニウ
ムの機械的研磨中に何らかの変形が発生してしまうの
で、通常の断面標準電子顕微鏡（ＳＥＭ）技術での検出
は極めて困難である。また、導電率試験でも構造異常は
検出されない。しかし、導電率試験で概ね正常でも、ボ
イドを有するコンタクトを通る導電により、時間を経た
後、集積回路デバイスの完全性が損なわれるであろう。
【０００４】基板上に形成された種々のＣＶＤ-Ａｌ層
のＴＥＭ調査は、キーホールプロセスを通して、バイア
が完全に埋め込まれる前にバイアの頂部が密閉されてし
まったところでボイドが形成されていることを示してい
る。ＣＶＤ-Ａｌの薄い形状追従層は、通常、高アスペ
クト比のコンタクトやバイア内に低温で堆積され得る
が、コンタクト又はバイアの完全に埋め込むための連続
するＣＶＤ堆積は、内部にボイド形成をもたらす。ＣＶ
Ｄ処理条件を変更して金属層内のボイドを除去すること
に焦点を当てて多方面の努力がなされてきた。しかし、
ボイドのない構造の実現には至っていない。
【０００５】高アスペクト比の開口部のメタライゼーシ
ョンのための代替技術は、物理気相堆積（ＰＶＤ）を通
してのアルミニウムの高温平坦化である。このプロセス
の第１ステップでは、ＰＶＤプロセス中に、Ａｌの流れ
を促進させるウエッティング層を形成するために、パタ
ーンニングされたウエーハ上にチタン（Ｔｉ）等の耐熱
金属の薄層を堆積することが必要である。ウエッティン
グ層の堆積に続いて次のステップは、ウエッティング層
上への、（１）ホットＰＶＤ-Ａｌ層、又は（２）ホッ
トＰＶＤ-Ａｌ層が後続するコールドＰＶＤ-Ａｌ層のう
ちの何れか一方の堆積が必要である。しかし、ホットＰ
ＶＤ-Ａｌプロセスは、ウエッティング層の品質、ウエ
ーハ状態をはじめとする他の処理パラメータに非常に敏
感である。処理条件のわずかな変動及び／又はウエッテ
ィング層のカバレッジ不足は、コンタクト又はバイアの
不完全な埋め込みをもたらし、その結果ボイドが生成さ
れる。コンタクトとバイアを確実に埋め込むためにホッ
トＰＶＤ-Ａｌプロセスは、約４５０℃より高温で行わ
れなければならない。ＰＶＤ-Ｔｉウエッティング層
は、高アスペクト比、サブミクロンのバイア側壁のカバ
レッジが不十分なので、ホットＰＶＤ-Ａｌによって、
コンタクト又はバイアは確実に埋め込まれない。高温で
も、ＰＶＤプロセスは架橋効果をもたらす可能性があ
り、コンタクト又はバイアの口は閉ざされる。その理由
は、基板上面に形成される堆積層とコンタクト又はバイ
アの上壁とが、コンタクト又はバイアのフロアが完全に
充填される前に、合わさってしまうからである。
【０００６】ＰＶＤ-Ａｌ層が基板上に堆積された後、
イオン衝撃を基板自体に向けることによって、Ａｌをリ
フローすることができる。基板にイオンで衝撃を与える
ことによって、基板上に形成される金属層のリフローが
発生される。このプロセスでは、通常、プラズマと、そ
の結果金属層上に衝突するイオンにより生成するエネル
ギとによって、金属層が加熱される。基板上に形成され
る金属層内に発生する高温により、サブハーフミクロン
形状寸法を有するデバイスの完全性が損なわれる。
【０００７】米国特許第５，１４７，８１９号（「８１
９特許」）明細書には、ステップカバレッジを改善する
ために、形成されたコンタクト又はバイアの直径の５〜
３５パーセントの厚さのＣＶＤ-Ａｌ層を加え、次に所
定の全体的な層厚さを達成するために十分な厚さのＰＶ
Ｄ-Ａｌ層を加えるバイアを埋め込むためのプロセスが
開示されている。次に、高エネルギレーザ光線が使用さ
れて、内部混合されたＣＶＤ-ＡｌとＰＶＤ-Ａｌが溶融
され、もってステップカバレッジと平坦化が改善され
る。しかし、このプロセスは、ウエーハ表面を６６０℃
以上の温度まで加熱する必要がある。このような高温
は、殆どのサブハーフミクロン技術には受け入れられな
い。更に、ウエーハ上を走査するレーザ光線の使用は、
金属層の反射率と均一性に影響を及ぼし得る。
【０００８】また、８１９特許には、ケイ化物層及び／
又はバリア金属層が、ＣＶＤプロセス又はＰＶＤプロセ
スの何れかにより、Ａｌが堆積される前に、ウエーハ上
に堆積されてもよいことが開示されている。この参考文
献の教示内容によると、これらの追加の下地層は、導電
性を高め、接合スパイキングを最少化にするために望ま
しい。
【０００９】米国特許第５，２５０，４６５号（「４６
５特許」）明細書には、内部混合されたＣＶＤ ／ＰＶ
Ｄ-Ａｌ構造を平坦化するために、高エネルギレーザ光
線を用いる８１９特許に類似するプロセスが開示されて
いる。４６５特許では、代わりに、約５５０℃のウエー
ハ温度で形成されたＰＶＤ-Ａｌ層を加えることが教示
されている。しかし、高温スパッタリングプロセス中、
プラズマによるイオン衝撃によって、表面温度は約６０
０℃まで高められ、それによって、Ａｌ薄膜は溶融して
平坦化される。８１９特許のプロセスと同様に、高温を
用いることは、殆どのサブハーフミクロンの用途、特に
高アスペクト比、サブハーフミクロンのコンタクトやバ
イアの埋め込みでの使用には許容され難い。ウエーハ
が、内部混合されたＣＶＤ／ＰＶＤ-Ａｌ層を溶融する
のに十分な高温に晒されると、基板上、特に、幾つかの
他の金属層や誘電層上に形成された金属層を平坦化する
ためにプロセスが用いられた部位の上に形成されたデバ
イスの完全性が損なわれることがある。
【００１０】高アスペクト比、サブハーフミクロンのコ
ンタクトとバイアを、既知のリフロー又は平坦化プロセ
スを用いて低温で埋め込んだ他の試みは、二酸化ケイ素
（ＳｉＯ2）基板からのＣＶＤ-Ａｌのデウエッティング
と、バイア側壁上への不連続アイランド形成とをもたら
した。更に、ＣＶＤ-Ａｌが低温でのデウエッティング
に耐えるようにするには、ＣＶＤ-Ａｌの厚さを、数千
オングストロームにする必要がある。１万オングストロ
ームは１ミクロンに等しいので、サブハーフミクロンの
バイアの壁上の数千オングストロームのＣＶＤ-Ａｌ層
によって、バイアは完全に密封されて、中にボイドが形
成される。
【００１１】バイアやトレンチ内に形成されるプラグや
ライン等、半導体デバイス中に形成される金属特徴部
は、通常アルミニウム又は銅をドープしたアルミニウム
でできている。しかし、これらの金属特徴部の性能は、
堆積プロセスだけでなく、アルミニウム金属の性質自体
にも制約される。一方銅は、アルミニウムよりも抵抗率
が低く、またエレクトロマイグレーション耐性に優れて
いるので、一般的には望ましい導体である。
【００１２】従って、開口部、特に高アスペクト比、サ
ブハーフミクロンのコンタクトとバイアを銅で埋め込む
ための低温メタライゼーションプロセスに対するニーズ
は依然として残っている。更に詳細には、このようなコ
ンタクトやバイアを、ＣＶＤ銅（Ｃｕ）の薄層で埋め込
んで、バイアをＰＶＤ-Ｃｕで埋め込むことができるよ
うにする低温プロセスを用いるのが望ましいであろう。
【００１３】
【発明の概要】本発明は、均一なステップカバレッジを
基板上に提供するためのプロセスを提供する。始めに、
薄い耐熱層が基板上に形成され、続いて、薄い形状追従
性のあるＣＶＤ-Ｃｕ層が耐熱層上に形成される。次
に、ＰＶＤ-Ｃｕ層がＣＶＤ-Ｃｕ層に形成される。
【００１４】本発明は、一般的に、サブハーフミクロン
の用途等の、連続した、ボイドのないコンタクト又はバ
イアを形成するための金属層の改善されたステップカバ
レッジと平坦化に関する。本発明は、一面から見ると、
高アスペクト比のコンタクト又はバイアが上に形成され
た基板上に耐熱層が堆積されるものである。次に、ＰＶ
Ｄ-Ｃｕ用の形状追従性のあるウエッティング層を提供
するためのＣＶＤ-Ｃｕ層が、耐熱層上に低温で堆積さ
れる。次に、ＰＶＤ-Ｃｕ層が、先に形成されたＣＶＤ
ウエッティング層上に、銅の溶融点の温度を下回る温度
で堆積される。結果として得られるＣＶＤ-Ｃｕ／ＰＶ
Ｄ-Ｃｕ層は、実質的にボイドがない。
【００１５】本発明の他の見地から見ると、メタライゼ
ーションプロセスが、ＰＶＤチャンバとＣＶＤチャンバ
の双方を含む一体型処理システム内で行われる。基板が
真空環境に導入されると、バイアとコンタクトのメタラ
イゼーションは、酸化物層がＣＶＤ層上に形成されるこ
となく生ずる。その理由は、ＣＶＤとＰＶＤによる堆積
を行うために、基板を１つの処理システムから別の処理
システムへ移送する必要がないからである。従って、基
板は真空圧下に保たれるので有害な酸化物層の形成が防
止される。更に、ＰＶＤ層とＣＶＤ層と間でのドーパン
トの拡散は、一体型システム内での逐次堆積により改善
される。
【００１６】本発明は、半導体のステップのカバレッジ
とメタライゼーションを改善するための装置を更に提供
するものである。この装置は、ロードロックチャンバ、
耐熱金属処理チャンバ、ＣＶＤ-Ｃｕ処理チャンバ、及
びＰＶＤ-Ｃｕ処理チャンバを含む多重度の隔離可能な
連絡領域を備える。この装置は、中間基板搬送領域を備
えるとともに、ロードロックチャンバから処理チャンバ
までの、装置にかかる圧力を減ずる真空勾配を確率する
ための、隔離可能領域と連絡する真空手段を更に備え
る。
【００１７】本発明の上記で述べた特徴部、利点及び目
的を達成する方法を、より詳細に理解され得るようにす
るため、添付図面に説明されている実施形態を参照する
ことにより、上で簡単に概要を説明した本発明の更に詳
しい説明を行うことができる。
【００１８】しかし、添付図面は、本発明の代表的な実
施形態を説明するが、他の同等に有効な実施形態も許容
され得るので、本発明の範囲を制限すると考えてはなら
ない。
【００１９】
【好ましい実施形態の詳細な説明】本発明は、高アスペ
クト比開口部での、詳細にいえば、サブミクロン開口部
での、低温における改良されたバイア埋め込みのため方
法を提供するものである。本発明は一つの見地による
と、コンタクト、バイア、ライン、又は他の特徴部を含
む高アスペクト比開口部を約６６０℃をより低温でメタ
ライゼーションするための方法を提供する。特に本発明
は、ＣＶＤ銅（「ＣＶＤ-Ｃｕ」）の第１層と、ＰＶＤ
銅（「ＰＶＤ-Ｃｕ」）の第２層を有する用途におい
て、高アスペクト比開口部を埋め込むための改良された
ステップカバレッジを提供するものであり、溶融点がＣ
ＶＤ-Ｃｕよりも高い耐熱金属及び／又は導電性金属を
含む薄いバリヤ／ウエッティング層で誘電層をキャッピ
ングすることにより、そして、誘電体が提供するよりも
大きなウェッティングをＣＶＤ-Ｃｕに提供することに
より、薄いＣＶＤ銅層の誘電層上でのデウエッティング
（dewetting）が防止されている。タンタル（Ｔａ）等
のバリヤ層は、短絡発生の原因になり得る、隣接する誘
電材料中への銅の拡散を防止するために必要である。バ
リヤ材料自体が、銅の十分なウエッティングを与えない
場合は、銅の堆積に先立って、別のウエッティング層が
バリヤ層に堆積されてもよい。好ましくは、このプロセ
スは、ＣＶＤ処理チャンバとＰＶＤ処理チャンバの双方
を含む一体型処理装置内で行われる。しかし、バリヤ／
ＣＶＤ-Ｃｕ／ＰＶＤ-Ｃｕシーケンスは耐酸化という利
点をもたらし、従ってステップ間で空気に暴露されて
も、電気抵抗を増加させる酸化物は形成されない。
【００２０】アルミニウム（Ａｌ）及び、銅（Ｃｕ）等
の一部の金属は、表面張力の効果により、各溶融点より
低温で流動することが証明されている。しかし、これら
の金属には、高温で下地誘電層からデウエッティングす
る傾向がある。従って、本発明では、金属層と誘電体と
の間にバリヤ／ウエッティング層を間挿して、金属のウ
エッティングを改善する。適切なバリヤ／ウエッティン
グ層は、誘電材料よりも、金属を良好にウエッティング
する。薄いバリヤ／ウエッティング層だけを堆積する場
合でも、バリヤ／ウエッティング層が改良されたウエッ
ティングを提供することが好ましい。その結果、好適な
バリヤ／ウエッティング層が、開口部の壁やフロアを含
んだ誘電体の表面上にほぼ均一に形成される。
【００２１】本発明によると、好適なバリヤ／ウエッテ
ィング層は、耐熱金属（タングステン（Ｗ）、ニオブ
（Ｎｂ）、ケイ化アルミニウム等）、タンタル（Ｔ
ａ）、窒化タンタル（ＴａＮ）、窒化チタン（Ｔｉ
Ｎ）、ＰＶＤ-Ｔｉ／Ｎ2（で充填された）、三元化合物
（ＴｉＳｉＮ、ＷＳｉＮ等）、又はこれらの層の組み合
わせ等の層を含む。最も好適なバリヤ／ウエッティング
材料は、ＴａとＴａＮであり、これらの材料の厚さは、
通常、約８００〜１０００オングストロームのＰＶＤ層
として提供される。逆にいえば、ＣＶＤ-ＴｉＮバリヤ
／ウエッティング層の厚さは、通常、約１００〜４００
オングストロームである。誘電層上にほぼ連続するキャ
ップを形成するためにバリヤ／ウエッティング層が堆積
されて窒素で処理されるであろう。代わりに、ケイ素の
露出面を窒素処理して、銅のためのバリヤ層として有効
なＳｉxＮy層を形成することもできる。
【００２２】ＣＶＤ-Ｃｕウエッティング層は、銅
+2（ｈｆａｃ）2 -Ｃｕ+2（ｆｏｄ）2（ｆｏｄはヘプタ
フルオロジメチルオクタンジエンの省略形）を含む、任
意の既知のＣＶＤ-Ｃｕプロセスガス又は前駆ガスを用
いて堆積されてもよいが、好適なプロセスは、液体の揮
発性錯銅+1ｈｆａｃ、ＴＭＶＳ（ｈｆａｃはヘキサフル
オロアセチルアセトネートアニオンの省略形、ＴＭＶＳ
はトリメチルビニルシランの省略形）を、キャリヤガス
としてのアルゴンと共に用いる。この錯体は大気条件下
では液体であるので、現在、半導体製造で用いられてい
る標準ＣＶＤバブラー前駆物質送出供装置に利用でき
る。ＴＭＶＳと銅+2（ｈｆａｃ）2は、共にチャンバか
ら排気される堆積反応の揮発性副生成物である。この堆
積反応は、下記メカニズムに従って進行し、ここで
（ｓ）は表面との相互作用を示し、（ｇ）は気相を示
す。
【００２３】２Ｃｕ+1ｈｆａｃ、ＴＭＶＳ（ｇ）--２Ｃ
ｕ+1ｈｆａｃ,ＴＭＶＳ（ｓ）ステップ（１） ２Ｃｕ+1ｈｆａｃ、ＴＭＶＳ（ｓ）--２Ｃｕ+1ｈｆａｃ
（ｓ） ＋ ２ＴＭＶＳ（ｇ） ステップ（２） ２Ｃｕ+1ｈｆａｃ（ｓ）-----Ｃｕ（ｓ） ＋ Ｃｕ
+2（ｈｆａｃ）２ （ｇ）ステップ（３） ステップ１では、錯体が、気相から金属表面上に吸着さ
れる。ステップ２では、配位オレフイン（この特殊ケー
スではＴＭＶＳ）が、錯体から遊離ガス（ｆｒｅｅ ｇ
ａｓ）として解離され、Ｃｕ+1ｈｆａｃが不安定化合物
にされる。ステップ３では、Ｃｕ+1ｈｆａｃから、不均
化反応によって、銅金属と揮発性-Ｃｕ+ 2（ｈｆａｃ）2
とが生成される。ＣＶＤ温度での不均化反応は、金属表
面又は導電表面によって、最も強く触媒効果が引き起こ
される。代替え反応では、有機金属銅錯体が水素で還元
されて、金属銅が生成されることができる。
【００２４】液体の揮発性錯体であるＣｕ+1ｈｆａｃ、
ＴＭＶＳを用いて、サーマルベースプロセス又はプラ
ズマベースプロセスの何れかによりＣｕを堆積できる
が、サーマルベースプロセスが最も望ましい。プラズマ
強化プロセスのための基板温度は、好ましくは、約１０
０〜４００℃であり、他方、サーマルプロセスのための
基板温度は、約５０〜３００℃であり、最も望ましくは
約１７０℃である。これらの方法の何れかに続いて、Ｃ
ＶＤ-Ｃｕウエッティング層が核生成層上に設けられて
もよい。代わりに、ＣＶＤ-Ｃｕウエッティング層と共
に、又はその代わりとして、電気メッキ銅が用いられる
こともできる。
【００２５】ＣＶＤ-Ｃｕウエッティング層の堆積に続
いて、基板はＰＶＤ-Ｃｕチャンバに送られ、ＣＶＤ-Ｃ
ｕとＰＶＤ-Ｃｕの溶融点温度より低温でＰＶＤ-Ｃｕ堆
積される。軟質金属が銅である場合、約５５０℃より低
い、好ましくは約４００℃をより低いウエーハ温度でＰ
ＶＤ-Ｃｕが堆積されることが望ましい。銅層は、ＰＶ
Ｄ堆積方法中に約２００℃で流れ始めるが、タンタルバ
リヤ／ウエッティング層は固体金属層として堅固にその
場所に残る。タンタルは銅とのウエッティングが良好な
ので、約４００℃でＣＶＤ-Ｃｕによるタンタルのデウ
エッティングを防止でき、よって、先行技術のＣＶＤ方
法が教示するように、アルミニウムの溶融点より高い
（＞６６０℃）ウエーハ温度は必要ではない。従って、
薄いタンタル層を加えることにより、銅の溶融点をはる
かに低い温度で、銅の平坦化が達成される。
【００２６】一般的に好ましくはないが、本発明は、Ｃ
ＶＤ-Ａｌ／ＰＶＤ-Ｃｕ又はＣＶＤ-Ｃｕ／ＰＶＤ-Ａｌ
を組み合わせたプロセスを含んでもよい。これらの組み
合わせは、結果として得られる金属間化合物によりもた
らされる電気抵抗によって制限されることを認識された
い。その結果、ＣＶＤ-Ａｌ／ＰＶＤ-ＣｕプロセスでＣ
ＶＤ-Ａｌは、金属体積の約１パーセントを超えて含ま
れてはならない。同様に、ＣＶＤ-Ｃｕ／ＰＶＤ-Ａｌプ
ロセスＣＶＤ-Ｃｕは、金属体積の約１パーセントを超
えて含まれてはならない。一体型プロセスで、ＰＶＤ金
属がＣＶＤ金属に連続して続く時、何れの酸化物層もそ
の間に形成され得ず、ＰＶＤ金属はＣＶＤ金属上でエピ
タキシアル成長される、粒界は何ら存在しない。更に、
ＡｌとＣｕが結合しているところでは、金属間層は約３
００℃で約１５分間アニールされ、積層内のドーパント
金属の均一な分布が達成される。また、表面の反射率低
減と層のフォトリソグラフィ性能を向上させるために、
ＰＶＤ-ＴｉＮ反射防止皮膜（「ＡＲＣ」）を積層部の
上面に加えることも望ましい。最後に、基板開口部のメ
タライゼーションのための、本発明の最も好ましい方法
は、基板面を予洗浄するステップ、ＩＭＰプロセス又は
平行ＰＶＤプロセスによりタンタルを堆積するステッ
プ、ＣＶＤ-Ｃｕステップ、ＰＶＤ-Ｃｕステップ、及
び、任意で、金属エッチング（ＴｉＮ ＡＲＣ）又は化
学的機械研磨（ＣＭＰ）（カリフオルニア州サンタクラ
ラのアプライド マテリアルズ インコーポレイテッド
から入手できるMirror System等）ステップを含むシー
ケンシャルなステップを含む。
【００２７】ＣＶＤ-Ａｌが所望される場合、様々な条
件下で堆積され得るが、標準プロセスは、約１８０〜２
６５℃のウエーハ温度と、約２０〜１３０オングストロ
ーム／秒の堆積速度を伴う。ＣＶＤ-Ａｌ堆積は約１〜
８０ｔｏｒｒのチャンバ圧力で行され得るが、好ましい
チャンバ圧力は約２５ｔｏｒｒである。ＣＶＤ-Ａｌの
ための好ましい堆積反応は、下記式によるジメチルアル
ミニウム水素化合物（「ＤＭＡＨ」）と水素ガス
（Ｈ2）との反応を伴う。
【００２８】 （ＣＨ3）2Ａｌ−Ｈ＋ Ｈ2--Ａｌ＋ＣＨ4＋ Ｈ2 図１は、上にパターン化された誘電層１２を有する基板
の概略図である。誘電層１２は、約３という高アスペク
ト比、即ち、バイア深さ対バイア直径の比が高いバイア
１４を有するが、本発明は、任意のアスペクト比を持つ
バイアに有効である。薄いタンタル層１６は、バイア１
４の壁１８とフロア２０を含む誘電層１２のほぼ全ての
表面を網羅する基板上に直接堆積される。薄いタンタル
層１６の厚さは、一般的に、約５〜７００オングストロ
ームであるが、好ましい厚さは、約１００〜２００オン
グストロームである。形状追従性のＣＶＤ-Ｃｕ層２２
は、タンタル層１６上に、コンタクト又はバイア頂部を
シールする厚さを超えない所望厚さまで堆積される。
【００２９】図２に示す通り、ＰＶＤ-Ｃｕ層２３は、
ＣＶＤ-Ｃｕ層２２（図１の層２２）上に堆積される。
一体化（集積 integrated）ＣＶＤ-Ｃｕ／ＰＶＤ-Ｃｕ
層２４は、ＣＶＤ-Ｃｕ層２２上に堆積されるＰＶＤ-Ｃ
ｕ層２３を一体化することにより得られる。ＰＶＤ-Ｃ
ｕは特定ドーパント（すず（Ｓｎ）等）を含んでもよ
く、堆積すると、ＰＶＤ-ＣｕはＣＶＤ-Ｃｕと一体化す
るので、ドーパントは、ＣＶＤ-Ｃｕ／ＰＶＤ-Ｃｕ金属
間物層２４の大部分に拡散される。一般的に、 ＰＶＤ-
Ｃｕにはドーピングは必要ではない。金属間層２４の上
面２６は、ほぼ平坦化される。タンタル層によってＣＶ
Ｄ-Ｃｕ層が良好なウエッティングを提供するので、Ｐ
ＶＤ-Ｃｕ堆積時の誘電層又はウエーハの温度は、銅の
溶融点を超える必要はなく、むしろ約６６０℃未満、好
ましくは約４００℃より低い温度で行うことが好まし
い。
【００３０】[装置]本発明のプロセスは、マルチチャン
バ処理装置、又はＰＶＤチャンバとＣＶＤチャンバとの
双方を備えるクラスタツール内で行われることが好まし
いが、分離したＰＶＤチャンバ及びＣＶＤチャンバ内で
行されることもできる。本発明のＣＶＤプロセスとＰＶ
Ｄプロセスの実行に適したマルチチャンバ処理装置３５
の概略図を図３に示す。この装置は、カリフオルニア州
サンタクララのアプライドマテリアルズ インコーポレ
イテッドから市販されている「ＥＮＤＵＲＡ］装置であ
る。類似の段階式真空ウエーハ処理装置は、１９９３年
２月１６日に、Ｔｅｐｍａｎ他に付与された、「段階式
真空ウエーハ処理システムと方法」という名称の、米国
特許第５，１８６，７１８号明細書に開示されており、
その内容は本明細書に援用されている。本明細書に示さ
れた装置３５の特定実施形態は、半導体基板等の平坦な
基板の処理に適し、本発明の説明のために用いられてい
るが、本発明の範囲を制限するために用いられるべきで
はない。装置３５は、例えばＣＶＤチャンバ４０、ＰＶ
Ｄチャンバ３６、高速サーマルアニーリングチャンバ等
の、相互接続された処理チャンバの集合を備えている。
【００３１】装置３５は、スパッタリング等のＰＶＤプ
ロセスを行うための、少なくとも１つの収納されたＰＶ
Ｄ堆積チャンバ３６を含む。ＰＶＤチャンバ３６は、基
板に面するスパッタリング材料のスパッタリングターゲ
ットを備えている。ターゲットは、チャンバから電気的
に隔離されており、スパッタリングプラズマを生成する
ためのプロセス電極として働く。スパッタリングプロセ
ス中に、アルゴンやキセノン等のスパッタリングガスが
チャンバ３６に導入される。スパッタリングターゲット
にはＲＦバイアス電流が加えられ、チャンバ内の基板を
支持するサポートは接地されている。チャンバ３６内の
結果として得られる電界は、基板上に材料堆積をするタ
ーゲットをスパッタリングプラズマを形成するためにス
パッタリングガスをイオン化する。スパッタリングプロ
セスで、プラズマは、一般的に、約１００〜２０，００
０ワットの、更に一般的には約１００〜１０，０００ワ
ットの電力レベルで、ＤＣ電圧又はＲＦ電圧をスパッタ
リングターゲットに加えることにより発生される。
【００３２】図４は、図３のシステム３５のＣＶＤチャ
ンバ４０へ、ガスを供給するためのガスボックスシステ
ムの概略図である。ＣＶＤ-ＴｉＮが用いられるところ
では、Ｎ2、Ａｒ、Ｈｅ、Ｏ2、ＮＦ3がガスボックスに
供給される。反応物質テトラカスジメチルアミノチタン
（「ＴＤＡＴ」）は、不活性ガスＡｒ、Ｎ2とともに処
理のためにＣＶＤ-ＴｉＮチャンバ内へ通される。ＣＶ
Ｄ-Ａｌを使用する必要がある場合、Ｎ2、Ａｒ、Ｈ2が
ＣＶＤ-Ａｌガスボックスに供給される。反応物質ジメ
チルアルミニウム水素化物（「ＤＭＡＨ」）／Ｈ2と不
活性ガスＡｒがアルミニウムの堆積のために、ＣＶＤ-
Ａｌ内へ通される。同様に、ＣＶＤ-Ｃｕが用いられる
ところでは、ＣＶＤ-Ｃｕ液体供給システム（カリフオ
ルニア州スコットバレーのPorter Instruments，Inc.か
ら市販されているＬＣ又はＨＣ流量コントローラと結合
したＬＭ又はＨＭ質量流量計等）、又はガスボックスに
前駆ガス（Ｃｕ+1ｈｆａｃ，ＴＭＶＳ等）が供給され
る。ＣＶＤチャンバはそれぞれ、チャンバに真空をつく
るためのターボポンプと、ブロア／ドライポンプを備え
る。
【００３３】図５は、本発明のＣＶＤ堆積プロセスを行
うために適するＣＶＤ堆積チャンバ４０の部分断面略図
である。ＣＶＤ堆積チャンバ４０には、これを取り巻く
側壁４２と天井４４がある。チャンバ４０は、プロセス
ガスをチャンバ内へ分散供給するためのプロセスガス分
散器４６を備えている。質量流量コントローラと空気作
動バルブを用いて、堆積チャンバ４０に入るプロセスガ
ス流量が制御される。ガス分散器４６は、通常、基板１
０の上方、又は基板１０の周縁に取り付けられている。
堆積チャンバ４０内の基板を支持するために支持部材４
８が備えられる。基板は、チャンバ４０の側壁４２内の
基板ローディング入口を通してチャンバ４０に導入さ
れ、サポート４８上に置かれる。サポート４８はサポー
トリフトベローズ５０により昇降することができるの
で、基板とガス分散器４６との間のギャップが調整され
得る。サポート４８の孔を通して挿入されるリフトフィ
ンガを備えるリフトフィンガアセンブリ５２は、チャン
バ４０から出し入れされる基板の移送を容易にするため
に、基板をサポート上に昇降するのに用いられる。次
に、基板を急速加熱するために、チャンバ内にサーマル
ヒータ５４が設けられる。基板の急速加熱及び冷却は、
処理スループットを高め、また同一チャンバ内で異なる
温度で操作される逐次プロセスの急速なサイクル動作を
可能にするために好ましい。基板１０の温度は、一般的
に、サポート４８の温度から推定される。
【００３４】基板は、穿孔された水平バリヤプレート５
８の上方にある方法ゾーン５６内で処理される。バリア
プレート５８は排気孔６０を有し、この排気孔は、使用
済み方法ガスをチャンバ４０から排気するために、排気
システム６２と流体的に連通している。代表的な排気シ
ステム６２は、約１０ｍＴｏｒｒの最小真空度を達成で
きる回転翼真空ポンプ（図示せず）、及び任意で副生成
ガスを洗浄するためのスクラバシステムを備えている。
チャンバ４０間の圧力は、基板側で検出されて、排気シ
ステム６２中のスロットルバルブを調節することにより
制御される。
【００３５】プラズマ強化化学気相堆積プロセスのため
に、チャンバ４０のプロセスゾーン９５内でプラズマを
発生させるためのプラズマ発生器６４が設けられてい
る。プラズマ発生器６４は、（ｉ）ＲＦ電流を、堆積チ
ャンバ（図示せず）を取り巻くインダクタコイルへ加え
ることにより、誘導的に、（ｉｉ）ＲＦ電流を、チャン
バ内の方法電極へ加えることにより、容量的に、又は
（ｉｉｉ）チャンバ壁又は他の電極を接地しつつ、誘導
的かつ容量的にプラズマを発生できる。約７５０〜２０
００ワットまでの電力レベルで、ＤＣ電流又はＲＦ電流
をインダクタコイル（図示せず）に加え、エネルギを堆
積チャンバへ誘導的に結合して、プロセスゾーン５６内
でプラズマを発生させることができる。ＲＦ電流を用い
る場合、ＲＦ電流の周波数は、一般的に約４００ＫＨｚ
〜約１６ＭＨｚ、より一般的に約１３．５６ＭＨｚであ
る。任意で、アルミニウム酸化物又は石英で通常は作ら
れているガス封入部材又はプラズマフォーカスリング
（図示せず）を用いて、基板のまわりにプロセスガス又
はプラズマの流れを押さえることができる。
【００３６】図６は、本発明のＰＶＤプロセスを行うた
めに適したＰＶＤチャンバ７０の断面略図である。ＰＶ
Ｄチャンバターゲット７１は、従来の真空チャンバ７４
内に配置されたスパッタリング面７２を備え、ワークピ
ース７６は、チャンバ７４内に受容され、ワークピース
７６の上面８０上にスパッタリングされた材料層を堆積
させるためのペデスタル７８等の支持部材上に配置され
ている。ペデスタル７８は、ワークピース７６の上面８
０がペデスタル７８の平坦面８２とほぼ平行になるよう
にワークピース７６を上面に受け入れるための、ほぼ平
坦な平面８２を含む。材料層は、所望ならば、ワークピ
ース７６上に前もって形成された１つ以上の誘電層、金
属層又は他の層上に形成されてもよく、誘電層又は他の
層にある穴を埋め込み、バイア、ライン、又はコンタク
トを形成してもよい。
【００３７】従来の真空チャンバ７４は、一般的に、排
気ポンプ（図示せず）に接続された少なくとも１つのガ
ス入口８６と排気口８８を備えたチャンバーエンクロー
ジャ壁８４を含む。ワークピース支持ペデスタル７８
は、通常チャンバ７４の下端を貫通して配置されてお
り、ターゲット７１は、通常チャンバ７４の上端に受容
されている。ターゲット７１は、絶縁部材９０によりエ
ンクロージャ壁８４から電気的に隔離され、エンクロー
ジャ壁８４は接地されるのが好ましく、それによって、
接地されたエンクロージャ壁８４に対して負電圧がター
ゲット７１上で維持される。チャンバ７４は、誘導結合
プラズマを提供するために、電源（図示せず）に結合さ
れる誘導コイル９１を更に含むことが好ましい。
【００３８】金属層をワークピース７６上にスパッタリ
ングされ得る前に、ワークピースはエンクロージャ壁８
４内のスリットバルブ（図示せず）に連通しているロー
ドロック（図示せず）を通されて、ロボットアーム、ブ
レード又は他のワークピースハンドリング装置（図示せ
ず）によってチャンバ７４内に置かれ、支持ペデスタル
上に受容される。ワークピースを受け取る準備として、
ペデスタルの底をピン位置決めプラットフォームに近づ
けるようにするために、スリットバルブよりも十分下方
にある駆動機構により基板支持ペデスタルが降下され
る。ペデスタルは、通常、３つ以上の垂直ボア（図示せ
ず）を含み、垂直にスライドするピンが各ボアを通過す
ることができるようにしている。ペデスタルが、上述の
降下位置にくると、各ピンの上端はペデスタルの上面か
ら突出する。ピンの上端はペデスタルの上面と平行な面
を画成している。
【００３９】従来のロボットアームは、通常、基板をチ
ャンバに運び込み、基板をピン上端上方に置く。リフト
機構はピンプラットフォームを上方へ移動することによ
り、ピン上端を基板の下側に接するよう配置し、更に基
板を上昇させてロボットブレード（図示せず）から引き
離す。次に、ロボットブレードは、チャンバから引き込
まれ、リフト機構がペデスタルをピンの先端上方に上
げ、これにより基板をペデスタル上面に置く。リフト機
構は、基板がターゲット位置から適切な距離になって、
薄膜堆積プロセスが開始され得るようになるまでペデス
タルの上昇を続ける。
【００４０】スパッタリング堆積プロセスは、通常、質
量流量コントローラにより調節される選定流速でガス入
口８６から真空チャンバ７４に充填されるアルゴン等の
ガス中で行われる。電源９２は、エンクロージャ壁８４
に関して負の電圧をターゲット７１に印加し、ガスを励
起してプラズマ状態にする。プラズマから生じるイオン
は、ターゲット表面７２及びターゲット７１からのスパ
ッタリング原子や他のターゲット材料に衝撃を与える。
バイアスをかける目的のために用いられる電源９２は、
ＤＣ、パルスＤＣ、ＡＣ、ＲＦ、及びこれらの組み合わ
せを含む所望の任意の電源でよい。ターゲットは、銅等
のスパッタリング可能な材料から作られる。
【００４１】[装置制御]本発明のプロセスは、例えばSy
nenergy Microsystemsで市販されている６８４００マ
イクロプロセッサ等の、周辺制御コンポーネントとメモ
リ装置に接続された中央演算ユニット（ＣＰＵ）を有す
る従来コンピュータ装置で実行される、コンピュータプ
ログラムプロダクト１４１を用いて実施され得る。コン
ピュータプログラムコードは、68000アセンブリ言語、
Ｃ、Ｃ＋＋、パスカル等の従来のどのコンピュータ読取
り可能プログラミング言語によっても書かれることがで
きる。プログラムコードとしては、単一のファイル又は
複数のファイルに入力され、従来のテキストエディタを
使用してコンピュータのメモリ装置等のコンピュータ使
用可能媒体で具現化又はストアされているものが好適で
ある。入力されたコードテキストが高級言語の場合、コ
ードはコンパイルされ、その結果生じたコンパイラコー
ドは次に、コンパイルされたウインドウズライブラリル
ーチンのオブジェクトコードとリンクされる。装置使用
者は、リンクされたオブジェクトコードを実行するため
に、オブジェクトコードを呼び出し、そのコードをコン
ピュター装置によってメモリにロードさせ、そのメモリ
からＣＰＵにそのコードを読取らせてコードを実行さ
せ、プログラムで識別されたタスクを行わせる。
【００４２】図７は、特定の実施形態に従った、装置コ
ントロールソフトウエア、コンピュータプログラム１４
１の階層的コントロール構造を示したブロック図であ
る。使用者は、ＣＲＴモニタに表示されたメニュー又は
表示面に応じてプロセスセット番号及びプロセスチャン
バ番号を、選択サブルーチン１４２に入力する。プロセ
スセットは、特定のプロセスを実行するのに必要なプロ
セスパラメータの所定の組合わせであり、予め決められ
たセット番号で識別される。プロセスは、所望のプロセ
スチャンバを設定し、（ｉｉ）特定のプロセスを実行す
るプロセスチャンバを操作するのに必要な所望のプロセ
スパラメータを設定する。プロセスパラメータは、例え
ば、プロセスガスの組成及び流量、温度、圧力、ＲＦパ
ワーレベル及び磁場パワーレベル等のプラズマ条件、冷
却ガス圧及びチャンバ壁温度等のプロセス条件と関係し
ている。
【００４３】プロセスシーケンササブルーチン１４３
は、識別されたプロセスチャンバ及びプロセスパラメー
タのセットをプロセス選択サブルーチン１４２から読み
込むためと、多様なプロセスチャンバを制御操作するた
めとのプログラムコードを含んでいる。多数の使用者が
プロセスセット番号及びプロセスチャンバ番号を入力す
ることができ、或いは一人の使用者が多数のプロセスセ
ット番号及びプロセスチャンバ番号を入力することがで
き、シーケンササブルーチン１４３によって、選択され
たプロセスが所望のシーケンサにスケジュールされるよ
うに操作される。好ましくは、シーケンササブルーチン
１４３は以下のステップを行うプログラムコードを含ん
でいる。すなわち、(i)チャンバが使用されているか否
かを決定するためにプロセスチャンバの作動状況をモニ
タするステップ、(ii)何のプロセスが、使用されるチャ
ンバ内で行わるかを決定するステップ、(iii)実行され
るプロセスの型及びプロセスチャンバの使用可能度（av
ailability)をベースにして所望のプロセスを実行する
ステップである。プロセスチャンバが使用可能かをモニ
タする従来の方法はポーリング(polloing)等であった。
シークエンササブルーチン１４３は、どのプロセスが実
行されるかをスケジュールするときに、どのプロセスを
優先させるかといったスケジュールを決定するために、
選択したプロセスに対する、所望のプロセス状況と対比
した使用プロセスチャンバの現状況若しくは使用者が入
力した各々の特定リクエストの「年代(age)」、又は装
置プログラマが含めることを望む他の関連あるファクタ
を考慮するように設計されることができる。
【００４４】シークエンササブルーチン１４３が、どの
プロセスチャンバ及びプロセスセットの組合わせを次に
実行するかを決定すると、シークエンササブルーチン１
４３は、特定のプロセスセットパラメータをチャンバ管
理サブルーチン１４４ａ〜ｃに渡してプロセスセットを
実行する。チャンバ管理サブルーチン１４４ａ〜ｃは、
複数の処理タスクを、シークエンササブルーチン１４３
によって決定されたプロセスセットに従ってプロセスチ
ャンバ内で制御するものである。例えば、チャンバ管理
サブルーチン１４４ａはプロセスチャンバ４０内のＣＶ
Ｄプロセスの操作を制御するプログラムコードを含んで
いる。チャンバ管理サブルーチン１４４は、また多様な
チャンバ構成要素サブルーチン或いはプログラムコード
モジュールの実行を制御し、それらのサブルーチンは、
選択されたプロセスセットを実行するのに必要なチャン
バ構成要素の操作を制御する。チャンバ構成要素サブル
ーチンの例としては、基板位置決めサブルーチン１４
５、プロセスガス制御サブルーチン１４６、圧力制御サ
ブルーチン１４７、ヒータ制御サブルーチン１４８及び
プラズマ制御サブルーチン１４９がある。これらの異な
ったサブルーチンは、（ｉ）温度範囲がΔＴS内となる
ように基板を温度Ｔsに加熱すること及び（ｉｉ）ほぼ
連続している絶縁層を基板の領域部分に堆積するように
反応ガスをプロセス領域に導入すること、を生じさせる
シーディングプログラムコードと、（ｉ）温度範囲がΔ
Ｔd内となるように堆積温度Ｔdに基板を維持すること及
び（ｉｉ）コンタクトホール或いはバイア内に成長する
エピタキシャル成長層を形成するように堆積ガスをプロ
セス領域に導入することを生じさせる堆積成長プログラ
ムコードと、として機能する。どのプロセスがプロセス
チャンバ４０内で実行されることが望まれるかによっ
て、他のチャンバ制御サブルーチンルーチンが、含まれ
得ることを当業者は容易に認識するであろう。
【００４５】操作中に、チャンバ管理サブルーチン１４
４ａは、実行される特定のプロセスセットに従って、プ
ロセス構成要素サブルーチンを選択的にスケジュールす
るか又は呼び出す。チャンバ管理サブルーチン１４４ａ
は、シークエンササブルーチン１４３がどのプロセスチ
ャンバ４０及びプロセスセットが次に実行されるかをス
ケジュールしたのと同様にプロセス構成要素サブルーチ
ンをスケジュールする。通常、チャンバ管理サブルーチ
ン１４４ａは、多様なチャンバ構成要素をモニタするス
テップと、実行されるプロセスセットのプロセスパラメ
ータをベースにしてどの構成要素に操作が必要かを決定
するステップと、モニタステップ及び決定ステップに応
答してチャンバ構成要素サブルーチンを実行するステッ
プとを含んでいる。
【００４６】特定のチャンバ構成要素サブルーチンの操
作を説明する。基板位置決めコード或いはサブルーチン
１４５はチャンバ構成要素を制御するプログラムコード
を含んでおり、そのプログラムコードは基板をチャンバ
サポート６５上にロードするためと、任意ではあるが、
基板と基板をチャンバ４０内で望ましい高さに持ち上げ
て基板とガスディストリビュータ５５との間のスペース
を制御するために用いられるものである。基板がプロセ
スチャンバ４０内にロードされると、基板サポート６５
は基板を受けるように下げられ、その後チャンバ内で所
望の高さに持ち上げられる。チャンバ管理サブルーチン
１４４ａから転送されたサポート高さに関するプロセス
セットパラメータに応じて、基板位置決めサブルーチン
１４５はサポート６５の移動を制御する。
【００４７】プロセスガス制御サブルーチン１４６は、
プロセスガス組成及び流量を制御するプログラムコード
を有する。通常、各プロセスガス用のプロセスガス供給
ラインは、（ｉ）チャンバ内に、自動的或いは手動的に
プロセスガスの流れを遮断するために使用され得る安全
遮断バルブ（図示せず）と、（ｉｉ）ガス供給ラインを
通る特定のガスの流れを測定する質量流量コントローラ
（図示せず）とを備えている。プロセスで有毒ガスが使
用される場合、多くの安全遮断バルブが従来形状で各供
給ラインに配置される。プロセスガス制御サブルーチン
１４６は、安全遮断バルブの開閉位置を制御し、また所
望のガス流量を得るために質量流量コントローラの流量
をランプ増減（ramp up/down）する。プロセスガス制御
サブルーチン１４６は、全てのチャンバ構成要素サブル
ーチンと同様にチャンバ管理サブルーチン１４４ａによ
って呼び出され、チャンバ管理サブルーチンから所望の
ガス流量に関するプロセスパラメータを受け取る。基本
的に、プロセスガス流量制御サブルーチン１６５は、ガ
ス供給ラインを開けて、繰り返して(i)必要な質量流量
コントローラを読取ること、(ii)読取り値を、チャンバ
管理サブルーチン１４４ａから受け取った所望のガス流
量と比較すること、(iii)必要に応じてガス供給ライン
の流量調整することの操作を行う。更に、プロセスガス
制御サブルーチン１４４は、ガス流量を危険流量に対し
てモニタするステップと、危険な状態が検出されたら安
全遮断バルブを動作させるステップとを含んでいる。
【００４８】プロセスガス制御サブルーチン１４６は、
優先(preferencial)フィールド成長モード又は選択的成
長モードでチャンバを操作するための堆積バイアプログ
ラムコードを備える。優先フィールド成長ステージで
は、反応ガスプログラムコード１５２により、薄い絶縁
層を基板上に形成するために必要な量の時間、反応ガス
をチャンバ４０に流入させる。その後、選択的堆積成長
ステージでは、堆積ガスプログラムコード１５４によ
り、所望の選択的成長層を、コンタクトホール又はバイ
ア上、及びフィールド上に成長させるために必要な量の
時間、堆積ガスをチャンバ４０に流入させる。また、Ｐ
ＶＤプロセスステップの実行中に、スパッタリングガス
をＰＶＤチャンバ３６に導入するために、スパッタリン
グガスプログラムコード１５６を提供することもでき
る。
【００４９】プロセスガスは、気体又は液体の前駆物質
から形成されることができる。プロセスガスが、液体前
駆物質、例えばジメチルアルミニウム水素化物（ＤＭＡ
Ｈ）から気化する時、水素、アルゴン、ヘリウム等のキ
ャリヤガスをバブラーアセンブリ内の液体前駆物質に通
してバブリングするためのステップを含むように、プロ
セスガス制御サブルーチン１４６が書き込まれている。
この種のプロセスに関して、プロセスガス制御サブルー
チン１４６は、キャリヤガス流量、バブラー内圧及びバ
ブラー温度を調節して、所望のプロセスガス流量の割合
を得る。上で検討したように、プロセスガス流量割合の
情報はプロセスパラメータとしてプロセスガス制御サブ
ルーチン１４６に転送される。更に、プロセスガス制御
サブルーチン１４６は、任意のプロセスガス流量割合の
必要な値を含んだ記憶されたテーブルにアクセスするこ
とにより、所望プロセスガス流量割合を得るために必要
なキャリヤガス流量割合、バブラー圧力及びバブラー温
度を得るためのステップを含む。必要な値が得られる
と、キャリヤガス流量割合、バブラー圧力及びバブラー
温度がモニタされ、必要な値と比較され、チャンバ４０
内の圧力がチャンバの排気システム１１５内のスロット
ルバルブの開度を調節することにより調整される。スロ
ットルバルブの開口部のサイズはチャンバ圧力が、全体
プロセスガス流量、プロセスチャンバの大きさ及び排気
システム１１５のための排気設定圧力に関連して、所望
レベルに制御されるように設定される。
【００５０】圧力制御サブルーチン１４７が呼び出され
ると、所望の、又は目標圧力レベルが、チャンバ管理サ
ブルーチン１４４ａからパラメータとして受け取られ
る。圧力制御サブルーチン１４７は、チャンバに接続さ
れる１つ以上の従来の圧力計の値を読み取り、測定値を
目標圧力と比較し、記憶された圧力テーブルから目標圧
力に対応するＰＩＤ（比例、積分、微分）値を得て、圧
力テーブルから得られるＰＩＤ値によりスロットルバル
ブを調節することによって、チャンバ４０内の圧力を測
定するようにする。代わりに、所望圧力にチャンバを調
節するために、スロットルバルブを特定の開口サイズに
なるように開閉する圧力制御サブルーチン１４７を書き
込むこともできる。
【００５１】ヒータ制御サブルーチン１４８は、基板を
加熱するために用いられるヒータ８０の温度を制御する
ためのプログラムコードを備える。ヒータ制御サブルー
チン１４８は、基板が温度範囲ΔＴs内の所望シーディ
ング温度Ｔsに保たれるシーディングステージで操作す
るためのシーディングステージ加熱プログラムコード１
５８を含む。通常、サブルーチン１４８は、サポートの
温度を周囲チャンバ温度から設定温度までのランプ上昇
させるようにプログラムされている。プロセスガス制御
サブルーチン１４６は、基板がシーディング温度Ｔｓに
達すると、上述の通りシーディングガスをチャンバへ導
入するようにプログラムされている。またヒータ制御サ
ブルーチン１４８は、エピタキシャル成長層をシーディ
ング層上に成長させるために適した温度範囲ΔＴDの堆
積温度Ｔdまで、基板を急速に加熱するためのエピタキ
シャル成長加熱プログラムコード１６０を備えている。
このステップでは、ヒータ制御サブルーチン１４８はチ
ャンバ管理サブルーチン１４４ａにより呼び出され、少
なくとも約５０℃／分の温度勾配率パラメータを受け取
る。
【００５２】ヒータ制御サブルーチン１４８は、サポー
ト内に配置された熱電対の電圧出力を測定することによ
り温度を測定し、測定された温度を設定温度と比較し、
所望勾配率又は設定温度を得るためにヒータ８０に加え
られる電流を増減する。温度は、記憶された換算テーブ
ル中の対応する温度を参照し、又は４次多項式を用いて
温度を計算することにより、測定電圧から得られる。ヒ
ータ制御サブルーチン１４８は、輻射ランプがヒータ８
０として用いられるとき、ランプの寿命と信頼性を高め
るために、ランプに加えられる電流のランプ上昇／下降
を徐々に制御する。また、プロセス安全コンプライアン
スを検出し、プロセスチャンバ４０が正しくセットアッ
プされていない場合に、ヒータ８０の運転を停止する組
込みフェイルセーフモードを含ませることができる。
【００５３】プラズマ制御サブルーチン１４９は、チャ
ンバの化学気相堆積モードでの運転時にチャンバ内で堆
積プラズマを形成するためのプログラムコードを備え
る。サブルーチン１４９は、チャンバ４０内のプロセス
電極６０、６５に加えられるＲＦバイアス電圧パワーレ
ベルをセットし、任意で、堆積プラズマを形成するため
にチャンバ内に発生する磁界レベルをセットする。上述
のチャンバコンポーネントサブルーチンと同様に、プラ
ズマ制御サブルーチン１４９は、チャンバマネージャー
サブルーチン１４４ａにより呼び出される。運転中、プ
ラズマ状態１４９は、プラズマ発生器１１６に加えられ
る「順方向」パワー及びチャンバ４０を流れる「反射」
パワーの双方を読み取るためのステップを含む。極端に
高い反射パワーの読み取り値はプラズマが点火されてい
ないことを示し、プラズマ制御サブルーチン１４９は、
再開始するかプロセスを停止する。読み取られたパワー
レベルは目標レベルと比較されて、電流が正弦電流を前
記発生器に加えるためにプラズマを制御するように調整
され、チャンバ４０中に回転磁界が形成される。所望磁
界を生成するために必要な正弦波は、磁界の強さに対応
した正弦波電流値を有する記憶されたテーブルから得ら
れるか、或いは正弦方程式を用いて得られることができ
る。
【００５４】以上の説明は本発明の好適な実施形態に向
けられているが、本発明の他の更なる実施形態も本発明
の基本範囲から逸脱することなく工夫されることが可能
である。本発明の範囲は添付請求項により決定される。
【図面の簡単な説明】
【図１】接着層とＣＶＤウエッティング層とを有する、
本発明によるメタライゼーションされた半導体基板バイ
アの概略図である。
【図２】接着層と、内部混合されたＣＶＤ-Ｃｕ／ＰＶ
Ｄ-Ｃｕ層とを有する、本発明によるメタライゼーショ
ンされた半導体基板バイアの概略図である。
【図３】ＣＶＤプロセスとＰＶＤプロセスを基板上で行
うために適した一体型マルチチャンバ装置の概略平面図
である。
【図４】図３の装置にガスを供給するためのＣＶＤガス
ボックス送出システムの概略流れ図である。
【図５】本発明のＣＶＤ堆積プロセスを行うために適し
たＣＶＤチャンバの部分断面略図である。
【図６】本発明のＰＶＤプロセスを行うために適したＰ
ＶＤチャンバの概略断面図である。
【図７】本発明のコンピュータプログラムの階層制御構
造を示した簡略ブロック図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロデリック クレイグ モーズリー アメリカ合衆国， カリフォルニア州， プレザントン， ディアヴィラ アヴェニ ュー 4337 (72)発明者 フセン チャン アメリカ合衆国， カリフォルニア州， クパティノ， スターン アヴェニュー 10390 (72)発明者 ロン タオ アメリカ合衆国， カリフォルニア州， サン ノゼ， アーリントン レーン 1131 (72)発明者 テッド グオ アメリカ合衆国， カリフォルニア州， パロ アルト， エー． タンランド ド ライヴ 1079

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】 基板上に特徴部を形成する方法であっ
    て、（ａ）開口部の表面上に、約５オングストローム〜
    約７００オングストロームの厚さを有するバリヤ／ウエ
    ッティング層をスパッタリングするステップと、（ｂ）
    バイアをキャッピングすることなく、前記バリヤ／ウエ
    ッティング層の表面上に約２００オングストローム〜約
    １ミクロンの厚さを有する銅を化学気相堆積するステッ
    プと、（ｃ）約６６０℃より低温で、前記化学気相堆積
    された銅上に銅を物理気相堆積し、前記ＣＶＤ銅及び前
    記ＰＶＤ銅がバイア中にボイドを形成することなくバイ
    ア内へ流れ込むようにしている、前記物理気相堆積する
    ステップと、を備える方法。
  2. 【請求項２】 前記バリヤ／ウエッティング層が、約１
    ００オングストローム〜約２００オングストロームの厚
    さを有する請求項１に記載の方法。
  3. 【請求項３】 銅の前記物理気相堆積が約４００℃より
    低温で生ずる請求項１に記載の方法。
  4. 【請求項４】 前記ステップ（ａ）〜前記ステップ
    （ｃ）が、共通の真空メインフレームを備えた一体型処
    理装置内でシーケンシャルに実行される請求項１に記載
    の方法。
  5. 【請求項５】 前記ステップ（ａ）〜前記ステップ
    （ｃ）が、分離したチャンバ内で実行される請求項１に
    記載の方法。
  6. 【請求項６】 前記特徴部の抵抗値が、ステップ間で空
    気に暴露されることによっても増加しないことを特徴と
    する請求項１に記載の方法。
  7. 【請求項７】 （ｄ）前記ステップ（ｂ）と前記ステッ
    プ（ｃ）との間に基板を酸素に暴露するステップを更に
    備えた請求項１に記載の方法。
  8. 【請求項８】 前記物理気相堆積された銅がすずを含
    み、約２５０℃〜約４５０℃の温度でアニーリングを行
    うステップを更備えた請求項１に記載の方法。
  9. 【請求項９】 基板上のバイア、トレンチ、又はテュア
    ルダマシンを埋め込むための方法であって、（ａ）前記
    基板上に薄いバリア／ウエッティング層を形成するステ
    ップと、（ｂ）前記バリヤ／ウエッティング層上に薄い
    形状追従性のあるＣＶＤ-Ｃｕ層を形成するステップ
    と、（ｃ）前記ＣＶＤ-Ｃｕ層上にＰＶＤ-Ｃｕ層を形成
    するステップと、を備えた方法。
  10. 【請求項１０】 前記ＣＶＤ-Ｃｕ層が、約５０００オ
    ングストローム未満の厚さを有する請求項９に記載の方
    法。
  11. 【請求項１１】 前記バリヤ／ウエッティング金属層
    が、約２０００オングストローム未満の厚さを有する請
    求項１０に記載の方法。
  12. 【請求項１２】 前記バリヤ／ウエッティング金属層が
    タンタルである請求項９に記載の方法。
  13. 【請求項１３】 前記バリア／ウエッティング金属層
    が、タングステン（Ｗ）、ニオブ（Ｎｂ）、ケイ酸アル
    ミニウム、タンタル（Ｔａ）、窒化タンタル（Ｔａ
    Ｎ）、窒化チタン（ＴｉＮ）、ＰＶＤ-Ｔｉ／Ｎ2充填、
    ＴｉＳｉＮ、ＷＳｉＮ、又はそれらの組み合わせから成
    る群から選択される請求項９に記載の方法。
  14. 【請求項１４】 前記ＰＶＤ-Ｃｕ層が４００℃より低
    温で堆積される請求項９に記載の方法。
  15. 【請求項１５】 前記ＣＶＤ-Ｃｕが４００℃より低温
    で堆積される請求項９に記載の方法。
  16. 【請求項１６】 前記ＣＶＤ-Ｃｕ層と前記ＰＶＤ-Ｃｕ
    層が一体となって形状追従性のある単一の金属層を形成
    する請求項９に記載の方法。
  17. 【請求項１７】 （ａ）半導体ウエーハ上に配設された
    特徴部と、（ｂ）前記金属特徴部に連通するように貫通
    形成された開口部を有する前記特徴部上に配置された誘
    電層と、（ｃ）約５オングストローム〜約７００オング
    ストロームの厚さを有する、前記開口部の表面に配設さ
    れたバリヤ／ウエッティング層と、（ｄ）約２００オン
    グストローム〜約１ミクロンの厚さを有し、前記バリヤ
    ／ウエッティング層上に配設された化学気相堆積された
    銅層と、（ｅ）前記化学気相堆積された銅上に堆積され
    た物理気相堆積された銅であって、約４００℃より低温
    で堆積されたことによって、前記ＣＶＤ銅と前記ＰＶＤ
    銅がバイア中にボイドを形成することなくバイア内へ流
    れ込んでいる前記物理気相堆積された銅と、を備えた半
    導体ウエーハ。
  18. 【請求項１８】 基板上に半導体デバイスを形成する方
    法であって、（ａ）第１の真空チャンバ内の前記基板上
    に第１の銅層を堆積するステップと、（ｂ）前記基板
    を、酸素含有大気中を通して、第２の真空チャンバまで
    移送するステップと、（ｃ）前記第１の銅層上に第２の
    銅層を堆積するステップと、を備えた方法。
  19. 【請求項１９】 前記第１の銅層と前記第２の銅層との
    間には、酸化物が形成されていないことを特徴とする請
    求項１８に記載の方法。
JP10057310A 1997-01-31 1998-02-02 低温集積メタライゼーションの方法及び装置 Withdrawn JPH10275783A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/792292 1997-01-31
US08/792,292 US6139697A (en) 1997-01-31 1997-01-31 Low temperature integrated via and trench fill process and apparatus

Publications (1)

Publication Number Publication Date
JPH10275783A true JPH10275783A (ja) 1998-10-13

Family

ID=25156398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10057310A Withdrawn JPH10275783A (ja) 1997-01-31 1998-02-02 低温集積メタライゼーションの方法及び装置

Country Status (6)

Country Link
US (1) US6139697A (ja)
EP (1) EP0856884A3 (ja)
JP (1) JPH10275783A (ja)
KR (1) KR19980070902A (ja)
SG (1) SG65755A1 (ja)
TW (1) TW426965B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100364260B1 (ko) * 2001-01-05 2002-12-11 삼성전자 주식회사 반도체 집적 회로의 제조 방법
JP2003511858A (ja) * 1999-10-02 2003-03-25 コーエン，ユーリ 配線用の種層、並びに、それらの製造方法および製造装置
US8123861B2 (en) 1999-10-02 2012-02-28 Seed Layers Technology, LLC Apparatus for making interconnect seed layers and products

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877087A (en) 1995-11-21 1999-03-02 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
US6139697A (en) * 1997-01-31 2000-10-31 Applied Materials, Inc. Low temperature integrated via and trench fill process and apparatus
JP3304807B2 (ja) * 1997-03-13 2002-07-22 三菱電機株式会社 銅薄膜の成膜方法
US6605197B1 (en) * 1997-05-13 2003-08-12 Applied Materials, Inc. Method of sputtering copper to fill trenches and vias
US6089184A (en) * 1997-06-11 2000-07-18 Tokyo Electron Limited CVD apparatus and CVD method
US6605531B1 (en) 1997-11-26 2003-08-12 Applied Materials, Inc. Hole-filling technique using CVD aluminum and PVD aluminum integration
WO1999040615A1 (en) 1998-02-04 1999-08-12 Semitool, Inc. Method and apparatus for low-temperature annealing of metallization micro-structures in the production of a microelectronic device
US7244677B2 (en) 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
US6316356B1 (en) * 1998-03-10 2001-11-13 Micron Technology, Inc. Thermal processing of metal alloys for an improved CMP process in integrated circuit fabrication
US6632292B1 (en) 1998-03-13 2003-10-14 Semitool, Inc. Selective treatment of microelectronic workpiece surfaces
JP3149846B2 (ja) 1998-04-17 2001-03-26 日本電気株式会社 半導体装置及びその製造方法
US6362099B1 (en) * 1999-03-09 2002-03-26 Applied Materials, Inc. Method for enhancing the adhesion of copper deposited by chemical vapor deposition
JP3974284B2 (ja) * 1999-03-18 2007-09-12 株式会社東芝 半導体装置の製造方法
US6352620B2 (en) * 1999-06-28 2002-03-05 Applied Materials, Inc. Staged aluminum deposition process for filling vias
US6924226B2 (en) 1999-10-02 2005-08-02 Uri Cohen Methods for making multiple seed layers for metallic interconnects
US6207558B1 (en) * 1999-10-21 2001-03-27 Applied Materials, Inc. Barrier applications for aluminum planarization
US6361880B1 (en) * 1999-12-22 2002-03-26 International Business Machines Corporation CVD/PVD/CVD/PVD fill process
US6528180B1 (en) * 2000-05-23 2003-03-04 Applied Materials, Inc. Liner materials
US6525425B1 (en) 2000-06-14 2003-02-25 Advanced Micro Devices, Inc. Copper interconnects with improved electromigration resistance and low resistivity
US6346479B1 (en) 2000-06-14 2002-02-12 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device having copper interconnects
US6509274B1 (en) * 2000-08-04 2003-01-21 Applied Materials, Inc. Method for forming aluminum lines over aluminum-filled vias in a semiconductor substrate
US7294563B2 (en) 2000-08-10 2007-11-13 Applied Materials, Inc. Semiconductor on insulator vertical transistor fabrication and doping process
US7166524B2 (en) 2000-08-11 2007-01-23 Applied Materials, Inc. Method for ion implanting insulator material to reduce dielectric constant
US7223676B2 (en) 2002-06-05 2007-05-29 Applied Materials, Inc. Very low temperature CVD process with independently variable conformality, stress and composition of the CVD layer
US6939434B2 (en) * 2000-08-11 2005-09-06 Applied Materials, Inc. Externally excited torroidal plasma source with magnetic control of ion distribution
US7303982B2 (en) 2000-08-11 2007-12-04 Applied Materials, Inc. Plasma immersion ion implantation process using an inductively coupled plasma source having low dissociation and low minimum plasma voltage
US7479456B2 (en) 2004-08-26 2009-01-20 Applied Materials, Inc. Gasless high voltage high contact force wafer contact-cooling electrostatic chuck
US7137354B2 (en) 2000-08-11 2006-11-21 Applied Materials, Inc. Plasma immersion ion implantation apparatus including a plasma source having low dissociation and low minimum plasma voltage
US7037813B2 (en) * 2000-08-11 2006-05-02 Applied Materials, Inc. Plasma immersion ion implantation process using a capacitively coupled plasma source having low dissociation and low minimum plasma voltage
US7288491B2 (en) 2000-08-11 2007-10-30 Applied Materials, Inc. Plasma immersion ion implantation process
US7183177B2 (en) 2000-08-11 2007-02-27 Applied Materials, Inc. Silicon-on-insulator wafer transfer method using surface activation plasma immersion ion implantation for wafer-to-wafer adhesion enhancement
US7094670B2 (en) * 2000-08-11 2006-08-22 Applied Materials, Inc. Plasma immersion ion implantation process
US7465478B2 (en) 2000-08-11 2008-12-16 Applied Materials, Inc. Plasma immersion ion implantation process
US7320734B2 (en) 2000-08-11 2008-01-22 Applied Materials, Inc. Plasma immersion ion implantation system including a plasma source having low dissociation and low minimum plasma voltage
US6508919B1 (en) * 2000-11-28 2003-01-21 Tokyo Electron Limited Optimized liners for dual damascene metal wiring
US6362098B1 (en) 2001-02-28 2002-03-26 Motorola, Inc. Plasma-enhanced chemical vapor deposition (CVD) method to fill a trench in a semiconductor substrate
US20020192948A1 (en) * 2001-06-15 2002-12-19 Applied Materials, Inc. Integrated barrier layer structure for copper contact level metallization
US6713969B2 (en) * 2002-01-31 2004-03-30 Tokyo Electron Limited Method and apparatus for determination and control of plasma state
US6620724B1 (en) * 2002-05-09 2003-09-16 Infineon Technologies Ag Low resistivity deep trench fill for DRAM and EDRAM applications
US6887786B2 (en) * 2002-05-14 2005-05-03 Applied Materials, Inc. Method and apparatus for forming a barrier layer on a substrate
US6716733B2 (en) 2002-06-11 2004-04-06 Applied Materials, Inc. CVD-PVD deposition process
US7138719B2 (en) * 2002-08-29 2006-11-21 Micron Technology, Inc. Trench interconnect structure and formation method
US6713385B1 (en) * 2002-10-31 2004-03-30 Intel Corporation Implanting ions in shallow trench isolation structures
EP1433740A1 (en) * 2002-12-24 2004-06-30 Interuniversitair Microelektronica Centrum Vzw Method for the closure of openings in a film
US6794753B2 (en) * 2002-12-27 2004-09-21 Lexmark International, Inc. Diffusion barrier and method therefor
US9771648B2 (en) * 2004-08-13 2017-09-26 Zond, Inc. Method of ionized physical vapor deposition sputter coating high aspect-ratio structures
US9123508B2 (en) 2004-02-22 2015-09-01 Zond, Llc Apparatus and method for sputtering hard coatings
US7695590B2 (en) 2004-03-26 2010-04-13 Applied Materials, Inc. Chemical vapor deposition plasma reactor having plural ion shower grids
US7267863B2 (en) * 2004-06-30 2007-09-11 International Business Machines Corporation Film stack having under layer for preventing pinhole defects
US7767561B2 (en) 2004-07-20 2010-08-03 Applied Materials, Inc. Plasma immersion ion implantation reactor having an ion shower grid
US8058156B2 (en) 2004-07-20 2011-11-15 Applied Materials, Inc. Plasma immersion ion implantation reactor having multiple ion shower grids
US7666464B2 (en) 2004-10-23 2010-02-23 Applied Materials, Inc. RF measurement feedback control and diagnostics for a plasma immersion ion implantation reactor
US7959984B2 (en) * 2004-12-22 2011-06-14 Lam Research Corporation Methods and arrangement for the reduction of byproduct deposition in a plasma processing system
US20060172536A1 (en) * 2005-02-03 2006-08-03 Brown Karl M Apparatus for plasma-enhanced physical vapor deposition of copper with RF source power applied through the workpiece
US20060218680A1 (en) * 2005-03-28 2006-09-28 Bailey Andrew D Iii Apparatus for servicing a plasma processing system with a robot
US7109098B1 (en) 2005-05-17 2006-09-19 Applied Materials, Inc. Semiconductor junction formation process including low temperature plasma deposition of an optical absorption layer and high speed optical annealing
US7422775B2 (en) 2005-05-17 2008-09-09 Applied Materials, Inc. Process for low temperature plasma deposition of an optical absorption layer and high speed optical annealing
US7312162B2 (en) 2005-05-17 2007-12-25 Applied Materials, Inc. Low temperature plasma deposition process for carbon layer deposition
KR100731083B1 (ko) * 2005-07-28 2007-06-22 동부일렉트로닉스 주식회사 구리 금속 배선의 형성 방법 및 그에 의해 형성된 구리금속 배선을 포함하는 반도체 소자
US7429532B2 (en) 2005-08-08 2008-09-30 Applied Materials, Inc. Semiconductor substrate process using an optically writable carbon-containing mask
US7312148B2 (en) 2005-08-08 2007-12-25 Applied Materials, Inc. Copper barrier reflow process employing high speed optical annealing
US7323401B2 (en) 2005-08-08 2008-01-29 Applied Materials, Inc. Semiconductor substrate process using a low temperature deposited carbon-containing hard mask
US7335611B2 (en) 2005-08-08 2008-02-26 Applied Materials, Inc. Copper conductor annealing process employing high speed optical annealing with a low temperature-deposited optical absorber layer
CN101861639B (zh) * 2008-01-15 2013-07-17 第一太阳能有限公司 在基底上沉积材料的系统和方法
US8575000B2 (en) * 2011-07-19 2013-11-05 SanDisk Technologies, Inc. Copper interconnects separated by air gaps and method of making thereof
WO2017029771A1 (ja) * 2015-08-20 2017-02-23 株式会社アルバック スパッタリング装置及びその状態判別方法

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4234622A (en) * 1979-04-11 1980-11-18 The United States Of American As Represented By The Secretary Of The Army Vacuum deposition method
US5259881A (en) * 1991-05-17 1993-11-09 Materials Research Corporation Wafer processing cluster tool batch preheating and degassing apparatus
JPS6110693A (ja) * 1984-06-25 1986-01-18 松下電工株式会社 扉板
EP0199030A3 (de) * 1985-04-11 1987-08-26 Siemens Aktiengesellschaft Verfahren zum Herstellen einer Mehrlagenverdrahtung von integrierten Halbleiterschaltungen mit mindestens einer aus einer Aluminiumlegierung bestehenden Leitbahnebene mit Kontaktlochauffüllung
US5010032A (en) * 1985-05-01 1991-04-23 Texas Instruments Incorporated Process for making CMOS device with both P+ and N+ gates including refractory metal silicide and nitride interconnects
JPS639925A (ja) * 1986-06-30 1988-01-16 Nec Corp 半導体装置の製造方法
JPS6373660A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
US4951601A (en) * 1986-12-19 1990-08-28 Applied Materials, Inc. Multi-chamber integrated process system
US4960732A (en) * 1987-02-19 1990-10-02 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
US4784973A (en) * 1987-08-24 1988-11-15 Inmos Corporation Semiconductor contact silicide/nitride process with control for silicide thickness
US4926237A (en) * 1988-04-04 1990-05-15 Motorola, Inc. Device metallization, device and method
US4994410A (en) * 1988-04-04 1991-02-19 Motorola, Inc. Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process
US4938996A (en) * 1988-04-12 1990-07-03 Ziv Alan R Via filling by selective laser chemical vapor deposition
FR2634317A1 (fr) * 1988-07-12 1990-01-19 Philips Nv Procede pour fabriquer un dispositif semiconducteur ayant au moins un niveau de prise de contact a travers des ouvertures de contact de petites dimensions
JPH0226051A (ja) * 1988-07-14 1990-01-29 Seiko Epson Corp 半導体装置の製造方法
US4920072A (en) * 1988-10-31 1990-04-24 Texas Instruments Incorporated Method of forming metal interconnects
US4920073A (en) * 1989-05-11 1990-04-24 Texas Instruments, Incorporated Selective silicidation process using a titanium nitride protective layer
US5102827A (en) * 1989-05-31 1992-04-07 At&T Bell Laboratories Contact metallization of semiconductor integrated-circuit devices
JPH038359A (ja) * 1989-06-06 1991-01-16 Fujitsu Ltd 半導体装置の製造方法
US5028565A (en) * 1989-08-25 1991-07-02 Applied Materials, Inc. Process for CVD deposition of tungsten layer on semiconductor wafer
JPH0727880B2 (ja) * 1989-11-10 1995-03-29 株式会社東芝 半導体装置の製造方法
US5043299B1 (en) * 1989-12-01 1997-02-25 Applied Materials Inc Process for selective deposition of tungsten on semiconductor wafer
US5478780A (en) * 1990-03-30 1995-12-26 Siemens Aktiengesellschaft Method and apparatus for producing conductive layers or structures for VLSI circuits
EP0448763A1 (de) * 1990-03-30 1991-10-02 Siemens Aktiengesellschaft Verfahren und Vorrichtung zur Herstellung von leitenden Schichten oder Strukturen für höchstintegrierte Schaltungen
JPH03289156A (ja) * 1990-04-06 1991-12-19 Hitachi Ltd 半導体装置およびその製造方法
US5043300A (en) * 1990-04-16 1991-08-27 Applied Materials, Inc. Single anneal step process for forming titanium silicide on semiconductor wafer
JP2513900B2 (ja) * 1990-05-08 1996-07-03 富士通株式会社 半導体装置の製造方法
US5091339A (en) * 1990-07-23 1992-02-25 Microelectronics And Computer Technology Corporation Trenching techniques for forming vias and channels in multilayer electrical interconnects
US5023201A (en) * 1990-08-30 1991-06-11 Cornell Research Foundation, Inc. Selective deposition of tungsten on TiSi2
US5250465A (en) * 1991-01-28 1993-10-05 Fujitsu Limited Method of manufacturing semiconductor devices
US5143867A (en) * 1991-02-13 1992-09-01 International Business Machines Corporation Method for depositing interconnection metallurgy using low temperature alloy processes
US5147819A (en) * 1991-02-21 1992-09-15 Micron Technology, Inc. Semiconductor metallization method
US5250467A (en) * 1991-03-29 1993-10-05 Applied Materials, Inc. Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
JP2533414B2 (ja) * 1991-04-09 1996-09-11 三菱電機株式会社 半導体集積回路装置の配線接続構造およびその製造方法
US5292558A (en) * 1991-08-08 1994-03-08 University Of Texas At Austin, Texas Process for metal deposition for microelectronic interconnections
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
CA2082771C (en) * 1992-11-12 1998-02-10 Vu Quoc Ho Method for forming interconnect structures for integrated circuits
JPH0722339A (ja) * 1993-07-05 1995-01-24 Toshiba Corp 薄膜形成方法
US5427666A (en) * 1993-09-09 1995-06-27 Applied Materials, Inc. Method for in-situ cleaning a Ti target in a Ti + TiN coating process
JP2570997B2 (ja) * 1993-11-30 1997-01-16 日本電気株式会社 半導体装置の多層配線構造及び半導体装置の製造方法
US5439731A (en) * 1994-03-11 1995-08-08 Cornell Research Goundation, Inc. Interconnect structures containing blocked segments to minimize stress migration and electromigration damage
US5639357A (en) * 1994-05-12 1997-06-17 Applied Materials Synchronous modulation bias sputter method and apparatus for complete planarization of metal films
US6139697A (en) * 1997-01-31 2000-10-31 Applied Materials, Inc. Low temperature integrated via and trench fill process and apparatus

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003511858A (ja) * 1999-10-02 2003-03-25 コーエン，ユーリ 配線用の種層、並びに、それらの製造方法および製造装置
US8123861B2 (en) 1999-10-02 2012-02-28 Seed Layers Technology, LLC Apparatus for making interconnect seed layers and products
US8586471B2 (en) 1999-10-02 2013-11-19 Uri Cohen Seed layers for metallic interconnects and products
US9673090B2 (en) 1999-10-02 2017-06-06 Uri Cohen Seed layers for metallic interconnects
US10096547B2 (en) 1999-10-02 2018-10-09 Uri Cohen Metallic interconnects products
KR100364260B1 (ko) * 2001-01-05 2002-12-11 삼성전자 주식회사 반도체 집적 회로의 제조 방법

Also Published As

Publication number Publication date
EP0856884A3 (en) 1998-10-14
US6139697A (en) 2000-10-31
KR19980070902A (ko) 1998-10-26
EP0856884A2 (en) 1998-08-05
SG65755A1 (en) 1999-06-22
TW426965B (en) 2001-03-21

Similar Documents

Publication Publication Date Title
JPH10275783A (ja) 低温集積メタライゼーションの方法及び装置
KR100743330B1 (ko) 알루미늄 평탄화를 위한 배리어 증착
US6656831B1 (en) Plasma-enhanced chemical vapor deposition of a metal nitride layer
US6430458B1 (en) Semi-selective chemical vapor deposition
US6080665A (en) Integrated nitrogen-treated titanium layer to prevent interaction of titanium and aluminum
US6660135B2 (en) Staged aluminum deposition process for filling vias
US6120844A (en) Deposition film orientation and reflectivity improvement using a self-aligning ultra-thin layer
US6139905A (en) Integrated CVD/PVD Al planarization using ultra-thin nucleation layers
US20030017695A1 (en) Reliability barrier integration for Cu application
EP1094504A2 (en) PVD-IMP tungsten and tungsten nitride as a liner, barrier, and/or seed layer
US20100144140A1 (en) Methods for depositing tungsten films having low resistivity for gapfill applications
US6017144A (en) Method and apparatus for depositing highly oriented and reflective crystalline layers using a low temperature seeding layer
KR20170128123A (ko) 코발트에 대한 망간 배리어 층 및 접착 층
JP2001525492A (ja) 金属層を形成する方法及び装置
Burke et al. Profile simulation of conformality of chemical vapor deposited copper in subquarter-micron trench and via structures
US20020192948A1 (en) Integrated barrier layer structure for copper contact level metallization
JPH1060658A (ja) 化学気相堆積およびスパッタリング装置と方法
US6180513B1 (en) Apparatus and method for manufacturing a semiconductor device having a multi-wiring layer structure
US5989633A (en) Process for overcoming CVD aluminum selectivity loss with warm PVD aluminum

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050405