JPH10276070A - トリガ電圧調整の可能なシュミットトリガ回路 - Google Patents
トリガ電圧調整の可能なシュミットトリガ回路Info
- Publication number
- JPH10276070A JPH10276070A JP9332731A JP33273197A JPH10276070A JP H10276070 A JPH10276070 A JP H10276070A JP 9332731 A JP9332731 A JP 9332731A JP 33273197 A JP33273197 A JP 33273197A JP H10276070 A JPH10276070 A JP H10276070A
- Authority
- JP
- Japan
- Prior art keywords
- trigger
- voltage
- trigger voltage
- adjusting
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 16
- 238000010586 diagram Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 230000007704 transition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 244000145845 chattering Species 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/3565—Bistables with hysteresis, e.g. Schmitt trigger
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Manipulation Of Pulses (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 外部からトリガ電圧のレベルを可変させうる
ようにしたシュミットトリガ回路を提供する。 【解決手段】 入力信号をトリガ反転して出力するトリ
ガ反転出力部の反転レベルを調整する抵抗比を外部から
与える信号で変化させるようにした。すなわち、トリガ
反転出力部３０の第２トランジスタＭＰ２、ＭＮ２がオ
ンとなる条件を決めるトランジスタＭＰ３、ＭＮ３に並
列にトランジスタを多数接続し、その多数の並列トラン
ジスタを外部からの信号で選択的にオンさせるようにし
た。
ようにしたシュミットトリガ回路を提供する。 【解決手段】 入力信号をトリガ反転して出力するトリ
ガ反転出力部の反転レベルを調整する抵抗比を外部から
与える信号で変化させるようにした。すなわち、トリガ
反転出力部３０の第２トランジスタＭＰ２、ＭＮ２がオ
ンとなる条件を決めるトランジスタＭＰ３、ＭＮ３に並
列にトランジスタを多数接続し、その多数の並列トラン
ジスタを外部からの信号で選択的にオンさせるようにし
た。
Description
【０００１】
【発明の属する技術分野】本発明は、シュミットトリガ
回路に係り、特に出力を反転するトリガ電圧のレベルを
ＩＣの外部コントロールピンに加えられる電圧の強さに
応じて可変させうるようにした、トリガ電圧調整の可能
なシュミットトリガ回路に関するものである。
回路に係り、特に出力を反転するトリガ電圧のレベルを
ＩＣの外部コントロールピンに加えられる電圧の強さに
応じて可変させうるようにした、トリガ電圧調整の可能
なシュミットトリガ回路に関するものである。
【０００２】
【従来の技術】一般に、シュミットトリガ回路は、入力
電圧が一定の値以上になると出力電圧が反転する。その
値以下では入力電圧が変動しても出力電圧に変化はな
い。そのため、パルス波の整形やチャタリングの防止、
雑音などの影響を回避するための入力バッファとして使
われる。
電圧が一定の値以上になると出力電圧が反転する。その
値以下では入力電圧が変動しても出力電圧に変化はな
い。そのため、パルス波の整形やチャタリングの防止、
雑音などの影響を回避するための入力バッファとして使
われる。
【０００３】以下、添付図面に基づいて従来の技術のシ
ュミットトリガ回路について説明する。図１は従来の技
術のシュミットトリガ回路の構成図であり、図２ａ、図
２ｂはそのトリガ動作のポイントを示すグラフである。
ゲートが入力端子に共通連結される第１ｐＭＯＳトラン
ジスタ（ＭＰ１）、第２ｐＭＯＳトランジスタ（ＭＰ
２）、第２ｎＭＯＳトランジスタ（ＭＮ２）、第１ｎＭ
ＯＳトランジスタ（ＭＮ１）の４つのトランジスタが、
ＶＤＤと接地との間に上記の通り直列に接続されてい
る。さらに、第３ｐＭＯＳトランジスタ（ＭＰ３）も接
続されており、そのソースは第１ｐＭＯＳトランジスタ
（ＭＰ１）のドレインに、ドレインは接地端子に、ゲー
トは第２ｐＭＯＳ（ＭＰ２）と第２ｎＭＯＳ（ＭＮ２）
の接続点であるとともに出力端子でもある箇所に接続さ
れている。同様に第３ｎＭＯＳトランジスタ（ＭＮ３）
も接続されており、そのゲートは出力端子に、ソースは
第２ｎＭＯＳトランジスタ（ＭＮ２）のソースに、ドレ
インが電源電圧端子に連結されている。すなわち、第３
ｐＭＯＳ（ＭＯ３）と第３ｎＭＯＳ（ＭＮ３）のゲート
は共通に接続されている・
ュミットトリガ回路について説明する。図１は従来の技
術のシュミットトリガ回路の構成図であり、図２ａ、図
２ｂはそのトリガ動作のポイントを示すグラフである。
ゲートが入力端子に共通連結される第１ｐＭＯＳトラン
ジスタ（ＭＰ１）、第２ｐＭＯＳトランジスタ（ＭＰ
２）、第２ｎＭＯＳトランジスタ（ＭＮ２）、第１ｎＭ
ＯＳトランジスタ（ＭＮ１）の４つのトランジスタが、
ＶＤＤと接地との間に上記の通り直列に接続されてい
る。さらに、第３ｐＭＯＳトランジスタ（ＭＰ３）も接
続されており、そのソースは第１ｐＭＯＳトランジスタ
（ＭＰ１）のドレインに、ドレインは接地端子に、ゲー
トは第２ｐＭＯＳ（ＭＰ２）と第２ｎＭＯＳ（ＭＮ２）
の接続点であるとともに出力端子でもある箇所に接続さ
れている。同様に第３ｎＭＯＳトランジスタ（ＭＮ３）
も接続されており、そのゲートは出力端子に、ソースは
第２ｎＭＯＳトランジスタ（ＭＮ２）のソースに、ドレ
インが電源電圧端子に連結されている。すなわち、第３
ｐＭＯＳ（ＭＯ３）と第３ｎＭＯＳ（ＭＮ３）のゲート
は共通に接続されている・
【０００４】上記シュミットトリガ回路は、入力がロー
からハイに増加するとき、又はハイからローに減少する
ときＤＣトランスファのカーブがロジックスレショルド
電圧に従う一般的なバッファやインバータとは異なり、
任意のノイズのマージンを有するように設計した変形バ
ッファや変形インバータといえる。
からハイに増加するとき、又はハイからローに減少する
ときＤＣトランスファのカーブがロジックスレショルド
電圧に従う一般的なバッファやインバータとは異なり、
任意のノイズのマージンを有するように設計した変形バ
ッファや変形インバータといえる。
【０００５】以下、上記シュミットトリガ回路の動作を
図２ａ、図２ｂを参考にして説明する。まず、入力がロ
ーからハイに遷移されるときを考える。最初入力がロー
であるので出力はハイである。入力が増加して第１ｎＭ
ＯＳトランジスタ（ＭＮ１）のしきい値電圧を超える
と、第１ｎＭＯＳトランジスタ（ＭＮ１）がオンとな
る。第３ｎＭＯＳトランジスタ（ＭＮ３）のゲートはロ
ーである出力端子に接続されているので第１ｎＭＯＳが
オンになってソースがアース電位になるので動作するよ
うになる。この第３ｎＭＯＳトランジスタ（ＭＮ３）が
オンとなって第２ｎＭＯＳトランジスタ（ＭＮ２）のソ
ースに電圧が印加されるので、第２ｎＭＯＳトランジス
タ（ＭＮ２）をターンオンさせるためには第２ｎＭＯＳ
トランジスタ（ＭＮ２）のソースに印加される電圧に自
身のしきい値電圧を加えた電圧をゲートに印加しなけれ
ばならない。これは、第１ｎＭＯＳトランジスタ（ＭＮ
１）と第３ｎＭＯＳトランジスタ（ＭＮ３）が一定の抵
抗比を有するように構成されているからである。そし
て、入力電圧の上昇が続いて第２ｎＭＯＳ（ＭＮ２）が
オンとなると、出力はローに下がって接地電圧となる。
次に、入力がハイからローに下降する場合を考える。そ
の場合最初出力端子はローである。したがって、第３ｎ
ＭＯＳ（ＭＮ３）が動作することはない。入力端子の電
位レベルが下がり第１ｐＭＯＳトランジスタ（ＭＰ１）
のしきい値電圧より低下すると、第１ｐＭＯＳトランジ
スタ（ＭＰ１）がオンになる。そして、第３ｐＭＯＳト
ランジスタ（ＭＰ３）がオンとなる。第１ｐＭＯＳトラ
ンジスタ（ＭＰ１）と第３ｐＭＯＳトランジスタ（ＭＰ
３）とは一定の抵抗比を有するよう構成されているの
で、第３ｐＭＯＳトランジスタ（ＭＰ３）がオンで第２
ｐＭＯＳトランジスタ（ＭＰ２）のソースに定められた
電圧を加える。したがって、第２ｐＭＯＳトランジスタ
（ＭＰ２）のゲートにこの電圧より第２ｐＭＯＳ（ＭＰ
２）自体のしきい値電圧だけ低い電圧が印加されなけれ
ば、第２ｐＭＯＳ（ＭＰ２）はオンにならない。入力電
圧がより低下して第２ｐＭＯＳ（ＭＰ２）もオンとなる
と、第１ｐＭＯＳトランジスタ（ＭＰ１）と第２ｐＭＯ
Ｓトランジスタ（ＭＰ２）は電源電圧をパスするように
なって、出力は電源電圧の電位に反転して固定される。
図２ａ、図２ｂを参考にして説明する。まず、入力がロ
ーからハイに遷移されるときを考える。最初入力がロー
であるので出力はハイである。入力が増加して第１ｎＭ
ＯＳトランジスタ（ＭＮ１）のしきい値電圧を超える
と、第１ｎＭＯＳトランジスタ（ＭＮ１）がオンとな
る。第３ｎＭＯＳトランジスタ（ＭＮ３）のゲートはロ
ーである出力端子に接続されているので第１ｎＭＯＳが
オンになってソースがアース電位になるので動作するよ
うになる。この第３ｎＭＯＳトランジスタ（ＭＮ３）が
オンとなって第２ｎＭＯＳトランジスタ（ＭＮ２）のソ
ースに電圧が印加されるので、第２ｎＭＯＳトランジス
タ（ＭＮ２）をターンオンさせるためには第２ｎＭＯＳ
トランジスタ（ＭＮ２）のソースに印加される電圧に自
身のしきい値電圧を加えた電圧をゲートに印加しなけれ
ばならない。これは、第１ｎＭＯＳトランジスタ（ＭＮ
１）と第３ｎＭＯＳトランジスタ（ＭＮ３）が一定の抵
抗比を有するように構成されているからである。そし
て、入力電圧の上昇が続いて第２ｎＭＯＳ（ＭＮ２）が
オンとなると、出力はローに下がって接地電圧となる。
次に、入力がハイからローに下降する場合を考える。そ
の場合最初出力端子はローである。したがって、第３ｎ
ＭＯＳ（ＭＮ３）が動作することはない。入力端子の電
位レベルが下がり第１ｐＭＯＳトランジスタ（ＭＰ１）
のしきい値電圧より低下すると、第１ｐＭＯＳトランジ
スタ（ＭＰ１）がオンになる。そして、第３ｐＭＯＳト
ランジスタ（ＭＰ３）がオンとなる。第１ｐＭＯＳトラ
ンジスタ（ＭＰ１）と第３ｐＭＯＳトランジスタ（ＭＰ
３）とは一定の抵抗比を有するよう構成されているの
で、第３ｐＭＯＳトランジスタ（ＭＰ３）がオンで第２
ｐＭＯＳトランジスタ（ＭＰ２）のソースに定められた
電圧を加える。したがって、第２ｐＭＯＳトランジスタ
（ＭＰ２）のゲートにこの電圧より第２ｐＭＯＳ（ＭＰ
２）自体のしきい値電圧だけ低い電圧が印加されなけれ
ば、第２ｐＭＯＳ（ＭＰ２）はオンにならない。入力電
圧がより低下して第２ｐＭＯＳ（ＭＰ２）もオンとなる
と、第１ｐＭＯＳトランジスタ（ＭＰ１）と第２ｐＭＯ
Ｓトランジスタ（ＭＰ２）は電源電圧をパスするように
なって、出力は電源電圧の電位に反転して固定される。
【０００６】すなわち、第１、第３ｐＭＯＳトランジス
タ（ＭＰ１）（ＭＰ３）、そして第１、第３ｎＭＯＳト
ランジスタ（ＭＮ１）（ＭＮ３）によるトリガ電圧の調
整に基づいて一定のノイズのマージンを有して出力値を
変化させるようになる。
タ（ＭＰ１）（ＭＰ３）、そして第１、第３ｎＭＯＳト
ランジスタ（ＭＮ１）（ＭＮ３）によるトリガ電圧の調
整に基づいて一定のノイズのマージンを有して出力値を
変化させるようになる。
【０００７】
【発明が解決しようとする課題】上記の従来の技術のシ
ュミットトリガ回路は、図２ａ、図２ｂに示すように、
トリガ電圧が固定されている。そのため、ＩＣの制作が
終了した後には調整が不可能であるため、ＩＣ開発段階
において不利である。そして、ＩＣ開発段階でだけでな
く、ＩＣを採択して使用するときも、トリガ電圧の調整
が必要な場合には別のレベルのトリガ電圧を有するＩＣ
に交換しなければならないなど、適用性が低下する問題
点があった。本発明は、上記の従来の技術のシュミット
トリガ回路の問題点を解決するためになされたもので、
ＩＣの外部コントロールピンに加えられる電圧の強さに
応じてトリガ電圧のレベルを可変させうるようにしたト
リガ電圧調整の可能なシュミットトリガ回路を提供する
ことが目的である。
ュミットトリガ回路は、図２ａ、図２ｂに示すように、
トリガ電圧が固定されている。そのため、ＩＣの制作が
終了した後には調整が不可能であるため、ＩＣ開発段階
において不利である。そして、ＩＣ開発段階でだけでな
く、ＩＣを採択して使用するときも、トリガ電圧の調整
が必要な場合には別のレベルのトリガ電圧を有するＩＣ
に交換しなければならないなど、適用性が低下する問題
点があった。本発明は、上記の従来の技術のシュミット
トリガ回路の問題点を解決するためになされたもので、
ＩＣの外部コントロールピンに加えられる電圧の強さに
応じてトリガ電圧のレベルを可変させうるようにしたト
リガ電圧調整の可能なシュミットトリガ回路を提供する
ことが目的である。
【０００８】
【課題を解決するための手段】トリガ電圧のレベルを調
整可能にしてシステムへの適用性を高めた、本発明のト
リガ電圧調整の可能なシュミットトリガ回路は、入力信
号を一定のマージンを有しトリガ反転して出力するトリ
ガ反転出力部と、トリガ電圧の調整のために外部から加
えられる電圧をデジタル信号に変換して出力する第１、
第２Ａ／Ｄ変換部と、前記それぞれの第１、第２Ａ／Ｄ
変換部のデジタル信号に基づいてネガチブ又はポジチブ
トリガ電圧を調整するための調整信号をそれぞれ出力す
る第１、第２トリガ電圧調整信号出力部と、前記それぞ
れの第１、第２トリガ電圧調整信号出力部の調整信号に
基づいて選択的にオン／オフされるトランジスタから構
成され、レベルの調整されたトリガ電圧をトリガ反転出
力部にそれぞれ出力する第１、第２トリガ電圧調整部と
を備えることを特徴とする。
整可能にしてシステムへの適用性を高めた、本発明のト
リガ電圧調整の可能なシュミットトリガ回路は、入力信
号を一定のマージンを有しトリガ反転して出力するトリ
ガ反転出力部と、トリガ電圧の調整のために外部から加
えられる電圧をデジタル信号に変換して出力する第１、
第２Ａ／Ｄ変換部と、前記それぞれの第１、第２Ａ／Ｄ
変換部のデジタル信号に基づいてネガチブ又はポジチブ
トリガ電圧を調整するための調整信号をそれぞれ出力す
る第１、第２トリガ電圧調整信号出力部と、前記それぞ
れの第１、第２トリガ電圧調整信号出力部の調整信号に
基づいて選択的にオン／オフされるトランジスタから構
成され、レベルの調整されたトリガ電圧をトリガ反転出
力部にそれぞれ出力する第１、第２トリガ電圧調整部と
を備えることを特徴とする。
【０００９】
【発明の実施の形態】以下、添付図面に基づき本発明実
施形態のトリガ電圧調整の可能なシュミットトリガ回路
について説明する。図３は本実施形態のシュミットトリ
ガ回路の構成図であり、図４は本実施形態のシュミット
トリガ回路のトリガ動作のポイントを示すグラフであ
る。本実施形態は、入力信号を一定のマージンを有しト
リガ反転して出力するトリガ反転出力部３０を備えてい
る。さらに、トリガ電圧の調整のために外部から加えら
れる電圧をデジタル信号に変換して出力する第１Ａ／Ｄ
変換部３１と第２Ａ／Ｄ変換部３２とを備えている。第
１Ａ／Ｄ変換部３１には、その出力であるデジタル信号
に基づいてネガチブトリガ電圧を調整するための調整信
号を出力する第１トリガ電圧調整信号出力部３３が接続
されており、第２Ａ／Ｄ変換部３２には、その出力であ
るデジタル信号に基づいてポジチブトリガ電圧を調整す
るための調整信号を出力する第２トリガ電圧調整信号出
力部３４が接続されている。さらに、第１トリガ電圧調
整信号出力部３３の調整信号に基づいて選択的にオン／
オフされるトランジスタから構成され、レベルの調整さ
れたトリガ電圧をトリガ反転出力部３０に出力する第１
トリガ電圧調整部３５と、第２トリガ電圧調整信号出力
部３４の調整信号に基づいて選択的にオン／オフされる
トランジスタから構成され、レベルの調整されたトリガ
電圧をトリガ反転出力部３０に出力する第２トリガ電圧
調整部３６とを備える。
施形態のトリガ電圧調整の可能なシュミットトリガ回路
について説明する。図３は本実施形態のシュミットトリ
ガ回路の構成図であり、図４は本実施形態のシュミット
トリガ回路のトリガ動作のポイントを示すグラフであ
る。本実施形態は、入力信号を一定のマージンを有しト
リガ反転して出力するトリガ反転出力部３０を備えてい
る。さらに、トリガ電圧の調整のために外部から加えら
れる電圧をデジタル信号に変換して出力する第１Ａ／Ｄ
変換部３１と第２Ａ／Ｄ変換部３２とを備えている。第
１Ａ／Ｄ変換部３１には、その出力であるデジタル信号
に基づいてネガチブトリガ電圧を調整するための調整信
号を出力する第１トリガ電圧調整信号出力部３３が接続
されており、第２Ａ／Ｄ変換部３２には、その出力であ
るデジタル信号に基づいてポジチブトリガ電圧を調整す
るための調整信号を出力する第２トリガ電圧調整信号出
力部３４が接続されている。さらに、第１トリガ電圧調
整信号出力部３３の調整信号に基づいて選択的にオン／
オフされるトランジスタから構成され、レベルの調整さ
れたトリガ電圧をトリガ反転出力部３０に出力する第１
トリガ電圧調整部３５と、第２トリガ電圧調整信号出力
部３４の調整信号に基づいて選択的にオン／オフされる
トランジスタから構成され、レベルの調整されたトリガ
電圧をトリガ反転出力部３０に出力する第２トリガ電圧
調整部３６とを備える。
【００１０】上記のように構成された本発明シュミット
トリガ回路は、外部から加えられる電圧によってトリガ
電圧のレベルを調整するものであり、各構成ブロックの
詳細構成を以下に説明する。まず、トリガ反転出力部３
０は、互いに直列に連結され、ゲートが入力端子に共通
連結される第１ｐＭＯＳトランジスタ（ＭＰ１）、第２
ｐＭＯＳトランジスタ（ＭＰ２）、第２ｎＭＯＳトラン
ジスタ（ＭＮ２）、第１ｎＭＯＳトランジスタ（ＭＮ
１）で構成される。第２ｎＭＯＳトランジスタ（ＭＮ
２）は第２ｐＭＯＳトランジスタ（ＭＰ２）に直列連結
される。そして、第１ｐＭＯＳトランジスタ（ＭＰ１）
のソースは電源電圧端子に連結され、第１ｎＭＯＳトラ
ンジスタ（ＭＮ１）のソースは接地端子に連結され、出
力は第２ｐＭＯＳトランジスタ（ＭＰ２）と第２ｎＭＯ
Ｓトランジスタ（ＭＮ２）との接続点から取り出され
る。
トリガ回路は、外部から加えられる電圧によってトリガ
電圧のレベルを調整するものであり、各構成ブロックの
詳細構成を以下に説明する。まず、トリガ反転出力部３
０は、互いに直列に連結され、ゲートが入力端子に共通
連結される第１ｐＭＯＳトランジスタ（ＭＰ１）、第２
ｐＭＯＳトランジスタ（ＭＰ２）、第２ｎＭＯＳトラン
ジスタ（ＭＮ２）、第１ｎＭＯＳトランジスタ（ＭＮ
１）で構成される。第２ｎＭＯＳトランジスタ（ＭＮ
２）は第２ｐＭＯＳトランジスタ（ＭＰ２）に直列連結
される。そして、第１ｐＭＯＳトランジスタ（ＭＰ１）
のソースは電源電圧端子に連結され、第１ｎＭＯＳトラ
ンジスタ（ＭＮ１）のソースは接地端子に連結され、出
力は第２ｐＭＯＳトランジスタ（ＭＰ２）と第２ｎＭＯ
Ｓトランジスタ（ＭＮ２）との接続点から取り出され
る。
【００１１】次に第１トリガ電圧調整信号出力部３３の
詳細構成を説明する。第１トリガ電圧調整信号出力部３
３は、第１Ａ／Ｄ変換部３１から出力されるデジタル値
（ＭＳＢ， ．．．， ＬＳＢ）がそれぞれ入力されて
トリガ電圧調整信号を出力する複数個のインバータで構
成される。このインバータの個数は第１Ａ／Ｄ変換部３
１の出力ビット数と同一に構成される。例えば、本実施
形態に示すように第１Ａ／Ｄ変換部３１の分解能が３ビ
ットである場合には３個のインバータで構成される。す
なわち、ゲートが第１Ａ／Ｄ変換部３１の最上位ビット
（ＭＳＢ）の出力端に共通に連結され、それぞれ直列連
結されるｐＭＯＳトランジスタとｎＭＯＳトランジスタ
とで構成される第１インバータ３３ａと、ゲートが第１
Ａ／Ｄ変換部３１の最上位ビットのすぐ下のビットの出
力端に共通に連結され、それぞれ直列連結されるｐＭＯ
ＳトランジスタとｎＭＯＳトランジスタとで構成される
第２インバータ３３ｂと、ゲートが第１Ａ／Ｄ変換部３
１の最下位（ＬＳＢ）の出力端に共通に連結され、それ
ぞれ直列連結されるｐＭＯＳトランジスタとｎＭＯＳト
ランジスタとで構成される第３インバータ３３ｃとから
なっている。上記各ｐＭＯＳトランジスタのソースはそ
れぞれ電源電圧端子に連結され、インバータの出力であ
るｐＭＯＳトランジスタとｎＭＯＳトランジスタの接続
点はそれぞれ第１トリガ電圧調整部３５に接続され、ｎ
ＭＯＳトランジスタのソースは接地電位に接続されてい
る。
詳細構成を説明する。第１トリガ電圧調整信号出力部３
３は、第１Ａ／Ｄ変換部３１から出力されるデジタル値
（ＭＳＢ， ．．．， ＬＳＢ）がそれぞれ入力されて
トリガ電圧調整信号を出力する複数個のインバータで構
成される。このインバータの個数は第１Ａ／Ｄ変換部３
１の出力ビット数と同一に構成される。例えば、本実施
形態に示すように第１Ａ／Ｄ変換部３１の分解能が３ビ
ットである場合には３個のインバータで構成される。す
なわち、ゲートが第１Ａ／Ｄ変換部３１の最上位ビット
（ＭＳＢ）の出力端に共通に連結され、それぞれ直列連
結されるｐＭＯＳトランジスタとｎＭＯＳトランジスタ
とで構成される第１インバータ３３ａと、ゲートが第１
Ａ／Ｄ変換部３１の最上位ビットのすぐ下のビットの出
力端に共通に連結され、それぞれ直列連結されるｐＭＯ
ＳトランジスタとｎＭＯＳトランジスタとで構成される
第２インバータ３３ｂと、ゲートが第１Ａ／Ｄ変換部３
１の最下位（ＬＳＢ）の出力端に共通に連結され、それ
ぞれ直列連結されるｐＭＯＳトランジスタとｎＭＯＳト
ランジスタとで構成される第３インバータ３３ｃとから
なっている。上記各ｐＭＯＳトランジスタのソースはそ
れぞれ電源電圧端子に連結され、インバータの出力であ
るｐＭＯＳトランジスタとｎＭＯＳトランジスタの接続
点はそれぞれ第１トリガ電圧調整部３５に接続され、ｎ
ＭＯＳトランジスタのソースは接地電位に接続されてい
る。
【００１２】次に、第２トリガ電圧調整信号出力部３４
の詳細構成を以下に説明するが、基本的に第１トリガ電
圧調整信号出力部３３と同じで、３つのインバータ３４
ａ、３４ｂ、３４ｃからなり、それぞれのインバータへ
はそれぞれ第２Ａ／Ｄ変換部３２の出力を反転させた信
号が入力される点が異なっているだけである。当然、そ
のインバータの数は第２Ａ／Ｄの出力数に一致する。そ
して、それぞれのインバータの出力はそれぞれ第２トリ
ガ電圧調整部３５に接続されている。
の詳細構成を以下に説明するが、基本的に第１トリガ電
圧調整信号出力部３３と同じで、３つのインバータ３４
ａ、３４ｂ、３４ｃからなり、それぞれのインバータへ
はそれぞれ第２Ａ／Ｄ変換部３２の出力を反転させた信
号が入力される点が異なっているだけである。当然、そ
のインバータの数は第２Ａ／Ｄの出力数に一致する。そ
して、それぞれのインバータの出力はそれぞれ第２トリ
ガ電圧調整部３５に接続されている。
【００１３】第１トリガ電圧調整部３５は、第１トリガ
電圧調整信号出力部３３のそれぞれのインバータの出力
端にゲートが連結されて選択的にオン／オフされる３つ
のトランジスタ（ＭＰ４）（ＭＰ５）（ＭＰ６）と、こ
れらのトランジスタに並列に接続されるとともに、ゲー
トがトリガ反転出力部３０の出力部、すなわち出力端子
に接続される第３ｐＭＯＳトランジスタ（ＭＰ３）とで
構成されている。第４、５、６ｐＭＯＳトランジスタ
（ＭＰ４）（ＭＰ５）（ＭＰ６）のゲートは、それぞれ
第１トリガ電圧調整信号出力部３３の第１、第２、第３
インバータ３３ａ、３３ｂ、３３ｃの出力端に連結され
る。そして、それぞれのトランジスタのソースは前記ト
リガ反転出力部３０の第１ｐＭＯＳトランジスタ（ＭＰ
１）のドレインに共通に連結され、ドレインは接地端子
に連結される。
電圧調整信号出力部３３のそれぞれのインバータの出力
端にゲートが連結されて選択的にオン／オフされる３つ
のトランジスタ（ＭＰ４）（ＭＰ５）（ＭＰ６）と、こ
れらのトランジスタに並列に接続されるとともに、ゲー
トがトリガ反転出力部３０の出力部、すなわち出力端子
に接続される第３ｐＭＯＳトランジスタ（ＭＰ３）とで
構成されている。第４、５、６ｐＭＯＳトランジスタ
（ＭＰ４）（ＭＰ５）（ＭＰ６）のゲートは、それぞれ
第１トリガ電圧調整信号出力部３３の第１、第２、第３
インバータ３３ａ、３３ｂ、３３ｃの出力端に連結され
る。そして、それぞれのトランジスタのソースは前記ト
リガ反転出力部３０の第１ｐＭＯＳトランジスタ（ＭＰ
１）のドレインに共通に連結され、ドレインは接地端子
に連結される。
【００１４】第２トリガ電圧調整部３６は、４つの並列
に接続されたｎＭＯＳトランジスタ（ＭＮ３）（ＭＮ
４）（ＭＮ５）（ＭＮ６）で構成される。第４〜第６ｎ
ＭＯＳトランジスタ（ＭＮ４）（ＭＮ５）（ＭＮ６）は
第２トリガ電圧調整信号出力部３４のそれぞれのインバ
ータの出力端にゲートが連結されて選択的にオン／オフ
される。また、第３ｎＭＯＳトランジスタ（ＭＮ３）の
ゲートは出力端子に接続されている。それぞれのトラン
ジスタのソースはトリガ反転出力部３０の第１ｎＭＯＳ
トランジスタ（ＭＮ１）のドレインに共通に連結され、
そのトランジスタのドレインは電源電圧端子に連結され
る。
に接続されたｎＭＯＳトランジスタ（ＭＮ３）（ＭＮ
４）（ＭＮ５）（ＭＮ６）で構成される。第４〜第６ｎ
ＭＯＳトランジスタ（ＭＮ４）（ＭＮ５）（ＭＮ６）は
第２トリガ電圧調整信号出力部３４のそれぞれのインバ
ータの出力端にゲートが連結されて選択的にオン／オフ
される。また、第３ｎＭＯＳトランジスタ（ＭＮ３）の
ゲートは出力端子に接続されている。それぞれのトラン
ジスタのソースはトリガ反転出力部３０の第１ｎＭＯＳ
トランジスタ（ＭＮ１）のドレインに共通に連結され、
そのトランジスタのドレインは電源電圧端子に連結され
る。
【００１５】上記のように構成された本実施形態のトリ
ガ電圧調整の可能なシュミットトリガ回路のトリガ動作
を以下に説明する。まず、ネガチブトリガ時（入力がハ
イからローに遷移されるとき）について説明する。トリ
ガ反転出力部３０は、入力端子の電位レベルが下がり第
１ｐＭＯＳ（ＭＰ１）のしきい電圧より低下すると、第
１ｐＭＯＳトランジスタ（ＭＰ１）がオンとなる。そし
て、この第１ｐＭＯＳ（ＭＰ１）のオンによって電源電
圧が第１トリガ電圧調整部３５の複数のトランジスタの
ソースに加えられる。出力はローであるので第３ｐＭＯ
Ｓ（ＭＰ３）はオンである。また、後述のように、第４
−第６ｐＭＯＳ（ＭＰ４）（ＭＰ５）（ＭＰ６）のいず
れかが外部からの信号によってオンになっている。それ
らの抵抗はそれぞれ異なるように形成させ、いずれかが
オンとなることで第１ｐＭＯＳ（ＭＰ１）に対する抵抗
比が異なるようになる。それらの抵抗比によってきまる
電圧が第２ｐＭＯＳトランジスタ（ＭＰ２）のソースに
加わる。その第２ｐＭＯＳトランジスタ（ＭＰ２）のゲ
ートに前記した電圧と第２ｐＭＯＳトランジスタ（ＭＰ
２）自体のしきい値電圧より低い電圧が印加されるとオ
ンになる。その第２ｐＭＯＳトランジスタ（ＭＰ２）の
オンによって、第１ｐＭＯＳトランジスタ（ＭＰ１）と
第２ｐＭＯＳトランジスタ（ＭＰ２）は電源電圧をパス
するようになって、出力は電源電圧電位となる。
ガ電圧調整の可能なシュミットトリガ回路のトリガ動作
を以下に説明する。まず、ネガチブトリガ時（入力がハ
イからローに遷移されるとき）について説明する。トリ
ガ反転出力部３０は、入力端子の電位レベルが下がり第
１ｐＭＯＳ（ＭＰ１）のしきい電圧より低下すると、第
１ｐＭＯＳトランジスタ（ＭＰ１）がオンとなる。そし
て、この第１ｐＭＯＳ（ＭＰ１）のオンによって電源電
圧が第１トリガ電圧調整部３５の複数のトランジスタの
ソースに加えられる。出力はローであるので第３ｐＭＯ
Ｓ（ＭＰ３）はオンである。また、後述のように、第４
−第６ｐＭＯＳ（ＭＰ４）（ＭＰ５）（ＭＰ６）のいず
れかが外部からの信号によってオンになっている。それ
らの抵抗はそれぞれ異なるように形成させ、いずれかが
オンとなることで第１ｐＭＯＳ（ＭＰ１）に対する抵抗
比が異なるようになる。それらの抵抗比によってきまる
電圧が第２ｐＭＯＳトランジスタ（ＭＰ２）のソースに
加わる。その第２ｐＭＯＳトランジスタ（ＭＰ２）のゲ
ートに前記した電圧と第２ｐＭＯＳトランジスタ（ＭＰ
２）自体のしきい値電圧より低い電圧が印加されるとオ
ンになる。その第２ｐＭＯＳトランジスタ（ＭＰ２）の
オンによって、第１ｐＭＯＳトランジスタ（ＭＰ１）と
第２ｐＭＯＳトランジスタ（ＭＰ２）は電源電圧をパス
するようになって、出力は電源電圧電位となる。
【００１６】ポジチブトリガ時（入力がローからハイに
遷移されるとき）を説明する。出力はハイである。入力
が増加して第１ｎＭＯＳトランジスタ（ＭＮ１）のしき
い値電圧を超えると、第１ｎＭＯＳトランジスタ（ＭＮ
１）がオンとなる。この第１ｎＭＯＳトランジスタ（Ｍ
Ｎ１）のオンで、接地電圧が第２トリガ電圧調整部３６
の複数のトランジスタのソースに加えられる。出力はハ
イであるので第３ｎＭＯＳ（ＭＮ３）はオンである。ま
た、後述のように、第４−第６ｎＭＯＳ（ＭＮ４）（Ｍ
Ｎ５）（ＭＮ６）のいずれかが外部からの信号によって
オンになっている。それらの抵抗はそれぞれ異なるよう
に形成させ、いずれかがオンとなることで第１ｎＭＯＳ
（ＭＮ１）に対する抵抗比が異なるようになる。それら
の抵抗比によって決まる電圧が第２ｎＭＯＳトランジス
タ（ＭＮ２）のソースに加わる。その第２ｎＭＯＳトラ
ンジスタ（ＭＰ２）のゲートに前記した電圧と第２ｎＭ
ＯＳトランジスタ（ＭＮ２）自体のしきい値電圧より高
い電圧が印加されるとオンになる。その第２ｎＭＯＳト
ランジスタ（ＭＮ２）のオンによって、出力はローに下
がって接地電位となる。
遷移されるとき）を説明する。出力はハイである。入力
が増加して第１ｎＭＯＳトランジスタ（ＭＮ１）のしき
い値電圧を超えると、第１ｎＭＯＳトランジスタ（ＭＮ
１）がオンとなる。この第１ｎＭＯＳトランジスタ（Ｍ
Ｎ１）のオンで、接地電圧が第２トリガ電圧調整部３６
の複数のトランジスタのソースに加えられる。出力はハ
イであるので第３ｎＭＯＳ（ＭＮ３）はオンである。ま
た、後述のように、第４−第６ｎＭＯＳ（ＭＮ４）（Ｍ
Ｎ５）（ＭＮ６）のいずれかが外部からの信号によって
オンになっている。それらの抵抗はそれぞれ異なるよう
に形成させ、いずれかがオンとなることで第１ｎＭＯＳ
（ＭＮ１）に対する抵抗比が異なるようになる。それら
の抵抗比によって決まる電圧が第２ｎＭＯＳトランジス
タ（ＭＮ２）のソースに加わる。その第２ｎＭＯＳトラ
ンジスタ（ＭＰ２）のゲートに前記した電圧と第２ｎＭ
ＯＳトランジスタ（ＭＮ２）自体のしきい値電圧より高
い電圧が印加されるとオンになる。その第２ｎＭＯＳト
ランジスタ（ＭＮ２）のオンによって、出力はローに下
がって接地電位となる。
【００１７】本実施形態は、図４ａ、図４ｂに示すよう
に、外部から入力されるユーザの選択信号に基づいてト
リガ電圧のレベルが調整される。その詳細動作を以下に
説明する。まず、ユーザがトリガ電圧のレベルを調整す
るために、外部入力端子を通って調整信号を入力する。
上記の調整信号が第１Ａ／Ｄ変換部３１及び第２Ａ／Ｄ
変換部３２に入力されて一定の大きさのビット数を有す
るデジタル信号に変化されて出力される。第１Ａ／Ｄ変
換部３１にはネガチブトリガ（入力がハイからローに変
わるとき）動作のトリガ電圧のレベルを変換させるため
の調整信号が入力され、第２Ａ／Ｄ変換部３２にはポジ
チブトリガ（入力がローからハイに変わるとき）動作の
トリガ電圧のレベルを変換させるための調整信号が入力
される。これは、使用者がネガチブとポジチブのトリガ
電圧のレベルの調整を同じ幅、或いは異なる幅にするこ
とができる。
に、外部から入力されるユーザの選択信号に基づいてト
リガ電圧のレベルが調整される。その詳細動作を以下に
説明する。まず、ユーザがトリガ電圧のレベルを調整す
るために、外部入力端子を通って調整信号を入力する。
上記の調整信号が第１Ａ／Ｄ変換部３１及び第２Ａ／Ｄ
変換部３２に入力されて一定の大きさのビット数を有す
るデジタル信号に変化されて出力される。第１Ａ／Ｄ変
換部３１にはネガチブトリガ（入力がハイからローに変
わるとき）動作のトリガ電圧のレベルを変換させるため
の調整信号が入力され、第２Ａ／Ｄ変換部３２にはポジ
チブトリガ（入力がローからハイに変わるとき）動作の
トリガ電圧のレベルを変換させるための調整信号が入力
される。これは、使用者がネガチブとポジチブのトリガ
電圧のレベルの調整を同じ幅、或いは異なる幅にするこ
とができる。
【００１８】このように、第１、第２Ａ／Ｄ変換部３
１、３２でデジタル変換された調整信号はそれぞれ第１
トリガ電圧調整信号出力部３３と第２トリガ電圧調整信
号出力部３４に入力される。第１Ａ／Ｄ変換部３１から
出力される最上位ビット値は第１トリガ電圧調整信号出
力部３３の第１インバータ３３ａへ入力され、最上位ビ
ットの下のビット値は第１トリガ調整信号出力部３３の
第２インバータ３３ｂへ入力される。そして、最下位ビ
ット値は第１トリガ調整信号出力部３３の第３インバー
タ３３ｃへ入力される。そして、第２Ａ／Ｄ変換部３２
から出力される最下位ビット値は第２トリガ電圧調整信
号出力部３４の第１インバータ３４ａへ入力され、最下
位ビットの上のビット値は第２トリガ電圧調整信号出力
部３４の第２インバータ３４ｂへ入力される。そして、
最上位ビット値は第２トリガ電圧調整信号出力部３４の
第３インバータ３４ｃへ入力される。
１、３２でデジタル変換された調整信号はそれぞれ第１
トリガ電圧調整信号出力部３３と第２トリガ電圧調整信
号出力部３４に入力される。第１Ａ／Ｄ変換部３１から
出力される最上位ビット値は第１トリガ電圧調整信号出
力部３３の第１インバータ３３ａへ入力され、最上位ビ
ットの下のビット値は第１トリガ調整信号出力部３３の
第２インバータ３３ｂへ入力される。そして、最下位ビ
ット値は第１トリガ調整信号出力部３３の第３インバー
タ３３ｃへ入力される。そして、第２Ａ／Ｄ変換部３２
から出力される最下位ビット値は第２トリガ電圧調整信
号出力部３４の第１インバータ３４ａへ入力され、最下
位ビットの上のビット値は第２トリガ電圧調整信号出力
部３４の第２インバータ３４ｂへ入力される。そして、
最上位ビット値は第２トリガ電圧調整信号出力部３４の
第３インバータ３４ｃへ入力される。
【００１９】上記は本実施形態のＡ／Ｄ変換器の分解能
が３ビットであるからである。３ビット以上の分解能を
有するＡ／Ｄ変換器を採択してより細かくトリガ電圧を
調整する場合には、トリガ調整信号出力部のインバータ
を追加構成し、それに従うトリガ電圧調整部のトランジ
スタを増やして構成すればよい。
が３ビットであるからである。３ビット以上の分解能を
有するＡ／Ｄ変換器を採択してより細かくトリガ電圧を
調整する場合には、トリガ調整信号出力部のインバータ
を追加構成し、それに従うトリガ電圧調整部のトランジ
スタを増やして構成すればよい。
【００２０】第１、第２トリガ電圧調整信号出力部３
３、３４から出力されるそれぞれのトリガ電圧調整信号
は、第１、第２トリガ電圧調整部３５、３６のそれぞれ
のトランジスタのゲートに入力されて、そのトランジス
タを選択的にオン／オフする。第１、第２トリガ電圧調
整部３５、３６のトランジスタは、それぞれゲート幅
（Ｗ）／長さ（Ｌ）の比が異なるようになっており、オ
ン時の抵抗が異なるようになる。すなわち、第１、第２
トリガ電圧調整部３５、３６において複数のトランジス
タが選択的にオンになることにより並列抵抗値が変わる
ようになる。
３、３４から出力されるそれぞれのトリガ電圧調整信号
は、第１、第２トリガ電圧調整部３５、３６のそれぞれ
のトランジスタのゲートに入力されて、そのトランジス
タを選択的にオン／オフする。第１、第２トリガ電圧調
整部３５、３６のトランジスタは、それぞれゲート幅
（Ｗ）／長さ（Ｌ）の比が異なるようになっており、オ
ン時の抵抗が異なるようになる。すなわち、第１、第２
トリガ電圧調整部３５、３６において複数のトランジス
タが選択的にオンになることにより並列抵抗値が変わる
ようになる。
【００２１】その変わった抵抗値により、図４ａに示す
ように、ネガチブトリガ動作時に、第３ｐＭＯＳトラン
ジスタ（ＭＰ３）と第１ｐＭＯＳトランジスタ（ＭＰ
１）間にかかる抵抗比が変化してトリガ電圧のレベルが
変化するようになる。そして、ポジチブトリガ動作時に
も、変わった抵抗値により、図４ｂに示すように、第３
ｎＭＯＳトランジスタ（ＭＮ３）と第１ｎＭＯＳトラン
ジスタ（ＭＮ１）間にかかる抵抗比が変化してトリガリ
ング電圧のレベルが変化するようになる。図４ａ、図４
ｂは、トリガ動作ポイントが、第１、第２Ａ／Ｄ変換部
３１、３２から出力される変換値が［０００］、［００
１］、［０１０］、［１００］のいずれか１つの場合で
あることによって変化することを示す。これは、ユーザ
が外部で第１、第２Ａ／Ｄ変換部３１、３２へ入力され
る電圧を可変させてトリガ電圧のレベルを変化させうる
のを示している。
ように、ネガチブトリガ動作時に、第３ｐＭＯＳトラン
ジスタ（ＭＰ３）と第１ｐＭＯＳトランジスタ（ＭＰ
１）間にかかる抵抗比が変化してトリガ電圧のレベルが
変化するようになる。そして、ポジチブトリガ動作時に
も、変わった抵抗値により、図４ｂに示すように、第３
ｎＭＯＳトランジスタ（ＭＮ３）と第１ｎＭＯＳトラン
ジスタ（ＭＮ１）間にかかる抵抗比が変化してトリガリ
ング電圧のレベルが変化するようになる。図４ａ、図４
ｂは、トリガ動作ポイントが、第１、第２Ａ／Ｄ変換部
３１、３２から出力される変換値が［０００］、［００
１］、［０１０］、［１００］のいずれか１つの場合で
あることによって変化することを示す。これは、ユーザ
が外部で第１、第２Ａ／Ｄ変換部３１、３２へ入力され
る電圧を可変させてトリガ電圧のレベルを変化させうる
のを示している。
【００２２】本発明の他のシュミットトリガ回路を図５
に基づいて説明する。図５に示す本発明の他のシュミッ
トトリガ回路も、同様に外部から入力されるユーザの選
択信号に基づいてネガチブ又はポジチブトリガ動作時に
トリガ電圧のレベルを可変させうるようにしたものであ
る。本発明の他のシュミットトリガ回路は、Ａ／Ｄ変換
器をネガチブトリガ電圧のレベルを可変させるためのも
のと、ポジチブトリガ電圧のレベルを可変させるための
ものを１個の共通のＡ／Ｄ変換部３７を使用して同時に
可変させるようにしたものである。
に基づいて説明する。図５に示す本発明の他のシュミッ
トトリガ回路も、同様に外部から入力されるユーザの選
択信号に基づいてネガチブ又はポジチブトリガ動作時に
トリガ電圧のレベルを可変させうるようにしたものであ
る。本発明の他のシュミットトリガ回路は、Ａ／Ｄ変換
器をネガチブトリガ電圧のレベルを可変させるためのも
のと、ポジチブトリガ電圧のレベルを可変させるための
ものを１個の共通のＡ／Ｄ変換部３７を使用して同時に
可変させるようにしたものである。
【００２３】このような本発明の他のシュミットトリガ
回路は、入力信号を一定のマージンを有し反転して出力
するトリガ反転出力部３０と、トリガ電圧の調整のため
に外部から加えられる電圧をデジタル信号に変換して出
力するＡ／Ｄ変換部３７と、Ａ／Ｄ変換部３７のデジタ
ル信号に基づいてネガチブトリガ電圧を調整するための
調整信号を出力する第１トリガ電圧調整信号出力部３３
と、第１トリガ電圧調整信号出力部３３の調整信号に基
づいて選択的にオン／オフされるトランジスタから構成
され、レベル調整されたトリガ電圧をトリガ反転出力部
３０に出力する第１トリガ電圧調整部３５と、Ａ／Ｄ変
換部３７のデジタル信号に基づいてポジチブトリガ電圧
を調整するための調整信号を出力する第２トリガ電圧調
整信号出力部３４と、第２トリガ電圧調整信号出力部３
４の調整信号に基づいて選択的にオン／オフされるトラ
ンジスタから構成され、レベル調整されたトリガ電圧を
トリガ反転出力部３０に出力する第２トリガ電圧調整部
３６とを備える。
回路は、入力信号を一定のマージンを有し反転して出力
するトリガ反転出力部３０と、トリガ電圧の調整のため
に外部から加えられる電圧をデジタル信号に変換して出
力するＡ／Ｄ変換部３７と、Ａ／Ｄ変換部３７のデジタ
ル信号に基づいてネガチブトリガ電圧を調整するための
調整信号を出力する第１トリガ電圧調整信号出力部３３
と、第１トリガ電圧調整信号出力部３３の調整信号に基
づいて選択的にオン／オフされるトランジスタから構成
され、レベル調整されたトリガ電圧をトリガ反転出力部
３０に出力する第１トリガ電圧調整部３５と、Ａ／Ｄ変
換部３７のデジタル信号に基づいてポジチブトリガ電圧
を調整するための調整信号を出力する第２トリガ電圧調
整信号出力部３４と、第２トリガ電圧調整信号出力部３
４の調整信号に基づいて選択的にオン／オフされるトラ
ンジスタから構成され、レベル調整されたトリガ電圧を
トリガ反転出力部３０に出力する第２トリガ電圧調整部
３６とを備える。
【００２４】本発明のさらに他のシュミットトリガ回路
を図６に基づいて説明する。図６に示すシュミットトリ
ガ回路は、外部から入力されるユーザの選択信号に基づ
いてネガチブ又はポジチブトリガ動作時にトリガ電圧の
レベルを可変させうるようにしたものであるが、前述の
２つの例とは異なりＡ／Ｄ変換器の構成無しに外部から
直接にトリガ電圧を調整する信号を入力するものであ
る。すなわち、このシュミットトリガ回路は、多数のト
リガ電圧調整信号入力部３８ａ、３８ｂ、３８ｃ、３８
ｄ、３８ｅ、３８ｆを備え、それらの入力部の１つから
直接的にトリガ電圧調整信号を第１、第２トリガ電圧調
整部３５、３６に入力するものである。
を図６に基づいて説明する。図６に示すシュミットトリ
ガ回路は、外部から入力されるユーザの選択信号に基づ
いてネガチブ又はポジチブトリガ動作時にトリガ電圧の
レベルを可変させうるようにしたものであるが、前述の
２つの例とは異なりＡ／Ｄ変換器の構成無しに外部から
直接にトリガ電圧を調整する信号を入力するものであ
る。すなわち、このシュミットトリガ回路は、多数のト
リガ電圧調整信号入力部３８ａ、３８ｂ、３８ｃ、３８
ｄ、３８ｅ、３８ｆを備え、それらの入力部の１つから
直接的にトリガ電圧調整信号を第１、第２トリガ電圧調
整部３５、３６に入力するものである。
【００２５】その構成は、入力信号を一定のマージンを
有し反転して出力するトリガ反転出力部３０と、トリガ
電圧の調整のために、ユーザの選択に基づいて外部から
加えられる電圧を入力する多数のトリガ電圧調整信号入
力部３８ａ、３８ｂ、３８ｃ、３８ｄ、３８ｅ、３８ｆ
と、トリガ電圧調整信号入力部３８ａ、３８ｂ、３８ｃ
の調整信号に基づいて選択的にオン／オフされるトラン
ジスタから構成され、レベル調整されたトリガ電圧をト
リガ反転出力部３０へ出力する第１トリガ電圧調整部３
５と、トリガ電圧の調整のためにトリガ電圧調整信号入
力部３８ｄ、３８ｅ、３８ｆを介して外部から印加され
る調整信号に基づいて選択的にオン／オフされるトラン
ジスタから構成され、レベル調整されたトリガ電圧をト
リガ反転出力部３０へ出力する第２トリガ電圧調整部３
６とを備える。
有し反転して出力するトリガ反転出力部３０と、トリガ
電圧の調整のために、ユーザの選択に基づいて外部から
加えられる電圧を入力する多数のトリガ電圧調整信号入
力部３８ａ、３８ｂ、３８ｃ、３８ｄ、３８ｅ、３８ｆ
と、トリガ電圧調整信号入力部３８ａ、３８ｂ、３８ｃ
の調整信号に基づいて選択的にオン／オフされるトラン
ジスタから構成され、レベル調整されたトリガ電圧をト
リガ反転出力部３０へ出力する第１トリガ電圧調整部３
５と、トリガ電圧の調整のためにトリガ電圧調整信号入
力部３８ｄ、３８ｅ、３８ｆを介して外部から印加され
る調整信号に基づいて選択的にオン／オフされるトラン
ジスタから構成され、レベル調整されたトリガ電圧をト
リガ反転出力部３０へ出力する第２トリガ電圧調整部３
６とを備える。
【００２６】
【発明の効果】請求項１、２、３の発明によって出力が
反転するトリガ電圧を外部からの信号によって変えるこ
とができるシュミットトリガ回路を提供することができ
た。このように、本発明によればトリガ電圧のレベルを
ユーザの選択に基づいて調整できるので、ＩＣ開発にお
いてきわめて有利である。請求項４にかかる発明は、Ｉ
Ｃを採択して使用する際、トリガ電圧の調整が必要な場
合には、別のレベルのトリガ電圧を有するＩＣに交替せ
ず、互いに異なるＷ／Ｌ比を有するトランジスタを選択
的に駆動させる方法でレベルを調整して使用することが
できるため、適用性を高める効果がある。
反転するトリガ電圧を外部からの信号によって変えるこ
とができるシュミットトリガ回路を提供することができ
た。このように、本発明によればトリガ電圧のレベルを
ユーザの選択に基づいて調整できるので、ＩＣ開発にお
いてきわめて有利である。請求項４にかかる発明は、Ｉ
Ｃを採択して使用する際、トリガ電圧の調整が必要な場
合には、別のレベルのトリガ電圧を有するＩＣに交替せ
ず、互いに異なるＷ／Ｌ比を有するトランジスタを選択
的に駆動させる方法でレベルを調整して使用することが
できるため、適用性を高める効果がある。
【図１】 従来の技術のシュミットトリガ回路の構成
図。
図。
【図２】 従来の技術のシュミットトリガ回路のトリガ
動作のポイントを示すグラフ。
動作のポイントを示すグラフ。
【図３】 本発明実施形態のシュミットトリガ回路の構
成図。
成図。
【図４】 その実施形態のシュミットトリガ回路のトリ
ガ動作のポイントを示すグラフ。
ガ動作のポイントを示すグラフ。
【図５】 本発明の他実施形態のシュミットトリガ回路
の構成図。
の構成図。
【図６】 本発明のさらに他実施形態のシュミットトリ
ガ回路の構成図。
ガ回路の構成図。
３０ トリガ反転出力部 ３１ 第１Ａ／Ｄ変換部 ３２ 第２Ａ／Ｄ変換部 ３３ 第１トリガ電圧調整信号出力部 ３４ 第２トリガ電圧調整信号出力部 ３５ 第１トリガ電圧調整部 ３６ 第２トリガ電圧調整部 ３７ Ａ／Ｄ変換部 ３８ａ、３８ｂ、３８ｃ、３８ｄ、３８ｅ、３８ｆ ト
リガ電圧調整信号入力部
リガ電圧調整信号入力部
Claims (4)
- 【請求項１】 入力信号を一定のマージンを有しトリガ
反転して出力するトリガ反転出力部と、 トリガ電圧の調整のために外部から加えられる電圧をデ
ジタル信号に変換して出力する第１、第２Ａ／Ｄ変換部
と、 前記それぞれの第１、第２Ａ／Ｄ変換部のデジタル信号
に基づいてネガチブ又はポジチブトリガ電圧を調整する
ための調整信号をそれぞれ出力する第１、第２トリガ電
圧調整信号出力部と、 前記それぞれの第１、第２トリガ電圧調整信号出力部の
調整信号に基づいて選択的にオン／オフされるトランジ
スタから構成され、レベル調整されたトリガ電圧をトリ
ガ反転出力部にそれぞれ出力する第１、第２トリガ電圧
調整部と、を備えることを特徴とするトリガ電圧調整の
可能なシュミットトリガ回路。 - 【請求項２】 入力信号を一定のマージを有し反転して
出力するトリガ反転出力部と、 トリガ電圧の調整のために、外部から加えられる電圧を
デジタル信号に変換して出力する一つのＡ／Ｄ変換部
と、 前記Ａ／Ｄ変換部のデジタル信号に基づいてネガチブ又
はポジチブトリガ電圧を調整するための調整信号をそれ
ぞれ出力する第１、第２トリガ電圧調整信号出力部と、 前記それぞれの第１、第２トリガ電圧調整信号出力部の
調整信号に基づいて選択的にオン／オフされるトランジ
スタから構成され、レベル調整されたトリガ電圧をトリ
ガ反転出力部にそれぞれ出力する第１、第２トリガ電圧
調整部と、を備えることを特徴とするトリガ電圧調整の
可能なシュミットトリガ回路。 - 【請求項３】 入力信号を一定のマージンを有しトリガ
反転して出力するトリガ反転出力部と、 トリガ電圧の調整のためのユーザの選択信号を入力する
多数個のトリガ電圧調整信号入力部と、 前記それぞれのトリガ電圧調整信号入力部を通ったユー
ザの選択信号に基づいて選択的にオン／オフされるトラ
ンジスタから構成され、レベル調整されたトリガ電圧を
トリガ反転出力部へそれぞれ出力する第１、第２トリガ
電圧調整部と、を備えることを特徴とするトリガ電圧調
整の可能なシュミットトリガ回路。 - 【請求項４】 第１、第２トリガ電圧調整部のトランジ
スタは、それぞれゲートの幅（Ｗ）／長さ（Ｌ）の比が
異なることを特徴とする請求項１〜３のいずれかに記載
のトリガ電圧調整の可能なシュミットトリガ回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970009450A KR100215839B1 (ko) | 1997-03-20 | 1997-03-20 | 트리거 전압 조정이 가능한 슈미트 트리거 회로 |
| KR9450/1997 | 1997-03-20 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10276070A true JPH10276070A (ja) | 1998-10-13 |
Family
ID=19500174
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9332731A Pending JPH10276070A (ja) | 1997-03-20 | 1997-12-03 | トリガ電圧調整の可能なシュミットトリガ回路 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5874844A (ja) |
| JP (1) | JPH10276070A (ja) |
| KR (1) | KR100215839B1 (ja) |
| DE (1) | DE19751301A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015523670A (ja) * | 2012-05-29 | 2015-08-13 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 連想メモリ（ｃａｍ）を検索するためのシステム及び方法 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100548530B1 (ko) * | 1999-12-15 | 2006-02-02 | 매그나칩 반도체 유한회사 | 쉬미트 트리거 |
| US6353346B1 (en) * | 2000-10-06 | 2002-03-05 | National Semiconductor Corporation | Apparatus and method for a programmable adaptive output driver |
| CA2325685A1 (en) * | 2000-11-10 | 2002-05-10 | Ibm Canada Limited-Ibm Canada Limitee | Multiple-channel optical transceiver input buffer with zero static current and symmetrical hysteresis |
| KR100693303B1 (ko) * | 2000-12-30 | 2007-03-13 | 어보브반도체 주식회사 | 레벨 변동이 가능한 슈미트 트리거 |
| US6703883B2 (en) * | 2001-03-29 | 2004-03-09 | Koninklijke Philips Electronics N.V. | Low current clock sensor |
| US6870413B1 (en) * | 2001-12-14 | 2005-03-22 | Altera Corporation | Schmitt trigger circuit with adjustable trip point voltages |
| KR20030077322A (ko) * | 2002-03-26 | 2003-10-01 | 주식회사 하이닉스반도체 | 슈미트 트리거를 이용한 입출력 버퍼 |
| TWI230510B (en) * | 2003-11-18 | 2005-04-01 | Admtek Inc | Schmitt Trigger made of the low-voltage-devices and capable of withstanding high voltage inputs |
| US7023238B1 (en) | 2004-01-07 | 2006-04-04 | Altera Corporation | Input buffer with selectable threshold and hysteresis option |
| US6965251B1 (en) | 2004-02-18 | 2005-11-15 | Altera Corporation | Input buffer with hysteresis option |
| US20060017482A1 (en) * | 2004-06-09 | 2006-01-26 | Stmicroelectronics Pvt. Ltd. | Compensated schmitt trigger circuit for providing monotonic hysterisis response |
| TWI345377B (en) * | 2008-01-28 | 2011-07-11 | Faraday Tech Corp | Schmitt trigger as level detection circuit |
| WO2021111772A1 (ja) * | 2019-12-03 | 2021-06-10 | 富士電機株式会社 | 比較回路、半導体装置 |
| US11296683B2 (en) | 2020-03-24 | 2022-04-05 | SiFive, Inc. | Low-swing Schmitt triggers |
| US11349460B1 (en) | 2021-03-03 | 2022-05-31 | Saudi Arabian Oil Company | Current-mode Schmitt trigger using current output stages |
| US11349435B1 (en) | 2021-03-03 | 2022-05-31 | Saudi Arabian Oil Company | Current-mode square wave oscillator |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61237509A (ja) * | 1985-04-12 | 1986-10-22 | Nec Corp | シユミツト・トリガ−回路 |
| US4859873A (en) * | 1987-07-17 | 1989-08-22 | Western Digital Corporation | CMOS Schmitt trigger with independently biased high/low threshold circuits |
| JPH04352512A (ja) * | 1991-05-29 | 1992-12-07 | Nec Corp | シュミットトリガ回路 |
| US5489866A (en) * | 1994-04-19 | 1996-02-06 | Xilinx, Inc. | High speed and low noise margin schmitt trigger with controllable trip point |
-
1997
- 1997-03-20 KR KR1019970009450A patent/KR100215839B1/ko not_active Expired - Lifetime
- 1997-08-04 US US08/905,716 patent/US5874844A/en not_active Expired - Lifetime
- 1997-11-19 DE DE19751301A patent/DE19751301A1/de not_active Withdrawn
- 1997-12-03 JP JP9332731A patent/JPH10276070A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015523670A (ja) * | 2012-05-29 | 2015-08-13 | インターナショナル・ビジネス・マシーンズ・コーポレーションＩｎｔｅｒｎａｔｉｏｎａｌ Ｂｕｓｉｎｅｓｓ Ｍａｃｈｉｎｅｓ Ｃｏｒｐｏｒａｔｉｏｎ | 連想メモリ（ｃａｍ）を検索するためのシステム及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19751301A1 (de) | 1998-09-24 |
| KR100215839B1 (ko) | 1999-08-16 |
| KR19980073869A (ko) | 1998-11-05 |
| US5874844A (en) | 1999-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10276070A (ja) | トリガ電圧調整の可能なシュミットトリガ回路 | |
| KR100502666B1 (ko) | 저항 보정 회로 | |
| JP2009077003A (ja) | コンパレータ | |
| US7064695B2 (en) | Differential switching circuit and digital-to-analog converter | |
| US7924198B2 (en) | Digital-to-analog converter | |
| US6388487B1 (en) | Schmitt circuit | |
| US7088152B2 (en) | Data driving circuit and semiconductor memory device having the same | |
| JP3581955B2 (ja) | インバータ回路 | |
| JPH09284125A (ja) | 可変遅延回路 | |
| US6278322B1 (en) | Transconductance amplifier and automatic gain control device using it | |
| JP2790117B2 (ja) | Ｃｍｏｓ装置 | |
| JP4002147B2 (ja) | ディジタル／アナログ変換回路 | |
| JP3209967B2 (ja) | 電流セル及びこれを用いたディジタル／アナログ変換器 | |
| JP3280921B2 (ja) | 可変遅延回路 | |
| JP4616362B2 (ja) | Ｄ／ａ変換回路 | |
| US5780942A (en) | Input circuit and semiconductor integrated circuit device including same | |
| JP5038738B2 (ja) | デューティ調整回路 | |
| JP3360740B2 (ja) | アナログ−デジタル変換器 | |
| JP5023027B2 (ja) | デルタシグマ変調回路 | |
| JP4253735B2 (ja) | ディジタル／アナログ変換器 | |
| JPH04284020A (ja) | 半導体集積回路 | |
| JP2006203684A (ja) | アナログ・ディジタル変換回路 | |
| JP2007013762A (ja) | 出力回路 | |
| KR20030077322A (ko) | 슈미트 트리거를 이용한 입출력 버퍼 | |
| JPH10209827A (ja) | 矩形波デューティ成形装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050823 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050920 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051216 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20060201 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060808 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060808 |