JPS61237509A - シユミツト・トリガ−回路 - Google Patents
シユミツト・トリガ−回路Info
- Publication number
- JPS61237509A JPS61237509A JP7780785A JP7780785A JPS61237509A JP S61237509 A JPS61237509 A JP S61237509A JP 7780785 A JP7780785 A JP 7780785A JP 7780785 A JP7780785 A JP 7780785A JP S61237509 A JPS61237509 A JP S61237509A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- moses
- transistors
- parallel
- mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 claims description 11
- 101001011441 Homo sapiens Interferon regulatory factor 4 Proteins 0.000 description 1
- 101001131670 Homo sapiens PWWP domain-containing DNA repair factor 3A Proteins 0.000 description 1
- 102100030126 Interferon regulatory factor 4 Human genes 0.000 description 1
- 235000010575 Pueraria lobata Nutrition 0.000 description 1
- 241000219781 Pueraria montana var. lobata Species 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、シ二ミット・トリガ回路に関する。
従来の相−１ｌｌＩｉ！！！１ＭＯ８トランジスタを用
い几シュミット・トリガ回路は、２つのＰチャンネルｆ
ｉＭ０８を界効果トランジスタと２つのＮチャンネル型
Ｍ０８１１界効果トランジスタ全電源間に直列に接続し
、各ＭＯ８１１界効果トランジスタのゲート電極に入力
信号を共通に加え、直列接続ＭＯ８電界効果トランジス
タの中間接続点から出力信号を得るとともに、この出力
信号によって２つのＰチャンネル型Ｍ０８＠界効果トラ
ンジスタの一万ト２つのＮチャンネル型ＭＵＭ１！界効
果トランジスタの−１とにそれぞれ並列接続されｆｃＭ
Ｏ８ＩＩ界効果トランジスタ七オンもしくはオフせしめ
て全体の回路の入力信号に対する閾値電圧’ｋｆ更せし
めていた。
い几シュミット・トリガ回路は、２つのＰチャンネルｆ
ｉＭ０８を界効果トランジスタと２つのＮチャンネル型
Ｍ０８１１界効果トランジスタ全電源間に直列に接続し
、各ＭＯ８１１界効果トランジスタのゲート電極に入力
信号を共通に加え、直列接続ＭＯ８電界効果トランジス
タの中間接続点から出力信号を得るとともに、この出力
信号によって２つのＰチャンネル型Ｍ０８＠界効果トラ
ンジスタの一万ト２つのＮチャンネル型ＭＵＭ１！界効
果トランジスタの−１とにそれぞれ並列接続されｆｃＭ
Ｏ８ＩＩ界効果トランジスタ七オンもしくはオフせしめ
て全体の回路の入力信号に対する閾値電圧’ｋｆ更せし
めていた。
かかる従来のシュミット・トリガ回路は、トリガー室圧
、すなわち上下のしきい値電圧は回路的に定まってしま
い、集積回路化した場合、トリガー電圧ｔ−変更するこ
とができなかった。この几め。
、すなわち上下のしきい値電圧は回路的に定まってしま
い、集積回路化した場合、トリガー電圧ｔ−変更するこ
とができなかった。この几め。
シュミット・トリガ回路を用い友システムにこのシュミ
ット・トリガ回路のトリガー電圧が適合しない場合には
シュミット回路そのものｔ１再設計しなければならない
という欠点があ−）几。
ット・トリガ回路のトリガー電圧が適合しない場合には
シュミット回路そのものｔ１再設計しなければならない
という欠点があ−）几。
本発明のシュミット・トリガー回路は、正および負の！
＃間に各々複数個のＰチャンネルおよびＮチャンネルＭ
ＯＳトランジスタのソースが直列に接続され、これら直
列接ＲされたＭ０８トランジスタの各ゲートは共通に入
力端子に接続され、Ｐチャンネルお工びヘチャンネルの
トランジスタの少なくともおのおの１つに並列に２個以
上の同一チャンネル形の制御用Ｍ（Ｊｌトランジスタが
接続され、直列接続の中間接続点から得られる出力信号
でもりて制御用ＭＯ８トランジスタの４通を制御してい
る。
＃間に各々複数個のＰチャンネルおよびＮチャンネルＭ
ＯＳトランジスタのソースが直列に接続され、これら直
列接ＲされたＭ０８トランジスタの各ゲートは共通に入
力端子に接続され、Ｐチャンネルお工びヘチャンネルの
トランジスタの少なくともおのおの１つに並列に２個以
上の同一チャンネル形の制御用Ｍ（Ｊｌトランジスタが
接続され、直列接続の中間接続点から得られる出力信号
でもりて制御用ＭＯ８トランジスタの４通を制御してい
る。
次に、画面全参照して、本発明？説明する。
第１図は本発明の一実施例であり、１に、シュミット・
トリガー回路の入力端子、３は出力端子である。正の’
ＦＪ！ ＃、 ｍ子２と負のｔｇｐ、端子４との間に２
つのＰチャンネルＭＯ８）ランジスタフ、９と２つのＮ
チャンネルトランジスタ１０．１１が直列に接続されて
いる。ＰチャンネルＭＯＳトランジスタ７に並列に複数
のＰチャンネルＭＯＳトランジスタが接続されており、
同様にＮチャンネルＭＯ８）ランジスタ１１に並列に複
数のＮチャンネルＭＯ８）ランジスタ１２が接続されて
いる。
トリガー回路の入力端子、３は出力端子である。正の’
ＦＪ！ ＃、 ｍ子２と負のｔｇｐ、端子４との間に２
つのＰチャンネルＭＯ８）ランジスタフ、９と２つのＮ
チャンネルトランジスタ１０．１１が直列に接続されて
いる。ＰチャンネルＭＯＳトランジスタ７に並列に複数
のＰチャンネルＭＯＳトランジスタが接続されており、
同様にＮチャンネルＭＯ８）ランジスタ１１に並列に複
数のＮチャンネルＭＯ８）ランジスタ１２が接続されて
いる。
直列接続されたトランジスタ７．９，１０．］１の中間
接続点からの出力はインバータ１３全介して出力端子３
に得られ、この出力端子３の出力信号はゲート制御回路
６の制御入力端子５によってＰチャンネルＭＯＳトラン
ジスタ８とへチャンネルＭＯＳトランジスタ１２の選択
されたものに入力されてその導通を制御している。選択
されないものは常に遮断状態となっている。
接続点からの出力はインバータ１３全介して出力端子３
に得られ、この出力端子３の出力信号はゲート制御回路
６の制御入力端子５によってＰチャンネルＭＯＳトラン
ジスタ８とへチャンネルＭＯＳトランジスタ１２の選択
されたものに入力されてその導通を制御している。選択
されないものは常に遮断状態となっている。
本実施例では、制御入力端子５に入力される高レベルの
信号の数に工９並列に接続されたＭＯ８トランジスタ８
．および１２の導通もしくは遮断するトランジスタの数
音制御することが可能となる。この数により、シュミッ
ト・トリガー回路のしきい値電圧が制御でき、シシミッ
ト電圧幅を制御できる。具体的ｌＣは出力信号により導
通もしくは遮断となるトランジスタの数を増やすことに
よりクエミット電圧暢全広げることができる。
信号の数に工９並列に接続されたＭＯ８トランジスタ８
．および１２の導通もしくは遮断するトランジスタの数
音制御することが可能となる。この数により、シュミッ
ト・トリガー回路のしきい値電圧が制御でき、シシミッ
ト電圧幅を制御できる。具体的ｌＣは出力信号により導
通もしくは遮断となるトランジスタの数を増やすことに
よりクエミット電圧暢全広げることができる。
以上説明し友工うに、本発明によれば任意にシ瓢ミツト
・トリガ電圧全ディジタル的に可変できるシュミット・
トリガ回路を得ることができる。
・トリガ電圧全ディジタル的に可変できるシュミット・
トリガ回路を得ることができる。
第１図は、本発明の一実施例金示す回路図である。
ｌ・・・入力端子、２・・・電源端子、３・・・出力端
子、４・・・負電源端子、５・・・制御信号入力端子、
６・・・ゲート制御回路、７，８．９・・・Ｐチャンネ
ルＭＯＳトランジスタ、１０，１１．１２・・・Ｎチャ
ンネルＭＯＳトランジスタ、１３・・・インバータ回路
代理人 弁矧＋ 内 泊 普・／′；：’ｔ＋
゛・、葛１図
子、４・・・負電源端子、５・・・制御信号入力端子、
６・・・ゲート制御回路、７，８．９・・・Ｐチャンネ
ルＭＯＳトランジスタ、１０，１１．１２・・・Ｎチャ
ンネルＭＯＳトランジスタ、１３・・・インバータ回路
代理人 弁矧＋ 内 泊 普・／′；：’ｔ＋
゛・、葛１図
Claims (1)
- それぞれ複数のＰチャンネルおよびＮチャンネル電界効
果トランジスタを電源端子間に直列接続し、各電界効果
トランジスタのゲートに共通に入力信号を加え、これら
直列接続された電界効果トランジスタの中間接続点から
得られる信号から出力信号を得、前記Ｐチャンネルおよ
びＮチャンネル電界効果トランジスタの各々所定のもの
に並列にそれぞれ複数の制御用トランジスタを有してお
り、前記中間接続点から得られる信号を前記複数の制御
用トランジスタの選択されたものの入力電極に加えたこ
とを特徴とするシュミット・トリガー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7780785A JPS61237509A (ja) | 1985-04-12 | 1985-04-12 | シユミツト・トリガ−回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7780785A JPS61237509A (ja) | 1985-04-12 | 1985-04-12 | シユミツト・トリガ−回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61237509A true JPS61237509A (ja) | 1986-10-22 |
Family
ID=13644286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7780785A Pending JPS61237509A (ja) | 1985-04-12 | 1985-04-12 | シユミツト・トリガ−回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61237509A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0188524U (ja) * | 1987-12-04 | 1989-06-12 | ||
| JPH0191333U (ja) * | 1987-12-07 | 1989-06-15 | ||
| US5874844A (en) * | 1997-03-20 | 1999-02-23 | Lg Semicon Co., Ltd. | Schmitt trigger circuit with an adjustable trigger voltage |
| KR100401505B1 (ko) * | 2001-05-10 | 2003-10-17 | 주식회사 하이닉스반도체 | 프로그램어블 쉬미트 트리거 회로 |
-
1985
- 1985-04-12 JP JP7780785A patent/JPS61237509A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0188524U (ja) * | 1987-12-04 | 1989-06-12 | ||
| JPH0191333U (ja) * | 1987-12-07 | 1989-06-15 | ||
| US5874844A (en) * | 1997-03-20 | 1999-02-23 | Lg Semicon Co., Ltd. | Schmitt trigger circuit with an adjustable trigger voltage |
| KR100401505B1 (ko) * | 2001-05-10 | 2003-10-17 | 주식회사 하이닉스반도체 | 프로그램어블 쉬미트 트리거 회로 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4996443A (en) | Integrated circuit for level shift | |
| US3541353A (en) | Mosfet digital gate | |
| JPH035692B2 (ja) | ||
| US5155387A (en) | Circuit suitable for differential multiplexers and logic gates utilizing bipolar and field-effect transistors | |
| US4945262A (en) | Voltage limiter apparatus with inherent level shifting employing MOSFETs | |
| JPH01503832A (ja) | 排他的オア・ゲート回路 | |
| US4717845A (en) | TTL compatible CMOS input circuit | |
| JPH07105709B2 (ja) | 電圧変換回路 | |
| JPS61166223A (ja) | 複合形スイツチ回路 | |
| KR870002660A (ko) | 게이트 어레이 lsi용 지연회로 | |
| JP2595074B2 (ja) | 半導体集積回路装置 | |
| JPH0314313A (ja) | 微分回路 | |
| JP2734531B2 (ja) | 論理回路 | |
| JPS61170130A (ja) | 出力インバ−タの貫通電流防止回路 | |
| JPS62149218A (ja) | 高耐圧ｃｍｏｓ回路 | |
| SU1149399A1 (ru) | Формирователь с трем состо ни ми на выходе | |
| JPS61234622A (ja) | 半導体集積回路 | |
| JPH02105612A (ja) | シュミット回路 | |
| JPS62274925A (ja) | Ｃｍｏｓ論理回路 | |
| JPH0198318A (ja) | 入力バッファ回路 | |
| JPH02124634A (ja) | ４値出力回路 | |
| JPS63301618A (ja) | 比較回路 | |
| JPH04156008A (ja) | 論理回路 | |
| JPH0377537B2 (ja) | ||
| JPH036123A (ja) | 論理入力回路 |