JPH1027893A - 電荷シンク又は電位ウェルとして設けられた絶縁層の下の基板内に電気的に結合され別に形成されたドープされた領域を有するｓｏｉウエーハ上に設けられた集積回路（ｉｃ）装置 - Google Patents

電荷シンク又は電位ウェルとして設けられた絶縁層の下の基板内に電気的に結合され別に形成されたドープされた領域を有するｓｏｉウエーハ上に設けられた集積回路（ｉｃ）装置

Info

Publication number
JPH1027893A
JPH1027893A JP6265863A JP26586394A JPH1027893A JP H1027893 A JPH1027893 A JP H1027893A JP 6265863 A JP6265863 A JP 6265863A JP 26586394 A JP26586394 A JP 26586394A JP H1027893 A JPH1027893 A JP H1027893A
Authority
JP
Japan
Prior art keywords
layer
region
doped
substrate
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6265863A
Other languages
English (en)
Inventor
Michael Ryuu Min-Hwan
マイケル リュー ミン−ホワン
Rin Peichin
リン ペイチン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Amer Fib Inc
Original Assignee
Amer Fib Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Amer Fib Inc filed Critical Amer Fib Inc
Publication of JPH1027893A publication Critical patent/JPH1027893A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1908—Preparing SOI wafers using silicon implanted buried insulating layers, e.g. oxide layers [SIMOX]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1922—Preparing SOI wafers using silicon etch back techniques, e.g. BESOI or ELTRAN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/012—Bonding, e.g. electrostatic for strain gauges
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【課題】ＳＯＩ構造における静電気放電や電気的超過ス
トレスに対する感受性の高さなどの問題を改善する。 【解決手段】ＳＯＩ構造のウエーハの絶縁層１２０の下
に十分な体積で高度にドープされた領域１４０を設け、
この領域に表面側から絶縁層の開口を通して基板接触を
するようにする。製造の際は、シリコン基板に対して表
面付近に高度にドープされた層を形成し、酸化物層を形
成し、これに表面に酸化物層がある別のウエーハを結合
する（ＢＥＳＯＩ）か、あるいは、シリコン基板に注入
により酸化物層を形成してから酸化物層の下に高度にド
ープされた層を形成する（ＳＩＭＯＸ）。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は概略その上に集積回路
（ＩＣ）を作る絶縁材上のシリコン（ＳＯＩ）ウエーハ
の構造及び製造プロセスに関する。更に詳しくは本発明
は電流シンクのための大きな体積を有し、静電気放電
（ＥＳＤ）及び電気的超過ストレス（ＥＯＳ）への感受
性を減少させたその上にＩＣを作るＳＯＩウエーハの構
造及び製造プロセスに関する。
【０００２】
【従来の技術】絶縁材上のシリコン（ＳＯＩ）ウエーハ
を作る技術は近年高速の集積回路（ＩＣ）装置がより複
雑でないプロセスによりその上に製造しうるような顕著
な進歩を示してきた。しかしながらこの技術の広く普及
した応用は幾つかの技術的困難によりまだ限定されてい
る。ＳＯＩウエーハ上に作られたＩＣ装置に対する主要
な関心は静電気放電（ＥＳＤ）又は電気的超過ストレス
（ＥＯＳ）により引き起こされる損傷への感受性であ
る。ＩＣ装置製造に用いられるウエーハは一般に種々の
ＩＣ回路の処理及び製造のためにウエーハの表面上の薄
い層からなる。それでこの薄い装置層はより厚いバルク
領域を形成する誘電材料でほとんどが形成される基板に
より支えられる。絶縁材上のシリコン（ＳＯＩ）ウエー
ハは例えば二酸化シリコン（ＳｉＯ2 ）層である絶縁層
を供し、これは基板のバルク領域を装置領域から絶縁し
分離する。図１にシリコン又はエピタキシ層１０、絶縁
層２０及びバルクシリコン領域３０を含む従来技術のＳ
ＯＩウエーハの断面図を示す。一般的にシリコン又はエ
ピタキシ層１０は約５００から２０００００オングスト
ロームのレンジの厚さを有する装置領域である。例えば
ＳｉＯ2 層である絶縁層は約１、０００から１０、００
０オングストロームの厚さを有する。バルク領域３０は
製造のコストを低いレベルに維持するためにポリシリコ
ンでありうる全体の構造を支持する。
【０００３】バルク基板上に作られた一般的なＩＣ装置
上でＳＯＩウエーハ上にＩＣ装置を製造する技術により
もたらされる幾つかの利点がある。第一に装置と基板間
の寄生効果、特に寄生容量は除去されうる。この寄生容
量は基板のドーピングに伴って増加し、ドーピング濃度
は現代のサブミクロン装置では非常に増加されているの
で、このＳＯＩの利点は現代のサブミクロン装置に対し
てより重要になってきている。第二に他の寄生問題、即
ちＩＣ装置の寸法がより小さくなるに従ってしばしばよ
り厳密になるラッチアップはまたＳＯＩウエーハ上にＩ
Ｃ装置を製造することにより回避されうる。故にＳＯＩ
ウエーハは改善された集積密度及び高速性能を有するよ
り小さい寸法のＩＣ装置を製造するより好ましい支持構
造を提供する。
【０００４】しかしながらＳＯＩウエーハのバルク材料
は絶縁層により装置領域から分離されているため基板の
バルク材料は電気的にはもはや集積回路の一部ではな
い。一定の電位を決めるための基板の使用又はＩＣ装置
に対するチャンネル閾値電圧（ＶT ）を安定させる基板
との電気的な接続においてウェルタップをもちいること
はもはや実行可能ではない。更にまたＥＳＤ又はＥＯＳ
の発生を防ぐための突然の高い密度の電流に対する電流
シンクとしてバルク領域内のウェルの大きな体積を用い
る従来技術の設計はまたＳＯＩウエーハ上では達成され
えない。ＳＯＩウエーハ上のＩＣ装置はＥＳＤ又はＥＯ
Ｓ損傷に対して非常に感受性が高くなる。この関係はＩ
Ｃ回路がより小さな寸法で製造され、高密度電流のスパ
イクにより敏感及び感受的になるに従ってより決定的に
なる。故にこの技術問題がＳＯＩウエーハプロセスでな
された顕著な利点及び最近の技術的進歩により解決され
ることなしにＩＣ装置製造に対するＳＯＩウエーハの応
用はまだ非常に制限される。
【０００５】ＥＳＤ及びＥＯＳ問題の他に、ＳＯＩウエ
ーハ上のＩＣ装置はトランジスタ区域のチャンネル領域
内の電位が下にある絶縁フィルムによりバルク基板から
絶縁されているために浮動することにより他の困難を有
する。従来技術のバルクトランジスタでは電気的接続は
基板を介してボディノードへ容易になされえ、ボディノ
ードの相対的に固定されたバイアスはドレインからソー
スへの電圧に関して安定な閾値電圧を供給する。しかし
ながら殆どのＳＯＩトランジスタでゲート電極の下のボ
ディ領域の消耗しない体積はボディノードとして機能す
る。ボディノードの電位はＩＣ装置の閾値電圧の決定に
対して重要である。しかしながらチャンネル領域の下の
ボディノードに近接する体積は典型的には二酸化シリコ
ン層である下にある絶縁層により基板から絶縁されるた
めに電気的に浮動するようになる。トランジスタの効果
的な閾値は反対に影響し、それはＳＯＩウエーハ上に製
造されたトランジスタ装置の動作特性を設計及び制御す
る場合における大きな不確実性を引き起こす。
【０００６】ＳＯＩ構造上に製造されたトランジスタは
寄生「黒チャンネル」効果として一般に認識されている
他の問題に更に遭遇する。これは「黒チャンネルトラン
ジスタ」構造により引き起こされ、ここで基板はゲート
として機能し、トランジスタの下にある絶縁フィルムは
ゲート誘電材料として機能する。この黒チャンネルは絶
縁フィルムに近接した境界のゲートチャンネルの下にあ
るボディノードに沿ったドレインからソースへの漏洩パ
スを生ずる。更にまた容量性結合が誘電的に絶縁された
ボディノード上のドレインとソース間に形成され、該ボ
ディノードは斯くして閾値電圧に同様に影響するボディ
ノードの電位をしばしばバイアスする。上記要因の全て
は電圧シフトを引き起こし、ＳＯＩウエーハ上で装置層
上に製造されるＩＣ装置に対するゲート閾値電圧を設計
及び安定させる上でより大きな不確実性を加える。
【０００７】幾つかの技術がこの困難を克服するために
提案されている。Ｈｏｕｓｔｏｎ等により開示されたア
メリカ特許明細書第５、１８５、２８０号「Ｍｅｔｈｏ
ｄｏｆ ｆａｂｒｉｃａｔｉｏｎ ａ ＳＯＩ ｔｒａ
ｎｓｉｓｔｏｒ ｗｉｔｈＰｏｃｋｔ Ｉｎｐｌａｎｔ
ａｎｄ Ｂｏｄｙ−ｔｏ−Ｓｏｕｒｃｅ（ＢＴＳ）
Ｃｏｎｔａｃｔ」にはＢＴＳ接触又は一般的なボディ接
触を有する又は有さないドレイン及びソースの延長され
たドレイン及びソース部分の１つ又は両方の下のボディ
として同じ導電性の型の注入された領域を有するＳＯＩ
ＭＯＳトランジスタが開示されている。この目的はバ
ックゲート電流を減少することによりゲート閾値電圧を
増強するよう「ポケット注入」を用いることである。そ
れでソースとボディ間のオーミック接続は珪素化（ｓｉ
ｌｉｃｉｄａｔｉｏｎ）によりなされる。
【０００８】Ｈｏｕｓｔｏｎ等により提案されたトラン
ジスタは増強された閾値電圧を有するが、ボディノード
の浮動電位により引き起こされた困難は完全に解決され
てはいない。ポケット注入の使用によりボディノードで
の電圧変動は減少するが、ゲートチャンネル下の「ボデ
ィノード」の小さな体積はなお絶縁されているので、そ
れの電圧はなお浮動する。浮動電圧は簡単に安定化され
えず故に「黒チャンネル」トランジスタ効果による基板
電圧により容易にバイアスされるようになり、他の全て
の電圧はトランジスタの近くで変化する。故に閾値電圧
は開示された構成では完全には制御されえない。加えて
Ｈｏｕｓｔｏｎ等により開示された技術は非常に薄い装
置層内で実施されねばならず、装置のコストは著しく増
加するより複雑な設計及び製造プロセスで実施されねば
ならない。
【０００９】アメリカ特許明細書第４、８９９、２０２
号「Ｈｉｇｈ Ｐｅｒｆｏｒｍａｎｃｅ Ｓｉｌｉｃｏ
ｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ Ｔｒａｎｓｉｓｔｏｒ
ｗｉｔｈ Ｂｏｄｙ Ｎｏｄｅ ｔｏ Ｓｏｕｒｃｅ
Ｎｏｄｅ Ｃｏｎｎｅｃｔｉｏｎ」（Ｂｌａｋｅ等に
より１９９０年２月６日発行）、アメリカ特許明細書第
４、９０６、５８７号「Ｍａｋｉｎｇ Ａ Ｓｉｌｉｃ
ｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒ Ｔｒａｎｓｉｓｔｏ
ｒ ｗｉｔｈ Ｓｅｌｅｃｔａｂｌｅ Ｂｏｄｙ Ｎｏ
ｄｅ ｔｏ Ｓｏｕｒｃｅ Ｎｏｄｅ Ｃｏｎｎｅｃｔ
ｉｏｎ」（Ｂｌａｋｅ等により１９９０年３月６日発
行）、アメリカ特許明細書第４、９４６、７９９号「Ｐ
ｒｏｃｅｓｓ ｆｏｒ Ｍａｋｉｎｇ Ａ Ｈｉｇｈ
Ｐｅｒｆｏｒｍａｎｃｅ Ｓｉｌｉｃｏｎ−ｏｎ−ｉｎ
ｓｕｌａｔｏｒ Ｔｒａｎｓｉｓｔｏｒ ｗｉｔｈ Ｂ
ｏｄｙ Ｎｏｄｅ ｔｏ Ｓｏｕｒｃｅ Ｎｏｄｅ Ｃ
ｏｎｎｅｃｔｉｏｎ」（Ｂｌａｋｅ等により１９９０年
８月７日発行）、アメリカ特許明細書第５、０７９、６
０５号「Ｓｉｌｉｃｏｎ−ｏｎ−ｉｎｓｕｌａｔｏｒＴ
ｒａｎｓｉｓｔｏｒ ｗｉｔｈ Ｓｅｌｅｃｔａｂｌｅ
Ｂｏｄｙ Ｎｏｄｅ ｔｏ Ｓｏｕｒｃｅ Ｎｏｄｅ
Ｃｏｎｎｅｃｔｉｏｎ」（Ｂｌａｋｅ等により１９９
２年１月７日発行）を含む幾つかのアメリカ特許には両
側からボディノードに潜在的に接触をなしうるゲート電
極のソース及びドレイン側の両方の上に注入された接触
領域を有するＳＯＩ ＭＯＳトランジスタが開示されて
いる。これらの特許に開示されたトランジスタの主な目
的は２つある。第一にはＳＯＩウエーハ上に製造された
トランジスタに対してソースノードとボディノードとの
間の接続が設けられる。そして第二にはソースからボデ
ィへの接続はマスクの必要性が減少した製造がなされ
え、ドレイン又はソースの選択が装置の製造のより後の
段階でなされうるという装置設計でのより大きな柔軟性
を有する。
【００１０】再びこれらの特許により開示されたトラン
ジスタは減少された漏れ電流、増加された閾値電圧、減
少されたチャンネル幅、又は減少されたマスクの必要性
において幾つかの改善を有するが、浮動チャンネル電位
の基本的問題はまだ解決されていない。Ｈｏｕｓｔｏｎ
等により提案された装置について記載されたトランジス
タが遭遇するのと同じ困難及び制限はＳＯＩ技術のＩＣ
製造への応用をなお制限する。
【００１１】最も決定的にはＳＯＩ装置、即ちこれらの
装置のＥＳＤ及びＥＯＳ感受性に対する主要な技術的関
心はこれらの従来技術の構造及び製造方法により達成し
えない。従来技術のＳＯＩウエーハ上の装置の製造に対
する薄い層により設けられた小さな体積はＥＳＤ及びＥ
ＯＳの困難を克服する実現可能な解決を提供するには本
質的に不充分である。
【００１２】故にＩＣ装置の製造の技術、特にＳＯＩウ
エーハ上にこれらの制限を解決する構造及び製造プロセ
スを提供することに対する要求がいまだにある。
【００１３】
【発明が解決しようとする課題】故に本発明の目的は従
来技術が遭遇する上記困難を克服するＳＯＩウエーハの
構造及び製造プロセスを提供することにある。特に本発
明の目的はＥＳＤ及びＥＯＳ問題の技術的困難により制
限されないＳＯＩウエーハの好ましい特性を有する、そ
の上にＩＣ装置を製造するためのＳＯＩウエーハ構造及
び製造プロセスを提供することにある。
【００１４】本発明の他の目的はＩＣ装置へのＥＳＤ又
はＥＯＳ損傷に対する入力回路保護の一部と同様に装置
集積を供する絶縁層の下の真性（ｉｎｔｒｉｎｓｉｃ）
の高度にドープされた領域を提供するＳＯＩウエーハ構
造及び製造方法を提供することにある。本発明の他の目
的は安定化のための突き合わせ（ｂｕｔｔｉｎｇ）接触
又はより良い安定化された電位及びトランジスタ性能を
達成するための抵抗として装置領域と接続するよう柔軟
に用いられうる絶縁層の下の真性の高度にドープされた
領域を提供するＳＯＩウエーハ構造及び製造方法を提供
することにある。
【００１５】本発明の他の目的は従来技術のシリコン又
はエピタキシプロセスのほとんどが容易に応用されうる
ような装置領域と絶縁層の下の真性の高度にドープされ
た領域との間に電気的接触を設けるＳＯＩウエーハ構造
及び製造方法を提供することにある。本発明の他の目的
は装置集積に対するより大きな寸法が用いられうるよう
な装置領域と絶縁層の下の真性の高度にドープされた領
域との間に電気的接触を設けるＳＯＩウエーハ構造及び
製造方法を提供することにある。
【００１６】
【課題を解決するための手段】簡単に言えば好ましい実
施例では本発明は表面を有する半導体基板と、その中に
集積回路（ＩＣ）装置を製造する該表面付近に配置され
た装置層とを含むウエーハからなる。ウエーハはまたそ
の中に製造される該ＩＣを有する該装置層を絶縁するた
めの該装置層の下の絶縁層を含む。ウエーハは該基板内
のドープされた領域を更に含む。該ドープされた領域は
絶縁層の下の層である。該ドープされた領域はまた該ド
ープされた領域が該装置層上に製造された該ＩＣ装置を
静電気放電（ＥＳＤ）及び電気的超過ストレス（ＥＯ
Ｓ）による損傷から保護する電荷シンクとして用いられ
るのに充分な体積の領域である。更にまた該ドープされ
た領域はそれにより該ドープされた領域が該ＩＣの集積
の一部になるように該ドープされた領域が該装置層内に
製造された該ＩＣ装置に対する電気的接続手段として用
いられるのに充分なドープ剤の濃度の領域である。
【００１７】本発明の利点はＥＳＤ及びＥＯＳ問題の技
術的困難により制限されないＳＯＩウエーハの好ましい
特性を有する、その上にＩＣ装置を製造するためのＳＯ
Ｉウエーハ構造及び製造プロセスを提供することにあ
る。本発明の他の利点はＩＣ装置へのＥＳＤ又はＥＯＳ
損傷に対する入力回路保護の一部と同様に装置集積を供
する絶縁層の下の真性の高度にドープされた領域を提供
するＳＯＩウエーハ構造及び製造方法を提供することに
ある。
【００１８】本発明の他の利点は安定化のための突き合
わせ接触又はより良い安定化された電位及びトランジス
タ性能を達成するための抵抗として装置領域と接続する
よう柔軟に用いられうる絶縁層の下の真性の高度にドー
プされた領域を提供するＳＯＩウエーハ構造及び製造方
法を提供することにある。本発明の他の利点は従来技術
のシリコン又はエピタキシプロセスのほとんどが容易に
応用されうるような装置領域と絶縁層の下の真性の高度
にドープされた領域との間に電気的接触を設けるＳＯＩ
ウエーハ構造及び製造方法を提供することにある。
【００１９】本発明の他の利点は装置集積に対するより
大きな寸法が用いられうるような装置領域と絶縁層の下
の真性の高度にドープされた領域との間に電気的接触を
設けるＳＯＩウエーハ構造及び製造方法を提供すること
にある。以下に図を参照して本発明の好ましい実施例を
詳細に説明し、それにより本発明のこれらの及び他の目
的及び利点は当業者に明らかとなる。
【００２０】
【実施例】図２に本発明の原理及び製造プロセスによる
ＳＯＩウエーハ１００からなる好ましい実施例の断面図
を示す。シリコン基板１３０はその上のこのＳＯＩウエ
ーハ１００の製造に用いられる。従来技術のＳＯＩウエ
ーハのようにウエーハ１００は装置層１１０、絶縁層１
２０、及びバルク基板領域１３０を有する。絶縁層１２
０の下に付加された高度にドープされた層１４０があ
る。高度にドープされた層１４０の厚さは約５０００か
ら各５００００オングストロームまでの範囲である。装
置層１１０、高度にドープされた層１４０、及びバルク
帯１３０は特定の装置プロセス及び応用に対してＮ又は
Ｐのどちらか又はそれらの任意の組み合わせであり得
る。
【００２１】故に図２は表面を有する半導体基板１３０
及びその中に集積回路（ＩＣ）の製造のために表面付近
に配置された装置層１１０を含むウエーハ１００からな
る本発明の好ましい実施例を示す。ウエーハ１００は装
置層１１０をその中で製造されるＩＣと共に絶縁する装
置層の下の絶縁層１２０をまた含む。ウエーハは該基板
１３０内のドープされた領域１４０を更に含む。該ドー
プされた領域１４０はまた該ドープされた領域が該装置
層１１０上に製造された該ＩＣ装置を静電気放電（ＥＳ
Ｄ）及び電気的超過ストレス（ＥＯＳ）による損傷から
保護する電荷シンクとして用いられるのに充分な体積の
領域である。該ドープされた領域１４０はそれにより該
ドープされた領域が該ＩＣの集積の一部になるように該
ドープされた領域が該装置層１１０内に製造された該Ｉ
Ｃ装置に対する電気的接続手段として用いられるのに充
分なドープ剤の濃度の領域である。ウエーハ１００を用
いて製造されるＩＣ装置に依存して、ドープされた領域
１４０は各副領域が装置層１１０内に製造されるＩＣ装
置に適切な異なる導電性の型及びドープ剤の濃度のドー
プ剤でドープされる複数の副領域に製造され、パターン
化される。
【００２２】図２に示すようにＳＯＩウエーハの層構造
は絶縁層上のボンド及びエッチングシリコン（ＢＥＳＯ
Ｉ）又は酸化物を有する注入されたシリコン（ＳＩＭＯ
Ｘ）ウエーハのどちらかにより処理される。ＢＥＳＯＩ
ウエーハはプロセスが絶縁層の両側の導電性型、材料及
びドープ剤の濃度の選択においてより柔軟性を有すると
いう利点を有する。他方でＳＩＭＯＸウエーハは単純な
ウエーハの製造段階を要し、より経済的である。以下に
説明するように本発明により開示されたＳＯＩ層構造の
利点は両方のウエーハの型で実現されうる。
【００２３】この高度にドープされた層１４０において
基板接触又はダウンタップ接触を供することにより装置
集積に対する他の寸法は設計者が利用しうる。直接接続
ラインに加えて高度にドープされた層１４０は非常に安
定な基板電圧がＩＣ製造のウエーハの従来技術のバルク
型とちょうど同じように確立されうるような共通電圧接
続手段を供する。
【００２４】図２に示すようなＳＯＩウエーハ１００は
図３の（Ａ）から（Ｄ）内の図の１つに順次に示すよう
な各段階を有する以下に説明されるような処理段階によ
り製造されうる。図３の（Ａ）を参照するに製造プロセ
スは半絶縁でドープされない又は軽度にＰ型又はＮ型に
ドープされたエピタキシ層２２０が形成されるシリコン
基板２１０から開始するよう始められる。このようにし
て１つの酸化物層２３０は標準の酸化プロセスの使用に
よりエピタキシ層の上に形成される。最終的なＢＥＳＯ
Ｉウエーハの意図された応用に依存して、エピタキシ層
２２０はウエーハ構造に対する付加的な層でありうる。
図３（Ｂ）にシリコンウエーハ２４０の表面付近の高度
にドープされた層２６０を形成するよう高い濃度のドー
プ剤２５０を有する注入された他のシリコンウエーハ２
４０を示す。
【００２５】図３の（Ｃ）に高度にドープされた層２６
０の上の酸化物層２７０を形成するシリコンウエーハ２
４０に対して酸化段階を適用することによる続いての処
理段階を示す。図３の（Ｄ）に図３の（Ｂ）に示すウエ
ーハ及び図３の（Ｃ）に示すウエーハを結合したウエー
ハを示し、ここでこれら２つのウエーハは層（３０＋７
０）を固める相互に隣接する酸化物層２３０及び酸化物
層２７０と共に相互に酸化物接着剤で接着される。エピ
タキシ層２２０を有するＢＥＳＯＩに対して酸化物層２
１０はエピタキシ層２２０の一部が特定の層の厚さにな
るように研削されて除かれる。
【００２６】故に本発明は、（ａ）第一のシリコン基板
の上に第一の酸化層を形成し、（ｂ）第二のシリコン基
板の上にドープされた層を形成し、（ｃ）該ドープされ
た層の上に第二の酸化層を形成し、（ｄ）該第一の酸化
層を該第二に酸化層をボンディングし、（ｅ）薄いシリ
コン層を形成するために該第一のシリコン基板の一部を
研削して除く各段階からなるウェルを有する絶縁材上の
ボンド及びエッチングシリコン（ＢＥＳＯＩＷ）ウエー
ハを製造する方法を教示する。
【００２７】図４の（Ａ）から（Ｂ）を参照するにＳＯ
Ｉ３００の注入された酸化物（ＳＩＭＯＸ）型を有する
シリコンに対する製造プロセスを示す。シリコン基板３
１０は燐又は硼素のような高エネルギードープ剤３２０
の注入に対して用いられ、酸化物注入ドープ剤３３０は
また酸化物層を形成するのに用いられる。酸化物ドープ
剤３３０の注入深さは高エネルギードープ剤３２０に比
べてより浅い。好ましい実施例では高エネルギードープ
剤３２０により生成されたピーク濃度は酸化物ドープ剤
３３０の注入により生成されたピーク濃度よりも約５０
００から１００００オングストローム深い。図４の
（Ｂ）に図４の（Ａ）で示された注入の結果として形成
された層構造を示す。より浅い酸化物層３５０はシリコ
ン基板３１０内のより深いドープ剤層３４０の上に形成
され、一方で装置層３６０は酸化物層３５０上及び基板
３１０の表面の下に直接形成される。
【００２８】本発明はまた（ａ）シリコン基板の下に注
入により酸化層を形成し、それにより該基板の該表面の
近くにシリコンの薄い層を形成し、（ｂ）該酸化物層の
下のシリコン基板内にドープされた層を形成する各段階
からなる絶縁材上のシリコン（ＳＯＩ）ウエーハに注入
された酸化物を有するシリコン（ＳＩＭＯＸ）を製造す
る方法を教示する。
【００２９】図５の（Ａ）から（Ｃ）及び図６の（Ａ）
から（Ｃ）に本発明によるＳＯＩウエーハ４００上のＩ
Ｃ装置に対する基板接触を生成する処理段階を示す。図
５の（Ａ）にＳＯＩウエーハ４００が基板バルク領域４
４０上に支持されているのを示し、ここで高度にドープ
された層４３０、二酸化シリコンからなる絶縁層４２
０、シリコン又はエピタキシ層４１０が順次に一方が他
方の上に形成される。図５の（Ｂ）では最上層、即ちシ
リコン又はエピタキシ層４１０の１部分４１０ー１は酸
化物層４２０の表面にパターン化され、エッチングされ
て除去される。次に図５の（Ｃ）ではウエーハの除去さ
れた領域４１０及び全体の表面領域は酸化物層４１０ー
２に覆われる。図６の（Ａ）では接触開口４１０ー３は
高度にドープされた層４３０の表面に向かって開口４１
０ー３を下方へパターン化し、エッチングして除去する
ことにより生成される。次に図６の（Ｂ）ではオーミッ
ク接触が接触開口４１０ー３の下の高度にドープされた
層４３０の上の注入接触帯４３０ー１を形成するよう接
触開口４３０ー３内に金属イオン４５０を注入すること
により形成される。図６の（Ｃ）では金属接触４６０が
接触開口４１０ー３内に金属を堆積することにより形成
される。基板接触は金属接触４６０を介して形成され、
該接触は必要なら基板を注入帯４３０ー１を介して外部
の回路（図示せず）に接続する。
【００３０】上記プロセスの使用により、表面を有する
半導体基板４４０からなり、基板接触に対するアクセス
を設けたＳＯＩウエーハ４００が製造される。装置層４
１０はその中に集積回路（ＩＣ）を製造する該表面付近
に配置される。絶縁層４２０はその中に製造される該Ｉ
Ｃ装置を有する該装置層を絶縁するための該装置層４１
０の下にある。高度にドープされた層４３０は該基板４
４０内の該絶縁層４２０の下に形成される。該高度にド
ープされた層４３０と電気的な接触を確立する基板接触
アクセス手段４１０ー３はアクセス手段４１０ー３が該
絶縁層４２０を介して該装置層４１０から該高度にドー
プされた層４３０まで貫通する開口であるよう設けられ
る。該開口４１０ー３向かって露出し、該開口に近接す
る該装置層４１０の区域は接触アクセス絶縁手段により
絶縁される。該開口４１０ー３に向かって露出し、該開
口に近接する該高度にドープされた層４３０の領域はオ
ーミック接触注入を有するよう注入される。
【００３１】図７の（Ａ）から（Ｄ）及び図８の（Ａ）
から（Ｃ）に本発明によるＳＯＩウエーハ５００に対す
るダウンタップ接触を生成する処理段階を示す。図７の
（Ａ）にバルク領域５４０上に支持されたＳＯＩウエー
ハ５００を示し、ここで高度にドープされた層５３０、
二酸化シリコン５２０からなる絶縁層、シリコン又はエ
ピタキシ層５１０が順次に一方が他方の上に形成され
る。図７の（Ｂ）では最上層、即ちシリコン又はエピタ
キシ層５１０の１部分５１０ー１は酸化物層５２０の表
面にパターン化され、エッチングされて除去される。次
に図７の（Ｃ）ではウエーハの除去された領域５１０及
び全体の表面領域は酸化物層５１０ー２に覆われる。図
７の（Ｄ）では接触開口５１０ー３は高度にドープされ
た層５３０の表面に向かって開口５１０ー３を下方へパ
ターン化し、エッチングして除去することにより生成さ
れる。シリコン又はエピタキシ層５１０の１部は接触開
口５１０ー３に向かって露出する。次に図８の（Ａ）で
はオーミック接触が接触開口５１０ー３内に金属イオン
５５０を注入することにより形成される。金属イオン５
５０の注入は２つの注入接触帯５１０ー４及び５３０ー
１を形成するために金属イオン５５０がシリコン又はエ
ピタキシ層５１０の表面領域及び高度にドープされた層
５３０内に注入されるようにシリコン又はエピタキシ層
の露出された開口に向かって傾いた角度で注入されるよ
うに実施される。注入接触帯５１０ー４はシリコン又は
エピタキシ層５１０の露出された縁で表面領域上に形成
され、注入接触帯５３０ー１は接触開口５１０ー３の下
の高度にドープされた層５３０の上に形成される。次に
図８の（Ｂ）で金属接触５６０は接触開口５１０ー３内
に金属を堆積することにより及び接触プラグのみが露出
するよう堆積された金属がエッチングで除去されること
により形成される。ダウンタップ接触は金属接触５６０
を介して形成され、該金属接触は必要なら基板及びシリ
コン又はエピタキシ層５１０を注入接触帯５３０ー１及
び５１０ー４を介して外部の回路（図示せず）に接続す
る。次に図８の（Ｃ）では全体のウエーハ５００の表面
はウエーハ５００上の次の処理段階が行われる前に酸化
物層５７０で覆われる。
【００３２】上記プロセスの使用により、表面を有する
半導体基板５４０からなり、ダウンタップ接触に対する
アクセスを設けたＳＯＩウエーハ５００が製造され、装
置層５１０はその中に集積回路（ＩＣ）を製造する該表
面付近に配置される。絶縁層５２０はその中に製造され
る該ＩＣ装置を有する該装置層を絶縁するための該装置
層５１０の下に形成される。高度にドープされた層５３
０は該基板５３０内の該絶縁層５２０の下に形成され
る。 ダウンタップ接触アクセス手段５１０ー３は該絶
縁層５２０を介して該装置層５１０から該高度にドープ
された層５３０まで貫通する開口である、該高度にドー
プされた層５３０と該装置層５１０上のダウンタップ接
触区域５１０ー４間の電気的な接触を確立する。該ダウ
ンタップ接触区域５１０ー４は該開口５１０ー３へ向か
って露出され、オーミック接触注入を有するよう注入さ
れた該装置層５１０上の区域である。該開口５１０ー３
に向かって露出し、該開口５１０ー３に近接する該装置
層５１０の区域は該ダウンタップ接触区域５１０ー４を
除いて接触アクセス絶縁手段により絶縁される。該開口
５１０ー３に向かって露出し、該開口５１０ー３に近接
する該高度にドープされた層５３０の領域５３０ー１は
オーミック接触注入を有するよう注入される。
【００３３】図９の（Ａ）に標準のソース／ドレイン接
続、及び本発明で開示されたウエーハ及びダウンタップ
構造を用いたダウンタップ接続の両方を用いる典型的な
トランジスタ６００の配置の構成を示す。図示された能
動（ａｃｔｉｖｅ）トランジスタ領域６８０はポリゲー
ト６１０で覆われたチャンネル領域を含む実線内の囲ま
れた区域である。ドレイン領域６２０及びソース領域６
３０はゲート６１０のどちらの側上にも配置されうる。
能動区域６８０内及びゲート６１０の下がチャンネル領
域である。図示したソース及びドレイン注入領域６６０
はソース領域６３０から右に延在する右下端で外側に延
在された突き合わせ接触注入領域６７０を除いてソース
６３０及びドレイン６２０を囲む全体の区域を覆う。ソ
ース及びドレイン注入領域６６０はゲート６１０の下の
チャンネル領域の導電性の型と反対の導電性の型で注入
される。複数のソース及びドレイン接触６４０はソース
及びドレイン注入領域６６０内に形成される。少なくと
も１つの突き合わせ接触６５０はソース及びドレイン注
入領域６６０の隣の突き合わせ接触注入領域６７０内に
形成される。突き合わせ接触注入領域６７０はソース領
域６３０と接続する突き合わせ領域を形成するためにチ
ャンネル領域に対する導電性の型と同じ導電性の型で注
入される。突き合わせ接触６５０は図７の（Ａ）から
（Ｄ）及び図８の（Ａ）から（Ｃ）に示されるようなプ
ロセスにより製造されるダウンタップ接触でありうる。
【００３４】図９の（Ｂ）にＳＯＩウエーハ６０１上に
製造された図９の（Ａ）のトランジスタ６００の線Ａー
Ａ’に沿った断面図を示す。該トランジスタは本発明に
よるドープされた層６０４を有する基板６０２及び好ま
しくは能動トランジスタ区域６８０を絶縁する酸化物層
である絶縁層６０６、即ち図９の（Ａ）のＳＯＩウエー
ハ６０１の表面付近の実線で囲まれた区域により支持さ
れる。能動トランジスタ区域６８０はまた図９の（Ａ）
及び（Ｂ）に示されるように基板６０２の表面付近に形
成されるソース及びドレイン注入区域６６０で囲まれ
る。それで能動トランジスタ区域６８０は他の装置区域
（図示せず）から絶縁領域６０８により絶縁される。図
示されるように能動トランジスタ区域６８０を絶縁する
絶縁領域６０８はＳＯＩウエーハ６０１の表面近くに形
成される。絶縁領域６０８は絶縁層６０６上に絶縁領域
６０８の底面の下の狭い能動層６０７及び絶縁区域６０
６の表面を残して形成される。この能動層、即ちラッチ
層６０７は突き合わせ接触注入領域６７０及び突き合わ
せ接触６５０がゲート６１０の下のチャンネル領域と共
にラッチ出来るようにする。該ラッチはドープされた層
６０４の電位を有するチャンネル電位をラッチすること
によりチャンネル電位を接続及び安定させる手段である
ダウンタップ接触である突き合わせ接触６５０を供す
る。
【００３５】図１０の（Ａ）に標準のソース／ドレイン
接続、及び本発明で開示されたウエーハ及びダウンタッ
プ構造を用いたダウンタップ接続の両方を用いる他のト
ランジスタ７００の配置の構成を示す。図示された能動
（ａｃｔｉｖｅ）トランジスタ領域７８０はポリゲート
７１０で覆われたチャンネル領域を含む実線内の囲まれ
た区域である。ドレイン領域７２０及びソース領域７３
０はゲート７１０のどちらの側上にも配置されうる。能
動区域７８０内及びゲート７１０の下がチャンネル領域
である。図示したソース及びドレイン注入領域７６０は
ソース領域７３０から右に延在する右下端で外側に延在
された突き合わせ接触注入領域７７０を除いてソース７
３０及びドレイン７２０を囲む全体の区域を覆う。ソー
ス及びドレイン注入領域７６０はゲート７１０の下のチ
ャンネル領域の導電性の型と反対の導電性の型で注入さ
れる。複数のソース及びドレイン接触７４０はソース及
びドレイン注入領域７６０内に形成される。少なくとも
１つの突き合わせ接触７５０はソース及びドレイン注入
領域７６０の隣の突き合わせ接触注入領域７７０内に形
成される。突き合わせ接触注入領域７７０はゲート７１
０に関してソース領域７３０と典型的には同じ側の突き
合わせ領域を形成するためにチャンネル領域に対する導
電性の型と同じ導電性の型で注入される。小さな能動領
域７６５は突き合わせ接触領域７７０付近のソース及び
ドレイン注入領域７６０間に配置されることにまた注意
すべきである。斯くしてこの小さな能動領域７６５は突
き合わせ接触領域７７０がゲート７１０の下のチャンネ
ルと共にラッチするのを可能にする。突き合わせ接触７
５０は図７の（Ａ）から（Ｄ）及び図８の（Ａ）から
（Ｃ）に示されるようなプロセスにより製造されるダウ
ンタップ接触でありうる。突き合わせ接触領域７７０と
小さな能動領域７６５により供されるチャンネルとの間
のラッチは突き合わせ接触７５０を可能にし、これはド
ープされた層７０４（以下の図１０の（Ｂ）に示す）の
電位を有するチャンネル電位をラッチすることによりチ
ャンネル電位を接続及び安定させる手段であるダウンタ
ップ接触である。
【００３６】図１０の（Ｂ）にＳＯＩウエーハ７０１上
に製造された図１０の（Ａ）のトランジスタ７００の線
ＢーＢ’に沿った断面図を示す。該トランジスタは本発
明によるドープされた層７０４を有する基板７０２及び
好ましくは能動トランジスタ区域７８０を絶縁する酸化
物層である絶縁層７０６、即ち図９の（Ａ）のＳＯＩウ
エーハ７０１の表面付近の実線で囲まれた区域により支
持される。能動トランジスタ区域７８０はまた図１０の
（Ａ）及び（Ｂ）に示されるようにＳＯＩウエーハ７０
１の表面付近に形成されるソース及びドレイン注入区域
７６０で囲まれる。それで能動トランジスタ区域７８０
は他の装置区域（図示せず）から絶縁領域７０８により
絶縁される。図示されるように能動トランジスタ区域７
８０を絶縁する絶縁領域７０８はＳＯＩウエーハ７０１
の表面近くに形成される。絶縁領域７０８は絶縁層７０
６に到達するように形成され、斯くして能動トランジス
タ区域７８０を全体的に絶縁する。上記で指摘したよう
に突き合わせ接触領域７７０とゲート７１０の下のチャ
ンネルとの間のラッチは小さな能動区域７６５により供
される。小さな能動区域７６５はラッチを供するので、
図９の（Ｂ）に示されるような断面はまたこのトランジ
スタに対して実施されうる。
【００３７】このように本発明は基板内の絶縁層の下に
少なくともドープされた領域を設けられたＳＯＩウエー
ハ上に形成されたトランジスタ６００に対する構成を開
示する。トランジスタ６００はドレイン領域６２０とソ
ース領域６３０と突き合わせ接触領域６７０とを含み、
該各領域がそれぞれ対応する注入領域を含む能動トラン
ジスタ領域６８０を含む。トランジスタ６００は該ドレ
イン領域６２０と該ソース領域６３０はゲート６１０の
下のチャンネルと異なる導電性の型にドープされ、一方
で該突き合わせ接触領域６７０は該ゲート６１０と同じ
導電性の型にドープされ該ゲート６１０に関して該ソー
ス領域６３０と同じ側に配置された該ドレイン領域６２
０と該ソース領域６３０を分離するゲート６１０を更に
含む。複数のソース及びドレイン接触６４０は該ドレイ
ン領域６２０及び該ソース領域６３０の中に形成され
る。少なくとも一つの突き合わせ接触アクセス手段は該
絶縁層の下の該ドープされた領域を有する該トランジス
タ６００間に電気的接触を確立する該突き合わせ接触領
域６７０内に（突き合わせ接触６５０の下に）形成され
る。該アクセス手段は該絶縁層を介して該突き合わせ接
触領域６７０から該ドープされた層まで貫通する開口で
ある。該突き合わせ接触領域６７０内の該ダウンタップ
接触アクセス手段はその上に形成されたオーミック接触
を含むことにより突き合わせ接触６５０を更に有する。
該能動トランジスタ領域６８０は該絶縁層６０６及び周
囲の絶縁領域６０８により絶縁され、この内に該周囲の
絶縁領域６０８の底面と該絶縁層６０６の表面との間で
ラッチ層６０７の余地がある。
【００３８】本発明はまた基板内の絶縁層の下に少なく
ともドープされた領域を設けられたＳＯＩウエーハ上に
形成されたトランジスタ７００に対する構成を開示す
る。トランジスタ７００はドレイン領域７２０とソース
領域７３０と突き合わせ接触領域７７０とを含み、該各
領域がそれぞれ対応する注入領域を含む能動トランジス
タ領域７８０を含む。トランジスタ７００は該ドレイン
領域７２０と該ソース領域７３０はゲート７１０の下の
チャンネルと異なる導電性の型にドープされ、一方で該
突き合わせ接触領域７７０は該ゲート７１０の下のチャ
ンネルと同じ導電性の型にドープされ該ゲート７１０に
関して該ソース領域７３０と同じ側に配置された該ドレ
イン領域７２０と該ソース領域７３０を分離するゲート
７１０を更に含む。ラッチ領域７６５はゲート７１０の
付近のソース注入領域７２０及び突き合わせ接触区域７
７０をより小さくして能動トランジスタ区域７８０の縁
に沿った開口領域７７５を可能にするよう制限すること
により形成される。複数のソース及びドレイン接触７４
０は該ドレイン領域７２０及び該ソース領域７３０の中
に形成される。少なくとも一つの突き合わせ接触アクセ
ス手段は該絶縁層の下の該ドープされた領域を有する該
トランジスタ７００間に電気的接触を確立する該突き合
わせ接触領域７７０内に（突き合わせ接触７５０の下
に）形成される。該アクセス手段は該絶縁層７０６を介
して該突き合わせ接触領域７７０から該ドープされた層
７０４まで貫通する開口である。該突き合わせ接触領域
７７０内の該ダウンタップ接触アクセス手段はその上に
形成されたオーミック接触を含むことにより突き合わせ
接触７５０を更に有する。
【００３９】これらの構成を用いることによりＳＯＩウ
エーハ上に形成されたトランジスタ６００及び７００は
突き合わせ接触６５０及び７５０を介して絶縁層の下の
ドープされた領域と電気的な接触を確立することを可能
にする。本発明の利点はドープされた領域はＥＳＤ及び
ＥＯＳ保護を提供する電気的電荷シンクとして用いられ
え、ドープされた領域は回路設計の柔軟性を増加し、よ
り安定なチャンネル電位を提供し、簡単に実現させうる
故にダウンタップ接触の使用によりＩＣチップ区域を節
約するための回路集積の部分として用いられうる。特に
上記トランジスタ内に設けられたラッチはダウンタップ
接触がチャンネル電位を安定させるのを可能にする。故
に浮動電位を有するゲートの下の全体に絶縁されたチャ
ンネル領域の従来技術が遭遇した問題は解決された。
【００４０】本発明は現在の好ましい実施例に関して記
載されているがその様な開示は制限として解釈されるべ
きではない。上記開示を読んだ後に種々の代替及び変更
は当業者にとって疑いなく明らかになるであろう。従っ
て請求項は本発明の精神及び範囲内に含まれる全ての代
替及び変更を網羅するよう解釈されることを意図してい
る。
【図面の簡単な説明】
【図１】一般的なＳＯＩウエーハの従来技術の構造の断
面図を示す。
【図２】本発明によるＳＯＩウエーハの層構造の断面図
を示す。
【図３】（Ｄ）のＢＥＳＯＩウエーハを作る本発明によ
る処理段階を表す順次の断面図を示す。
【図４】ＳＩＭＯＸＳＯＩウエーハを作る本発明による
処理段階を表す順次の断面図を示す。
【図５】ＳＯＩウエーハに対する基板接触を作る本発明
による処理段階を表す順次の断面図を示す。
【図６】ＳＯＩウエーハに対する基板接触を作る本発明
による処理段階を表す順次の断面図を示す。
【図７】ＳＯＩウエーハ内のダウンタップを作る本発明
による処理段階を表す順次の断面図を示す。
【図８】ＳＯＩウエーハ内のダウンタップを作る本発明
による処理段階を表す順次の断面図を示す。
【図９】（Ａ）に標準のソースドレイン接触と本発明に
よるダウンタップ接触の両方を有する１のトランジスタ
の概略の正面図を、（Ｂ）に（Ａ）のトランジスタの断
面図を示す。
【図１０】（Ａ）に標準のソースドレイン接触と本発明
によるダウンタップ接触の両方を有する他のトランジス
タの概略の正面図を、（Ｂ）に（Ａ）のトランジスタの
断面図を示す。
【符号の説明】
１００、３００、４００、５００、６０１、７０１ Ｓ
ＯＩウエーハ １１０ 装置層 １２０ 絶縁層 １３０ 半導体基板 １４０ 高度にドープされた層 ２２０ エピタキシ層 ２３０ 酸化物層 ２４０ シリコンウエーハ ２５０ 高い濃度のドープ剤 ２６０ 高度にドープされた層 ２７０ 酸化物層 ３１０ シリコン基板 ３２０ 高エネルギードープ剤 ３３０ 酸化物注入ドープ剤 ３４０ ドープ剤層 ３５０ 酸化物層 ３６０ 装置層 ４１０、５１０ シリコン又はエピタキシ層 ４１０ー１、５１０ー１ シリコン又はエピタキシ層の
一部 ４１０ー２、５１０ー２ 酸化物層 ４１０ー３、５１０ー３ 接触開口 ４２０、５２０、５７０ 酸化物層 ４３０、５３０ 高度にドープされた層 ４３０ー１、５３０ー１、５１０ー４ 注入接触帯 ４４０、５４０ 基板バルク領域 ４６０、５６０ 金属接触 ６００、７００ トランジスタ ６０２、７０２ 基板 ６０４、７０４ ドープされた層 ６０６、７０６ 絶縁層 ６０７、７０７ 能動層 ６０８、７０８ 絶縁領域 ６１０、７１０ ポリゲート ６２０、７２０ ドレイン領域 ６３０、７３０ ソース領域 ６４０、７４０ ソース及びドレイン接触 ６５０、７５０ 突き合わせ接触 ７６５ 能動領域
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/00 ３０１ (72)発明者 ペイチン リン アメリカ合衆国 カリフォルニア 95129 サン・ホセ ロイヤル・アン・コート 1439

Claims (22)

    【特許請求の範囲】
  1. 【請求項１】表面を有する半導体基板と；その中に集積
    回路（ＩＣ）装置を製造する該表面付近に配置された装
    置層と；その中に製造されるべき該ＩＣ装置を有する該
    装置層を絶縁するための該装置層の下の絶縁層と；該絶
    縁層の下の該基板内のドープされた領域とからなり、該
    ドープされた領域は該ＩＣ装置の特定の設計の前に実質
    的に別に形成されるウエーハ。
  2. 【請求項２】 該ドープされた領域は該ＩＣ装置に対し
    て電位ウェル又は電荷シンクを設けるために該ＩＣ装置
    に電気的に接続される請求項１記載のウエーハ。
  3. 【請求項３】 該ドープされた領域は該ＩＣ装置に対す
    る適切な電気的接続を設ける該絶縁層の直下のドープさ
    れた層である請求項２記載のウエーハ。
  4. 【請求項４】 該ドープされた領域は該ドープされた領
    域が該装置層上に製造された該ＩＣ装置を静電気放電
    （ＥＳＤ）及び電気的超過ストレス（ＥＯＳ）による損
    傷から保護する電荷シンクを設けた充分な体積の領域で
    ある請求項１記載のウエーハ。
  5. 【請求項５】 該ドープされた領域は、該ドープされた
    領域が該ＩＣの集積の一部になるように、該ドープされ
    た領域が該装置層内に製造された該ＩＣ装置に対する電
    気的接続手段を設ける充分なドープ剤の濃度の領域であ
    る請求項１記載のウエーハ。
  6. 【請求項６】 該ドープされた領域が各副領域が異なる
    導電性の型及びドープ剤の濃度のドープ剤でドープされ
    る複数の副領域にパターン化される請求項２記載のウエ
    ーハ。
  7. 【請求項７】 該半導体基板はシリコン基板である請求
    項６記載のウエーハ。
  8. 【請求項８】 該半導体基板はポリシリコン基板である
    請求項６記載のウエーハ。
  9. 【請求項９】 該絶縁層は二酸化シリコン層である請求
    項７記載のウエーハ。
  10. 【請求項１０】表面を有するシリコン半導体基板と；そ
    の中に集積回路（ＩＣ）装置を製造する該表面付近に配
    置された装置層と；その中に製造される該ＩＣを有する
    該装置層を絶縁するための該装置層の下の二酸化シリコ
    ンからなる絶縁層と；該基板内の該絶縁層の下のドープ
    された領域とからなり、該ドープされた領域は該ＩＣ装
    置の特定の設計の前に実質的に別に形成され、該ドープ
    された領域が該ＩＣの集積の一部になるように該装置層
    内に製造された該ＩＣ装置に対する電気的接続手段を設
    ける充分なドープ剤の濃度の領域であるウエーハ。
  11. 【請求項１１】表面を有する半導体基板と；その中に集
    積回路（ＩＣ）装置を製造する該表面付近に配置された
    装置層と；その中に製造される該ＩＣを有する該装置層
    を絶縁するための該装置層の下の絶縁層と；該基板内の
    保護及び接続手段とからなるウエーハであって、該基板
    は該ＩＣ装置の特定の設計の前に実質的に別に形成さ
    れ、該保護及び接続手段は該装置層上に製造された該Ｉ
    Ｃ装置を静電気放電（ＥＳＤ）及び電気的超過ストレス
    （ＥＯＳ）による損傷から保護し、該保護及び接続手段
    はそれがＩＣ装置の一部になるように該絶縁層の下の該
    基板内の該ＩＣ装置中に電気的に接続をなすよう該ＩＣ
    装置に更に接続されるウエーハ。
  12. 【請求項１２】（ａ）第一のシリコン基板の上に第一の
    酸化層を形成し； （ｂ）第二のシリコン基板の上にドープされた層を形成
    し； （ｃ）該ドープされた層の上に第二の酸化層を形成し； （ｄ）該第一の酸化層を該第二の酸化層にボンディング
    し； （ｅ）薄いシリコン層を形成するために該第一のシリコ
    ン基板の一部を研削して除く各段階からなるウェルを有
    する絶縁材上のボンド及びエッチングシリコン（ＢＥＳ
    ＯＩＷ）ウエーハを製造する方法。
  13. 【請求項１３】該段階（ａ）が該第一の酸化層を形成す
    る前に該第一のシリコン基板の上にエピタキシ層を形成
    する段階を更に有し；該段階（ｅ）が該エピタキシ層を
    露出するために該第一のシリコン基板を研削して除く段
    階を更に有する請求項１２記載のＢＥＳＯＩＷウエーハ
    を製造する方法。
  14. 【請求項１４】（ａ）シリコン基板の下に注入により酸
    化層を形成し、それにより該基板の該表面の近くにシリ
    コンの薄い層を形成し； （ｂ）該酸化物層の下のシリコン基板内にドープされた
    層を形成する各段階からなる絶縁材上のシリコン（ＳＯ
    Ｉ）ウエーハに注入された酸化物を有するシリコン（Ｓ
    ＩＭＯＸ）を製造する方法。
  15. 【請求項１５】表面を有する半導体基板と；その中に集
    積回路（ＩＣ）装置を製造する該表面付近に配置された
    装置層と；その中に製造される該ＩＣ装置を有する該装
    置層を絶縁するための該装置層の下の絶縁層と；該ＩＣ
    装置の特定の設計の前に及び実質的に別に形成され、該
    基板内の該絶縁層の下のドープされた層と；該絶縁層を
    介して該装置層から該ドープされた層まで貫通する開口
    である、該ドープされた層と電気的な接触を確立する基
    板接触アクセス手段とからなるＳＯＩウエーハ。
  16. 【請求項１６】 該開口に向かって露出し、該開口に近
    接する該装置層の区域は接触アクセス絶縁手段により絶
    縁される請求項１５記載のＳＯＩウエーハ。
  17. 【請求項１７】 該開口に向かって露出し、該開口に近
    接する該ドープされた層の領域はオーミック接触を更に
    有する請求項１６記載のＳＯＩウエーハ。
  18. 【請求項１８】表面を有する半導体基板と；その中に集
    積回路（ＩＣ）装置を製造する該表面付近に配置された
    装置層と；その中に製造される該ＩＣ装置を有する該装
    置層を絶縁するための該装置層の下の絶縁層と；該ＩＣ
    の特定の設計の前に実質的に別に形成され、該基板内の
    該絶縁層の下のドープされた層と；該絶縁層を介して該
    装置層から該ドープされた層まで貫通する開口である、
    該ドープされた層と該装置層上のダウンタップ接触区域
    間の電気的な接触を確立するダウンタップ接触アクセス
    手段と；からなり：該ダウンタップ接触区域は該開口へ
    向かって露出され、そのうえに形成されたオーミック接
    触を含む該装置層上の区域であるＳＯＩウエーハ。
  19. 【請求項１９】該開口に向かって露出し、該開口に近接
    する該装置層の区域は該ダウンタップ接触区域を除いて
    接触アクセス絶縁手段により絶縁され；該開口に向かっ
    て露出し、該開口に近接する該ドープされた層の領域は
    その上に形成されたオーミック接触を更に含む請求項１
    ８記載のＳＯＩウエーハ。
  20. 【請求項２０】トランジスタの特定の設計の前に実質的
    に別に形成され、該基板内の該絶縁層の下に形成された
    ドープされた領域と；該絶縁層上に形成され、ドレイン
    領域とソース領域と突き合わせ接触領域とを含み、該各
    領域がそれぞれ対応する注入領域を含む能動トランジス
    タ領域と；該ドレイン領域と該ソース領域該はゲートの
    下のチャンネル領域と異なる導電性の型にドープされ、
    一方で該突き合わせ接触領域は該ゲートの下の該チャン
    ネル領域と同じ導電性の型にドープされ該ゲートに関し
    て該ソース領域と同じ側に配置された該ドレイン領域と
    該ソース領域を分離するゲートと；該ドレイン領域及び
    該ソース領域の中に形成された複数のソース及びドレイ
    ン接触と；該絶縁層を介して該突き合わせ接触領域から
    該ドープされた層まで貫通する開口である、該トランジ
    スタと該絶縁層の下の該ドープされた領域との間に電気
    的接触を確立する該突き合わせ接触領域内に形成された
    少なくとも一つの突き合わせ接触アクセス手段と；その
    上に形成されたオーミック接触を含むことにより突き合
    わせ接触を更に有する該突き合わせ接触領域内の該ダウ
    ンタップ接触アクセス手段と；周囲の絶縁領域の底面と
    該絶縁層の表面との間にラッチ層の余地がある該絶縁層
    及び周囲の絶縁領域により絶縁された該能動トランジス
    タ領域と；からなる基板内の絶縁層を設けられたＳＯＩ
    ウエーハ上に形成されたトランジスタ。
  21. 【請求項２１】トランジスタの特定の設計の前に実質的
    に別に形成され、該基板内の該絶縁層の下に形成された
    ドープされた領域と；該絶縁層上に形成され、ドレイン
    領域とソース領域と突き合わせ接触領域とを含み、該各
    領域がそれぞれ対応する注入領域を含み、該絶縁層及び
    絶縁領域の周辺により絶縁される能動トランジスタ領域
    と；該ドレイン領域と該ソース領域該はゲートの下のチ
    ャンネル領域と異なる導電性の型にドープされ、一方で
    該突き合わせ接触領域は該ゲートの下の該チャンネル領
    域と同じ導電性の型にドープされ該ゲートに関して該ソ
    ース領域と同じ側に配置された該ドレイン領域と該ソー
    ス領域を分離するゲートと；該ゲートに近接した該ソー
    ス注入領域を限定することにより形成されるラッチ領域
    と、該能動トランジスタ区域の縁に沿って開口領域の余
    地を設けるようより小さくされた該突き合わせ接触区域
    と；該ドレイン領域及び該ソース領域の中に形成された
    複数のソース及びドレイン接触と；該絶縁層を介して該
    突き合わせ接触領域から該ドープされた層まで貫通する
    開口である、該トランジスタと該絶縁層の下の該ドープ
    された領域との間に電気的接触を確立する該突き合わせ
    接触領域内に形成された少なくとも一つの突き合わせ接
    触アクセス手段と；その上に形成されたオーミック接触
    を含むことにより突き合わせ接触を更に有する該突き合
    わせ接触領域内の該ダウンタップ接触アクセス手段と；
    からなる基板内の絶縁層を設けられたＳＯＩウエーハ上
    に形成されたトランジスタ。
  22. 【請求項２２】その中に複数の集積回路（ＩＣ）装置を
    含み、該半導体基板の表面付近に配置された装置層と；
    該ＩＣ装置を該基板から絶縁する該装置層の下に形成さ
    れた絶縁層と；該ＩＣ装置に対して電位ウェル又は電荷
    シンクを設けるために該ＩＣ装置に電気的に接続され、
    該ＩＣの特定の設計の前に実質的に別に形成され、該絶
    縁層の下の該基板内のドープされた領域とからなる半導
    体基板上に形成された電子回路装置。
JP6265863A 1993-10-29 1994-10-28 電荷シンク又は電位ウェルとして設けられた絶縁層の下の基板内に電気的に結合され別に形成されたドープされた領域を有するｓｏｉウエーハ上に設けられた集積回路（ｉｃ）装置 Pending JPH1027893A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14594293A 1993-10-29 1993-10-29
US145942 1993-10-29

Publications (1)

Publication Number Publication Date
JPH1027893A true JPH1027893A (ja) 1998-01-27

Family

ID=22515237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6265863A Pending JPH1027893A (ja) 1993-10-29 1994-10-28 電荷シンク又は電位ウェルとして設けられた絶縁層の下の基板内に電気的に結合され別に形成されたドープされた領域を有するｓｏｉウエーハ上に設けられた集積回路（ｉｃ）装置

Country Status (2)

Country Link
US (1) US6323110B2 (ja)
JP (1) JPH1027893A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009506734A (ja) * 2005-08-23 2009-02-12 フリボ モバイル パワー ゲーエムベーハー スイッチングモード電源の入力回路

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7432136B2 (en) * 2002-05-06 2008-10-07 Advanced Micro Devices, Inc. Transistors with controllable threshold voltages, and various methods of making and operating same
US7129142B2 (en) * 2002-06-11 2006-10-31 Advanced Micro Devices, Inc. Method of forming doped regions in the bulk substrate of an SOI substrate to control the operational characteristics of transistors formed thereabove, and an integrated circuit device comprising same
EP1396883A3 (en) * 2002-09-04 2005-11-30 Canon Kabushiki Kaisha Substrate and manufacturing method therefor
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
FR2857983B1 (fr) * 2003-07-24 2005-09-02 Soitec Silicon On Insulator Procede de fabrication d'une couche epitaxiee
JP4682508B2 (ja) * 2003-11-14 2011-05-11 信越半導体株式会社 シリコンエピタキシャルウェーハの製造方法
US7115463B2 (en) * 2004-08-20 2006-10-03 International Business Machines Corporation Patterning SOI with silicon mask to create box at different depths
DE102004060363B4 (de) * 2004-12-15 2010-12-16 Austriamicrosystems Ag Halbleitersubstrat mit pn-Übergang und Verfahren zur Herstellung
US20100044670A1 (en) * 2008-08-19 2010-02-25 Peiching Ling Semiconductor device structures having single-crystalline switching device on conducting lines and methods thereof
JP2011029618A (ja) * 2009-06-25 2011-02-10 Sumco Corp Ｓｉｍｏｘウェーハの製造方法、ｓｉｍｏｘウェーハ
US9607942B2 (en) * 2013-10-18 2017-03-28 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device with patterned ground shielding
US9646872B2 (en) 2013-11-13 2017-05-09 Taiwan Semiconductor Manufacturing Company Limited Systems and methods for a semiconductor structure having multiple semiconductor-device layers
US20150243548A1 (en) * 2014-02-27 2015-08-27 Peregrine Semiconductor Corporation Control of FET Back-Channel Interface Characteristics
EP3382678B1 (en) * 2017-03-27 2019-07-31 Ecole Polytechnique Federale De Lausanne (Epfl) An electromagnetic actuator
CN112466949B (zh) * 2020-11-27 2023-04-18 中国科学院微电子研究所 一种bts型mosfet结构及其制备方法
CN115602601A (zh) * 2021-07-09 2023-01-13 中国科学院微电子研究所（Cn） 双埋氧绝缘体上硅dsoi晶圆制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6173345A (ja) * 1984-09-19 1986-04-15 Toshiba Corp 半導体装置
JPH0770476B2 (ja) * 1985-02-08 1995-07-31 株式会社東芝 半導体装置の製造方法
US4601779A (en) * 1985-06-24 1986-07-22 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
JPS6276645A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 複合半導体結晶体構造
US5013681A (en) * 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US5387555A (en) * 1992-09-03 1995-02-07 Harris Corporation Bonded wafer processing with metal silicidation
JPH04266047A (ja) * 1991-02-20 1992-09-22 Fujitsu Ltd 埋め込み層形成に相当するｓｏｉ型半導体装置の製造方法及び半導体装置
US5240876A (en) * 1991-02-22 1993-08-31 Harris Corporation Method of fabricating SOI wafer with SiGe as an etchback film in a BESOI process
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
JP3014012B2 (ja) * 1992-03-19 2000-02-28 日本電気株式会社 半導体装置の製造方法
US5213986A (en) * 1992-04-10 1993-05-25 North American Philips Corporation Process for making thin film silicon-on-insulator wafers employing wafer bonding and wafer thinning
US5276338A (en) * 1992-05-15 1994-01-04 International Business Machines Corporation Bonded wafer structure having a buried insulation layer
US5260233A (en) * 1992-11-06 1993-11-09 International Business Machines Corporation Semiconductor device and wafer structure having a planar buried interconnect by wafer bonding
US5234535A (en) * 1992-12-10 1993-08-10 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
US5436173A (en) * 1993-01-04 1995-07-25 Texas Instruments Incorporated Method for forming a semiconductor on insulator device
US5344524A (en) * 1993-06-30 1994-09-06 Honeywell Inc. SOI substrate fabrication
US5310451A (en) * 1993-08-19 1994-05-10 International Business Machines Corporation Method of forming an ultra-uniform silicon-on-insulator layer
US5488012A (en) * 1993-10-18 1996-01-30 The Regents Of The University Of California Silicon on insulator with active buried regions

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009506734A (ja) * 2005-08-23 2009-02-12 フリボ モバイル パワー ゲーエムベーハー スイッチングモード電源の入力回路
US8072783B2 (en) 2005-08-23 2011-12-06 Power Systems Technologies Gmbh Input circuit for a switch-mode power supply
JP4874337B2 (ja) * 2005-08-23 2012-02-15 フリボ モバイル パワー ゲーエムベーハー スイッチングモード電源の入力回路

Also Published As

Publication number Publication date
US20010002329A1 (en) 2001-05-31
US6323110B2 (en) 2001-11-27

Similar Documents

Publication Publication Date Title
US6794716B2 (en) SOI MOSFET having body contact for preventing floating body effect and method of fabricating the same
US5889314A (en) Mixed-mode IC having an isolator for minimizing cross-talk through substrate and method of fabricating same
US6351014B2 (en) Semiconductor device having different field oxide sizes
US6667516B2 (en) RF LDMOS on partial SOI substrate
US6611023B1 (en) Field effect transistor with self alligned double gate and method of forming same
US6287908B1 (en) Transistor device configurations for high voltage applications and improved device performance
JPH1027893A (ja) 電荷シンク又は電位ウェルとして設けられた絶縁層の下の基板内に電気的に結合され別に形成されたドープされた領域を有するｓｏｉウエーハ上に設けられた集積回路（ｉｃ）装置
JPH0817694A (ja) 集積回路に適用するための薄膜およびバルク混合半導体基板ならびにその形成方法
US5663588A (en) Semiconductor device having an SOI structure of mesa isolation type and manufacturing method therefor
US4974051A (en) MOS transistor with improved radiation hardness
KR100529455B1 (ko) 부분 공핍형 ｓｏｉ 모스 트랜지스터 및 그 제조 방법
US7709896B2 (en) ESD protection device and method
CN1906762A (zh) 在直流(dc)源/漏区下面具有氧化物孔的区别性的绝缘体上硅(soi)
US6420749B1 (en) Trench field shield in trench isolation
US5604369A (en) ESD protection device for high voltage CMOS applications
WO2021182225A1 (ja) 半導体装置
US6465292B2 (en) Method of manufacturing a semiconductor device having reduced power consumption without a reduction in the source/drain breakdown voltage
US6114731A (en) Low capacitance ESD structure having a source inside a well and the bottom portion of the drain inside a substrate
US6573550B2 (en) Semiconductor with high-voltage components and low-voltage components on a shared die
US6958518B2 (en) Semiconductor device having at least one source/drain region formed on an isolation region and a method of manufacture therefor
CN1307711C (zh) 半导体集成电路的制造方法及半导体集成电路
US6399989B1 (en) Radiation hardened silicon-on-insulator (SOI) transistor having a body contact
US20020096719A1 (en) Radiation hardened silicon-on-insulator (SOI) transistor having a body contact
JP2001085514A (ja) 半導体装置およびその製造方法
US5962898A (en) Field-effect transistor

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060808