JPH10283398A - 集積回路の電気的振舞い分析法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】 モノリシック集積回路のセルの電気的振舞い
を分析する時、容認し得る演算時間でのシミュレーショ
ンを可能とし、集積回路の関連するセルの特に電磁干渉
放出に関する機能的振舞いについて正確な結果を得る。 【解決手段】 動的及び静的構成部分と寄生構成部分と
を考慮に入れた微細モデルと、複素抵抗の形をとる静的
構成部分のみを考慮に入れた粗めモデルとを用いる。微
細シミュレーションが、特に動作温度及び供給電圧を事
前に設定することで、微細−粗めコンピュータモデルを
介して実行され、セルの微細モデルの少なくとも１つの
入力に少なくとも１つの誘発信号が作用し、これにより
微細−粗めコンピュータモデルのセルの出力端子に生成
される信号パターンが走査及び記録され、その信号パタ
ーンの周波数スペクトルがスペクトル分析法により作成
され、周波数スペクトルが格納されている周波数スペク
トル評価マスタパターンとの比較により評価される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、集積回路の電磁放
出の振舞いを改善するために利用される、モノリシック
集積回路の電気的振舞いの分析方法に関する。

【０００２】

【従来の技術】非常に高い集積度を有する近年のモノリ
シック半導体集積回路のほとんどはあまりに複雑なこと
から、その設計及び電気的振舞いの分析の双方のため
に、また、ある程度の最適化のために、コンピュータプ
ログラムが使用される。例えば、電気回路図または機能
ブロック回路図を、それにより半導体集積回路のための
レイアウトが形成されるレイアウト情報へと変換可能な
コンピュータプログラムが存在する。他方で、シミュレ
ーションコンピュータモデルを、集積回路の回路図また
はレイアウトから準備することができるコンピュータプ
ログラムが存在し、それによれば、コンピュータモデル
によりシミュレートされたこの回路や回路部品の振舞い
及び／または反応を、確かめたり試験したりすることが
できる。

【０００３】例えば、ＡＭＰＳ（サイジングによる電力
の自動最小化：Automatic Minimization Of Power thro
ugh Sizing）と名づけられたコンピュータプログラムに
より、ディジタルＣＭＯＳ回路を電力、動作速度及びチ
ップ上でのスペースの各要件について最適化することが
できる。このプログラムでは、トランジスタの大きさの
自動的な変更が可能であり、すなわち、ユーザが決定し
た電力、速度及びチップ面積の各要件に関する目標値に
最適に合致する組合せを見つけ出すために、集積回路の
設計の機能性を変更することなくトランジスタを拡大及
び／または縮小することができる。このコンピュータプ
ログラムは、一方では集積回路のセル設計に適してお
り、他方では集積回路の設計終了時に、所望の目標値が
実際に満たされているかどうか、あるいは更なる改良が
必要かどうかを検証するために使用することができる。

【０００４】半導体集積回路の場合に重要性が増してい
る問題点は、特定の利用において、半導体構成部分の電
源端子及び機能端子の各ピンを介して電磁放出される高
周波干渉放射により、他の半導体集積回路との干渉が起
こり得る点、あるいは関係する半導体構成部分が、この
ような高周波干渉放射に関して、放射を感受しやすい点
にある。それゆえ、回路開発の中では、高周波電磁放出
についての放出の振舞い及び／または放射への感受性に
関する集積回路の特性をチェックし、最適化する努力が
既になされている。

【０００５】ミヒャエル・ガッツマン（Michael Gutzma
nnn）の著書"アナログシステム工学（Analog System En
gineering）"の第８頁及び第９頁にある、"ＣＭＯＳシ
ステムの同時切替ノイズ（Simultaneous switching noi
se of CMOS Systems）"の節では、シミュレーションモ
デルを作成すると共に、例えば回路シミュレーションプ
ログラムＳＰＩＣＥがその中で使用されるようなシミュ
レーションを行う方法について述べられている。Ｒ、
Ｌ、Ｃ、Ｇ行列を準備することにより、最初に全体の集
積回路またはそのセル１個のみのいずれかの電気的変数
が抽出され、Ｉ／Ｏ回路（入力／出力回路）のモデルだ
けでなく端子脚及び接続リード線をも含んだパッケージ
の電気回路網が作成され、また例えばプログラムＳＰＩ
ＣＥによる回路シミュレーションが同じ行列に基づいて
行われる。回路シミュレーションは、集積回路またはセ
ルの関連する全ての回路ノードにおける電流パターンの
時間的な記録の形をとる、いわゆる過渡波形をそれぞれ
生じさせる。

【０００６】

【発明が解決しようとする課題】この既知の方法が、完
成した集積回路のモデリング及びシミュレーションのた
めに使用される場合には、比較的粗めのモデルしか作成
することができない。なぜならば、今日使用されている
形式の高度な集積回路は、あまりに複雑なため、仮に、
比較的微細なシミュレーションモデルと、シミュレーシ
ョンで得られた信号パターンに対して相応に高い走査レ
ートを使用することによる十分に高い分解能とを必要と
するような、全体の集積回路のための良好なシミュレー
ション結果を獲得できたとしても、実際に利用するため
には、高速コンピュータの使用によっても演算時間が遥
かに長くかかりすぎるからである。およそ２〜３ヶ月の
演算時間を覚悟しなければならない。

【０００７】実際の利用にあたって従前通り容認し得る
演算時間を得るためには、高度に単純化されているか粗
めのシミュレーションモデル、及び／または遅い走査レ
ートによる非常に乏しい分解能を使用しなければならな
い。いずれによっても、必要とされる演算時間は短縮さ
れるが、たいていの場合、ほとんど容認し得ないような
完全に誤った結果にしかならない。

【０００８】この他に、全体の集積回路ではなく集積回
路のセル、すなわち抽出された機能ブロックのみについ
て、シミュレーションモデルを準備することも可能であ
る。これにより、実際に、微細なシミュレーションモデ
ルと高い走査レートの使用による高い分解能とを備えた
演算時間が、一層受容し得るようになる。ところが、シ
ミュレートされたセルの全体環境、すなわち集積回路の
残りの部分、パッケージ変数、Ｉ／Ｏストラクチャ、リ
ード線ストラクチャ、供給電圧ストラクチャなどが、集
積回路のシミュレートされたセルの機能に対して相当な
影響を有するにもかかわらず検討事項から完全に除かれ
ているため、シミュレーション結果は、また非常に不正
確である。

【０００９】このような問題は、本発明により解決され
る。特に、実際の利用にあたって容認し得る演算時間で
のシミュレーションが可能となり、集積回路の関連する
セルの特に電磁干渉放出に関する機能的振舞いについ
て、十分に限定された報告が与えられる。

【００１０】この目的のため、本発明は請求項１に記載
された方法を可能にしており、この方法は、従属する各
請求項を通じて一層拡張される。

【００１１】

【課題を解決するための手段】本発明の主要な思想は、
シミュレーションのために、関連するセルについての微
細モデル部分と残りの集積回路についての粗めモデル部
分とから成る混合モードを使用することであり、粗めモ
デル部分に対しては、リード線モデル、及び／または電
圧供給モデル、及び／または入力／出力ストラクチャモ
デル、及び／またはパッケージストラクチャモデル、及
び／または負荷モデルを付加できることが望ましい。粗
めモデル部分を準備するためには、複素抵抗の形をとる
静的構成部分のみが考慮に入れられることに対して、動
的構成部分、静的構成部分及び寄生構成部分は、微細モ
デル部分を作成するために考慮に入れられる。

【００１２】その結果生じる微細−粗めコンピュータモ
デルは、一方では、高分解能の精度と実際に利用するた
めの十分に短い演算時間とを有するシミュレーションを
実行可能にするための、十分に低い複雑性を示してお
り、他方では、このセルの電気的振舞いの影響を有する
セルの電気的環境を、粗めモデル部分を介して十分に考
慮に入れている

【００１３】モデルの準備とシミュレーションのために
は、例えば抽出用のプログラムＤＲＡＣＵＬＡ及びかな
り以前から試されているシミュレーション用のプログラ
ムＳＰＩＣＥのような、既知のコンピュータプログラム
を使用することができる。

【００１４】従来のシミュレーション方法は、通常、傾
斜したパルスエッジを伴う誘発信号の形をとるディジタ
ル誘発信号を使用する。ところが、このような誘発信号
は、実際に発生する信号の形からあまりにかけ離れてい
ることが多いため、良好なシミュレーション結果の達成
と相反する。

【００１５】本発明による方法の特に好適な実施例にお
いては、最初にその動的構成部分のみを考慮に入れた全
体の集積回路の粗めシミュレーションコンピュータモデ
ルを作成し、そして、事前に設定された所定の動作変数
と粗めシミュレーションコンピュータモデルの入力端子
へと送られる所定の信号波形の試験信号とにより前記モ
デルの助けを借りて粗めシミュレーションを実行するこ
とで、微細−粗めコンピュータモデルによるさらに現実
的な誘発信号を利用可能にし、かつそのときに粗めシミ
ュレーションコンピュータモデルの関連するセルの入力
及び／または出力端子に現れているアナログ応答信号
を、その後の微細シミュレーション中に誘発信号として
使用される誘発信号の形で記録及び格納するステップ
が、厳密な意味での微細シミュレーションよりも先に行
われる。プログラムＤＲＡＣＵＬＡは、例えば、粗めシ
ミュレーションコンピュータモデルを抽出するために使
用され、粗めシミュレーションには、例えばプログラム
ＥＬＤＯやプログラムＥＰＩＣのような、混合モードシ
ミュレータを使用することができる。

【００１６】本発明の方法は、集積回路の関連するセル
の電磁放出の振舞いを改善するために有利に使用される
ものであり、プログラム制御された反復ルーチン及びセ
ルの所定の機能限界の検討により実行されるセルの微細
モデルの意図的な変更と、繰り返し行われる微細シミュ
レーション及びその評価と、先の変更が良いまたは悪い
結果を与えたかどうかを考慮に入れた微細モデルの新た
な変更を伴いつつ、セルの電磁放出の振舞いに関するこ
のような変更の結果が所定の閾値よりも低くなるまで繰
り返し行われる反復とを伴う。

【００１７】微細シミュレーションにおいては、また場
合により粗めシミュレーションにおいても、動作変数に
対して模範的な値、あるいは"最も悪い"値、すなわち動
作が最悪の場合の期待値を事前に設定することができ
る。一方で、シミュレーションを模範的な値及び最も悪
い値の双方により実行することもできる。

【００１８】シミュレーション中に現れる信号パターン
を記録する際には、走査定理により規定されている走査
周波数、すなわち信号パターンに生じている最も高い周
波数の少なくとも２倍の高さの走査周波数、と少なくと
も同じ走査周波数が使用されなければならない。しか
し、例えば走査定理により要求される走査周波数の少な
くとも５倍の走査周波数を伴うような、かなり高い分解
能が好適である。例えば、０〜１ＧＨｚの周波数領域を
伴う信号パターンが走査される場合には、隣接する走査
パルス間の時間的隔たりが例えば０．２ｎｓであるよう
な走査レートが好適である

【００１９】周期的な信号パターンについては、それぞ
れの信号パターンの周波数スペクトルを生成するため
に、フーリエ変換を行うことが望ましい。一様な結果の
場合、スペクトル分析は、例えばＺ変換（数値法）のよ
うな他の方法により行うこともできる。一方で、信号パ
ターンが一様な結果を表している場合には、そのあとす
ぐに再びフーリエ変換することができる周期的な信号パ
ターンを得るために、シミュレーションモデルの誘発の
周期的な繰り返しを行うことも可能である。

【００２０】レイアウトの抽出によりコンピュータモデ
ルを準備する通常の抽出方法は、例えば、シミュレーシ
ョンモデルの２つの回路ノード間にある抵抗値及びノー
ドキャパシタンスのみを決定する。ノードキャパシタン
スが、２つの回路ノードのうち１つと関連付けられるこ
とに対して、抵抗値は、もう１つの回路ノードと関連付
けられる。２つの回路間の電気的距離が双方向接続を生
じさせる場合には、一方と他方の回路ノードについて抵
抗値及びノードキャパシタンスの片方だけに影響するこ
の関連付けは、誘発の結果をそれぞれ誤って伝えてしま
う。この理由により、本発明の方法の好適な実施例は、
レイアウト抽出において、等価回路網を形成する付加ス
テップ（例えばプログラムＤＩＶＡによるもの）を備え
ており、その中では、例えば抵抗値及びキャパシタンス
が、既知の線路等価回路図にしたがって、いくつかの直
列抵抗及びトランスバースコンデンサへと配分される。
これは、物理的事実に相当近づき、そのためかなり良い
シミュレーション結果が導かれる。

【００２１】集積回路の出力ステージをシミュレートす
る際には、そのシミュレーションモデルが、出力が無負
荷の状態ではなく、予想される模範的な負荷を考慮して
シミュレートされることが望ましい。

【００２２】本発明は、実施例によりさらに詳細に説明
される。

【００２３】

【発明の実施の形態】図１は、本発明によるシミュレー
ションを行うための微細−粗めコンピュータまたはシミ
ュレーションモデルの一例を示している。図は、集積回
路の微細−粗めシミュレーションモデルを示しており、
前記モデルは、その電気的振舞いについて関連するセル
Ｚの微細モデルを備えており、前記セルは、内部入力／
出力Ｉ／ＯＺを有すると共に以下の構成部分の粗めモデ
ルを備えている： ・集積回路ＩＣのチップの残りの部分ＺＲの粗めモデ
ル、 ・電圧供給モデルである粗めモデルＶＤＤ及びＶＳＳ、 ・セルＺへのリード線を考慮に入れたリード線モデルで
ある粗めモデルＺＬ、 ・集積回路ＩＣの外部入力／出力端子を考慮に入れた入
力／出力ストラクチャモデルであるＩ／ＯＩＣ、 ・パッケージの電気的変数と集積回路のパッケージ線路
とを考慮に入れるためのパッケージモデルである粗めモ
デルＭＰ及び ・集積回路の外部負荷を表している粗めモデルＬＯＡ
Ｄ。

【００２４】本発明の方法の好適な実施例は、以下のよ
うにして進行する：

【００２５】１． 最初に、全体の集積回路から、ダイ
オード及びトランジスタといった、その動的構成部分の
みに注目した粗めシミュレーションコンピュータモデル
が作成される。この目的のために、従来のコンピュータ
プログラを使用することができ、例えば、集積回路の動
的構成部分のみに注目する前述のプログラムＤＲＡＣＵ
ＬＡによれば、回路レイアウトを抽出する形で回路網リ
スト記述書が作成される。その後、この粗めシミュレー
ションコンピュータモデルにより、粗めシミュレーショ
ンが実行される。粗めシミュレーション実行の際には、
使用される抽出プログラム及び使用されるシミュレーシ
ョンプログラムの各変数だけでなく、特に動作温度及び
供給電圧のような、いくつかの動作変数が事前に設定さ
れる。そして、粗めシミュレーションコンピュータモデ
ルの入力端子に所定の信号波形の試験信号が作用する。
これらにより、粗めシミュレーションコンピュータモデ
ルの関連する入力及び／または出力端子にアナログ応答
信号が生じて、続く微細シミュレーションのための誘発
信号として記録及び格納される。これらの誘発信号は、
集積回路の電気的振舞いの粗め考察を既に含んでおり、
そのため、試験信号の入力によりその前に粗めシミュレ
ーションを開始させることなく微細シミュレーションが
開始される場合と比較して、続く微細シミュレーション
にかなり良く適合すると共に相当良好なシミュレーショ
ン結果をもたらす。

【００２６】２． その後、微細−粗めコンピュータま
たはシミュレーションモデルが作成される。例えば、始
めに、関連するセルＺの微細モデルを準備する。準備を
開始する際には、回路レイアウト抽出の助けを借りて回
路網リスト記述書をもたらす従来のコンピュータプログ
ラムを再び利用することができる。しかし、これは、微
細モデルをもたらすために、動的構成部分（例えば、ト
ランジスタ及びダイオード）だけでなく、その静的構成
部分（抵抗、コンデンサ、インダクタンス）及び集積回
路の半導体チップ上のジオメトリにより生じる全ての寄
生構成部分（同様に、抵抗、コンデンサ及びインダクタ
ンスの形で表される）をも含んでいる。これにより、図
１において微細−粗めコンピュータモデルのセルＺとし
て示されている部分が形成される。

【００２７】３． 微細−粗めコンピュータモデルを完
成させるためには、粗めモデルＺＲ、ＺＬ、ＶＤＤ、Ｖ
ＳＳ、Ｉ／ＯＩＣ、ＭＰ及びＬＯＡＤがさらに準備され
る。この目的のために、回路レイアウト抽出の助けを借
りた回路網リスト記述書のための従来のコンピュータプ
ログラムを再び使うことができるが、この場合には、複
素抵抗の形の静的回路構成部分のみが考慮に入れられ
る。

【００２８】シミュレーションモデルのための回路網リ
スト記述書中に、動的構成部分のみ、静的構成部分のみ
または寄生構成部分を含む全構成部分のうちのどれを含
めるかの選択は、例えば、個々の回路レイアウト抽出に
関して、回路網リストに挿入したいそれぞれの構成部分
のみを許容するフィルタによって行うことができる。

【００２９】パッケージ粗めモデルを準備するためのパ
ッケージ分析においては、集積回路のパッケージの等価
回路図が、ＲＬＣ回路網の形で作成されることが望まし
く、等価回路図の個々の構成要素の値は、計測に基づい
ている。モデルは、パッケージの各端子ピンについて作
成される。

【００３０】４． 図１に対応する微細−粗めシミュレ
ーションモデルの準備が完了すると、微細シミュレーシ
ョンがこのモデルを介して実行される。微細シミュレー
ション実行の際には、例えば先の粗めシミュレーション
と同一の動作変数が事前に設定されると共に、粗めシミ
ュレーション中に記録及び格納された粗めシミュレーシ
ョンコンピュータモデルの応答信号が、誘発信号として
使用される。この点において、微細−粗めシミュレーシ
ョンモデルのできる限り多くの部分が、誘発されたセル
Ｚを起こり得る全ての種類の電気的条件で生じさせるよ
うに、誘発によって活性化される。これに関しては、一
時的な影響と、定常状態においてのみ生じる影響及び反
応とのいずれもが考慮される。

【００３１】５． 微細−粗めシミュレーションモデル
の関連する位置においては、誘発信号により生成された
信号パターンが、走査及び記録される。集積回路ＩＣか
ら離れている回路ノード、すなわち最後の回路ノードに
生じる信号パターンを、これらが集積回路のチップの外
部環境へと送られる前に記録することが望ましい。これ
らの信号パターンの記録は、それにより高い分解能及び
良好なシミュレーション結果を得るために、できる限り
高い走査レート、望ましくは走査定理により要求される
走査レートの５倍の走査レートで行われる。

【００３２】６． その後、微細−粗めシミュレーショ
ンモデルの記録及び格納された信号パターンのスペクト
ル分析が、望ましくはフーリエ変換の助けを借りて行わ
れ、これにより、走査及び記録された信号パターンの周
波数スペクトルが作成される。スペクトル分析の際に
は、例えばプログラムＸＥＬＧＡのような"波形ポスト
プロセッサ（waveform postprocessor）"を使用するこ
とができる。この点については、走査周波数及び走査回
数のようなスペクトル分析のために重要な変数を考慮に
入れなければならない。

【００３３】周波数領域の表示は、両対数目盛で行われ
ることが望ましく、その中には、複素振幅の大きさ及び
位相が表される。

【００３４】７． シミュレーション結果の導出は、個
々の信号パターンの周波数スペクトル表示において干渉
振幅を評価することにより行われ、その中では、起こり
得るHF放射線について個々の回路ノードの特性を計測す
るための基準を、干渉振幅のレベルが表している。導出
及び評価は、例えば既知のＶＤＥガイドラインや既知の
米国ＳＡＥ規格にしたがって実行される。

【００３５】８． セルの干渉放出の振舞いの改善は、
検査される回路を意図的に変更してステップ１．〜７．
をもう一度実行することにより達成される。

【００３６】図２〜４においては、モデル抽出が、ＣＭ
ＯＳインバータの簡単な例に基づいてさらに詳細に説明
される。

【００３７】図２に示された形式のＣＭＯＳインバータ
は、チャネル型が逆になっている２個の直列接続型ＭＯ
ＳトランジスタＭ１及びＭ２を備えており、これらは、
電圧供給源の２個の電圧供給端子ＶＤＤ及びＶＳＳの間
に接続されている。トランジスタＭ１及びＭ２の双方の
ゲート端子は、入力端子Ａと共通接続されており、これ
らのドレーン端子は、出力端子Ｂと共通接続されてい
る。理想的なパルスであるという仮定に基づく図２で
は、入力端子Ａに与えられる方形パルスにより、出力端
子Ｂに、反転出力パルス、すなわちインバータの理想的
な伝送特性が生じている。

【００３８】図３は、図２に示された形式のインバータ
において取り得るレイアウトを示している。ＭＯＳトラ
ンジスタＭ１及びＭ２は、太い線によって囲まれてい
る。一方では電圧供給のためのものであり、他方では２
個のトランジスタＭ１及びＭ２のゲート領域及びドレー
ン領域を入力端子Ａ及び出力端子Ｂと接続するためのも
のである導電性トラックは、それぞれ斜線により示され
ている。

【００３９】図４は、図３に示されたレイアウトを有す
るインバータの簡単な抽出モデルを示している。動的構
成部分Ｍ１及びＭ２に加えて、抵抗及びコンデンサのみ
が抽出モデルに含まれている。より正確なモデルは、付
加的なコンデンサと、それに加えてインダクタンスとを
備えることができ、これらはトランジスタＭ１及びＭ２
の寄生構成部分であってもよい。更なる改良は、伝導定
理にしたがって（例えば、プログラムＤＩＶＡにより）
静的素子を分割することで与えられる。

【００４０】図４の抽出モデルにおいては、本質的に金
属導電性トラックによって構成される線路抵抗、ずなわ
ち、端子Ａ及びＢと接続している線路の線路抵抗ＲＡ及
びＲＢだけでなく、ソースのリード線抵抗ＲＳ１及びＲ
Ｓ２、ドレーンのリード線抵抗ＲＤ１及びＲＤ２、ゲー
トのリード線抵抗ＲＧ１及びＲＧ２も考慮されている。
これに加えて、共通のドレーン端子と接地線路（ＶＳ
Ｓ）との間にコンデンサＣが示されている。

【００４１】抽出モデルにおけるこのような抵抗及びコ
ンデンサの考慮によって、このモデルの場合に理想的な
方形波パルスを入力端子Ａに送るシミュレーションは、
対応する理想的な反転出力パルスではなく、特有のパル
ススロープ及び過渡部分を伴う"真の"反転パルスを出力
端子Ｂに生じさせる。

【００４２】今日では、コンピュータプログラムによ
り、回路図として表現されている集積回路の単一の構成
要素または構成要素グループを、対応する回路レイアウ
トへと自動的に変換することができる。これはまた、こ
のようなレイアウトからコンピュータモデルを準備また
は抽出する際にも当てはまる。コンピュータプログラム
は、動的素子に対して付加されるトランジスタＭ１及び
Ｍ２の形で表された寄生構成部分を、このようなレイア
ウトのサンプル及び寸法から確かめると共に、同じ部分
を抽出モデル内に含むことができる。

【００４３】実際に集積回路の関連するセルの分析及び
最適化を行う場合、このセルは、図２に示された形式の
簡単なインバータよりも遥かに複雑である。しかし、プ
ログラム制御されたレイアウトの作成及び／またはモデ
ル抽出は、基本的に同じやり方で行われる。

【００４４】図５は、微細シミュレーション中に得られ
た信号パターンの周波数スペクトルの想定される例を、
評価マスタパターンとしての機能を有する評価包絡線と
共に示している。ここには、想定される勾配Ｂの包絡線
だけでなく、想定される勾配Ａの包絡線も示されてい
る。どちらの勾配が使用されるかに応じて、図５に示さ
れた周波数スペクトルを有する信号パターンが、容認さ
れ得るか、または容認され得ないかが決まる。

【００４５】図６〜９は、本発明のシミュレーション法
による電磁干渉放出に関する最適化の前及び後の集積回
路のシミュレーションモデルについて、それぞれ異なる
位置でシミュレートされた信号パターンを示している。
図６及び８は、最適化の前及び後にシミュレートされた
集積回路の出力ドライバの出力端子においてシミュレー
トされた出力信号をそれぞれ示していることに対して、
図７及び９は、シミュレーションの前及び後の集積回路
のシミュレーションモデルの内部電圧供給線路（接地線
路）における信号パターンをそれぞれ示している。

【００４６】図６と８を比較すると、最適化の最も顕著
な効果として、立上り区間及び立下がり区間双方の峻度
の明確な減少が示され、これは、このパルス信号内の高
周波部分の対応する減少と、それによる高周波干渉放出
の対応する減少とを意味している。

【００４７】図７と９を比較すると、内部接地線路にお
ける干渉電圧信号の振幅が、最適化前の約９０ｍＶから
最適化後の約１０ｍＶへと、およそ１０分の１に減少し
ていることが示される。

【００４８】図１０〜１３は、集積回路のモデルの出力
端子及び内部電圧供給線路においてシミュレーションに
より得られた信号パターンの周波数スペクトルをぞれぞ
れ示している。

【００４９】図１０〜１２を比較すると、最適化の結果
として、出力端子の周波数スペクトルの中間周波数領域
における上側包絡線の約２０ｄＢの減少が示される。図
１１と１３の比較から分かるように、干渉放出の同様な
低下が、内部電圧供給線路においてシミュレートされた
信号に生じている。

【００５０】こうして本発明の方法は、変数指向シミュ
レータにより集積回路を自動的に最適化する。

【００５１】修正することにより、この方法を、干渉放
出に対する集積回路の耐干渉性の確認のために使用する
こともできる。この場合、集積回路のシミュレーション
モデルの、接地線路を含む内部電圧供給線路及び／また
は外部端子ピンは、関連する場合の機能にとって重要な
または特有のものであって、これらに対して誘発信号が
与えられ、予想とシミュレーション結果とが比較され
る。記録された信号パターンの周波数スペクトルによ
り、関連するセルの耐干渉特性が評価される。そのため
に、周波数が変動されると共に強度及び／または振幅が
反復的に変更されるような誘発信号を使用することがで
きる。

【００５２】集積回路の回路または回路部品を他の半導
体技術（回路レイアウトに関する寸法変更を含む）へと
変換する前に、シミュレーションモデルの簡単な置き換
えによって、その振舞いを予め知ることができる。この
目的のために、新たなシミュレーションモデルを準備す
るための新たな抽出を実行するか、または新たな半導体
技術と適合するシミュレーションモデルによる評価を行
うことができる。

【００５３】セルへのモジュラー化及び関連するセルの
電気的環境を考慮した微細／粗めシミュレーションモデ
ルの使用は、コンピュータの性能が制限される場合にも
適用可能な方法により、良好なシミュレーション結果を
もたらす。

【００５４】本発明の方法は、関連するセルの改善が可
能であることに加えて、干渉放射線の振舞いに関する非
常に多様な異なる変数の影響の中で調査を行うために使
用することもできる。この様な変数は、例えば、パッケ
ージ変数、入力／出力ストラクチャ、チップ上のＲ、
Ｌ、Ｃ回路網、電源回路網、例えばクロックパルスの形
成に関するクロック周波数及びクロック方法、技術変数
などである。

【００５５】最後に、これまで挙げてきたコンピュータ
プログラム及び本発明の方法に適した他のプログラムの
販売業者の一覧表を以下に示す。

【００５６】 ソフトウェア アプリケーション 販売業者 ＳＰＩＣＥ アナログ回路シミュレーション カデンス、ミュンヘン 近郊のハール ＤＲＡＣＵＬＡ レイアウト抽出（回路網リスト） カデンス レイアウト検証 ＤＩＶＡ レイアウト抽出（回路網リスト） カデンス レイアウト検証 ＥＬＤＯ 混合モードシミュレーション モントール グラフィ ック、ミュンヘン ＥＰＩＣ 混合モデルシミュレーション エピック、グレノーブ （Amps、 タイミング検証 ル Timemill、 回路分析 Powermill、..） 回路最適化 ＸＥＬＧＡ 波形表示及び波形ポストプロセッ モントール グラフィ サ（例えば、フーリエ分析） ック ＶＥＲＩＬＯＧ ディジタル回路シミュレーション カデンス すべてのプログラムは、いわゆるオンラインマニュアル
を含んでおり、世界的に販売及び使用されている。

【００５７】集積回路の分析及び最適化のためのここで
述べた形式の方法は、一方では、回路図及び／またはレ
イアウト図の形ならびにコンピュータモデルの形の仮想
的現実の中にのみ最初は存在する集積回路を、現実、す
なわち半導体チップの形への変換よりも先に評価及び最
適化するために利用される。現実の半導体チップへの変
換は費用及び時間の面で非常に大きな消費を伴うという
事実により、仮想的現実の中でのこのような評価及び最
適化の手順は、非常に高く評価され、多く利用されるよ
うになっている。この点に関する要望及び目標は、可能
な限り最大限の自動化を達成することであるため、本発
明による分析及び／または最適化の手順は、物理世界へ
の自動化されたインタフェースを開始側及び終了側の双
方に含んでいる自動化されたプログラムルーチンへと組
み込まれ、例えば入力側における測定結果や、例えばマ
スク形成またはレイアウト整形手段といった出力側にお
ける製造制御手段が、入力側及び出力側における自動化
されたインタフェースを介して、それぞれ本発明の分析
及び／または最適化方法と一体化される。こうして、測
定手段からマスク形成またはレイアウト整形手段にまで
至る連続的なプログラム制御が可能であり、もはや人間
によるどんな操作または影響も一切必要としない。

【００５８】以下では、このようにして完全に自動化さ
れた工程のいくつかの実際的な応用について考察する。

【００５９】仮に集積回路（以下では、一般的にＩＣと
略称する）が既に存在するならば、ＩＣの分析及び／ま
たは最適化を、本発明の方法の助けにより完全に自動化
して行うことができる。例えば、分析及び／または最適
化は、ＩＣの電磁干渉放出とそれによるＩＣの個々の端
子またはピンにおける影響に関して行われる。

【００６０】まず始めに、テストＩＣの電磁放射線に関
するピン選択測定が行われる。このために、９０４０２
ニューレムベルグ、ケーニッヒシュトルグラーベン
１１（Konigstorgraben 11、90402 Nuremberg）に在す
るＺＶＥＩ ハッヒファーバント バウエレメンテ デ
ル エレクトロニク（ZVEI Fachverband Bauelementede
r Elektronik）から１９９５年５月に第１．１版が出版
された"集積回路におけるＥＭＥの測定（Measurement o
f EME in Integrated Circuits）"の中に記載されてい
る、標準化提案ＶＤＥ ＡＫ ７６７．１３／１４．５
による測定方法をなるべく使用する。ピン選択測定にお
いては、その干渉放出に関して全てのまたは選択された
ピンでの測定が成功するようにピンからピンへの切り換
えを自動的に行うロボットを使用することができる。こ
のような測定により、例えば最も高い干渉放出を伴うピ
ンが確認される。ＩＣのどのピンがＩＣのどのセルに接
続されているか格納しているデータベースを介して、測
定された干渉放出に基づき選択されたピンにどの１個ま
たは複数個のセルが属しているか確かめられる。そし
て、このようにして確かめられたＩＣのセルについて、
本発明の方法が行われる。このために、セルが確かめら
れた後では、ＩＣの選択されたセルについてレイアウト
または回路図を分析するプログラムを介して微細−粗め
コンピュータモデルを準備することも、本発明の分析方
法を行うこともできる。この他に、ＩＣの個々のセルに
ついて既に本発明の形式の微細−粗めコンピュータモデ
ルが格納されているデータベースへの供給源を持つこ
と、及び干渉放出の前記ピン選択測定により確かめられ
たセルに属するこのデータベースから微細−粗めコンピ
ュータモデルを取り出すことも可能である。この方法
は、請求項１に示された方法の分析結果が得られるか、
または請求項３に示された方法を介する最適化が達成さ
れるかのいずれかまでに行われる。ソフトウェアについ
ての分析または最適化の結果は、プログラム制御された
ＩＣの製造手順、特にマスク形成手順または導電性トラ
ック整形手順を、先の分析または最適化の間に得られる
変数により制御するために利用される。

【００６１】ピン選択測定から、修正されたＩＣまたは
製造手順中における現在のＩＣの導電性トラック整形の
ためのマスク形成に至るまでの全体の手順は、完全に自
動化して、すなわち人間によるいかなる操作も伴わずに
行うことができる。この点について、プログラムの全体
を形成するために、マスク形成またはトラック整形を制
御するプログラムだけでなく、ピン選択測定とロボット
機能とを制御するプログラム、本発明の分析または最適
化プログラムといった個々のプログラム部分を、共通の
プログラムインタフェースを介して一体化することがで
きる。そして、多くの場合、一体化された個々のプログ
ラムがピン選択測定からマスク形成またはトラック整形
にまで至る全体の手順を完全に自動化されて扱えるよう
にするため、個々のすでに存在するプログラムに、適切
なインタフェース及び／またはプログラムフィルターを
与えることが必要である。

【００６２】この他に、仮想的にのみまたは既に実際に
集積されているＩＣの電流消費を評価するために本発明
の方法を使用することも可能である。本発明の方法を使
用する場合、集積回路のレイアウトまたは回路図は、コ
ンピュータモデルを準備するためのレイアウトまたは回
路図分析プログラムによって再度読み込まれる。その
後、請求項２に示された方法の形式の粗めシミュレーシ
ョンが行われる。ＩＣのセルは、電流消費に関して評価
された粗めシミュレーション結果に基づいて選択され
る。電流評価は、時間に関する電流値の変化の形式に基
づいて行うことが望ましい。電流消費のみを有するか、
または本質的に一定の直流電流の形のみであって、干渉
放出を全くまたは事実上まったく生じさせないセルは、
その干渉放出の振舞いに関するセルの分析または最適化
を扱う際に、無視される。一方で、高い及び／または頻
繁な電流強度変化による電流消費を有しており、そのた
め干渉放射を特に高い割合で起こすセルが、分析または
最適化のために選択される。そして、微細／粗めコンピ
ュータモデルを伴う本発明のシミュレーション方法は、
このようにして選択されたセルのために行われ、その最
後には、干渉放出に関して分析または最適化されたセル
の変数が決定される。

【００６３】電流消費を評価するこの方法の最初には、
粗めシミュレーション（特に仮想的ＩＣのみが存在する
場合）、または既にＩＣが存在する場合の電流消費の測
定のいずれかがある。この方法の最後で得られた分析ま
たは最適化の結果により、プログラムは、例えば製造さ
れる実際のＩＣまたはすでに存在しているＩＣのトラッ
ク整形のためのマスク形成といった物理的な特性を再度
制御することができる。

【００６４】ここでは、また、適切なインタフェースを
介して個々のプログラム部分を機能的に連続したプログ
ラム全体と一体化することにより、ＩＣ回路図の読み込
みまたは電流消費の測定から、マスク形成またはトラッ
ク整形にまで至る完全な自動化を与えることもできる。

【００６５】先の例は、主に改善されるＩＣのセルの電
気的分析及び選択の準備をそれぞれ扱っているが、電気
的分析または最適化を評価する可能性については、以下
で詳細に考察する。

【００６６】ＩＣのセルまたは全体のＩＣのマスク形成
を行うための基礎として、ＩＣレイアウトの自動レイア
ウト修正を使用することができる。製造されるＩＣの既
に存在しているレイアウトまたは回路図を変換する際に
は、微細−粗めコンピュータモデルが、生成されるかま
たは製造されるＩＣのために既に微細−粗めコンピュー
タモデルが格納されているデータベースからこれに代わ
るものとして取り出される。そして、この微細−粗めコ
ンピュータモデルを介して、本発明の反復法により最適
化が行われる。最適化の結果は、それ自体既知の回路網
リストプログラムへと入力され、これにより最適化され
たセルの回路網リストは、セルまたは全体のＩＣの最適
化されたレイアウトを自動的に生成できるようになる。
このために、例えばカデンス社のプログラムＬＡＳ、ま
たは他のソフトウェア製造者の対応するプログラムが使
用される。

【００６７】この他に、同一の要望された機能に対する
様々な解決策を比較すること、そして例えば干渉放出の
最小化といった特定の面の下で選択された最良の使用可
能な解決策を得ることもできる。このために、同じ役目
を果たそうとする様々なセルが分析され、例えば干渉放
出のような関連する振舞いに関して比較される。そし
て、最良の振舞いを有するセルが選択され、製造される
ＩＣに使用される。この方法は、ＩＣの１つのセルの
み、またはＩＣの数個の異なるセルについて行われる。
そして、このセル選択手順の終了時には、選択されたセ
ルまたはセル群を考慮してマスクレイアウトが準備さ
れ、これがログラム全体により自動的に行われる。これ
は、初めから終わりまで自動化された手順の作成が、ソ
フトウェアに基づく選択のために比較されるセルの検出
からマスクの準備に至るまで、人間の操作を一切必要と
することなく行われることを意味する。

【００６８】この他に、本発明の方法は、ＩＣ上に一体
集積されている支持コンデンサの最適支持キャパシタン
スの決定、及び最適なものとして確かめられた支持キャ
パシタンスへの整形適合に応用することが可能である。

【００６９】集積回路に対して、電流バッファまたは小
型のバッファバッテリーの機能を有する集積支持コンデ
ンサを与えることが、広く行われている。これらの支持
コンデンサは、２つの電圧供給線路（ＶＤＤ及びＶＳ
Ｓ）の間で動作する。これらは、特にＩＣの導電性トラ
ックのインダクタンスと共に、既知の公式数１に従って
直列共振を生じさせることから問題となる。

【００７０】

【数１】 ここで、ｆｒは直列共振周波数、Ｌは導電性トラックの
インダクタンス、Ｃは支持キャパシタンスである。共振
周波数においては、実際上、２つの電圧供給極間に短絡
が形成される。この影響は、例えばＶＨＦまたはＦＭラ
ジオ送信機の周波数領域中の、例えば９６ＭＨｚ領域に
おいて生じる場合、特に望ましくない。

【００７１】このような影響は、支持コンデンサを含ま
ない集積回路においても発生する。知られているよう
に、集積回路の導電性トラックはコンデンサを構成す
る。トラックのインダクタンスを伴うこのような回路ボ
ードコンデンサもまた、妨害をもたらす共振効果を生じ
させる。

【００７２】このような共振が、干渉を引き起こす周波
数領域内にある場合、知られているように、関係する導
電性トラックのレーザーまたはイオンビームを用いた整
形、すなわちこのような導電性トラックの一部の除去に
よって、危機的でない周波数領域へと変換することがで
きる。導電性トラック及び支持コンデンサの電極は、こ
のような整形により縮小されるのみであることから、こ
のような整形は、既に存在しているＩＣに対して、当然
一方向にのみ可能である。

【００７３】

【発明の効果】本発明の方法を使用すると、このような
整形を微細−粗めコンピュータモデルにより前もって行
うことができ、これは、双方向すなわち整形される導電
性トラックまたはコンデンサ電極を減少させる方向及び
増加させる方向への"仮想整形（virtual trimming）"を
可能にする。この目的により、本発明の方法は、関係す
る導電性トラックまたはコンデンサ電極を備えたセルを
分析するため、及び上記周波数が危機的でない周波数領
域内にあるように"整形動作（trimming operation）"内
の導電性トラックまたはコンデンサ電極をソフトウェア
に基づいて最適化するために使用される。最適化の結果
は、現実上存在しているＩＣ上に既にあるコンデンサ電
極または導電性トラックを最適化の結果に従って整形す
るためのレーザーまたはイオンビーム整形装置を制御す
る制御プログラムへと入力される。

【００７４】例えば、ミュンヘンに在するミクリオン
（Ｍｉｃｒｉｏｎ）社製のミクリオン９０００（Ｍｉｃ
ｒｉｏｎ ９０００）と呼ばれる装置は、これに適して
いる。この装置は、その制御コンピュータを介したプロ
グラム可能なやり方でＩＣを自動的に制御することがで
きる。自動化されたプログラム変換は、インターフェー
スまたはフィルタを介して可能であり、本発明の方法に
より得られた評価または最適化の結果は、ミクリオン９
０００の制御プログラムへと入力される。

【００７５】これまでで述べたように、整形される導電
性トラックまたはコンデンサ電極が製造されるよりも完
全に前に、ソフトウェアの点から予め整形作業を行うこ
とは特に有益である。このような整形は、ソフトウェア
の点からこれよりも先に行われ、レイアウト及びトラッ
クマスクは、この矯正結果によりなるべく完全に自動化
されて予め制御され、このような導電性トラック及びコ
ンデンサ電極の形成が、最適化されたレイアウトにより
予め行われる。

【図面の簡単な説明】

【図１】本発明のシミュレーション方法において使用さ
れる微細／粗めコンピュータモデルのブロック回路図で
ある。

【図２】従来のＣＭＯＳインバータの電気回路図であ
る。

【図３】図２に示したインバータのチップレイアウトの
一例である。

【図４】図３によるチップレイアウトから抽出されたイ
ンバータのシミュレーションモデルである。

【図５】周波数スペクトル評価マスタパターンとしての
包絡線の例である。

【図６】電磁放出の振舞いに関して最適化されていない
集積回路の出力ドライバの出力端子ピンにおいて、本発
明のシミュレーションにより得られた信号パターンであ
る。

【図７】電磁放出の振舞いに関して最適化されていない
集積回路の内部電圧供給線路において、本発明のシミュ
レーションにより得られた信号パターンである。

【図８】電磁放出の振舞いに関する反復最適化後の出力
端子ピンにおいて、本発明のシミュレーションにより得
られた信号パターンである。

【図９】電磁放出の振舞いに関する反復最適化後の集積
回路の内部接地線路において、本発明のシミュレーショ
ンにより得られた信号パターンである。

【図１０】電磁放出の振舞いに関して最適化されていな
い出力端子ピンにおいて、本発明のシミュレーションに
より得られた信号パターンの周波数スペクトルである。

【図１１】電磁放出の振舞いに関して最適化されていな
い内部電圧供給線路において、本発明のシミュレーショ
ンにより得られた信号パターンの周波数スペクトルであ
る。

【図１２】電磁放出の振舞いに関する反復最適化後の出
力端子ピンにおいて、本発明のシミュレーションにより
得られた信号パターンの周波数スペクトルである。

【図１３】電磁放出の振舞いに関する反復最適化後の内
部電圧供給線路において、本発明のシミュレーションに
より得られた信号パターンの周波数スペクトルである。

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ライネル ボニッツ ドイツ連邦共和国 ディー−83043 バッ ド アイブリング メダウシュトラーゼ 68

Claims (14)

【特許請求の範囲】
1. 【請求項１】 モノリシック集積回路の少なくとも特定
   のセルの電気的振舞いを分析する方法において： ａ）微細−粗めコンピュータモデルが、 ａ１）動的及び静的構成部分と寄生構成部分とを考慮に
   入れた関連するセルの微細モデルと、 ａ２）複素抵抗の形をとる静的構成部分のみを考慮に入
   れた少なくとも残りの集積回路の粗めモデルとを与えら
   れることで、既知のレイアウトまたは回路図を分析する
   プログラムにより、それぞれ全体の集積回路からそのレ
   イアウトまたは回路図を介して作成され； ｂ）微細シミュレーションが、特に動作温度及び供給電
   圧といった所定の動作変数を事前に設定することによ
   り、微細−粗めコンピュータモデルを介して実行され、
   セルの微細モデルの少なくとも１つの入力に少なくとも
   １つの誘発信号が作用し、これにより微細−粗めコンピ
   ュータモデルのセル及び／または集積回路の出力端子に
   生成される信号パターンが、走査及び記録され； ｃ）記録された複合信号パターンの周波数スペクトル
   が、関連する各回路ノードについてスペクトル分析法に
   より作成され； ｄ）周波数スペクトルが、格納されている周波数スペク
   トル評価マスタパターンとの比較により評価される；各
   ステップを含むことを特徴とする方法。
2. 【請求項２】 請求項１に記載の方法において： ｅ）粗めシミュレーションコンピュータモデルが、既知
   のレイアウトまたは回路図を分析するプログラムによ
   り、それぞれ全体の集積回路からそのレイアウトまたは
   回路図を介して作成され、前記モデルでは前記回路の動
   的構成部分のみが考慮に入れられていて； ｆ）粗めシミュレーションが、所定の動作変数が事前に
   設定されると共に粗めシミュレーションコンピュータモ
   デルの入力端子に所定の信号形式のテスト信号が与えら
   れることで実行され、続いて粗めシミュレーションコン
   ピュータモデルの関連するセルの入力及び／または出力
   端子に現れるアナログ応答信号が、誘発信号として記録
   及び格納される各付加ステップが、ステップａ）よりも
   先に実行され；ステップｆ）で記録された誘発信号が、
   ステップｂ）による微細シミュレーションで使用される
   ことを特徴とする方法。
3. 【請求項３】 請求項１または２に記載の方法におい
   て、集積回路のセルの電磁放出の振舞いを改善するため
   に、プログラム制御された反復ルーチン及びセルの所定
   の機能限界の検討により： ｇ）セルの微細モデルの回路変数が、意図的に変更さ
   れ； ｈ）ステップｂ）〜ｄ）が、そこから現れる修正された
   微細−粗めコンピュータモデルを介して繰り返され； ｉ）修正された微細−粗めコンピュータモデルにより得
   られるそれぞれの評価結果が、先の微細−粗めコンピュ
   ータモデルにより得られた評価結果と比較され； ｊ）微細モデルの回路変数の先の変更がセルの電磁放出
   の振舞いを改善させたか、あるいは悪化させたかが、比
   較結果を介して確かめられ； ｋ）反復ルーチンが、セルの微細モデルの回路変数の変
   更を再開することにより継続され、その回路変数変更
   は、先の確認結果に従って、先の回路変数変更と同一ま
   たは反対の方向へと、それぞれの回路変数変更により得
   られる電磁放出の振舞いの変化量が所定の閾値を下回る
   まで実行される；ことを特徴とする方法。
4. 【請求項４】 請求項１〜３のいずれかに記載の方法に
   おいて、残りの集積回路のモデルに加えて粗めモデルを
   作るために：リード線モデル及び／または電圧供給モデ
   ル及び／または入力／出力ストラクチャモデル及び／ま
   たはハウジングストラクチャモデル及び／または負荷モ
   デルが、考慮に入れられることを特徴とする方法。
5. 【請求項５】 請求項１〜４のいずれかに記載の方法に
   おいて、ステップａ）及びｅ）が、微細−粗めコンピュ
   ータモデル及び粗めシミュレーションコンピュータモデ
   ルの回路網リスト記述書の回路レイアウトモデルによる
   準備をそれぞれ含んでおり、抵抗（Ｒ）、コンデンサ
   （Ｃ）及びインダクタンス（Ｌ）の形をとる静的及び寄
   生素子と、トランジスタ及びダイオードの形をとる動的
   素子とを考慮に入れていることを特徴とする前記方法。
6. 【請求項６】 請求項１〜５のいずれかに記載の方法に
   おいて、ステップｅ）による粗めシミュレーションが、
   粗めシミュレーションコンピュータモデルの動作モード
   を可能な限り周期的にする試験信号により実行されるこ
   とを特徴とする方法。
7. 【請求項７】 請求項１〜６のいずれかに記載の方法に
   おいて、模範的な動作のための動作変数が、ステップ
   ｂ）及びｆ）中で事前に設定されていることを特徴とす
   る方法。
8. 【請求項８】 請求項１〜７のいずれかに記載の方法に
   おいて、最も悪い動作条件のための動作変数が、ステッ
   プｂ）及びｆ）中に存在することを特徴とする方法。
9. 【請求項９】 請求項１〜８のいずれかに記載の方法に
   おいて、ステップｂ）の範囲内で、集積回路の少なくと
   も１つの出力回路ノードに現れる信号パターンが、記録
   されることを特徴とする方法。
10. 【請求項１０】 請求項１〜９のいずれかに記載の方法
    において、ステップｂ）の範囲内での走査が、走査定理
    によって要求される走査周波数と少なくとも同じ走査周
    波数で実行されることを特徴とする方法。
11. 【請求項１１】 請求項１０に記載の方法において、走
    査が、走査定理によって要求される走査周波数の少なく
    とも５倍の走査周波数で実行されることを特徴とする方
    法。
12. 【請求項１２】 請求項１〜１１のいずれかに記載の方
    法において、分析される信号パターンが、ステップｃ）
    でフーリエ変換されることを特徴とする方法。
13. 【請求項１３】 請求項１〜１１のいずれかに記載の方
    法において、分析される信号パターンが、ステップｃ）
    でＺ変換されることを特徴とする方法。
14. 【請求項１４】 請求項１〜１３のいずれかに記載の方
    法において、ステップａ）で微細モデルを準備する範囲
    内で、まず、２つの回路ノードの間に存在する寄生素子
    のそれぞれが、従来のプログラム制御された抽出法によ
    り、複素インピーダンスの形で抜き出され、次に前記イ
    ンピーダンスが、コンピュータプログラムにより、分配
    インピーダンス素子を含んだ等価回路網へと変換される
    ことを特徴とする方法。