JPH10284961A

JPH10284961A - 電圧制御型制御装置

Info

Publication number: JPH10284961A
Application number: JP9092545A
Authority: JP
Inventors: Tomoya Yamaura; 智也山浦; Takahiko Watanabe; 貴彦渡辺
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1997-04-10
Filing date: 1997-04-10
Publication date: 1998-10-23
Also published as: KR19980081084A; US6081150A; CN1200598A

Abstract

(57)【要約】【課題】インターフェース本数を増やすことなく、正
確な制御特性が得られる電圧制御型制御装置を実現す
る。【解決手段】パルス密度変調もしくはパルス幅変調出
力回路１２と、アナログ回路２０の動作オン／オフ制御
信号出力回路１３とからなるデジタル回路１０と、ロー
パスフィルタ３０と、制御電圧によって制御される回路
２２と、オン／オフ信号を用いて動作を制御する回路５
１と、制御電圧生成回路５２とからなるアナログ回路２
０とを備えた電圧制御型制御装置において、制御電圧生
成回路５２は、オン／オフ信号の振幅を用いて制御電圧
を規格化する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、特に正確な制御
を必要とする各種用途に適用することが可能な電圧制御
型制御装置に関する。

【０００２】

【従来の技術】従来から、デジタル回路とアナログ回路
とから構成された電圧制御型制御装置は知られている。
従来の電圧制御型制御装置は、デジタル回路がデジタル
値を出力し、そのデジタル値をＤ／Ａ変換して制御電圧
を生成し、生成された電圧を用いてアナログ回路側の回
路特性、例えば利得を制御する構成である。このような
電圧制御型制御装置では、特にその制御信号のデジタル
回路出力側のインターフェース本数の削減、および回路
規模の削減のために、デジタル出力としてパルス密度変
調信号あるいはパルス幅変調信号を使用しており、ま
た、Ｄ／Ａ変換器としては、単純なＲＣローパスフィル
タが一般に用いられている。

【０００３】なお、デジタル出力は、パルス密度変調信
号（以下、ＰＤＭ信号と略称する）の場合でも、また、
パルス幅変調信号（以下、ＰＷＭ信号と略称する）の場
合でも、基本的な動作は共通であり、本質的な相違はな
いので、以下には、ＰＤＭ信号の場合を中心に説明す
る。従来のＰＤＭ信号を用いた電圧制御型制御装置は、
大別して２つに分類することができる。そこで、第１の
従来技術と第２の従来技術として、分けて説明する。第１の従来技術

【０００４】図４は、従来のＰＤＭ信号を用いた電圧制
御型制御装置について、その第１の構成例を示す機能ブ
ロック図である。図の符号において、１０はデジタル回
路、１１は制御部、１２はＰＤＭ信号発生回路、１３は
ＰＤＭ信号用出力バッファ回路、２０はアナログ回路、
２１は制御電圧生成回路、２２は利得制御回路、３０は
ＬＰＦ、Ｒは抵抗器、Ｃはコンデンサを示し、Ｔ１はデ
ジタル回路１０の電源端子、Ｔ２はデジタル回路１０の
ＰＤＭ信号出力端子、Ｔ３はアナログ回路２０の電源端
子、Ｔ４はアナログ回路２０のＰＤＭ信号入力端子、Ｔ
５はアナログ回路２０の利得制御回路２２へのメインの
信号の入力端子、Ｔ６はアナログ回路２０の利得制御回
路２２からのメインの信号の出力端子、Ｖddはデジタル
回路１０の電源電圧、Ｖccはアナログ回路２０の電源電
圧を示す。

【０００５】この図４に示した電圧制御型制御装置で
は、デジタル回路１０が、アナログ回路２０の回路特
性、特にその利得を電圧制御する場合とする。次に、こ
の図４の電圧制御型制御装置について、その利得の制御
動作を説明する。デジタル回路１０に含まれる制御部１
１は、アナログ回路２０に含まれる利得制御回路２２に
必要とされる利得を計算し、その利得を利得制御回路２
２が実現するために必要な制御電圧値に変換すると共
に、その制御電圧値をデジタル値に変換してＰＤＭ信号
発生回路１２へ入力する。ＰＤＭ信号発生回路１２は、
そのデジタル値に応じたＰＤＭ信号を生成し、生成され
た信号は、ＰＤＭ信号用出力バッファ回路１３を経て、
ＰＤＭ信号出力端子Ｔ２を介してデジタル回路１０から
出力される。

【０００６】ＰＤＭ信号出力端子Ｔ２から出力されたデ
ジタルＰＤＭ信号は、適当な時定数を有するＬＰＦ（ロ
ーパスフィルタ）３０に入力されて平滑化されることに
よって、アナログ信号に変換され、アナログ回路２０の
ＰＤＭ信号入力端子Ｔ４に、制御電圧として入力され
る。アナログ回路２０の制御電圧生成回路２１では、入
力された制御電圧をもとに制御信号を生成し、生成した
制御信号を利得制御回路２２に渡す。利得制御回路２２
では、渡された制御信号をもとに利得を変化させ、入力
端子Ｔ５から入力された信号、すなわち、利得制御回路
２２へのメインの信号を増幅または減衰させて、利得制
御回路２２からのメインの信号の出力端子Ｔ６へ出力す
る。従来のＰＤＭ信号を使用した電圧制御型制御装置
は、図４に示した構成によって以上のような動作を行
う。

【０００７】ところで、この従来の電圧制御型制御装置
では、次のような問題があった。ＰＤＭ信号用出力バッ
ファ回路１３は、基本的にデジタル回路であり、その振
幅レベルは、デジタル回路１０の電源電圧Ｖddに比例す
る。このとき、アナログ回路２０の電圧制御特性が、そ
の電源電圧Ｖccで規格された値で定められるような構成
であれば、両者の電源電圧ＶddとＶccとを同じ値にする
ことによって、回路の電源電圧変動による制御誤差は生
じない。しかし、一般的には、デジタルノイズの混入を
避けるため、あるいは使用可能な電源電圧が異なるため
に、デジタル回路１０の電源端子Ｔ１に与えられる電圧
Ｖddと、アナログ回路２０の電源端子Ｔ３に与えられる
電圧Ｖccとは、それぞれ異なるレギュレータから接続さ
れることが多く、制御誤差が発生される。この制御誤差
の発生原因を、次の図５と図６を参照して詳しく説明す
る。

【０００８】図５は、図４に示した電圧制御型制御装置
について、制御電圧の電源電圧依存性の一例を示すタイ
ムチャートで、(1) は電源電圧Ｖddが３．０Ｖの場合、
(2)は電源電圧Ｖddが２．７Ｖの場合を示す図である。
図の横軸は時間、縦軸は電圧を示す。

【０００９】図６は、図４に示した利得制御回路２２に
ついて、その制御電圧特性の一例を示す図である。図の
横軸は制御電圧（Ｖ）、縦軸は利得（ｄＢ）を示す。

【００１０】例えば、デジタル回路１０の電源電圧Ｖdd
が３．０Ｖのとき、ＰＤＭ信号が半分の密度で出力して
いる場合を考察すると、デジタル回路１０のＰＤＭ信号
が出力される出力端子Ｔ２における電圧信号波形は、図
５(1) の右側に示すようになる。すなわち、出力端子Ｔ
２の電圧信号は、そのＨｉ（ハイ）レベルが、電源電圧
Ｖddと同じ３．０Ｖである。他方、ＬＰＦ３０を通過し
た後、アナログ回路２０のＰＤＭ信号が入力される入力
端子Ｔ４における電圧信号波形は、図５(1) の左側に示
すようになる。そして、このアナログ電圧値１．５Ｖ
が、アナログ回路２０に制御電圧として印加されること
になる。

【００１１】ここでは、理解を容易にするために、制御
電圧生成回路２１は、そのままの電圧値を渡す場合であ
り、利得制御回路２２の制御特性は、図６に太線で示す
ように、１．５Ｖで０ｄＢを通るような４０ｄＢ／Ｖの
直線であると仮定する。この場合には、１．５Ｖの制御
電圧入力に対して、利得制御回路２２の利得は０ｄＢに
なり、アナログ回路２０の利得制御回路２２へのメイン
の信号の入力端子Ｔ５、すなわち、端子Ｔ５からの入力
信号は、０ｄＢの利得である。したがって、アナログ回
路２０の利得制御回路２２からのメインの信号の出力端
子Ｔ６からは、端子Ｔ５からの入力信号が、そのままの
値で出力されることになる。

【００１２】一方、例えば電源として使用される電池が
消耗してきて、電源電圧Ｖddが２．７Ｖまで低下してし
まった場合を想定すると、デジタル回路１０のＰＤＭ信
号出力端子Ｔ２における電圧信号波形は、図５(2) の右
側のようになる。すなわち、出力端子Ｔ２の電圧信号
は、そのＨｉレベルが、電源電圧Ｖddと同じ２．７Ｖで
ある。そのため、ＬＰＦ３０を通過した後、アナログ回
路２０のＰＤＭ信号入力端子Ｔ４における電圧信号波形
は、図５(2) の左側のようになる。したがって、アナロ
グ電圧値１．３５Ｖが、アナログ回路２０に制御電圧と
して印加されることになる。このとき、図６の制御特性
から、利得制御回路２２の利得は−６ｄＢに設定される
ことが判る。このように、利得制御回路２２の利得が０
〜−６ｄＢのように変化すると、正確な制御が要求され
る装置の場合には、その制御誤差が極めて大きな値にな
り、許容範囲を超えてしまう、という問題がある。

【００１３】第２の従来技術先に述べた図４の電圧制御型制御装置では、電池が消耗
して電源電圧Ｖddが、例えば２．７Ｖのように低下する
と、利得制御回路２２の利得が０〜−６ｄＢのように変
化し、制御誤差が大きくなる、という問題があった。こ
のような問題を解決する一つの対策として、デジタル系
のＰＤＭ信号用出力バッファ回路の電源電圧を基準電圧
としてアナログ系に渡し、その基準電圧を使用してＬＰ
Ｆ出力の制御電圧を規格化する方法が提案されている。
この方法を実施する電圧制御型制御装置の一例を、次の
図７に示す。

【００１４】図７は、従来のＰＤＭ信号を用いた電圧制
御型制御装置について、その第２の構成例を示す機能ブ
ロック図である。図における符号は図４と同様であり、
Ｔ１１はデジタル回路１０の第２の出力端子、Ｔ２１は
アナログ回路２０の第２の入力端子を示す。

【００１５】この図７の電圧制御型制御装置では、デジ
タル回路１０のＰＤＭ信号用出力バッファ回路１３に供
給される電源電圧Ｖddを、アナログ回路２０の基準電圧
とするために、デジタル回路１０側に第２の出力端子Ｔ
１１を、アナログ回路２０側に第２の入力端子Ｔ２１
を、それぞれ付加し、両端子Ｔ１１，Ｔ２１の間を接続
している。そして、デジタル回路１０は、ＰＤＭ信号用
出力バッファ回路１３の電源電圧Ｖddを、ＰＤＭ信号の
波高の基準電圧として、新たに付加された第２の出力端
子Ｔ１１から出力する。

【００１６】その基準電圧は、第２の入力端子Ｔ２１を
経て制御電圧生成回路２１へ与えられる。制御電圧生成
回路２１では、与えられた基準電圧（デジタル回路１０
の電源電圧Ｖdd）を用いて、制御電圧入力端子Ｔ４から
入力される制御電圧を規格化し、規格化された制御電圧
が利得制御回路２２に渡される。利得制御回路２２で
は、その制御信号に基づいて利得を変化させ、入力端子
Ｔ５から入力された信号を増幅または減衰させて出力端
子Ｔ６へと出力する。次に、図７に示した電圧制御型制
御装置について、アナログ回路２０全体から見た利得制
御特性を、次の図８を参照して詳しく説明する。

【００１７】図８は、図７に示した利得制御回路２２に
ついて、その制御電圧特性の一例を示す図である。図の
横軸は制御電圧（Ｖ）／基準電圧（Ｖ）の電圧比、縦軸
は利得（ｄＢ）を示す。

【００１８】図７に示した利得制御回路２２では、この
図８に示すように、デジタル回路１０の電源電圧Ｖddが
変動したとき、ＰＤＭ信号が例えば電圧比が１／２を示
す信号を出した場合には、アナログ回路２０側では、１
／２の規格化された制御電圧を受け取ることができ、常
に０ｄＢの利得を得ることが可能になる。したがって、
正確な制御を行うことができる。しかし、図７に示した
電圧制御型制御装置も、先の図４に示した従来の第１の
電圧制御型制御装置に比べて、相対的に正確であるとい
うにとどまり、仮りに、ＰＤＭ信号用出力バッファ回路
１３に用いられているＰ−ＭＯＳのオン抵抗値が十分小
さくなかった場合には、そのオン抵抗値の分だけ電圧降
下が生じるので、誤差の一因になることは避けられな
い。さらに、この図７に示した電圧制御型制御装置で
は、インターフェース本数が１組増えることになるの
で、ピン数に制限があるＩＣに使用する場合には、採用
するのが難しい、という問題が残されている。

【００１９】

【発明が解決しようとする課題】先の第２の従来技術で
述べたように、デジタル系のＰＤＭ信号用出力バッファ
回路の電源電圧を基準電圧としてアナログ系に渡し、そ
の基準電圧を使用してＬＰＦ出力の制御電圧を規格化す
る方法が知られており、この方法を採用する電圧制御型
制御装置によれば、正確な制御を行うことができる。し
かし、このような電圧制御型制御装置でも、例えばＰＤ
Ｍ信号用出力バッファ回路に用いられているＰ−ＭＯＳ
のオン抵抗値が十分に小さくない場合には、そのオン抵
抗値の分だけ電圧降下が生じるので、誤差の一因になる
上に、インターフェース本数が１組増えることになるの
で、ピン数に制限があるＩＣに使用する場合には、採用
するのが難しい、という問題がある。この発明では、イ
ンターフェース本数を増やすことなく、正確な制御特性
が得られる電圧制御型制御装置を実現することを課題と
する。

【００２０】

【課題を解決するための手段】請求項１の発明では、パ
ルス密度変調もしくはパルス幅変調出力回路と、アナロ
グ回路の動作オン／オフ制御信号出力回路とからなるデ
ジタル回路と、ローパスフィルタと、制御電圧によって
制御される回路と、オン／オフ信号を用いて動作を制御
する回路と、制御電圧生成回路とからなるアナログ回路
とを備えた電圧制御型制御装置において、制御電圧生成
回路は、オン／オフ信号の振幅を用いて制御電圧を規格
化するようにしている。

【００２１】請求項２の発明では、請求項１の電圧制御
型制御装置において、アナログ回路側の制御電圧入力と
オン／オフ制御電圧入力とを同じ抵抗値を有する抵抗器
で終端すると共に、オン／オフ信号線に、ローパスフィ
ルタに用いられる抵抗器と同じ抵抗値を有する抵抗器を
挿入している。

【００２２】

【発明の実施の形態】

第１の実施の形態この第１の実施の形態は、請求項１の発明に対応してい
るが、請求項２の発明にも関連している。この第１の実
施の形態では、先の図７に示した従来の電圧制御型制御
装置を改良し、インターフェース本数を増やすことな
く、正確な制御特性が得られるようにした点に特徴を有
している。

【００２３】図１は、この発明の電圧制御型制御装置に
ついて、第１の実施の形態における要部構成の一例を示
す機能ブロック図である。図における符号は図４と同様
であり、４０はデジタル回路、４１は制御部、４２は動
作モード制御信号用出力バッファ回路、５０はアナログ
回路、５１は制御電圧生成回路、５２は動作制御回路、
Ｔ４１はデジタル回路４０の動作モード制御信号出力端
子、Ｔ５１はアナログ回路５０の動作モード制御信号入
力端子を示す。

【００２４】この図１に示したデジタル回路４０と、先
の図４や図７に示したデジタル回路１０とが異なる点
は、デジタル回路４０の制御部４１の機能である。この
制御部４１は、アナログ回路５０が動作しなければなら
ないのかどうかを判断し、動作が必要なときは、動作モ
ード制御信号出力端子Ｔ４１から出力される信号、すな
わち、動作のオン／オフを制御する動作モード制御信号
を「Ｈｉ」（ハイ）レベルにする機能を有している。こ
の動作モード制御信号は、動作モード制御信号入力端子
Ｔ５１によってアナログ回路５０と接続され、その内部
の動作制御回路５２へ入力される。動作制御回路５２
は、その入力に応じて自己を除くアナログ回路５０全体
の各ブロックのオン／オフ制御を行う。

【００２５】この第１の実施の形態においては、動作モ
ード制御信号が「Ｈｉ」レベルの入力のとき動作、「Ｌ
ｏ」（ロー）レベルの入力のとき非動作とされる。この
動作モード制御信号を「Ｈｉ」レベルで入力することに
よって、アナログ回路５０を動作させることができ、同
時に、アナログ回路５０の電源電圧Ｖccを各部に供給す
ることによって、アナログ回路５０の各部を動作させ
る。また、この動作モード制御信号、すなわち、動作モ
ード制御信号入力端子Ｔ５１からアナログ回路５０に入
力された動作モード制御信号は、制御電圧生成回路５１
へも供給されている。

【００２６】制御電圧生成回路５１は、先の図７で説明
した従来の電圧制御型制御装置における回路と同様に、
動作モード制御信号をＰＤＭ信号の基準電圧として使用
し、ＰＤＭ信号入力端子Ｔ４を経て入力された制御電圧
を規格化して利得制御回路２２に渡す。利得制御回路２
２では、その制御信号に基づいて利得を変化させ、入力
端子Ｔ５から入力された信号を増幅または減衰させて出
力端子Ｔ６へと出力する。したがって、先の第２の従来
技術で説明した図８に示したような制御特性を得ること
ができ、デジタル系の電源電圧Ｖddの変動による制御誤
差を低減することが可能になる。ここで、図１に示した
制御電圧生成回路５１について、その具体的な構成を説
明する。

【００２７】図２は、制御電圧生成回路５１について、
その詳細な構成の一例を示す回路図である。図の符号に
おいて、ｔ１は定電圧入力端子、ｔ２は制御電圧入力端
子、ｔ３は基準電圧入力端子、ｔ４は規格化電圧出力端
子、Ｖａは利得係数を定める定電圧入力端子ｔ１に印加
される電圧、Ｖcontは制御電圧入力端子ｔ２に印加され
る電圧、Ｖref は基準電圧入力端子ｔ３に印加される電
圧、Ｖout は規格化電圧出力端子ｔ４の出力電圧を示
す。

【００２８】図２に示す制御電圧生成回路５１は、一般
的に使用されている対数増幅器と逆対数増幅器を組み合
わせた乗算除算回路を利用した電圧規格化回路の一例を
示している。この図２で、利得係数を定める定電圧入力
端子ｔ１に印加される電圧Ｖａは、先の図１に示したア
ナログ回路２０の動作制御回路５２から制御電圧生成回
路５１に印加される電圧である。また、制御電圧入力端
子ｔ２に印加される電圧Ｖcontは、図１に示したアナロ
グ回路２０のＰＤＭ信号入力端子Ｔ４に印加される電圧
である。基準電圧入力端子ｔ３に印加される電圧Ｖref
は、図１に示したアナログ回路５０の動作モード制御信
号入力端子Ｔ５１に印加される電圧である。規格化電圧
出力端子ｔ４の出力電圧Ｖout は、図１に示した制御電
圧生成回路５１から利得制御回路２２に与えられる制御
電圧である。

【００２９】この図２に示した制御電圧生成回路５１、
すなわち、電圧規格化回路では、規格化電圧出力端子ｔ
４の出力電圧Ｖout 、すなわち、規格化電圧は、次の式
(1)によって表わすことができる。

【数１】Ｖout ＝Ｖａ×Ｖcont／Ｖref …… (1) この式(1) から明らかなように、規格化電圧Ｖout は、
基準電圧入力端子ｔ３に印加される電圧、すなわち、基
準電圧Ｖref によって規格化されていることが理解され
る。

【００３０】また、デジタル回路４０に含まれる制御部
４１が、アナログ回路５０が動作しなくてよいと判断し
たときは、動作モード制御信号は「Ｌｏ」になる。この
「Ｌｏ」の信号を受け取ったアナログ回路５０に含まれ
る動作制御回路５２は、この第１の実施の形態では、ア
ナログ回路５０を非動作にするために、電源電圧Ｖccか
ら各部に接続される電源線をオープンにする。この場合
には、制御電圧生成回路５１に入力される制御電圧生成
用の基準電圧も「Ｌｏ」となってしまうが、この部分の
回路は、この状態では非動作であるから、制御電圧がど
のようになっていても、動作には直接関係がない。この
動作モードの制御は、低消費電力化が強く求められてい
る昨今では、必要な機能となっており、基本的に必要な
インターフェースである。以上のように、この第１の実
施の形態による電圧制御型制御装置によれば、その信号
線とＰＤＭ振幅の基準電圧信号線とを一本化することに
よって、インターフェース本数を増加することなく、正
確なＰＤＭ信号を用いた電圧制御を実現することができ
る。

【００３１】また、先に述べた第１の従来例の回路と異
なり、基準電圧と兼用される動作モード制御信号もデジ
タルのＣＭＯＳ出力になっている。そのため、Ｐ−ＭＯ
Ｓのオン抵抗値が十分小さくなかった場合であっても、
２つの出力バッファ回路、動作モード制御信号用出力バ
ッファ回路４２とＰＤＭ信号用出力バッファ回路１３の
Ｐ−ＭＯＳのオン抵抗値特性が揃っていさえすればそれ
は誤差とはならない。以上のように、この第１の実施の
形態による電圧制御型制御装置は、特にデジタル回路４
０を１つにまとめる場合に、２つの出力バッファ回路を
近接して配置することによって、非常に特性の揃ったＰ
−ＭＯＳのオン抵抗値を得ることができるので、高精度
の制御に極めて有効である。

【００３２】第２の実施の形態この第２の実施の形態は、請求項２の発明に対応してい
るが、先の請求項１の発明を前提にしている。この第２
の実施の形態を、第１の実施の形態で説明した電圧制御
型制御装置と比較すると、各部に抵抗値の揃った抵抗器
を配置し、抵抗器による電圧降下分まで補償することに
より、さらに制御精度を向上させた点に特徴を有してい
る。

【００３３】図３は、この発明の電圧制御型制御装置に
ついて、第２の実施の形態における要部構成の一例を示
す機能ブロック図である。図における符号は図１と同様
であり、Ｒ１は第２の抵抗器、Ｒ２は第３の抵抗器、Ｒ
３は第４の抵抗器を示す。

【００３４】この図３に示した電圧制御型制御装置で
は、デジタル回路４０からの動作モード制御信号出力端
子Ｔ４１と、アナログ回路５０の動作モード制御信号入
力端子Ｔ５１との間に、ＬＰＦ３０に用いられている抵
抗器Ｒと同じ抵抗値（この抵抗値をｒ０とする）を有す
る第２の抵抗器Ｒ１（この抵抗値をｒ１とする）を備え
ている。また、アナログ回路５０側には、動作モード制
御信号入力端子Ｔ５１と制御電圧生成回路５１の入力側
との間に、同じくＬＰＦ３０の抵抗器Ｒと同じ抵抗値を
有する第３の抵抗器Ｒ２（この抵抗値をｒ２とする）を
挿入する。さらに、動作モード制御信号入力端子Ｔ５１
と動作制御回路５２の入力側との間に、同じくＬＰＦ３
０の抵抗器Ｒと同じ抵抗値を有する第４の抵抗器Ｒ３
（この抵抗値をｒ３とする）を挿入する。なお、動作制
御回路５２と制御電圧生成回路５１の入力抵抗値は、こ
れらの第２の抵抗器Ｒ１や、第３、第４の抵抗器Ｒ２、
Ｒ３と比べて非常に高く、その影響は無視できるものと
する。このように構成することにより、制御電圧は、Ｌ
ＰＦ３０に用いられている抵抗器（抵抗値ｒ０）と第４
の抵抗器Ｒ３（抵抗値ｒ３）とで分圧されることにな
り、抵抗値の比ｒ０／（ｒ０＋ｒ３）の分だけ電圧降下
する。しかし、基準電圧の方も同じ抵抗値を有する第２
の抵抗器Ｒ１（抵抗値ｒ１）と第３の抵抗器Ｒ２（抵抗
値ｒ２）とで分圧されているので、結果として、電圧降
下量は等しくなる。したがって、このような制御電圧に
よって制御電圧生成回路５１が電圧を規格化することに
なり、この電圧降下は制御に影響を与えない。

【００３５】この第２の実施の形態は、特にアナログ回
路５０を１つのＩＣにまとめる構成の場合に、第３の抵
抗器Ｒ２と第４の抵抗器Ｒ３を近接して配置することに
よって、非常に特性の揃った抵抗値を得ることができる
ので、極めて有効である。なお、以上の従来技術および
この発明の実施の形態の説明においては、理解を容易に
するために、電圧によって制御される回路の特性を利得
を中心に説明したが、この発明の電圧制御型制御装置
は、以上の実施の形態に限定されるものではない。例え
ば、電圧制御によって周波数を調整することのできる発
振器等、電圧によって回路特性を制御することが可能な
回路、および制御装置の全てに関して有効であり、これ
らを包含することは改めていうまでもない。

【００３６】

【発明の効果】請求項１の電圧制御型制御装置によれ
ば、インターフェース本数を増やすことなく、ＰＤＭ信
号を使用して、正確な制御特性が得られる。請求項２の
電圧制御型制御装置によれば、請求項１の電圧制御型制
御装置による効果に加えて、低消費電力化のためのきめ
細かな動作オン／オフ制御を行いながら、正確な電圧制
御が実現される。

【図面の簡単な説明】

【図１】この発明の電圧制御型制御装置について、第１
の実施の形態における要部構成の一例を示す機能ブロッ
ク図である。

【図２】制御電圧生成回路５１について、詳細な構成の
一例を示す回路図である。

【図３】この発明の電圧制御型制御装置について、第２
の実施の形態における要部構成の一例を示す機能ブロッ
ク図である。

【図４】従来のＰＤＭ信号を用いた電圧制御型制御装置
について、その第１の構成例を示す機能ブロック図であ
る。

【図５】図４に示した電圧制御型制御装置について、制
御電圧の電源電圧依存性の一例を示すタイムチャートで
ある。

【図６】図４に示した利得制御回路２２について、その
制御電圧特性の一例を示す図である。

【図７】従来のＰＤＭ信号を用いた電圧制御型制御装置
について、その第２の構成例を示す機能ブロック図であ
る。

【図８】図７に示した利得制御回路２２について、その
制御電圧特性の一例を示す図である。

【符号の説明】

１０…デジタル回路、１１…制御部、１２…ＰＤＭ信号
発生回路、１３…ＰＤＭ信号用出力バッファ回路、２０
…アナログ回路、２１…制御電圧生成回路、２２…利得
制御回路、３０…ＬＰＦ、４０…デジタル回路、４１…
制御部、４２…動作モード制御信号用出力バッファ回
路、５０…アナログ回路、５１…制御電圧生成回路、５
２…動作制御回路

Claims

【特許請求の範囲】

【請求項１】パルス密度変調もしくはパルス幅変調出
力回路と、アナログ回路の動作オン／オフ制御信号出力
回路とからなるデジタル回路と、ローパスフィルタと、制御電圧によって制御される回路
と、前記オン／オフ信号を用いて動作を制御する回路
と、制御電圧生成回路とからなるアナログ回路とを備え
た電圧制御型制御装置において、前記制御電圧生成回路は、前記オン／オフ信号の振幅を
用いて制御電圧を規格化することを特徴とする電圧制御
型制御装置。
【請求項２】アナログ回路側の制御電圧入力とオン／
オフ制御電圧入力とを同じ抵抗値を有する抵抗器で終端
すると共に、オン／オフ信号線に、ローパスフィルタに
用いられる抵抗器と同じ抵抗値を有する抵抗器を挿入し
たことを特徴とする上記請求項１記載の電圧制御型制御
装置。