JPH10289126A - マイクロコントローラ及び中継器 - Google Patents

Abstract

(57)【要約】 【課題】シングルチップモードで動作するマイクロコン
トローラに関し、プログラム記憶用のメモリに格納され
ているプログラムを実行し、内部バス信号を外部に出力
させることにより、外部バスモードでは解析できない異
常動作の解析を行うことができ、しかも、内部バス信号
出力用の専用の外部端子を設けることを必要としないよ
うにする。 【解決手段】切り換え回路９を有するポート回路６を設
け、通常の出力信号ＮＳ０〜ＮＳ７又は内部バス信号Ｂ
Ｓ０〜ＢＳ７を入出力端子７−０〜７−７に選択的に出
力させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、シングルチップモ
ードで動作するマイクロコントローラ、及び、このよう
なマイクロコントローラの異常動作解析のために内部バ
ス信号をトレースする場合に使用して好適な中継器に関
する。

【０００２】

【従来の技術】従来、マイクロコントローラとして、プ
ログラム格納用のＲＯＭを外部に置く、いわゆるホスト
タイプのマイクロコンピュータと、プログラム格納用の
ＲＯＭを内蔵する、いわゆるシングルチップタイプのマ
イクロコントローラとが開発されている。

【０００３】ここに、ホストタイプのマイクロコントロ
ーラの場合には、異常動作が発生した場合、ＣＰＵから
出力されるアドレス及びデータや、ＲＯＭから出力され
る命令の内容や、ＲＡＭから出力されるデータや、リソ
ースから出力されるデータを外部端子から確認すること
により、異常動作の解析を行うことができる。

【０００４】これに対して、シングルチップタイプのマ
イクロコントローラの場合には、異常動作が発生した場
合、内部バスの状態を外から確認することができないの
で、外部バスモードに設定し、外部から与える命令を実
行させることにより、異常動作の解析が行われる。

【０００５】

【発明が解決しようとする課題】しかし、シングルチッ
プタイプのマイクロコントローラは、外部バスモード時
に外部から与える命令を入力するための専用の外部端子
を備えていないか、他の機能に仕様されている。

【０００６】このため、従来のシングルチップタイプの
マイクロコントローラにおいては、外部から命令を入力
するために使用する外部端子の内部バスモード時におけ
る論理状態を確認しなければ異常動作の解析を行うこと
ができないような場合には、異常動作の解析を行うこと
ができないという問題点があった。

【０００７】また、シングルチップタイプのマイクロコ
ントローラにおいては、外部バスモード時に使用される
命令格納領域のアドレスとして、ＲＯＭ、ＲＡＭ及びリ
ソースに割り当てられているアドレス以外のアドレスが
割り当てられる。

【０００８】このため、従来のシングルチップタイプの
マイクロコントローラにおいては、、ＲＯＭ、ＲＡＭ及
びリソースに割り当てられているアドレスをアクセスし
た場合にのみ異常動作が発生する場合には、異常動作の
解析を行うことができないという問題点もあった。

【０００９】本発明は、かかる点に鑑み、プログラム記
憶用のＲＯＭに格納されているプログラムを実行し、内
部バス信号を外部に出力させることにより、外部バスモ
ードでは解析できない異常動作の解析を行うことがで
き、しかも、内部バス信号出力用の専用の外部端子を必
要としないマイクロコントローラ、及び、このようなマ
イクロコントローラの異常動作解析のために内部バス信
号をトレースする場合に使用して好適な中継器を提供す
ることを目的とする。

【００１０】

【課題を解決するための手段】本発明中、第１の発明
（請求項１記載のマイクロコントローラ）は、シングル
チップモードで動作するマイクロコントローラにおい
て、通常の出力信号又は内部バス信号を同一の外部端子
に選択的に出力させることができるポート回路と、内部
バス信号出力時、プログラムの実行を停止させるプログ
ラム実行停止手段とを備えているというものである。

【００１１】本発明中、第１の発明によれば、通常の出
力信号又は内部バス信号を同一の外部端子に選択的に出
力させることができるポート回路を備えているので、内
部バス信号出力用の専用の外部端子を設けることなく、
内部バス信号を外部に出力させることができる。

【００１２】また、内部バス信号出力時、プログラムの
実行を停止させるプログラム実行停止手段を備えている
ので、異常動作が発生した場合、プログラム記憶用のＲ
ＯＭに記憶されているプログラムを実行し、その時の内
部バス信号を出力させることにより、外部バスモードで
は解析できない異常動作の解析を行うことができる。

【００１３】本発明中、第２の発明（請求項２記載のマ
イクロコントローラ）は、第１の発明において、ポート
回路は、内部バスに対してパラレルに出力される内部バ
ス信号をシリアル化するパラレル・シリアル変換回路を
備え、シリアル化された内部バス信号を出力させること
ができるように構成されているというものである。

【００１４】本発明中、第３の発明（請求項３記載のマ
イクロコントローラ）は、第１又は第２の発明におい
て、内部バス信号出力状態に設定されているか否かを示
す状態信号を生成して外部に出力する状態信号生成回路
を備えているというものである。

【００１５】第３の発明による２個のマイクロコントロ
ーラ間の信号伝送を中継器で中継し、かつ、第３の発明
による２個のマイクロコントローラから出力される状態
信号を中継器に供給するようにし、中継器を、いずれか
一方のマイクロコントローラから出力される状態信号が
内部バス信号出力状態に設定されていることを示してい
る時は、他方のマイクロコントローラから一方のマイク
ロコントローラへの信号伝送を遮断し、他方のマイクロ
コントローラに対してプログラムの実行を停止させるホ
ールド信号を供給するように構成する場合には、２個の
マイクロコントローラ間での信号伝送を実行しなければ
異常動作の解析を行うことができない場合においても、
一方のマイクロコントローラの内部バス信号のトレース
を容易に行い、異常動作の解析を行うことができる。

【００１６】本発明中、第４の発明（請求項４記載の中
継器）は、通常の出力信号又は内部バス信号を同一の外
部端子に選択的に出力させることができるポート回路
と、内部バス信号出力時、プログラムの実行を停止させ
るプログラム実行停止手段と、内部バス信号出力状態に
設定されているか否かを示す状態信号を生成して外部に
出力する状態信号生成回路とを備え、シングルチップモ
ードで動作する２個のマイクロコントローラ間の信号伝
送を中継する中継器であって、いずれか一方のマイクロ
コントローラから出力される状態信号が内部バス信号出
力状態に設定されていることを示している時は、他方の
マイクロコントローラから一方のマイクロコントローラ
への信号伝送を遮断し、他方のマイクロコントローラに
対してプログラムの実行を停止させるホールド信号を供
給するように構成されているというものである。

【００１７】本発明中、第４の発明によれば、２個のマ
イクロコントローラ間での信号伝送を実行しなければ異
常動作の解析を行うことができない場合においても、一
方のマイクロコントローラの内部バス信号のトレースを
容易に行い、異常動作の解析を行うことができる。

【００１８】

【発明の実施の形態】以下、図１〜図１１を参照して、
本発明のマイクロコントローラの第１実施形態及び第２
実施形態並びに本発明の中継器の一実施形態について説
明する。

【００１９】本発明のマイクロコントローラの第１実施
形態・・図１〜図６ 図１は本発明のマイクロコントローラの第１実施形態の
要部を示す回路図であり、図１中、１は８ビット構成の
内部バス、２はＣＰＵ、３はプログラムが格納されたＲ
ＯＭ、４はデータの格納に使用されるＲＡＭ、５はリソ
ース、６は外部との間で信号の入出力を行うポート回
路、７−０〜７−７は入出力端子である。

【００２０】図２はポート回路６の一部分を示す回路図
であり、図２中、９は通常の出力信号ＮＳ０〜ＮＳ７
と、内部バス信号ＢＳ０〜ＢＳ７とを入出力端子７−０
〜７−７に選択的に出力させるための切り換え回路であ
る。

【００２１】この切り換え回路９において、１０−０、
１０−１、１０−７は、それぞれ、通常の出力信号ＮＳ
０、ＮＳ１、ＮＳ７に対応して設けられているクロック
ドインバータであり、通常の出力信号ＮＳ２〜ＮＳ６に
対応して設けられているクロックドインバータ１０−２
〜１０−６は、図示を省略している。

【００２２】これらクロックドインバータ１０−０〜１
０−７は、切り換え信号Ｃ２＝Ｈレベル、切り換え信号
／Ｃ２＝Ｌレベルとされる場合には活性状態、切り換え
信号Ｃ２＝Ｌレベル、切り換え信号／Ｃ２＝Ｈレベルと
される場合には非活性状態とされる。

【００２３】また、１１−０、１１−１、１１−７は、
それぞれ、内部バス信号ＢＳ０、ＢＳ１、ＢＳ７に対応
して設けられているクロックドインバータであり、内部
バス信号ＢＳ２〜ＢＳ６に対応して設けられているクロ
ックドインバータ１１−２〜１１−６は、図示を省略し
ている。

【００２４】これらクロックドインバータ１１−０〜１
１−７は、切り換え信号Ｃ２＝Ｌレベル、切り換え信号
／Ｃ２＝Ｈレベルとされる場合には活性状態、切り換え
信号Ｃ２＝Ｈレベル、切り換え信号／Ｃ２＝Ｌレベルと
される場合には非活性状態とされる。

【００２５】また、１２−０はクロックドインバータ１
０−０、１１−０の出力に対応して設けられているイン
バータ、１２−１はクロックドインバータ１０−１、１
１−１の出力に対応して設けられているインバータ、１
２−７はクロックドインバータ１０−７、１１−７の出
力に対応して設けられているインバータである。

【００２６】なお、クロックドインバータ１０−２、１
１−２、クロックドインバータ１０−３、１１−３、ク
ロックドインバータ１０−４、１１−４、クロックドイ
ンバータ１０−５、１１−５及びクロックドインバータ
１０−６、１１−６のそれぞれの出力に対応して設けら
れているインバータ１２−２〜１２−６は、図示を省略
している。

【００２７】また、１３は入出力回路であり、１４−
０、１４−１、１４−７は、それぞれ、入出力端子７−
０、７−１、７−７（入力信号ＤＩＮ０、ＤＩＮ１、Ｄ
ＩＮ７）に対応して設けられている入力バッファであ
り、入出力端子７−２〜７−６（入力信号ＤＩＮ２〜Ｄ
ＩＮ６）に対応して設けられている入力バッファ１４−
２〜１４−６は、図示を省略している。

【００２８】また、１５−０、１５−１、１５−７は、
それぞれ、インバータ１２−０、１２−１、１２−７の
出力を入力して入出力端子７−０、７−１、７−７に出
力信号ＤＯＵＴ０、ＤＯＵＴ１、ＤＯＵＴ７を出力する
出力バッファであり、インバータ１２−２〜１２−６の
出力を入力して入出力端子７−２〜７−６に出力信号Ｄ
ＯＵＴ２〜ＤＯＵＴ６を出力する出力バッファ１５−２
〜１５−６は、図示を省略している。

【００２９】また、図１において、１８はポート回路６
における出力信号の切り換え動作を指示する切り換え信
号Ｃ１を入力するための切り換え信号入力端子、１９は
切り換え信号Ｃ１を相補化してなる切り換え信号Ｃ２、
／Ｃ２を出力してポート回路６における切り換え動作を
制御する切り換え制御回路である。

【００３０】また、２０は切り換え信号Ｃ２を入力して
ポート回路６が内部バス信号ＢＳ０〜ＢＳ７の出力時で
あるか否かを示す状態信号Ｃ３を生成する状態信号生成
回路、２１は状態信号Ｃ３が出力される状態信号出力端
子である。

【００３１】図３は切り換え制御回路１９及び状態信号
生成回路２０の構成を示す回路図であり、切り換え制御
回路１９において、２２は切り換え信号Ｃ２を反転して
切り換え信号／Ｃ２を出力するインバータ、２３は切り
換え信号／Ｃ２を反転して切り換え信号Ｃ２を出力する
インバータである。

【００３２】また、状態信号生成回路２０において、２
４は切り換え信号Ｃ２を反転するインバータ、２５はイ
ンバータ２４の出力信号を反転して状態信号Ｃ３を出力
するインバータであり、２６はｐＭＯＳトランジスタ、
２７はｎＭＯＳトランジスタである。

【００３３】ここに、切り換え信号Ｃ１は、ポート回路
６から通常の出力信号ＮＳ０〜ＮＳ７を出力させる場合
にはＨレベルとされ、ポート回路６から内部バス信号Ｂ
Ｓ０〜ＢＳ７を出力させる場合にはＬレベルとされる。

【００３４】また、切り換え信号Ｃ１は、ＣＰＵ２にも
供給されるように構成されており、ＣＰＵ２は、切り換
え信号Ｃ１＝Ｈレベルの場合には、ＲＯＭ３に格納され
ているプログラムを実行し、切り換え信号Ｃ１＝Ｌレベ
ルとされる場合には、ＲＯＭ３に格納されているプログ
ラムの実行を停止するように構成されている。

【００３５】このように構成された本発明のマイクロコ
ントローラの第１実施形態においては、切り換え信号Ｃ
１＝Ｈレベルとする場合には、切り換え信号／Ｃ２＝Ｌ
レベル、切り換え信号Ｃ２＝Ｈレベル、クロックドイン
バータ１０−０〜１０−７＝活性状態、クロックドイン
バータ１１−０〜１１−７＝非活性状態とし、出力信号
ＤＯＵＴ０〜ＤＯＵＴ７として、通常の出力信号ＮＳ０
〜ＮＳ７を入出力端子７−０〜７−７に出力させること
ができる。

【００３６】これに対して、切り換え信号Ｃ１＝Ｌレベ
ルとする場合には、切り換え信号／Ｃ２＝Ｈレベル、切
り換え信号Ｃ２＝Ｌレベル、クロックドインバータ１０
−０〜１０−７＝非活性状態、クロックドインバータ１
１−０〜１１−７＝活性状態とし、出力信号ＤＯＵＴ０
〜ＤＯＵＴ７として、内部バス信号ＢＳ０〜ＢＳ７を入
出力端子７−０〜７−７に出力させることができる。

【００３７】そこで、例えば、図４に示すように、切り
換え信号Ｃ１＝Ｈレベルに固定する場合には、通常動作
を行わせ、出力信号ＤＯＵＴ０〜ＤＯＵＴ７として、通
常の出力信号ＮＳ０〜ＮＳ７を固定的に入出力端子７−
０〜７−７に出力させることができる。

【００３８】これに対して、図５に示すように、切り換
え信号Ｃ１のレベルを交互にＨレベル及びＬレベルとす
る場合には、出力信号ＤＯＵＴ０〜ＤＯＵＴ７として、
通常の出力信号ＮＳ０〜ＮＳ７と内部バス信号ＢＳ０〜
ＢＳ７とを交互に入出力端子７−０〜７−７に出力させ
ることができる。

【００３９】なお、図４及び図５において、ＣＬＫは動
作クロックであり、ＢＳｉは内部バス信号、ＮＳｉは通
常の出力信号、ＤＯＵＴｉは出力信号を示している。

【００４０】また、図６は２個のマイクロコントローラ
間での信号伝送を実行しなければ異常動作の解析を行う
ことができない場合において、内部バス信号のトレース
を行う場合に適用して好適な構成例を示す回路図であ
る。

【００４１】図６中、２９、３０は本発明のマイクロコ
ントローラの第１実施形態であり、３１は入出力端子７
−０〜７−７からなる入出力端子群、３２はホールド信
号入力端子である。

【００４２】また、３３はマイクロコントローラ２９、
３０間で行われる信号伝送の中継を行う本発明の中継器
の一実施形態であり、３４、３５は伝送信号の入出力端
子群、３６、３７は状態信号入力端子、３８、３９はホ
ールド信号出力端子である。

【００４３】この中継器３３は、マイクロコントローラ
２９から出力される状態信号Ｃ３＝Ｈレベル、マイクロ
コントローラ３０から出力される状態信号Ｃ３＝Ｈレベ
ルの場合、マイクロコントローラ２９、３０間での信号
伝送を中継するように構成されている。

【００４４】また、この中継器３３は、マイクロコント
ローラ２９から出力される状態信号Ｃ３＝Ｌレベルとさ
れた場合には、マイクロコントローラ３０からマイクロ
コントローラ２９に対する信号伝送を遮断すると共に、
マイクロコントローラ３０に対してホールド信号を出力
し、マイクロコントローラ３０におけるプログラムの実
行を停止させるように構成されている。

【００４５】また、この中継器３３は、マイクロコント
ローラ３０から出力される状態信号Ｃ３＝Ｌレベルとさ
れた場合には、マイクロコントローラ２９からマイクロ
コントローラ３０に対する信号伝送を遮断すると共に、
マイクロコントローラ２９に対してホールド信号を出力
し、マイクロコントローラ２９におけるプログラムの実
行を停止させるように構成されている。

【００４６】したがって、マイクロコントローラ２９、
３０間での信号伝送を実行させながら、例えば、マイク
ロコントローラ２９から内部バス信号ＢＳ０〜ＢＳ７を
出力させるように切り換え信号Ｃ１を制御する場合に
は、マイクロコントローラ２９、３０間での信号伝送を
実行しなければ、マイクロコントローラ２９の異常動作
の解析を行うことができない場合において、マイクロコ
ントローラ２９の内部バス信号ＢＳ０〜ＢＳ７を容易に
トレースすることができる。

【００４７】このように、本発明のマイクロコントロー
ラの第１実施形態によれば、通常の出力信号ＮＳ０〜Ｎ
Ｓ７又は内部バス信号ＢＳ０〜ＢＳ７を入出力端子７−
０〜７−７を兼用して選択的に出力させることができる
ポート回路６と、ＣＰＵ２によるプログラムの実行を停
止させるプログラム実行停止手段として切り換え信号Ｃ
１をＣＰＵ２に供給する手段を備えているので、異常動
作が発生した場合には、ＲＯＭ３に記憶されているプロ
グラムを実行し、その時の内部バス信号ＢＳ０〜ＢＳ７
を出力させることことにより、外部バスモードでは解析
できない異常動作の解析を行うことができ、しかも、内
部バス信号出力用の専用の外部端子を設ける必要がな
い。

【００４８】また、本発明のマイクロコントローラの第
１実施形態及び本発明の中継器の一実施形態によれば、
２個のマイクロコントローラ２９、３０間での信号伝送
を実行しなければ異常動作の解析を行うことができない
場合においても、一方のマイクロコントローラの内部バ
ス信号ＢＳ０〜ＢＳ７のトレースを容易に行い、異常動
作の解析を行うことができる。

【００４９】本発明のマイクロコントローラの第２実施
形態・・図７〜図１１ 図７は本発明のマイクロコントローラの第２実施形態の
要部を示す回路図であり、図７中、４１は４ビット構成
の内部バス、４２はＣＰＵ、４３はプログラムが格納さ
れたＲＯＭ、４４はデータの格納に使用されるＲＡＭ、
４５はリソース、４６は外部との間で信号の入出力を行
うポート回路、４７−０〜４７−３は入出力端子であ
る。

【００５０】図８はポート回路４６の一部分を示す回路
図であり、図８中、４９は内部バス４１上の内部バス信
号ＢＳ０〜ＢＳ３をシリアル化するパラレル・シリアル
変換回路である。

【００５１】図９はパラレル・シリアル変換回路４９の
構成を示す回路図であり、図９中、５１−０〜５１−３
はプリセット端子ＰＲ及びクリア端子ＣＬＲを備えてな
るＤフリップフロップ回路であり、これらＤフリップフ
ロップ回路５１−０〜５１−３は縦列接続され、かつ、
初段のＤフリップフロップ回路５１−０のデータ入力端
子Ｄを接地させている。

【００５２】また、５２−０は内部バス信号ＢＳ０とロ
ード信号とをＡＮＤ処理し、その出力信号をＤフリップ
フロップ回路５１−０のプリセット端子ＰＲに供給する
ＡＮＤ回路である。

【００５３】また、５２−１は内部バス信号ＢＳ１とロ
ード信号とをＡＮＤ処理し、その出力信号をＤフリップ
フロップ回路５１−１のプリセット端子ＰＲに供給する
ＡＮＤ回路である。

【００５４】また、５２−２は内部バス信号ＢＳ２とロ
ード信号とをＡＮＤ処理し、その出力信号をＤフリップ
フロップ回路５１−２のプリセット端子ＰＲに供給する
ＡＮＤ回路である。

【００５５】また、５２−３は内部バス信号ＢＳ３とロ
ード信号とをＡＮＤ処理し、その出力信号をＤフリップ
フロップ回路５１−３のプリセット端子ＰＲに供給する
ＡＮＤ回路である。

【００５６】図１０はパラレル・シリアル変換回路４９
の動作を説明するための波形図であり、図１０Ａはクロ
ックＣＬＫ、図１０Ｂはロード信号、図１０Ｃはクリア
信号、図１０Ｄは内部バス信号ＢＳ０、図１０Ｅは内部
バス信号ＢＳ１、図１０Ｆは内部バス信号ＢＳ２、図１
０Ｇは内部バス信号ＢＳ３、図１０ＨはＤフリップフロ
ップ回路５１−３の出力、即ち、パラレル・シリアル変
換回路４９の出力を示している。

【００５７】即ち、パラレル・シリアル変換回路４９
は、内部バス４１上の内部バス信号ＢＳ０〜ＢＳ３をロ
ード信号に同期させて入力して、クロックＣＬＫに同期
させて内部バス信号ＢＳ３→内部バス信号ＢＳ２→内部
バス信号ＢＳ１→内部バス信号ＢＳ０の順にＤフリップ
フロップ回路５１−３から出力するように動作させるこ
とができる。

【００５８】例えば、ロード信号がＨレベルとされた場
合において、内部バス信号ＢＳ０＝「１」、ＢＳ１＝
「０」、ＢＳ２＝「１」、ＢＳ３＝「０」とされている
場合には、クロックＣＬＫに同期させて「０」（ＢＳ
３）→「１」（ＢＳ２）→「０」（ＢＳ１）→「１」
（ＢＳ０）の順にＤフリップフロップ回路５１−３から
出力させることができる。

【００５９】なお、ロード信号は、切り換え信号Ｃ１が
Ｌレベルに立ち下がると、Ｈレベルに立ち上がり、クリ
ア信号は、ロード信号が立ち上がった後、クロックＣＬ
Ｋの４サイクルが経過すると、Ｌレベルに立ち下がり、
Ｄフリップフロップ回路５１−０〜５１−３をクリアす
るように制御される。

【００６０】また、図８において、５４は通常の出力信
号ＮＳ０と、パラレル・シリアル変換回路４９から出力
されるシリアル化された内部バス信号ＢＳ０〜ＢＳ３と
を入出力端子４７−０に選択的に出力させるための切り
換え回路である。

【００６１】この切り換え回路５４において、５５−０
は通常の出力信号ＮＳ０に対応して設けられているクロ
ックドインバータであり、切り換え信号Ｃ２＝Ｈレベ
ル、切り換え信号／Ｃ２＝Ｌレベルとされる場合には活
性状態、切り換え信号Ｃ２＝Ｌレベル、切り換え信号／
Ｃ２＝Ｈレベルとされる場合には非活性状態とされる。

【００６２】また、５６−０はパラレル／シリアル変換
回路４９の出力に対応して設けられているクロックドイ
ンバータであり、切り換え信号Ｃ２＝Ｌレベル、切り換
え信号／Ｃ２＝Ｈレベルとされる場合には活性状態、切
り換え信号Ｃ２＝Ｈレベル、切り換え信号／Ｃ２＝Ｌレ
ベルとされる場合には非活性状態とされる。

【００６３】また、５７−０はクロックドインバータ５
５−０、５６−０の出力に対応して設けられているイン
バータである。

【００６４】また、５５−１〜５５−３は、それぞれ、
通常の出力信号ＮＳ１〜ＮＳ３に対応して設けられてい
るインバータ、５７−１〜５７−３は、それぞれ、イン
バータ５５−１〜５５−３の出力信号に対応して設けら
れているインバータである。

【００６５】また、５８は入出力回路であり、５９−０
〜５９−３は、それぞれ、入出力端子４７−０〜４７−
３（入力信号ＤＩＮ０〜ＤＩＮ３）に対応して設けられ
ている入力バッファである。

【００６６】また、６０−０〜６０−３は、それぞれ、
インバータ５７−０〜５７−３の出力信号を入力して出
力信号ＤＯＵＴ０〜ＤＯＵＴ３を入出力端子４７−０〜
４７−３に出力する出力バッファである。

【００６７】また、図７において、６３はポート回路４
６における出力信号の切り換え動作を指示する切り換え
信号Ｃ１を入力するための切り換え信号入力端子、６４
は切り換え信号Ｃ１を相補化してなる切り換え信号Ｃ
２、／Ｃ２を出力してポート回路４６における切り換え
動作を制御する切り換え制御回路である。

【００６８】また、６５は切り換え信号Ｃ２を入力して
ポート回路４６が内部バス信号ＢＳ０〜ＢＳ３の出力時
であるか否かを示す状態信号Ｃ３を生成する状態信号生
成回路、６６は状態信号Ｃ３が出力される状態信号出力
端子である。

【００６９】なお、切り換え制御回路６４及び状態信号
生成回路６５は、本発明の第１実施形態が備える切り換
え制御回路１９及び状態信号生成回路２０と同様に構成
されている。

【００７０】また、切り換え信号Ｃ１は、ＣＰＵ４２に
も供給されるように構成されており、ＣＰＵ４２は、切
り換え信号Ｃ１＝Ｈレベルの場合には、ＲＯＭ４３に格
納されているプログラムを実行し、切り換え信号Ｃ１＝
Ｈレベルとされる場合には、ＲＯＭ４３に格納されてい
るプログラムの実行を停止するように構成されている。

【００７１】このように構成された本発明のマイクロコ
ントローラの第２実施形態においては、切り換え信号Ｃ
１＝Ｈレベルとする場合には、切り換え信号／Ｃ２＝Ｌ
レベル、切り換え信号Ｃ２＝Ｈレベル、クロックドイン
バータ５５−０＝活性状態、クロックドインバータ５６
−０＝非活性状態とし、通常の出力信号ＮＳ０〜ＮＳ３
を外部に出力させることができる。

【００７２】そこで、例えば、切り換え信号Ｃ１＝Ｈレ
ベルに固定する場合には、通常動作を行わせ、出力信号
ＤＯＵＴ０〜ＤＯＵＴ３として、通常の出力信号ＮＳ０
〜ＮＳ３を固定的に入出力端子４７−０〜４７−３に出
力させることができる。

【００７３】これに対して、切り換え信号Ｃ１＝Ｌレベ
ルとする場合には、切り換え信号／Ｃ２＝Ｈレベル、切
り換え信号Ｃ２＝Ｌレベル、クロックドインバータ５５
−０＝非活性状態、クロックドインバータ５６−０＝活
性状態とし、内部バス信号ＢＳ０〜ＢＳ３を入出力端子
４７−０に順に出力させることができる。

【００７４】例えば、図１１に示すように、切り換え信
号Ｃ１のレベルをＬレベルとした場合において、内部バ
ス信号ＢＳ０〜ＢＳ３が５₁₀を示していた場合、即ち、
内部バス信号ＢＳ３＝「０」、ＢＳ２＝「１」、ＢＳ１
＝「０」、ＢＳ０＝「１」とされていた場合には、出力
信号ＤＯＵＴ１として、クロックＣＬＫに同期させて
「０」（ＢＳ３）→「１」（ＢＳ２）→「０」（ＢＳ
１）→「１」（ＢＳ０）が順に出力されることになる。

【００７５】このように、本発明のマイクロコントロー
ラの第２実施形態によれば、通常の出力信号ＮＳ０又は
内部バス信号ＢＳ０〜ＢＳ３を入出力端子４７−０を兼
用して選択的に出力させることができるポート回路４６
と、ＣＰＵ４２によるプログラムの実行を停止させるプ
ログラム実行停止手段として切り換え信号Ｃ１をＣＰＵ
４２に供給する手段を備えているので、異常動作が発生
した場合には、ＲＯＭ４３に記憶されているプログラム
を実行し、その時の内部バス信号ＢＳ０〜ＢＳ３を出力
させることことにより、外部バスモードでは解析できな
い異常動作の解析を行うことができ、しかも、内部バス
信号出力用の専用の外部端子を設ける必要がない。

【００７６】

【発明の効果】本発明中、第１、第２の発明（請求項
１、２記載のマイクロコントローラ）によれば、通常の
出力信号又は内部バス信号を同一の外部端子に選択的に
出力させることができるポート回路と、内部バス信号出
力時、プログラムの実行を停止させるプログラム実行停
止手段とを備えるとしたことにより、異常動作が発生し
た場合には、プログラム記憶用のＲＯＭに記憶されてい
るプログラムを実行し、その時の内部バス信号を出力さ
せることができるので、外部バスモードでは解析できな
い異常動作の解析を行うことができ、しかも、内部バス
信号出力用の専用の外部端子を設ける必要がない。

【００７７】本発明中、第３の発明（請求項３記載のマ
イクロコントローラ）によれば、第１又は第２の発明と
同様の効果を得ることができると共に、２個のマイクロ
コントローラ間での信号伝送を実行しなければ異常動作
の解析を行うことができない場合においても、２個のマ
イクロコントローラ間での信号伝送を実行させながらマ
イクロコントローラの内部バス信号をトレースする回路
を簡単に構成し、異常動作の解析を行うことができる。

【００７８】本発明中、第４の発明（請求項４記載の中
継器）によれば、２個のマイクロコントローラ間での信
号伝送を実行しなければ異常動作の解析を行うことがで
きない場合においても、マイクロコントローラの内部バ
ス信号のトレースを容易に行い、異常動作の解析を行う
ことができる。

【図面の簡単な説明】

【図１】本発明のマイクロコントローラの第１実施形態
の要部を示す回路図である。

【図２】本発明のマイクロコントローラの第１実施形態
が備えるポート回路の一部分を示す回路図である。

【図３】本発明のマイクロコントローラの第１実施形態
が備える切り換え制御回路及び状態信号生成回路を示す
回路図である。

【図４】本発明のマイクロコントローラの第１実施形態
の動作を説明するための波形図である。

【図５】本発明のマイクロコントローラの第１実施形態
の動作を説明するための波形図である。

【図６】２個のマイクロコントローラ間での信号伝送を
実行しなければ異常動作の解析を行うことができない場
合において、内部バス信号のトレースを行う場合に適用
して好適な構成例を示す回路図である。

【図７】本発明のマイクロコントローラの第２実施形態
の要部を示す回路図である。

【図８】本発明のマイクロコントローラの第２実施形態
が備えるポート回路の一部分を示す回路図である。

【図９】本発明のマイクロコントローラの第２実施形態
が備えるポート回路が備えるパラレル・シリアル変換回
路の構成を示す回路図である。

【図１０】本発明のマイクロコントローラの第２実施形
態が備えるポート回路が備えるパラレル・シリアル変換
回路の動作を説明するための波形図である。

【図１１】本発明のマイクロコントローラの第２実施形
態の動作を説明するための波形図である。

【符号の説明】

（図１） ７−０〜７−７ 入出力端子 １８ 切り換え信号入力端子 ２１ 状態信号出力端子 Ｃ１、Ｃ２、／Ｃ２ 切り換え信号 Ｃ３ 状態信号 （図７） ４７−０〜４７−３ 入出力端子 ６３ 切り換え信号入力端子 ６６ 状態信号出力端子 Ｃ１、Ｃ２、／Ｃ２ 切り換え信号 Ｃ３ 状態信号

Claims (4)

【特許請求の範囲】
1. 【請求項１】シングルチップモードで動作するマイクロ
   コントローラにおいて、 通常の出力信号又は内部バス信号を同一の外部端子に選
   択的に出力させることができるポート回路と、内部バス
   信号出力時、プログラムの実行を停止させるプログラム
   実行停止手段とを備えていることを特徴とするマイクロ
   コントローラ。
2. 【請求項２】前記ポート回路は、内部バスに対してパラ
   レルに出力される内部バス信号をシリアル化するパラレ
   ル・シリアル変換回路を備え、シリアル化された内部バ
   ス信号を出力させることができるように構成されている
   ことを特徴とする請求項１記載のマイクロコントロー
   ラ。
3. 【請求項３】内部バス信号出力状態に設定されているか
   否かを示す状態信号を生成して外部に出力する状態信号
   生成回路を備えていることを特徴とする請求項１又は２
   記載のマイクロコントローラ。
4. 【請求項４】通常の出力信号又は内部バス信号を同一の
   外部端子に選択的に出力させることができるポート回路
   と、内部バス信号出力時、プログラムの実行を停止させ
   るプログラム実行停止手段と、内部バス信号出力状態に
   設定されているか否かを示す状態信号を生成して外部に
   出力する状態信号生成回路とを備え、シングルチップモ
   ードで動作する２個のマイクロコントローラ間の信号伝
   送を中継する中継器であって、 いずれか一方のマイクロコントローラから出力される前
   記状態信号が内部バス信号出力状態に設定されているこ
   とを示している時は、他方のマイクロコントローラから
   前記一方のマイクロコントローラへの信号伝送を遮断
   し、前記他方のマイクロコントローラに対してプログラ
   ムの実行を停止させるホールド信号を供給するように構
   成されていることを特徴とする中継器。