JPH10293321A - 液晶表示装置およびその製造方法 - Google Patents
液晶表示装置およびその製造方法Info
- Publication number
- JPH10293321A JPH10293321A JP10015697A JP10015697A JPH10293321A JP H10293321 A JPH10293321 A JP H10293321A JP 10015697 A JP10015697 A JP 10015697A JP 10015697 A JP10015697 A JP 10015697A JP H10293321 A JPH10293321 A JP H10293321A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- film
- insulating film
- liquid crystal
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【課題】 ドレイン電極と画素電極とのコンタクト抵抗
を増大させずに、ソース配線、ソース電極およびドレイ
ン電極を一回のパターニング工程で形成できる液晶表示
装置を提供する。 【解決手段】 透明絶縁性基板１上にゲート配線２、ゲ
ート絶縁膜４、半導体層５、コンタクト層６を順次形成
する。次にＩｒ等酸化膜が導電性を有する金属を成膜し
た後、パターニングしてソース配線７およびソース電極
８とドレイン電極９を形成する。同時にソース電極８お
よびドレイン電極９に覆われていない部分のｎ層ａ−Ｓ
ｉをエッチングする。次にドレイン電極９上にコンタク
トホール１１を有する層間絶縁膜１０を形成する。最後
にＩＴＯを成膜した後、パターニングしてドレイン電極
９上に形成されたコンタクトホール１１を介してドレイ
ン電極と電気的に接続された画素電極１２を形成する。
を増大させずに、ソース配線、ソース電極およびドレイ
ン電極を一回のパターニング工程で形成できる液晶表示
装置を提供する。 【解決手段】 透明絶縁性基板１上にゲート配線２、ゲ
ート絶縁膜４、半導体層５、コンタクト層６を順次形成
する。次にＩｒ等酸化膜が導電性を有する金属を成膜し
た後、パターニングしてソース配線７およびソース電極
８とドレイン電極９を形成する。同時にソース電極８お
よびドレイン電極９に覆われていない部分のｎ層ａ−Ｓ
ｉをエッチングする。次にドレイン電極９上にコンタク
トホール１１を有する層間絶縁膜１０を形成する。最後
にＩＴＯを成膜した後、パターニングしてドレイン電極
９上に形成されたコンタクトホール１１を介してドレイ
ン電極と電気的に接続された画素電極１２を形成する。
Description
【０００１】
【発明の属する技術分野】この発明は、アクティブマト
リクス型表示装置に係わり、特にスイッチング素子とし
て薄膜トランジスタ（以下、ＴＦＴと称する）を搭載し
たアクティブマトリクス型表示装置とその製造方法に関
するものである。
リクス型表示装置に係わり、特にスイッチング素子とし
て薄膜トランジスタ（以下、ＴＦＴと称する）を搭載し
たアクティブマトリクス型表示装置とその製造方法に関
するものである。
【０００２】
【従来の技術】表示装置は、通常二枚の対向する透明絶
縁性基板の間に液晶等の表示材料が挟持され、この表示
材料に選択的に電圧を印加するよう構成されている。上
記基板の少なくとも一方は、透明導電膜からなる画素電
極、画素電極に所定の電圧を印加するための薄膜トラン
ジスタ等のスイッチング素子、スイッチング素子に信号
を与える信号配線が形成されたアレイ基板である。
縁性基板の間に液晶等の表示材料が挟持され、この表示
材料に選択的に電圧を印加するよう構成されている。上
記基板の少なくとも一方は、透明導電膜からなる画素電
極、画素電極に所定の電圧を印加するための薄膜トラン
ジスタ等のスイッチング素子、スイッチング素子に信号
を与える信号配線が形成されたアレイ基板である。
【０００３】図４０および図４１は、画素電極が薄膜ト
ランジスタに信号を与えるゲート配線およびソース配線
より液晶側の上層に形成された液晶表示装置のアレイ基
板の製造工程を示す平面図および断面図である。まず、
図４０−ａおよび図４１−ａに示すように、透明絶縁性
基板１上にゲート電極３を有するゲート配線２を形成す
る。次に、図４０−ｂおよび図４１−ｂに示すように、
ＣＶＤ法によりゲート絶縁膜４となるＳｉＮ、ｉ層ａ−
Ｓｉ、ｎ層ａ−Ｓｉを連続して成膜した後、ドライエッ
チング法を用いてｉ層ａ−Ｓｉおよびｎ層ａ−Ｓｉをパ
ターニングし、ゲート電極３の上方の位置に半導体層
（ｉ層ａ−Ｓｉ）５およびコンタクト層（ｎ層ａ−Ｓ
ｉ）６を形成する。
ランジスタに信号を与えるゲート配線およびソース配線
より液晶側の上層に形成された液晶表示装置のアレイ基
板の製造工程を示す平面図および断面図である。まず、
図４０−ａおよび図４１−ａに示すように、透明絶縁性
基板１上にゲート電極３を有するゲート配線２を形成す
る。次に、図４０−ｂおよび図４１−ｂに示すように、
ＣＶＤ法によりゲート絶縁膜４となるＳｉＮ、ｉ層ａ−
Ｓｉ、ｎ層ａ−Ｓｉを連続して成膜した後、ドライエッ
チング法を用いてｉ層ａ−Ｓｉおよびｎ層ａ−Ｓｉをパ
ターニングし、ゲート電極３の上方の位置に半導体層
（ｉ層ａ−Ｓｉ）５およびコンタクト層（ｎ層ａ−Ｓ
ｉ）６を形成する。
【０００４】次に、ソース電極８を有するソース配線７
およびドレイン電極９を形成するために、図４０−ｃお
よび図４１−ｃに示すように、ＩＴＯ（Indium Tin Oxi
de）を成膜した後、パターニングしてソース配線７の下
層７ａ、およびコンタクト層６上にソース電極８および
ドレイン電極９の下層８ａ、９ａを形成する。続いて、
図４０−ｄおよび図４１−ｄに示すように、比抵抗が小
さい金属を成膜した後、パターニングしてソース配線
７、ソース電極８およびドレイン電極９の上層７ｂ、８
ｂ、９ｂを形成する。ここで、ドレイン電極９の上層９
ｂは、下層９ａ上の所定の領域にのみ形成され、下層９
ａと上層９ｂのパターン形状は同一ではないため、ソー
ス配線７、ソース電極８およびドレイン電極９の下層７
ａ、８ａ、９ａと上層７ｂ、８ｂ、９ｂのパターニング
は、各別に行う必要がある。その後、ソース電極８およ
びドレイン電極９に覆われていない部分のｎ層ａ−Ｓｉ
をエッチングする。
およびドレイン電極９を形成するために、図４０−ｃお
よび図４１−ｃに示すように、ＩＴＯ（Indium Tin Oxi
de）を成膜した後、パターニングしてソース配線７の下
層７ａ、およびコンタクト層６上にソース電極８および
ドレイン電極９の下層８ａ、９ａを形成する。続いて、
図４０−ｄおよび図４１−ｄに示すように、比抵抗が小
さい金属を成膜した後、パターニングしてソース配線
７、ソース電極８およびドレイン電極９の上層７ｂ、８
ｂ、９ｂを形成する。ここで、ドレイン電極９の上層９
ｂは、下層９ａ上の所定の領域にのみ形成され、下層９
ａと上層９ｂのパターン形状は同一ではないため、ソー
ス配線７、ソース電極８およびドレイン電極９の下層７
ａ、８ａ、９ａと上層７ｂ、８ｂ、９ｂのパターニング
は、各別に行う必要がある。その後、ソース電極８およ
びドレイン電極９に覆われていない部分のｎ層ａ−Ｓｉ
をエッチングする。
【０００５】次に、図４０−ｅおよび図４１−ｅに示す
ように、層間絶縁膜を塗布し、写真製版法を用いてドレ
イン電極９のＩＴＯ膜からなる下層９ａ上にコンタクト
ホール１１を形成後、焼成して層間絶縁層１０を形成す
る。最後に、図４０−ｆおよび図４１−ｆに示すよう
に、透明導電膜としてＩＴＯをスパッタ法により成膜し
た後、ドライエッチング法を用いてパターニングし、画
素電極１２を形成する。このとき、画素電極１２は、ド
レイン電極９の下層９ａ上に形成されたコンタクトホー
ル１１を介してドレイン電極９と電気的に接続される。
ように、層間絶縁膜を塗布し、写真製版法を用いてドレ
イン電極９のＩＴＯ膜からなる下層９ａ上にコンタクト
ホール１１を形成後、焼成して層間絶縁層１０を形成す
る。最後に、図４０−ｆおよび図４１−ｆに示すよう
に、透明導電膜としてＩＴＯをスパッタ法により成膜し
た後、ドライエッチング法を用いてパターニングし、画
素電極１２を形成する。このとき、画素電極１２は、ド
レイン電極９の下層９ａ上に形成されたコンタクトホー
ル１１を介してドレイン電極９と電気的に接続される。
【０００６】
【発明が解決しようとする課題】画素電極が薄膜トラン
ジスタに信号を与えるゲート配線およびソース配線より
液晶側の上層に形成されるアレイ基板は、以上のような
工程により形成され、ソース配線７、ソース電極８およ
びドレイン電極９の下層７ａ、８ａ、９ａと上層７ｂ、
８ｂ、９ｂのパターニングを各別に行うのは、ドレイン
電極９の下層９ａと上層９ｂのパターニングを同時に行
い、画素電極１２とのコンタクト部分に、比抵抗が小さ
い金属からなるドレイン電極９の上層９ｂが形成されて
いる場合、画素電極１２を構成する透明導電膜の成膜時
に、上層９ｂが酸素雰囲気に晒され、その表面に絶縁性
を有する酸化膜が形成されてドレイン電極９と画素電極
１２とのコンタクト抵抗が増大するので、画素電極１２
とのコンタクト部分となるコンタクトホール１１が形成
されるドレイン電極９上の領域には、上層９ｂを形成せ
ず、酸化膜が導電性を有する金属からなる下層９ａのみ
を形成するためである。その結果、ソース配線７、ソー
ス電極８およびドレイン電極９のパターニング工程が二
回必要となり、製造工程が多くなり、生産性を低下させ
るという問題がある。
ジスタに信号を与えるゲート配線およびソース配線より
液晶側の上層に形成されるアレイ基板は、以上のような
工程により形成され、ソース配線７、ソース電極８およ
びドレイン電極９の下層７ａ、８ａ、９ａと上層７ｂ、
８ｂ、９ｂのパターニングを各別に行うのは、ドレイン
電極９の下層９ａと上層９ｂのパターニングを同時に行
い、画素電極１２とのコンタクト部分に、比抵抗が小さ
い金属からなるドレイン電極９の上層９ｂが形成されて
いる場合、画素電極１２を構成する透明導電膜の成膜時
に、上層９ｂが酸素雰囲気に晒され、その表面に絶縁性
を有する酸化膜が形成されてドレイン電極９と画素電極
１２とのコンタクト抵抗が増大するので、画素電極１２
とのコンタクト部分となるコンタクトホール１１が形成
されるドレイン電極９上の領域には、上層９ｂを形成せ
ず、酸化膜が導電性を有する金属からなる下層９ａのみ
を形成するためである。その結果、ソース配線７、ソー
ス電極８およびドレイン電極９のパターニング工程が二
回必要となり、製造工程が多くなり、生産性を低下させ
るという問題がある。
【０００７】この発明は、上記のような問題を解決する
ためになされたもので、ドレイン電極と画素電極とのコ
ンタクト抵抗を増大させずに、ソース配線、ソース電極
およびドレイン電極を一回のパターニング工程で形成で
きる液晶表示装置を提供することを目的とする。
ためになされたもので、ドレイン電極と画素電極とのコ
ンタクト抵抗を増大させずに、ソース配線、ソース電極
およびドレイン電極を一回のパターニング工程で形成で
きる液晶表示装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】この発明に係わる液晶表
示装置は、透明絶縁性基板と、制御電極および制御電極
配線と、半導体層と、制御電極および制御電極配線と半
導体層の間に形成された絶縁膜と、酸化膜が導電性を有
する金属により形成され、半導体層と共に半導体素子を
構成する第一の電極、第一の電極配線および第二の電極
と、第一の電極、第一の電極配線および第二の電極上に
形成された層間絶縁膜と、制御電極、制御電極配線およ
び上記第一の電極、第一の電極配線、第二の電極より上
層に形成され、層間絶縁膜に設けられたコンタクトホー
ルを介して第二の電極と電気的に接続された透明導電膜
よりなる画素電極を有する第一の基板と、第一の基板と
共に液晶材料を挟持する第二の基板を備えたものであ
る。
示装置は、透明絶縁性基板と、制御電極および制御電極
配線と、半導体層と、制御電極および制御電極配線と半
導体層の間に形成された絶縁膜と、酸化膜が導電性を有
する金属により形成され、半導体層と共に半導体素子を
構成する第一の電極、第一の電極配線および第二の電極
と、第一の電極、第一の電極配線および第二の電極上に
形成された層間絶縁膜と、制御電極、制御電極配線およ
び上記第一の電極、第一の電極配線、第二の電極より上
層に形成され、層間絶縁膜に設けられたコンタクトホー
ルを介して第二の電極と電気的に接続された透明導電膜
よりなる画素電極を有する第一の基板と、第一の基板と
共に液晶材料を挟持する第二の基板を備えたものであ
る。
【０００９】または、透明絶縁性基板と、制御電極およ
び制御電極配線と、半導体層と、制御電極および制御電
極配線と半導体層の間に形成された絶縁膜と、酸化膜が
導電性を有する金属により表面が形成され、半導体層と
共に半導体素子を構成する第一の電極、第一の電極配線
および第二の電極と、第一の電極、第一の電極配線およ
び第二の電極上に形成された層間絶縁膜と、制御電極、
制御電極配線および第一の電極、第一の電極配線、第二
の電極より上層に形成され、層間絶縁膜に設けられたコ
ンタクトホールを介して第二の電極と電気的に接続され
た透明導電膜よりなる画素電極を有する第一の基板と、
第一の基板と共に液晶材料を挟持する第二の基板を備え
たものである。また、第一の電極、第一の電極配線およ
び第二の電極を構成する酸化膜が導電性を有する金属
は、Ｉｒ、Ｎｂ、Ｏｓ、Ｒｅ、ＲｈおよびＲｕのいずれ
かである。
び制御電極配線と、半導体層と、制御電極および制御電
極配線と半導体層の間に形成された絶縁膜と、酸化膜が
導電性を有する金属により表面が形成され、半導体層と
共に半導体素子を構成する第一の電極、第一の電極配線
および第二の電極と、第一の電極、第一の電極配線およ
び第二の電極上に形成された層間絶縁膜と、制御電極、
制御電極配線および第一の電極、第一の電極配線、第二
の電極より上層に形成され、層間絶縁膜に設けられたコ
ンタクトホールを介して第二の電極と電気的に接続され
た透明導電膜よりなる画素電極を有する第一の基板と、
第一の基板と共に液晶材料を挟持する第二の基板を備え
たものである。また、第一の電極、第一の電極配線およ
び第二の電極を構成する酸化膜が導電性を有する金属
は、Ｉｒ、Ｎｂ、Ｏｓ、Ｒｅ、ＲｈおよびＲｕのいずれ
かである。
【００１０】また、透明絶縁性基板と、制御電極および
制御電極配線と、半導体層と、制御電極および制御電極
配線と半導体層の間に形成された絶縁膜と、表面層が導
電性酸化膜である多層構造を有し、半導体層と共に半導
体素子を構成する第一の電極、第一の電極配線および第
二の電極と、上記第一の電極、第一の電極配線および第
二の電極上に形成された層間絶縁膜と、制御電極、制御
電極配線および第一の電極、第一の電極配線、第二の電
極より上層に形成され、層間絶縁膜に設けられたコンタ
クトホールを介して第二の電極と電気的に接続された透
明導電膜よりなる画素電極を有する第一の基板と、第一
の基板と共に液晶材料を挟持する第二の基板を備えたも
のである。また、第一の電極、第一の電極配線および第
二の電極を構成する導電性酸化膜は、ＩｒＯ2 、Ｎｂ
Ｏ、ＯｓＯ2 、ＲｅＯ2 、ＲｅＯ3 、ＲｈＯ2 、ＲｕＯ
2 、ＭｏＯ2 、Ｔｉ4 Ｏ7 、ＶＯ2 およびＣｒＯ2 のい
ずれかによる金属膜である。
制御電極配線と、半導体層と、制御電極および制御電極
配線と半導体層の間に形成された絶縁膜と、表面層が導
電性酸化膜である多層構造を有し、半導体層と共に半導
体素子を構成する第一の電極、第一の電極配線および第
二の電極と、上記第一の電極、第一の電極配線および第
二の電極上に形成された層間絶縁膜と、制御電極、制御
電極配線および第一の電極、第一の電極配線、第二の電
極より上層に形成され、層間絶縁膜に設けられたコンタ
クトホールを介して第二の電極と電気的に接続された透
明導電膜よりなる画素電極を有する第一の基板と、第一
の基板と共に液晶材料を挟持する第二の基板を備えたも
のである。また、第一の電極、第一の電極配線および第
二の電極を構成する導電性酸化膜は、ＩｒＯ2 、Ｎｂ
Ｏ、ＯｓＯ2 、ＲｅＯ2 、ＲｅＯ3 、ＲｈＯ2 、ＲｕＯ
2 、ＭｏＯ2 、Ｔｉ4 Ｏ7 、ＶＯ2 およびＣｒＯ2 のい
ずれかによる金属膜である。
【００１１】また、透明絶縁性基板と、制御電極および
制御電極配線と、半導体層と、制御電極および制御電極
配線と半導体層の間に形成された絶縁膜と、表面層に透
明導電膜、表面層の下層に透明導電膜の還元金属膜を有
する多層膜構造を有し、半導体層と共に半導体素子を構
成する第一の電極、第一の電極配線および第二の電極
と、上記第一の電極、第一の電極配線および第二の電極
上に形成された層間絶縁膜と、制御電極、制御電極配線
および第一の電極、第一の電極配線、第二の電極より上
層に形成され、層間絶縁膜に設けられたコンタクトホー
ルを介して第二の電極と電気的に接続された透明導電膜
よりなる画素電極を有する第一の基板と、第一の基板と
共に液晶材料を挟持する第二の基板を備えたものであ
る。また、第一の電極、第一の電極配線および第二の電
極を構成する透明導電膜の還元金属膜とは、Ｉｎ、Ｓｎ
およびＺｎのいずれかによる金属膜である。
制御電極配線と、半導体層と、制御電極および制御電極
配線と半導体層の間に形成された絶縁膜と、表面層に透
明導電膜、表面層の下層に透明導電膜の還元金属膜を有
する多層膜構造を有し、半導体層と共に半導体素子を構
成する第一の電極、第一の電極配線および第二の電極
と、上記第一の電極、第一の電極配線および第二の電極
上に形成された層間絶縁膜と、制御電極、制御電極配線
および第一の電極、第一の電極配線、第二の電極より上
層に形成され、層間絶縁膜に設けられたコンタクトホー
ルを介して第二の電極と電気的に接続された透明導電膜
よりなる画素電極を有する第一の基板と、第一の基板と
共に液晶材料を挟持する第二の基板を備えたものであ
る。また、第一の電極、第一の電極配線および第二の電
極を構成する透明導電膜の還元金属膜とは、Ｉｎ、Ｓｎ
およびＺｎのいずれかによる金属膜である。
【００１２】また、透明絶縁性基板と、制御電極および
制御電極配線と、半導体層と、制御電極および制御電極
配線と半導体層の間に形成された絶縁膜と、半導体層と
共に半導体素子を構成する第一の電極、第一の電極配線
および第二の電極と、第一の電極、第一の電極配線およ
び第二の電極上に形成された層間絶縁膜と、制御電極、
制御電極配線および第一の電極、第一の電極配線、第二
の電極より上層に形成され、かつ層間絶縁膜上に形成さ
れた透明導電膜からなる画素電極と、画素電極形成後に
層間絶縁膜に設けられ、内壁に導電膜が形成もしくは内
部に導電性樹脂が充填されたコンタクトホールを有する
第一の基板と、第一の基板と共に液晶材料を挟持する第
二の基板を備え、コンタクトホール内壁に形成された金
属膜もしくはコンタクトホールに充填された導電性樹脂
を介して第二の電極と画素電極を電気的に接続するもの
である。
制御電極配線と、半導体層と、制御電極および制御電極
配線と半導体層の間に形成された絶縁膜と、半導体層と
共に半導体素子を構成する第一の電極、第一の電極配線
および第二の電極と、第一の電極、第一の電極配線およ
び第二の電極上に形成された層間絶縁膜と、制御電極、
制御電極配線および第一の電極、第一の電極配線、第二
の電極より上層に形成され、かつ層間絶縁膜上に形成さ
れた透明導電膜からなる画素電極と、画素電極形成後に
層間絶縁膜に設けられ、内壁に導電膜が形成もしくは内
部に導電性樹脂が充填されたコンタクトホールを有する
第一の基板と、第一の基板と共に液晶材料を挟持する第
二の基板を備え、コンタクトホール内壁に形成された金
属膜もしくはコンタクトホールに充填された導電性樹脂
を介して第二の電極と画素電極を電気的に接続するもの
である。
【００１３】また、この発明に係わる液晶表示装置の製
造方法は、透明絶縁性基板上に制御電極および制御電極
配線を形成する工程と、制御電極および制御電極配線上
に絶縁膜を形成する工程と、制御電極上に絶縁膜を介し
て半導体層を形成する工程と、半導体層上に酸化膜が導
電性を有する金属を成膜し、エッチングして第一の電
極、第一の電極配線および第二の電極を形成する工程
と、第一の電極、第一の電極配線および第二の電極上に
層間絶縁膜を形成する工程と、第二の電極上の層間絶縁
膜に写真製版法を用いてコンタクトホールを形成する工
程と、層間絶縁膜上に透明導電膜を成膜し、エッチング
して層間絶縁膜に設けられたコンタクトホールを介して
第二の電極と電気的に接続された画素電極を形成する工
程を含むものである。
造方法は、透明絶縁性基板上に制御電極および制御電極
配線を形成する工程と、制御電極および制御電極配線上
に絶縁膜を形成する工程と、制御電極上に絶縁膜を介し
て半導体層を形成する工程と、半導体層上に酸化膜が導
電性を有する金属を成膜し、エッチングして第一の電
極、第一の電極配線および第二の電極を形成する工程
と、第一の電極、第一の電極配線および第二の電極上に
層間絶縁膜を形成する工程と、第二の電極上の層間絶縁
膜に写真製版法を用いてコンタクトホールを形成する工
程と、層間絶縁膜上に透明導電膜を成膜し、エッチング
して層間絶縁膜に設けられたコンタクトホールを介して
第二の電極と電気的に接続された画素電極を形成する工
程を含むものである。
【００１４】または、透明絶縁性基板上に制御電極およ
び制御電極配線を形成する工程と、制御電極および制御
電極配線上に絶縁膜を形成する工程と、制御電極上に絶
縁膜を介して半導体層を形成する工程と、半導体層上に
表面層として酸化膜が導電性を有する金属膜を有する多
層膜を成膜し、多層膜を同時にエッチングして第一の電
極、第一の電極配線および第二の電極を形成する工程
と、第一の電極、第一の電極配線および第二の電極上に
層間絶縁膜を形成する工程と、層間絶縁膜に写真製版法
を用いてコンタクトホールを形成する工程と、層間絶縁
膜上に透明導電膜を成膜し、エッチングして層間絶縁膜
に設けられたコンタクトホールを介して第二の電極と電
気的に接続された画素電極を形成する工程を含むもので
ある。
び制御電極配線を形成する工程と、制御電極および制御
電極配線上に絶縁膜を形成する工程と、制御電極上に絶
縁膜を介して半導体層を形成する工程と、半導体層上に
表面層として酸化膜が導電性を有する金属膜を有する多
層膜を成膜し、多層膜を同時にエッチングして第一の電
極、第一の電極配線および第二の電極を形成する工程
と、第一の電極、第一の電極配線および第二の電極上に
層間絶縁膜を形成する工程と、層間絶縁膜に写真製版法
を用いてコンタクトホールを形成する工程と、層間絶縁
膜上に透明導電膜を成膜し、エッチングして層間絶縁膜
に設けられたコンタクトホールを介して第二の電極と電
気的に接続された画素電極を形成する工程を含むもので
ある。
【００１５】または、透明絶縁性基板上に制御電極およ
び制御電極配線を形成する工程と、制御電極および制御
電極配線上に絶縁膜を形成する工程と、制御電極上に絶
縁膜を介して半導体層を形成する工程と、半導体層上に
金属膜を成膜し、同時にエッチングして第一の電極、第
一の電極配線および第二の電極を形成する工程と、第一
の電極、第一の電極配線および第二の電極上に層間絶縁
膜を形成する工程と、層間絶縁膜上に透明導電膜を成膜
し、エッチングして画素電極を形成する工程と、第二の
電極上の層間絶縁膜および透明導電膜にコンタクトホー
ルを形成する工程と、コンタクトホール内壁に金属膜を
形成、もしくはコンタクトホール内に導電性樹脂を充填
して、第二の電極と画素電極を電気的に接続する工程を
含むものである。
び制御電極配線を形成する工程と、制御電極および制御
電極配線上に絶縁膜を形成する工程と、制御電極上に絶
縁膜を介して半導体層を形成する工程と、半導体層上に
金属膜を成膜し、同時にエッチングして第一の電極、第
一の電極配線および第二の電極を形成する工程と、第一
の電極、第一の電極配線および第二の電極上に層間絶縁
膜を形成する工程と、層間絶縁膜上に透明導電膜を成膜
し、エッチングして画素電極を形成する工程と、第二の
電極上の層間絶縁膜および透明導電膜にコンタクトホー
ルを形成する工程と、コンタクトホール内壁に金属膜を
形成、もしくはコンタクトホール内に導電性樹脂を充填
して、第二の電極と画素電極を電気的に接続する工程を
含むものである。
【００１６】また、第一の電極は、第一の電極、第一の
電極配線および第二の電極を構成する金属膜により形成
される端子部を有するものである。または、第一の電極
は、画素電極を構成する透明導電膜により形成される端
子部を有し、上記の第二の電極と画素電極との接続方法
と同様の方法により第一の電極配線と透明導電膜を電気
的に接続するものである。
電極配線および第二の電極を構成する金属膜により形成
される端子部を有するものである。または、第一の電極
は、画素電極を構成する透明導電膜により形成される端
子部を有し、上記の第二の電極と画素電極との接続方法
と同様の方法により第一の電極配線と透明導電膜を電気
的に接続するものである。
【００１７】また、制御電極は、上記の第一の電極およ
び第二の電極と同じ構成を有する膜により形成される端
子部を有するものである。または、制御電極は、画素電
極を構成する透明導電膜により形成される端子部を有
し、上記の第二の電極と画素電極との接続方法と同様の
方法により上記の第一の電極および第二の電極と同じ構
成を有する制御電極配線と透明導電膜を電気的に接続す
るものである。または、制御電極は、画素電極を構成す
る透明導電膜により形成される端子部を有し、制御電極
配線上に第一の電極配線を構成する金属膜を形成すると
共に、上記の第二の電極と画素電極との接続方法と同様
の方法により第一の電極配線を構成する金属膜を介して
制御電極配線と透明導電膜を電気的に接続するものであ
る。
び第二の電極と同じ構成を有する膜により形成される端
子部を有するものである。または、制御電極は、画素電
極を構成する透明導電膜により形成される端子部を有
し、上記の第二の電極と画素電極との接続方法と同様の
方法により上記の第一の電極および第二の電極と同じ構
成を有する制御電極配線と透明導電膜を電気的に接続す
るものである。または、制御電極は、画素電極を構成す
る透明導電膜により形成される端子部を有し、制御電極
配線上に第一の電極配線を構成する金属膜を形成すると
共に、上記の第二の電極と画素電極との接続方法と同様
の方法により第一の電極配線を構成する金属膜を介して
制御電極配線と透明導電膜を電気的に接続するものであ
る。
【００１８】
実施の形態１．以下、この発明の一実施の形態である液
晶表示装置を図について説明する。図１および図２は本
発明の実施の形態１によるスイッチング素子として薄膜
トランジスタ（ＴＦＴ）を搭載した液晶表示装置のアレ
イ基板の製造工程を示す平面図および断面図である。図
において、１は透明絶縁性基板、２は透明絶縁性基板１
上に形成されたゲート電極（制御電極）３を有するゲー
ト配線（制御電極配線）、４はゲート配線２およびゲー
ト電極３上に形成されたゲート絶縁膜、５はゲート絶縁
膜４を介してゲート電極３上に形成されたｉ層ａ−Ｓｉ
からなる半導体層、６は半導体層５上に形成されたｎ層
ａ−Ｓｉからなるコンタクト層、７はソース配線、８、
９はコンタクト層６上に形成されたソース電極（第一の
電極）およびドレイン電極（第二の電極）、１０はソー
ス電極８およびドレイン電極９上に形成された層間絶縁
膜、１１はドレイン電極９上の層間絶縁膜に形成された
コンタクトホール、１２は画素電極である。
晶表示装置を図について説明する。図１および図２は本
発明の実施の形態１によるスイッチング素子として薄膜
トランジスタ（ＴＦＴ）を搭載した液晶表示装置のアレ
イ基板の製造工程を示す平面図および断面図である。図
において、１は透明絶縁性基板、２は透明絶縁性基板１
上に形成されたゲート電極（制御電極）３を有するゲー
ト配線（制御電極配線）、４はゲート配線２およびゲー
ト電極３上に形成されたゲート絶縁膜、５はゲート絶縁
膜４を介してゲート電極３上に形成されたｉ層ａ−Ｓｉ
からなる半導体層、６は半導体層５上に形成されたｎ層
ａ−Ｓｉからなるコンタクト層、７はソース配線、８、
９はコンタクト層６上に形成されたソース電極（第一の
電極）およびドレイン電極（第二の電極）、１０はソー
ス電極８およびドレイン電極９上に形成された層間絶縁
膜、１１はドレイン電極９上の層間絶縁膜に形成された
コンタクトホール、１２は画素電極である。
【００１９】次に、本実施の形態による液晶表示装置の
アレイ基板の製造方法について説明する。まず、図１−
ａおよび図２−ａに示すように、透明絶縁性基板１上に
スパッタ法によりＡｌ合金を成膜した後、燐酸、硝酸お
よび酢酸系エッチング液を用いてパターニングし、ゲー
ト配線２およびゲート電極３を形成する。次に、図１−
ｂおよび図２−ｂに示すように、ＣＶＤ法によりゲート
絶縁膜４となるＳｉＮ、ｉ層ａ−Ｓｉ、ｎ層ａ−Ｓｉを
連続して成膜した後、ドライエッチング法を用いてｉ層
ａ−Ｓｉおよびｎ層ａ−Ｓｉをパターニングし、ゲート
電極３の上方の位置に半導体層（ｉ層ａ−Ｓｉ）５およ
びコンタクト層（ｎ層ａ−Ｓｉ）６を形成する。
アレイ基板の製造方法について説明する。まず、図１−
ａおよび図２−ａに示すように、透明絶縁性基板１上に
スパッタ法によりＡｌ合金を成膜した後、燐酸、硝酸お
よび酢酸系エッチング液を用いてパターニングし、ゲー
ト配線２およびゲート電極３を形成する。次に、図１−
ｂおよび図２−ｂに示すように、ＣＶＤ法によりゲート
絶縁膜４となるＳｉＮ、ｉ層ａ−Ｓｉ、ｎ層ａ−Ｓｉを
連続して成膜した後、ドライエッチング法を用いてｉ層
ａ−Ｓｉおよびｎ層ａ−Ｓｉをパターニングし、ゲート
電極３の上方の位置に半導体層（ｉ層ａ−Ｓｉ）５およ
びコンタクト層（ｎ層ａ−Ｓｉ）６を形成する。
【００２０】次に、図１−ｃおよび図２−ｃに示すよう
に、スパッタ法によりＩｒを成膜した後、ドライエッチ
ング法を用いてパターニングし、ソース配線７およびコ
ンタクト層６上にソース電極８とドレイン電極９を形成
する。同時に、ソース電極８およびドレイン電極９に覆
われていない部分のｎ層ａ−Ｓｉをエッチングする。次
に、図１−ｄおよび図２−ｄに示すように、感光性を有
する樹脂を塗布し、写真製版法を用いてドレイン電極９
上にコンタクトホール１１を形成後、焼成して層間絶縁
膜１０を形成する。図７−ａに上記工程による層間絶縁
膜１０にコンタクトホール１１形成のフロー図を示す。
最後に、図１−ｆおよび図２−ｆに示すように、透明導
電膜としてＩＴＯをスパッタ法により成膜した後、ドラ
イエッチング法を用いてパターニングし、画素電極１２
を形成する。このとき、画素電極１２は、ドレイン電極
９上に形成されたコンタクトホール１１を介して、ドレ
イン電極９と電気的に接続される。以上の工程により、
液晶表示装置のアレイ基板を形成する。
に、スパッタ法によりＩｒを成膜した後、ドライエッチ
ング法を用いてパターニングし、ソース配線７およびコ
ンタクト層６上にソース電極８とドレイン電極９を形成
する。同時に、ソース電極８およびドレイン電極９に覆
われていない部分のｎ層ａ−Ｓｉをエッチングする。次
に、図１−ｄおよび図２−ｄに示すように、感光性を有
する樹脂を塗布し、写真製版法を用いてドレイン電極９
上にコンタクトホール１１を形成後、焼成して層間絶縁
膜１０を形成する。図７−ａに上記工程による層間絶縁
膜１０にコンタクトホール１１形成のフロー図を示す。
最後に、図１−ｆおよび図２−ｆに示すように、透明導
電膜としてＩＴＯをスパッタ法により成膜した後、ドラ
イエッチング法を用いてパターニングし、画素電極１２
を形成する。このとき、画素電極１２は、ドレイン電極
９上に形成されたコンタクトホール１１を介して、ドレ
イン電極９と電気的に接続される。以上の工程により、
液晶表示装置のアレイ基板を形成する。
【００２１】なお、ゲート配線２およびゲート電極３を
構成する材料は、Ｃｒ、Ｍｏ、ＴａおよびＣｕのいずれ
かでもよい。また、ソース配線７およびソース電極８、
ドレイン電極９を構成する材料は、Ｎｂ、Ｏｓ、Ｒｅ、
Ｒｅ、Ｒｈ、およびＲｕのいずれかでもよい。また、ゲ
ート絶縁膜４を構成する材料は、ＳｉＯ2 、Ａｌ
2 Ｏ3 、Ｔａ2 Ｏ5等の酸化膜でもよい。また、コンタ
クトホール１１を有する層間絶縁膜１０は、感光性を有
しない樹脂を用いて、ドライエッチング法でコンタクト
ホール１１を形成してもよい。図７−ｂに上記工程によ
る層間絶縁膜１０にコンタクトホール１１形成のフロー
図を示す。
構成する材料は、Ｃｒ、Ｍｏ、ＴａおよびＣｕのいずれ
かでもよい。また、ソース配線７およびソース電極８、
ドレイン電極９を構成する材料は、Ｎｂ、Ｏｓ、Ｒｅ、
Ｒｅ、Ｒｈ、およびＲｕのいずれかでもよい。また、ゲ
ート絶縁膜４を構成する材料は、ＳｉＯ2 、Ａｌ
2 Ｏ3 、Ｔａ2 Ｏ5等の酸化膜でもよい。また、コンタ
クトホール１１を有する層間絶縁膜１０は、感光性を有
しない樹脂を用いて、ドライエッチング法でコンタクト
ホール１１を形成してもよい。図７−ｂに上記工程によ
る層間絶縁膜１０にコンタクトホール１１形成のフロー
図を示す。
【００２２】また、層間絶縁膜１０を構成する感光性を
有する樹脂を塗布する前に、図３−ａおよび図４−ａに
示すように、ＣＶＤ法によりＳｉＮを成膜した後、ドラ
イエッチング法を用いてパターニングし、ドレイン電極
９上にコンタクトホール１４を有する絶縁膜１３を形成
し、次に、図３−ｂおよび４−ｂに示すように、感光性
を有する樹脂を塗布し、写真製版法を用いてドレイン電
極９上のコンタクトホール１４と同じ位置にコンタクト
ホール１１を形成後、焼成して層間絶縁膜１０を形成し
てもよい。図８−ａに上記工程によるドレイン電極９と
層間絶縁膜１０の間に絶縁膜１３を形成した場合のコン
タクトホール１１および１４形成のフロー図を示す。
有する樹脂を塗布する前に、図３−ａおよび図４−ａに
示すように、ＣＶＤ法によりＳｉＮを成膜した後、ドラ
イエッチング法を用いてパターニングし、ドレイン電極
９上にコンタクトホール１４を有する絶縁膜１３を形成
し、次に、図３−ｂおよび４−ｂに示すように、感光性
を有する樹脂を塗布し、写真製版法を用いてドレイン電
極９上のコンタクトホール１４と同じ位置にコンタクト
ホール１１を形成後、焼成して層間絶縁膜１０を形成し
てもよい。図８−ａに上記工程によるドレイン電極９と
層間絶縁膜１０の間に絶縁膜１３を形成した場合のコン
タクトホール１１および１４形成のフロー図を示す。
【００２３】または、層間絶縁膜１１を構成する感光性
を有する樹脂を塗布する前に、図５−ａおよび図６−ａ
に示すように、ＣＶＤ法によりＳｉＮを成膜して絶縁膜
１３を形成し、次に、図５−ｂおよび６−ｂに示すよう
に、感光性を有する樹脂を塗布し、写真製版法を用いて
ドレイン電極９の上方にコンタクトホール１１を形成
後、焼成して層間絶縁膜１０を形成した後、層間絶縁膜
１０をマスクとして、ドライエッチング法を用いて絶縁
膜１３にコンタクトホール１４を形成してもよい。図８
−ｂに上記工程によるドレイン電極９と層間絶縁膜１０
の間に絶縁膜１３を形成した場合のコンタクトホール１
１および１４形成のフロー図を示す。
を有する樹脂を塗布する前に、図５−ａおよび図６−ａ
に示すように、ＣＶＤ法によりＳｉＮを成膜して絶縁膜
１３を形成し、次に、図５−ｂおよび６−ｂに示すよう
に、感光性を有する樹脂を塗布し、写真製版法を用いて
ドレイン電極９の上方にコンタクトホール１１を形成
後、焼成して層間絶縁膜１０を形成した後、層間絶縁膜
１０をマスクとして、ドライエッチング法を用いて絶縁
膜１３にコンタクトホール１４を形成してもよい。図８
−ｂに上記工程によるドレイン電極９と層間絶縁膜１０
の間に絶縁膜１３を形成した場合のコンタクトホール１
１および１４形成のフロー図を示す。
【００２４】この発明によれば、ドレイン電極９を酸化
膜が導電性を有する金属で形成することにより、画素電
極１２を構成する透明導電膜（ＩＴＯ）の成膜時に、ド
レイン電極９が酸素雰囲気に晒されてその表面に酸化膜
が形成されても、ドレイン電極９と画素電極１２とのコ
ンタクト抵抗を増大させないため、ドレイン電極９上に
画素電極１２とのコンタクト部分となる異なる層構成を
有する領域を設けなくてもよく、ソース配線７、ソース
電極８およびドレイン電極９を一回のパターニング工程
で形成することができる。さらに、ドレイン電極９上
に、画素電極１２とのコンタクト部分となる異なる層構
成を有する領域を確保しなくてもよいため、コンタクト
部分を含むドレイン電極９の面積を縮小できる。また、
ソース電極およびドレイン電極の下層にＩＴＯ膜を用い
ないため、ＩＴＯ膜に対するエッチング液によるゲート
配線への悪影響を防止することができる。
膜が導電性を有する金属で形成することにより、画素電
極１２を構成する透明導電膜（ＩＴＯ）の成膜時に、ド
レイン電極９が酸素雰囲気に晒されてその表面に酸化膜
が形成されても、ドレイン電極９と画素電極１２とのコ
ンタクト抵抗を増大させないため、ドレイン電極９上に
画素電極１２とのコンタクト部分となる異なる層構成を
有する領域を設けなくてもよく、ソース配線７、ソース
電極８およびドレイン電極９を一回のパターニング工程
で形成することができる。さらに、ドレイン電極９上
に、画素電極１２とのコンタクト部分となる異なる層構
成を有する領域を確保しなくてもよいため、コンタクト
部分を含むドレイン電極９の面積を縮小できる。また、
ソース電極およびドレイン電極の下層にＩＴＯ膜を用い
ないため、ＩＴＯ膜に対するエッチング液によるゲート
配線への悪影響を防止することができる。
【００２５】実施の形態２．実施の形態１では、ソース
配線７、ソース電極８およびドレイン電極９を単層膜に
より構成したが、図９および図１０に示すように、ソー
ス配線７、ソース電極８およびドレイン電極９を、最下
層膜としてＣｒ、Ｍｏ、Ｗ等の高融点金属膜、中間層膜
としてＡｌ、ＴａおよびＣｕのいずれかによる金属膜、
最上層膜としてＩｒ、Ｎｂ、Ｏｓ、Ｒｅ、ＲｈおよびＲ
ｕのいずれかによる金属膜からなる三層膜構造として
も、実施の形態１と同様の効果が得られる。なお、その
他の構成は実施の形態１と同様であるので説明を省略す
る。
配線７、ソース電極８およびドレイン電極９を単層膜に
より構成したが、図９および図１０に示すように、ソー
ス配線７、ソース電極８およびドレイン電極９を、最下
層膜としてＣｒ、Ｍｏ、Ｗ等の高融点金属膜、中間層膜
としてＡｌ、ＴａおよびＣｕのいずれかによる金属膜、
最上層膜としてＩｒ、Ｎｂ、Ｏｓ、Ｒｅ、ＲｈおよびＲ
ｕのいずれかによる金属膜からなる三層膜構造として
も、実施の形態１と同様の効果が得られる。なお、その
他の構成は実施の形態１と同様であるので説明を省略す
る。
【００２６】図９および図１０に、実施の形態２による
液晶表示装置のアレイ基板の製造工程を示す。実施の形
態１と同様の方法により、透明絶縁性基板１上にゲート
電極３を有するゲート配線２、ゲート絶縁膜４、半導体
層５およびコンタクト層６を形成する。次に、図９−ａ
および図１０−ａに示すように、最下層膜としてＣｒ、
Ｍｏ、Ｗ等の高融点金属膜、中間層膜としてＡｌ、Ｔａ
およびＣｕのいずれかによる金属膜、最上層膜としてＩ
ｒ、Ｎｂ、Ｏｓ、Ｒｅ、ＲｈおよびＲｕのいずれかによ
る金属膜を連続して成膜した後、ドライエッチング法を
用いて三層膜を同時にパターニングし、ソース配線７お
よびコンタクト層６上にソース電極８とドレイン電極９
を形成する。同時に、ソース電極８およびドレイン電極
９に覆われていない部分のｎ層ａ−Ｓｉをエッチングす
る。次に、図９−ｂおよび図１０−ｂに示すように、樹
脂を塗布し、写真製版法を用いてドレイン電極９上にコ
ンタクトホール１１を形成後、焼成して層間絶縁膜１０
を形成する。最後に、図９−ｃおよび図１０−ｃに示す
ように、透明導電膜としてＩＴＯをスパッタ法により成
膜した後、ドライエッチング法を用いてパターニング
し、画素電極１２を形成する。このとき、画素電極１２
は、ドレイン電極９上に形成されたコンタクトホール１
１を介してドレイン電極９と電気的に接続される。以上
の工程により、液晶表示装置のアレイ基板を形成する。
液晶表示装置のアレイ基板の製造工程を示す。実施の形
態１と同様の方法により、透明絶縁性基板１上にゲート
電極３を有するゲート配線２、ゲート絶縁膜４、半導体
層５およびコンタクト層６を形成する。次に、図９−ａ
および図１０−ａに示すように、最下層膜としてＣｒ、
Ｍｏ、Ｗ等の高融点金属膜、中間層膜としてＡｌ、Ｔａ
およびＣｕのいずれかによる金属膜、最上層膜としてＩ
ｒ、Ｎｂ、Ｏｓ、Ｒｅ、ＲｈおよびＲｕのいずれかによ
る金属膜を連続して成膜した後、ドライエッチング法を
用いて三層膜を同時にパターニングし、ソース配線７お
よびコンタクト層６上にソース電極８とドレイン電極９
を形成する。同時に、ソース電極８およびドレイン電極
９に覆われていない部分のｎ層ａ−Ｓｉをエッチングす
る。次に、図９−ｂおよび図１０−ｂに示すように、樹
脂を塗布し、写真製版法を用いてドレイン電極９上にコ
ンタクトホール１１を形成後、焼成して層間絶縁膜１０
を形成する。最後に、図９−ｃおよび図１０−ｃに示す
ように、透明導電膜としてＩＴＯをスパッタ法により成
膜した後、ドライエッチング法を用いてパターニング
し、画素電極１２を形成する。このとき、画素電極１２
は、ドレイン電極９上に形成されたコンタクトホール１
１を介してドレイン電極９と電気的に接続される。以上
の工程により、液晶表示装置のアレイ基板を形成する。
【００２７】実施の形態３．実施の形態１では、ソース
配線７、ソース電極８およびドレイン電極９を単層膜に
より構成したが、図１１および図１２に示すように、ソ
ース配線７、ソース電極８およびドレイン電極９を、最
下層膜としてＣｒ、Ｍｏ、Ｗ等の高融点金属膜、第一中
間層膜としてＡｌ、ＴａおよびＣｕのいずれかによる金
属膜、第二中間層膜としてＩｒ、Ｎｂ、Ｏｓ、Ｒｅ、Ｒ
ｈおよびＲｕのいずれかによる金属膜、最上層膜として
ＩｒＯ2 、ＮｂＯ、ＯｓＯ2 、ＲｅＯ2 、ＲｅＯ3 、Ｒ
ｈＯ2、ＲｕＯ2 、ＭｏＯ2 、Ｔｉ4 Ｏ7 、ＶＯ2 およ
びＣｒＯ2 のいずれかによる金属酸化膜からなる四層膜
構造としても、実施の形態１と同様の効果が得られる。
なお、その他の構成は実施の形態１と同様であるので説
明を省略する。
配線７、ソース電極８およびドレイン電極９を単層膜に
より構成したが、図１１および図１２に示すように、ソ
ース配線７、ソース電極８およびドレイン電極９を、最
下層膜としてＣｒ、Ｍｏ、Ｗ等の高融点金属膜、第一中
間層膜としてＡｌ、ＴａおよびＣｕのいずれかによる金
属膜、第二中間層膜としてＩｒ、Ｎｂ、Ｏｓ、Ｒｅ、Ｒ
ｈおよびＲｕのいずれかによる金属膜、最上層膜として
ＩｒＯ2 、ＮｂＯ、ＯｓＯ2 、ＲｅＯ2 、ＲｅＯ3 、Ｒ
ｈＯ2、ＲｕＯ2 、ＭｏＯ2 、Ｔｉ4 Ｏ7 、ＶＯ2 およ
びＣｒＯ2 のいずれかによる金属酸化膜からなる四層膜
構造としても、実施の形態１と同様の効果が得られる。
なお、その他の構成は実施の形態１と同様であるので説
明を省略する。
【００２８】図１１および図１２に、実施の形態３によ
る液晶表示装置のアレイ基板の製造工程を示す。実施の
形態１と同様の方法により、透明絶縁性基板１上にゲー
ト電極３を有するゲート配線２、ゲート絶縁膜４、半導
体層５およびコンタクト層６を形成する。次に、図１１
−ａおよび図１２−ａに示すように、最下層膜としてＣ
ｒ、Ｍｏ、Ｗ等の高融点金属膜、第一中間層膜としてＡ
ｌ、ＴａおよびＣｕのいずれかによる金属膜、第二中間
層膜としてＩｒ、Ｎｂ、Ｏｓ、Ｒｅ、ＲｈおよびＲｕの
いずれかによる金属膜、最上層膜としてＩｒＯ2 、Ｎｂ
Ｏ、ＯｓＯ2 、ＲｅＯ2 、ＲｅＯ3 、ＲｈＯ2 、ＲｕＯ
2 、ＭｏＯ2 、Ｔｉ4 Ｏ7 、ＶＯ2 およびＣｒＯ2のい
ずれかによる金属酸化膜を連続して成膜した後、ドライ
エッチング法を用いて四層膜を同時にパターニングし、
ソース配線７およびコンタクト層６上にソース電極８と
ドレイン電極９を形成する。同時に、ソース電極８およ
びドレイン電極９に覆われていない部分のｎ層ａ−Ｓｉ
をエッチングする。次に、図１１−ｂおよび図１２−ｂ
に示すように、樹脂を塗布し、写真製版法を用いてドレ
イン電極９上にコンタクトホール１１を形成後、焼成し
て層間絶縁膜１０を形成する。最後に、図１１−ｃおよ
び図１２−ｃに示すように、透明導電膜としてＩＴＯを
スパッタ法により成膜した後、ドライエッチング法を用
いてパターニングし、画素電極１２を形成する。このと
き、画素電極１２は、ドレイン電極９上に形成されたコ
ンタクトホール１１を介してドレイン電極と電気的に接
続される。以上の工程により、液晶表示装置のアレイ基
板を形成する。
る液晶表示装置のアレイ基板の製造工程を示す。実施の
形態１と同様の方法により、透明絶縁性基板１上にゲー
ト電極３を有するゲート配線２、ゲート絶縁膜４、半導
体層５およびコンタクト層６を形成する。次に、図１１
−ａおよび図１２−ａに示すように、最下層膜としてＣ
ｒ、Ｍｏ、Ｗ等の高融点金属膜、第一中間層膜としてＡ
ｌ、ＴａおよびＣｕのいずれかによる金属膜、第二中間
層膜としてＩｒ、Ｎｂ、Ｏｓ、Ｒｅ、ＲｈおよびＲｕの
いずれかによる金属膜、最上層膜としてＩｒＯ2 、Ｎｂ
Ｏ、ＯｓＯ2 、ＲｅＯ2 、ＲｅＯ3 、ＲｈＯ2 、ＲｕＯ
2 、ＭｏＯ2 、Ｔｉ4 Ｏ7 、ＶＯ2 およびＣｒＯ2のい
ずれかによる金属酸化膜を連続して成膜した後、ドライ
エッチング法を用いて四層膜を同時にパターニングし、
ソース配線７およびコンタクト層６上にソース電極８と
ドレイン電極９を形成する。同時に、ソース電極８およ
びドレイン電極９に覆われていない部分のｎ層ａ−Ｓｉ
をエッチングする。次に、図１１−ｂおよび図１２−ｂ
に示すように、樹脂を塗布し、写真製版法を用いてドレ
イン電極９上にコンタクトホール１１を形成後、焼成し
て層間絶縁膜１０を形成する。最後に、図１１−ｃおよ
び図１２−ｃに示すように、透明導電膜としてＩＴＯを
スパッタ法により成膜した後、ドライエッチング法を用
いてパターニングし、画素電極１２を形成する。このと
き、画素電極１２は、ドレイン電極９上に形成されたコ
ンタクトホール１１を介してドレイン電極と電気的に接
続される。以上の工程により、液晶表示装置のアレイ基
板を形成する。
【００２９】実施の形態４．実施の形態１では、ソース
配線７、ソース電極８およびドレイン電極９を単層膜に
より構成したが、図１３に示すように、ソース配線７、
ソース電極８およびドレイン電極９を、最下層膜として
Ｃｒ、Ｍｏ、Ｗ等の高融点金属膜、中間層膜としてＡ
ｌ、ＴａおよびＣｕのいずれかによる金属膜、最上層膜
としてＩｒ、Ｎｂ、Ｏｓ、Ｒｅ、ＲｈおよびＲｕのいず
れかによる金属膜を成膜後、酸化処理を施し、表面層が
最上層膜を構成する金属の酸化膜からなる四層膜構造と
しても、実施の形態１と同様の効果が得られる。なお、
その他の構成は実施の形態１と同様であるので説明を省
略する。
配線７、ソース電極８およびドレイン電極９を単層膜に
より構成したが、図１３に示すように、ソース配線７、
ソース電極８およびドレイン電極９を、最下層膜として
Ｃｒ、Ｍｏ、Ｗ等の高融点金属膜、中間層膜としてＡ
ｌ、ＴａおよびＣｕのいずれかによる金属膜、最上層膜
としてＩｒ、Ｎｂ、Ｏｓ、Ｒｅ、ＲｈおよびＲｕのいず
れかによる金属膜を成膜後、酸化処理を施し、表面層が
最上層膜を構成する金属の酸化膜からなる四層膜構造と
しても、実施の形態１と同様の効果が得られる。なお、
その他の構成は実施の形態１と同様であるので説明を省
略する。
【００３０】図１３に、実施の形態４による液晶表示装
置のアレイ基板の製造工程を示す。実施の形態１と同様
の方法により、透明絶縁性基板１上にゲート電極３を有
するゲート配線２、ゲート絶縁膜４、半導体層５および
コンタクト層６を形成する。次に、図１３−ａに示すよ
うに、最下層膜としてＣｒ、Ｍｏ、Ｗ等の高融点金属
膜、中間層膜としてＡｌ、ＴａおよびＣｕのいずれかに
よる金属膜、最上層膜としてＩｒ、Ｎｂ、Ｏｓ、Ｒｅ、
ＲｈおよびＲｕのいずれかによる金属膜を連続して成膜
し、三層膜１５を形成する。次に、図１３−ｂに示すよ
うに、三層膜１５を形成した基板を、例えば酸素雰囲気
中で加熱して、最上層膜を構成する金属の表面層に酸化
処理を施す。次に、図１３−ｃに示すように、ドライエ
ッチング法を用いて、三層膜１５および酸化処理により
形成された最上層膜を構成する金属の酸化膜を同時にパ
ターニングし、ソース配線７およびコンタクト層６上に
ソース電極８とドレイン電極９を形成する。同時に、ソ
ース電極８およびドレイン電極９に覆われていない部分
のｎ層ａ−Ｓｉをエッチングする。その後、実施の形態
１と同様の方法により、コンタクトホール１１を有する
層間絶縁膜１０、および画素電極１２を形成し、液晶表
示装置のアレイ基板を形成する。
置のアレイ基板の製造工程を示す。実施の形態１と同様
の方法により、透明絶縁性基板１上にゲート電極３を有
するゲート配線２、ゲート絶縁膜４、半導体層５および
コンタクト層６を形成する。次に、図１３−ａに示すよ
うに、最下層膜としてＣｒ、Ｍｏ、Ｗ等の高融点金属
膜、中間層膜としてＡｌ、ＴａおよびＣｕのいずれかに
よる金属膜、最上層膜としてＩｒ、Ｎｂ、Ｏｓ、Ｒｅ、
ＲｈおよびＲｕのいずれかによる金属膜を連続して成膜
し、三層膜１５を形成する。次に、図１３−ｂに示すよ
うに、三層膜１５を形成した基板を、例えば酸素雰囲気
中で加熱して、最上層膜を構成する金属の表面層に酸化
処理を施す。次に、図１３−ｃに示すように、ドライエ
ッチング法を用いて、三層膜１５および酸化処理により
形成された最上層膜を構成する金属の酸化膜を同時にパ
ターニングし、ソース配線７およびコンタクト層６上に
ソース電極８とドレイン電極９を形成する。同時に、ソ
ース電極８およびドレイン電極９に覆われていない部分
のｎ層ａ−Ｓｉをエッチングする。その後、実施の形態
１と同様の方法により、コンタクトホール１１を有する
層間絶縁膜１０、および画素電極１２を形成し、液晶表
示装置のアレイ基板を形成する。
【００３１】また、図１４に、実施の形態４による液晶
表示装置のアレイ基板の他の製造工程を示す。実施の形
態１と同様の方法により、透明絶縁性基板１上にゲート
電極３を有するゲート配線２、ゲート絶縁膜４、半導体
層５およびコンタクト層６を形成する。次に、図１４−
ａに示すように、最下層膜としてＣｒ、Ｍｏ、Ｗ等の高
融点金属膜、中間層膜としてＡｌ、ＴａおよびＣｕのい
ずれかによる金属膜、最上層膜としてＩｒ、Ｎｂ、Ｏ
ｓ、Ｒｅ、ＲｈおよびＲｕのいずれかによる金属膜を連
続して成膜し、三層膜１５を形成する。次に、図１４−
ｂに示すように、ドライエッチング法を用いて三層膜１
５を同時にパターニングし、ソース配線７およびコンタ
クト層６上にソース電極８とドレイン電極９を形成す
る。同時に、ソース電極８およびドレイン電極９に覆わ
れていない部分のｎ層ａ−Ｓｉをエッチングする。次
に、図１４−ｃに示すように三層膜１５を形成した基板
を、例えば酸素雰囲気中で加熱して、最上層膜を構成す
る金属の表面層に酸化処理を施す。その後、実施の形態
１と同様の方法により、コンタクトホール１１を有する
層間絶縁膜１０、および画素電極１２を形成して、液晶
表示装置のアレイ基板を形成してもよい。なお、最上層
膜を構成する金属の酸化処理は、酸素プラズマ雰囲気で
行ってもよい。
表示装置のアレイ基板の他の製造工程を示す。実施の形
態１と同様の方法により、透明絶縁性基板１上にゲート
電極３を有するゲート配線２、ゲート絶縁膜４、半導体
層５およびコンタクト層６を形成する。次に、図１４−
ａに示すように、最下層膜としてＣｒ、Ｍｏ、Ｗ等の高
融点金属膜、中間層膜としてＡｌ、ＴａおよびＣｕのい
ずれかによる金属膜、最上層膜としてＩｒ、Ｎｂ、Ｏ
ｓ、Ｒｅ、ＲｈおよびＲｕのいずれかによる金属膜を連
続して成膜し、三層膜１５を形成する。次に、図１４−
ｂに示すように、ドライエッチング法を用いて三層膜１
５を同時にパターニングし、ソース配線７およびコンタ
クト層６上にソース電極８とドレイン電極９を形成す
る。同時に、ソース電極８およびドレイン電極９に覆わ
れていない部分のｎ層ａ−Ｓｉをエッチングする。次
に、図１４−ｃに示すように三層膜１５を形成した基板
を、例えば酸素雰囲気中で加熱して、最上層膜を構成す
る金属の表面層に酸化処理を施す。その後、実施の形態
１と同様の方法により、コンタクトホール１１を有する
層間絶縁膜１０、および画素電極１２を形成して、液晶
表示装置のアレイ基板を形成してもよい。なお、最上層
膜を構成する金属の酸化処理は、酸素プラズマ雰囲気で
行ってもよい。
【００３２】実施の形態５．実施の形態１では、ソース
配線７、ソース電極８およびドレイン電極９を単層膜に
より構成したが、図１５および１６に示すように、ソー
ス配線７、ソース電極８およびドレイン電極９を、最下
層膜としてＣｒ、Ｍｏ、Ｗ等の高融点金属膜、第一中間
層膜としてＡｌ、ＴａおよびＣｕのいずれかによる金属
膜、第二中間層膜としてＩｎ、ＳｎおよびＺｎのいずれ
かによる金属膜、最上層膜としてＩＴＯ、ＩｎＯ、Ｓｎ
ＯおよびＺｎＯのいずれかによる金属酸化膜からなる四
層膜構造としても、実施の形態１と同様の効果が得られ
ると共に、ドレイン電極９の最上層膜として画素電極１
２と同種金属を用いるため、ドレイン電極９と画素電極
１２のコンタクト抵抗を一層小さくできる。なお、その
他の構成は実施の形態１と同様であるので説明を省略す
る。
配線７、ソース電極８およびドレイン電極９を単層膜に
より構成したが、図１５および１６に示すように、ソー
ス配線７、ソース電極８およびドレイン電極９を、最下
層膜としてＣｒ、Ｍｏ、Ｗ等の高融点金属膜、第一中間
層膜としてＡｌ、ＴａおよびＣｕのいずれかによる金属
膜、第二中間層膜としてＩｎ、ＳｎおよびＺｎのいずれ
かによる金属膜、最上層膜としてＩＴＯ、ＩｎＯ、Ｓｎ
ＯおよびＺｎＯのいずれかによる金属酸化膜からなる四
層膜構造としても、実施の形態１と同様の効果が得られ
ると共に、ドレイン電極９の最上層膜として画素電極１
２と同種金属を用いるため、ドレイン電極９と画素電極
１２のコンタクト抵抗を一層小さくできる。なお、その
他の構成は実施の形態１と同様であるので説明を省略す
る。
【００３３】図１５および図１６に、実施の形態５によ
る液晶表示装置のアレイ基板の製造工程を示す。実施の
形態１と同様の方法により、透明絶縁性基板１上にゲー
ト電極３を有するゲート配線２、ゲート絶縁膜４、半導
体層５およびコンタクト層６を形成する。次に、図１６
−ａに示すように、最下層膜としてＣｒ、Ｍｏ、Ｗ等の
高融点金属膜、第一中間層膜としてＡｌ、ＴａおよびＣ
ｕのいずれかによる金属膜、第二中間層膜としてＩｎ、
ＳｎおよびＺｎのいずれかによる金属膜、最上層膜とし
てＩＴＯ、ＩｎＯ、ＳｎＯおよびＺｎＯのいずれかによ
る金属酸化膜を連続して成膜し、四層膜１６を形成す
る。次に、図１５−ｂおよび図１６−ｂに示すように、
ドライエッチング法を用いて四層膜１６を同時にパター
ニングし、ソース配線７およびコンタクト層６上にソー
ス電極８とドレイン電極９を形成する。同時に、ソース
電極８およびドレイン電極９に覆われていない部分のｎ
層ａ−Ｓｉをエッチングする。次に、図１５−ｃおよび
図１６−ｃに示すように、樹脂を塗布し、写真製版法を
用いてドレイン電極９上にコンタクトホール１１を形成
後、焼成して層間絶縁膜１０を形成する。最後に、図１
５−ｄおよび図１６−ｄに示すように、透明導電膜とし
てＩＴＯをスパッタ法により成膜した後、ドライエッチ
ング法を用いてパターニングし、画素電極１２を形成す
る。このとき、画素電極１２は、ドレイン電極９上に形
成されたコンタクトホール１１を介して電気的に接続さ
れる。以上の工程により、液晶表示装置のアレイ基板を
形成する。
る液晶表示装置のアレイ基板の製造工程を示す。実施の
形態１と同様の方法により、透明絶縁性基板１上にゲー
ト電極３を有するゲート配線２、ゲート絶縁膜４、半導
体層５およびコンタクト層６を形成する。次に、図１６
−ａに示すように、最下層膜としてＣｒ、Ｍｏ、Ｗ等の
高融点金属膜、第一中間層膜としてＡｌ、ＴａおよびＣ
ｕのいずれかによる金属膜、第二中間層膜としてＩｎ、
ＳｎおよびＺｎのいずれかによる金属膜、最上層膜とし
てＩＴＯ、ＩｎＯ、ＳｎＯおよびＺｎＯのいずれかによ
る金属酸化膜を連続して成膜し、四層膜１６を形成す
る。次に、図１５−ｂおよび図１６−ｂに示すように、
ドライエッチング法を用いて四層膜１６を同時にパター
ニングし、ソース配線７およびコンタクト層６上にソー
ス電極８とドレイン電極９を形成する。同時に、ソース
電極８およびドレイン電極９に覆われていない部分のｎ
層ａ−Ｓｉをエッチングする。次に、図１５−ｃおよび
図１６−ｃに示すように、樹脂を塗布し、写真製版法を
用いてドレイン電極９上にコンタクトホール１１を形成
後、焼成して層間絶縁膜１０を形成する。最後に、図１
５−ｄおよび図１６−ｄに示すように、透明導電膜とし
てＩＴＯをスパッタ法により成膜した後、ドライエッチ
ング法を用いてパターニングし、画素電極１２を形成す
る。このとき、画素電極１２は、ドレイン電極９上に形
成されたコンタクトホール１１を介して電気的に接続さ
れる。以上の工程により、液晶表示装置のアレイ基板を
形成する。
【００３４】実施の形態６．図１７および図１８はこの
発明の実施の形態６による液晶表示装置のアレイ基板の
製造工程を示す平面図および断面図である。図におい
て、１７はコンタクトホール１１内壁に形成された金属
膜、１８はコンタクトホールに充填された導電性樹脂で
ある。なお、図１および図２と同一部分については同符
号を付し説明を省略する。
発明の実施の形態６による液晶表示装置のアレイ基板の
製造工程を示す平面図および断面図である。図におい
て、１７はコンタクトホール１１内壁に形成された金属
膜、１８はコンタクトホールに充填された導電性樹脂で
ある。なお、図１および図２と同一部分については同符
号を付し説明を省略する。
【００３５】次に、本実施の形態による液晶表示装置の
アレイ基板の製造方法について説明する。実施の形態１
と同様に、透明絶縁性基板１上にスパッタ法によりＡｌ
合金を成膜した後、燐酸、硝酸および酢酸系エッチング
液を用いてパターニングし、ゲート配線２およびゲート
電極３を形成する。続いて、ＣＶＤ法によりゲート絶縁
膜４となるＳｉＮ、ｉ層ａ−Ｓｉ、ｎ層ａ−Ｓｉを連続
して成膜した後、ドライエッチング法を用いてｉ層ａ−
Ｓｉおよびｎ層ａ−Ｓｉをパターニングし、ゲート電極
３の上方の位置に半導体層５およびコンタクト層６を形
成する。続いて、Ｃｒ、Ａｌを連続して成膜した後、パ
ターニングしてソース配線７およびコンタクト層６上に
ソース電極８とドレイン電極９を形成する。同時に、ソ
ース電極８およびドレイン電極９に覆われていない部分
のｎ層ａ−Ｓｉをエッチングする（図１７−ａおよび図
１８−ａ）。
アレイ基板の製造方法について説明する。実施の形態１
と同様に、透明絶縁性基板１上にスパッタ法によりＡｌ
合金を成膜した後、燐酸、硝酸および酢酸系エッチング
液を用いてパターニングし、ゲート配線２およびゲート
電極３を形成する。続いて、ＣＶＤ法によりゲート絶縁
膜４となるＳｉＮ、ｉ層ａ−Ｓｉ、ｎ層ａ−Ｓｉを連続
して成膜した後、ドライエッチング法を用いてｉ層ａ−
Ｓｉおよびｎ層ａ−Ｓｉをパターニングし、ゲート電極
３の上方の位置に半導体層５およびコンタクト層６を形
成する。続いて、Ｃｒ、Ａｌを連続して成膜した後、パ
ターニングしてソース配線７およびコンタクト層６上に
ソース電極８とドレイン電極９を形成する。同時に、ソ
ース電極８およびドレイン電極９に覆われていない部分
のｎ層ａ−Ｓｉをエッチングする（図１７−ａおよび図
１８−ａ）。
【００３６】次に、図１７−ｂおよび図１８−ｂに示す
ように、樹脂を塗布し、焼成して層間絶縁膜１０を形成
する。次に、図１７−ｃおよび図１８−ｃに示すよう
に、透明導電膜としてＩＴＯをスパッタ法により成膜し
た後、ドライエッチング法を用いてパターニングし、画
素電極１２を形成する。次に、図１７−ｄおよび図１８
−ｄに示すように、ドレイン電極９上の画素電極１２お
よび層間絶縁膜１０をドライエッチング法を用いてエッ
チングし、コンタクトホール１１を形成する。次に、図
１７−ｅおよび図１８−ｅに示すように、スパッタ法に
よりＣｒを成膜した後パターニングし、コンタクトホー
ル１１内壁に金属膜１７を形成する。もしくは、図１９
および図２０に示すように、コンタクトホール１１内に
導電性樹脂を充填する。このようにして、ドレイン電極
９と画素電極１２はコンタクトホール１１内壁に形成さ
れた金属膜１７、もしくはコンタクトホール１１に充填
された導電性樹脂１８により電気的に接続される。以上
の工程により、液晶表示装置のアレイ基板を形成する。
ように、樹脂を塗布し、焼成して層間絶縁膜１０を形成
する。次に、図１７−ｃおよび図１８−ｃに示すよう
に、透明導電膜としてＩＴＯをスパッタ法により成膜し
た後、ドライエッチング法を用いてパターニングし、画
素電極１２を形成する。次に、図１７−ｄおよび図１８
−ｄに示すように、ドレイン電極９上の画素電極１２お
よび層間絶縁膜１０をドライエッチング法を用いてエッ
チングし、コンタクトホール１１を形成する。次に、図
１７−ｅおよび図１８−ｅに示すように、スパッタ法に
よりＣｒを成膜した後パターニングし、コンタクトホー
ル１１内壁に金属膜１７を形成する。もしくは、図１９
および図２０に示すように、コンタクトホール１１内に
導電性樹脂を充填する。このようにして、ドレイン電極
９と画素電極１２はコンタクトホール１１内壁に形成さ
れた金属膜１７、もしくはコンタクトホール１１に充填
された導電性樹脂１８により電気的に接続される。以上
の工程により、液晶表示装置のアレイ基板を形成する。
【００３７】なお、ゲート配線２およびゲート電極３を
構成する材料は、Ｃｒ、Ｍｏ、ＴａおよびＣｕのいずれ
かでもよい。また、ソース配線７およびソース電極８、
ドレイン電極９を構成する材料は、下層膜としてＭｏ、
Ｗ等の高融点金属、上層膜としてＡｌの代わりにＴａま
たはＣｕでもよい。また、ドレイン電極９と画素電極１
２を電気的に接続する金属膜１７は、Ｃｒの代わりにＭ
ｏ、ＷおよびＴａのいずれかの金属を用いて形成しても
よい。
構成する材料は、Ｃｒ、Ｍｏ、ＴａおよびＣｕのいずれ
かでもよい。また、ソース配線７およびソース電極８、
ドレイン電極９を構成する材料は、下層膜としてＭｏ、
Ｗ等の高融点金属、上層膜としてＡｌの代わりにＴａま
たはＣｕでもよい。また、ドレイン電極９と画素電極１
２を電気的に接続する金属膜１７は、Ｃｒの代わりにＭ
ｏ、ＷおよびＴａのいずれかの金属を用いて形成しても
よい。
【００３８】本実施の形態によれば、画素電極１２を構
成する透明導電膜（ＩＴＯ）の成膜時には、ドレイン電
極９は露出していないので、画素電極１２形成工程にお
いてドレイン電極９の表面には絶縁体となる酸化膜は形
成されず、ドレイン電極９と画素電極１２とのコンタク
ト抵抗を増大させないため、実施の形態１と同様の効果
が得られる。さらに、ドレイン電極と画素電極のコンタ
クト部に導電性樹脂１８を充填し、平坦化をはかること
により、配向不良を低減することができる。
成する透明導電膜（ＩＴＯ）の成膜時には、ドレイン電
極９は露出していないので、画素電極１２形成工程にお
いてドレイン電極９の表面には絶縁体となる酸化膜は形
成されず、ドレイン電極９と画素電極１２とのコンタク
ト抵抗を増大させないため、実施の形態１と同様の効果
が得られる。さらに、ドレイン電極と画素電極のコンタ
クト部に導電性樹脂１８を充填し、平坦化をはかること
により、配向不良を低減することができる。
【００３９】実施の形態７．図２１および図２２はこの
発明の実施の形態７による液晶表示装置のアレイ基板の
製造工程を示す平面図および断面図である。なお、図中
の符号は図１および図２に示す符号と同一であるので説
明を省略する。
発明の実施の形態７による液晶表示装置のアレイ基板の
製造工程を示す平面図および断面図である。なお、図中
の符号は図１および図２に示す符号と同一であるので説
明を省略する。
【００４０】次に、本実施の形態による液晶表示装置の
アレイ基板の製造方法について説明する。実施の形態１
と同様に、透明絶縁性基板１上にスパッタ法によりＡｌ
合金を成膜した後、燐酸、硝酸および酢酸系エッチング
液を用いてパターニングし、ゲート配線２およびゲート
電極３を形成する。続いて、ＣＶＤ法によりゲート絶縁
膜４となるＳｉＮ、ｉ層ａ−Ｓｉ、ｎ層ａ−Ｓｉを連続
して成膜した後、ドライエッチング法を用いてｉ層ａ−
Ｓｉおよびｎ層ａ−Ｓｉをパターニングし、ゲート電極
３の上方の位置に半導体層５およびコンタクト層６を形
成する。続いて、Ｃｒ、Ａｌを連続して成膜した後、パ
ターニングしてソース配線７およびコンタクト層６上に
ソース電極８とドレイン電極９を形成する。同時に、ソ
ース電極８およびドレイン電極９に覆われていない部分
のｎ層ａ−Ｓｉをエッチングする。続いて、ＣＶＤ法に
よりＳｉＮを成膜し、絶縁膜１３を形成する。（図２１
−ａおよび図２２−ａ）。
アレイ基板の製造方法について説明する。実施の形態１
と同様に、透明絶縁性基板１上にスパッタ法によりＡｌ
合金を成膜した後、燐酸、硝酸および酢酸系エッチング
液を用いてパターニングし、ゲート配線２およびゲート
電極３を形成する。続いて、ＣＶＤ法によりゲート絶縁
膜４となるＳｉＮ、ｉ層ａ−Ｓｉ、ｎ層ａ−Ｓｉを連続
して成膜した後、ドライエッチング法を用いてｉ層ａ−
Ｓｉおよびｎ層ａ−Ｓｉをパターニングし、ゲート電極
３の上方の位置に半導体層５およびコンタクト層６を形
成する。続いて、Ｃｒ、Ａｌを連続して成膜した後、パ
ターニングしてソース配線７およびコンタクト層６上に
ソース電極８とドレイン電極９を形成する。同時に、ソ
ース電極８およびドレイン電極９に覆われていない部分
のｎ層ａ−Ｓｉをエッチングする。続いて、ＣＶＤ法に
よりＳｉＮを成膜し、絶縁膜１３を形成する。（図２１
−ａおよび図２２−ａ）。
【００４１】次に、図２１−ｂおよび図２２−ｂに示す
ように、樹脂を塗布し、写真製版法を用いてドレイン電
極９上にコンタクトホール１１を形成後、焼成して層間
絶縁膜１０を形成する。次に、図２１−ｃおよび図２２
−ｃに示すように、透明導電膜としてＩＴＯをスパッタ
法により成膜した後、ドライエッチング法を用いてパタ
ーニングし、画素電極１２を形成する。次に、図２１−
ｄおよび図２２−ｄに示すように、ドレイン電極９上の
画素電極１２を構成するＩＴＯ膜および絶縁膜１３をド
ライエッチング法を用いてエッチングし、絶縁膜１３に
コンタクトホール１４を形成する。次に、図２１−ｅお
よび図２２−ｅに示すように、スパッタ法によりＣｒを
成膜した後パターニングし、コンタクトホール１１およ
び１４の内壁に金属膜１７を形成する。このようにし
て、ドレイン電極９と画素電極１２はコンタクトホール
１１および１４の内壁に形成された金属膜１７により電
気的に接続される。図２５−ａに上記工程によるドレイ
ン電極９と画素電極１２とのコンタクト部形成のフロー
図を示す。以上の工程により、液晶表示装置のアレイ基
板を形成する。
ように、樹脂を塗布し、写真製版法を用いてドレイン電
極９上にコンタクトホール１１を形成後、焼成して層間
絶縁膜１０を形成する。次に、図２１−ｃおよび図２２
−ｃに示すように、透明導電膜としてＩＴＯをスパッタ
法により成膜した後、ドライエッチング法を用いてパタ
ーニングし、画素電極１２を形成する。次に、図２１−
ｄおよび図２２−ｄに示すように、ドレイン電極９上の
画素電極１２を構成するＩＴＯ膜および絶縁膜１３をド
ライエッチング法を用いてエッチングし、絶縁膜１３に
コンタクトホール１４を形成する。次に、図２１−ｅお
よび図２２−ｅに示すように、スパッタ法によりＣｒを
成膜した後パターニングし、コンタクトホール１１およ
び１４の内壁に金属膜１７を形成する。このようにし
て、ドレイン電極９と画素電極１２はコンタクトホール
１１および１４の内壁に形成された金属膜１７により電
気的に接続される。図２５−ａに上記工程によるドレイ
ン電極９と画素電極１２とのコンタクト部形成のフロー
図を示す。以上の工程により、液晶表示装置のアレイ基
板を形成する。
【００４２】なお、層間絶縁膜１０に対して絶縁膜１３
が選択エッチング可能な場合には、画素電極１２形成時
に、同時に、ドレイン電極９上の絶縁膜１３をエッチン
グしてコンタクトホール１４を形成してもよい。図２５
−ｃに上記工程によるドレイン電極９と画素電極１２と
のコンタクト部形成のフロー図を示す。また、ゲート配
線２およびゲート電極３を構成する材料は、Ｃｒ、Ｍ
ｏ、ＴａおよびＣｕのいずれかでもよい。また、ソース
配線７およびソース電極８、ドレイン電極９を構成する
材料は、下層膜としてＭｏ、Ｗ等の高融点金属、上層膜
としてＡｌの代わりにＴａまたはＣｕでもよい。また、
ドレイン電極９と画素電極１２を電気的に接続する金属
膜１７は、Ｃｒの代わりにＭｏ、ＷおよびＴａのいずれ
かの金属を用いて形成してもよい。
が選択エッチング可能な場合には、画素電極１２形成時
に、同時に、ドレイン電極９上の絶縁膜１３をエッチン
グしてコンタクトホール１４を形成してもよい。図２５
−ｃに上記工程によるドレイン電極９と画素電極１２と
のコンタクト部形成のフロー図を示す。また、ゲート配
線２およびゲート電極３を構成する材料は、Ｃｒ、Ｍ
ｏ、ＴａおよびＣｕのいずれかでもよい。また、ソース
配線７およびソース電極８、ドレイン電極９を構成する
材料は、下層膜としてＭｏ、Ｗ等の高融点金属、上層膜
としてＡｌの代わりにＴａまたはＣｕでもよい。また、
ドレイン電極９と画素電極１２を電気的に接続する金属
膜１７は、Ｃｒの代わりにＭｏ、ＷおよびＴａのいずれ
かの金属を用いて形成してもよい。
【００４３】また、図２３および図２４に、実施の形態
７による液晶表示装置のアレイ基板の他の製造工程を示
す。実施の形態１と同様に、透明絶縁性基板１上にスパ
ッタ法によりＡｌ合金を成膜した後、燐酸、硝酸および
酢酸系エッチング液を用いてパターニングし、ゲート配
線２およびゲート電極３を形成する。続いて、ＣＶＤ法
によりゲート絶縁膜４となるＳｉＮ、ｉ層ａ−Ｓｉ、ｎ
層ａ−Ｓｉを連続して成膜した後、ドライエッチング法
を用いてｉ層ａ−Ｓｉおよびｎ層ａ−Ｓｉをパターニン
グし、ゲート電極３の上方の位置に半導体層５およびコ
ンタクト層６を形成する。続いて、Ｃｒ、Ａｌを連続し
て成膜した後、パターニングしてソース配線７およびコ
ンタクト層６上にソース電極８とドレイン電極９を形成
する。同時に、ソース電極８およびドレイン電極９に覆
われていない部分のｎ層ａ−Ｓｉをエッチングする。続
いて、ＣＶＤ法によりＳｉＮを成膜し、絶縁膜１３を形
成する。続いて、樹脂を塗布し、焼成して層間絶縁膜１
０を形成する。（図２３−ａおよび図２４−ａ）。
７による液晶表示装置のアレイ基板の他の製造工程を示
す。実施の形態１と同様に、透明絶縁性基板１上にスパ
ッタ法によりＡｌ合金を成膜した後、燐酸、硝酸および
酢酸系エッチング液を用いてパターニングし、ゲート配
線２およびゲート電極３を形成する。続いて、ＣＶＤ法
によりゲート絶縁膜４となるＳｉＮ、ｉ層ａ−Ｓｉ、ｎ
層ａ−Ｓｉを連続して成膜した後、ドライエッチング法
を用いてｉ層ａ−Ｓｉおよびｎ層ａ−Ｓｉをパターニン
グし、ゲート電極３の上方の位置に半導体層５およびコ
ンタクト層６を形成する。続いて、Ｃｒ、Ａｌを連続し
て成膜した後、パターニングしてソース配線７およびコ
ンタクト層６上にソース電極８とドレイン電極９を形成
する。同時に、ソース電極８およびドレイン電極９に覆
われていない部分のｎ層ａ−Ｓｉをエッチングする。続
いて、ＣＶＤ法によりＳｉＮを成膜し、絶縁膜１３を形
成する。続いて、樹脂を塗布し、焼成して層間絶縁膜１
０を形成する。（図２３−ａおよび図２４−ａ）。
【００４４】次に、図２３−ｂおよび図２４−ｂに示す
ように、透明導電膜としてＩＴＯをスパッタ法により成
膜した後、ドライエッチング法を用いてパターニング
し、画素電極１２を形成する。次に、図２３−ｃおよび
図２４−ｃに示すように、ドレイン電極９上の画素電極
１２を構成するＩＴＯ膜、層間絶縁膜１０および絶縁膜
１３をドライエッチング法を用いてエッチングし、層間
絶縁膜１０および絶縁膜１３にコンタクトホール１１お
よび１４を形成する。次に、図２３−ｄおよび図２４−
ｄに示すように、スパッタ法によりＣｒを成膜した後パ
ターニングし、コンタクトホール１１および１４の内壁
に金属膜１７を形成する。このようにして、ドレイン電
極９と画素電極１２はコンタクトホール１１および１４
の内壁に形成された金属膜１７により電気的に接続され
る。図２５−ｂに上記工程によるドレイン電極９と画素
電極１２とのコンタクト部形成のフロー図を示す。以上
の工程により、液晶表示装置のアレイ基板を形成しても
よい。本実施の形態によれば、実施の形態６と同様の効
果が得られる。
ように、透明導電膜としてＩＴＯをスパッタ法により成
膜した後、ドライエッチング法を用いてパターニング
し、画素電極１２を形成する。次に、図２３−ｃおよび
図２４−ｃに示すように、ドレイン電極９上の画素電極
１２を構成するＩＴＯ膜、層間絶縁膜１０および絶縁膜
１３をドライエッチング法を用いてエッチングし、層間
絶縁膜１０および絶縁膜１３にコンタクトホール１１お
よび１４を形成する。次に、図２３−ｄおよび図２４−
ｄに示すように、スパッタ法によりＣｒを成膜した後パ
ターニングし、コンタクトホール１１および１４の内壁
に金属膜１７を形成する。このようにして、ドレイン電
極９と画素電極１２はコンタクトホール１１および１４
の内壁に形成された金属膜１７により電気的に接続され
る。図２５−ｂに上記工程によるドレイン電極９と画素
電極１２とのコンタクト部形成のフロー図を示す。以上
の工程により、液晶表示装置のアレイ基板を形成しても
よい。本実施の形態によれば、実施の形態６と同様の効
果が得られる。
【００４５】実施の形態８．図２６および図２７はこの
発明の実施の形態８による液晶表示装置のアレイ基板上
のソース配線端子部の製造工程を示す平面図および断面
図である。図において、１９はソース配線端子部、２０
はソース配線端子部１９に形成されたソース配線７材料
によるソース配線端子、２１はソース配線端子部１９に
設けられた層間絶縁膜１０の開口部、２２は画素電極を
構成するＩＴＯ膜である。なお、図１および図２と同一
部分については同符号を付し説明を省略する。
発明の実施の形態８による液晶表示装置のアレイ基板上
のソース配線端子部の製造工程を示す平面図および断面
図である。図において、１９はソース配線端子部、２０
はソース配線端子部１９に形成されたソース配線７材料
によるソース配線端子、２１はソース配線端子部１９に
設けられた層間絶縁膜１０の開口部、２２は画素電極を
構成するＩＴＯ膜である。なお、図１および図２と同一
部分については同符号を付し説明を省略する。
【００４６】次に、本実施の形態による液晶表示装置の
アレイ基板上のソース配線端子部の製造方法について説
明する。ソース配線端子部１９では、実施の形態１と同
様の方法により、透明絶縁性基板１上にゲート絶縁膜
４、半導体層５およびコンタクト層６が形成される。次
に、図２６−ａおよび２７−ａに示すように、最下層膜
としてＣｒ、中間層膜としてＡｌ、最上層膜としてＩｒ
を連続して成膜した後、ドライエッチング法を用いて三
層膜を同時にパターニングし、ソース配線７形成と同時
にソース配線端子２０を形成する。次に、図２６−ｂお
よび図２７−ｂに示すように、樹脂を塗布し、写真製版
法を用いてソース配線端子２０上に開口部２１を形成
後、焼成して層間絶縁膜１０を形成する。次に、図２６
−ｃおよび図２７−ｃに示すように、画素電極を構成す
るＩＴＯ膜２２をスパッタ法により形成する。次に、図
２６−ｄおよび図２７−ｄに示すように、レジストを形
成しドライエッチング法を用いてＩＴＯ膜２２をパター
ニングして、ソース配線端子部１９のＩＴＯ膜２２を除
去する。以上の工程により、表面層がソース配線７材料
により構成されたソース配線端子部１９が形成される。
なお、ソース配線端子部１９は、実施の形態１、２、
３、４、および５に示すソース配線７の構成材料を用い
て形成してもよい。
アレイ基板上のソース配線端子部の製造方法について説
明する。ソース配線端子部１９では、実施の形態１と同
様の方法により、透明絶縁性基板１上にゲート絶縁膜
４、半導体層５およびコンタクト層６が形成される。次
に、図２６−ａおよび２７−ａに示すように、最下層膜
としてＣｒ、中間層膜としてＡｌ、最上層膜としてＩｒ
を連続して成膜した後、ドライエッチング法を用いて三
層膜を同時にパターニングし、ソース配線７形成と同時
にソース配線端子２０を形成する。次に、図２６−ｂお
よび図２７−ｂに示すように、樹脂を塗布し、写真製版
法を用いてソース配線端子２０上に開口部２１を形成
後、焼成して層間絶縁膜１０を形成する。次に、図２６
−ｃおよび図２７−ｃに示すように、画素電極を構成す
るＩＴＯ膜２２をスパッタ法により形成する。次に、図
２６−ｄおよび図２７−ｄに示すように、レジストを形
成しドライエッチング法を用いてＩＴＯ膜２２をパター
ニングして、ソース配線端子部１９のＩＴＯ膜２２を除
去する。以上の工程により、表面層がソース配線７材料
により構成されたソース配線端子部１９が形成される。
なお、ソース配線端子部１９は、実施の形態１、２、
３、４、および５に示すソース配線７の構成材料を用い
て形成してもよい。
【００４７】また、図２８および図２９に、実施の形態
８による液晶表示装置のソース配線端子部の他の製造工
程を示す。ソース配線端子部１９では、実施の形態１と
同様の方法により、透明絶縁性基板１上にゲート絶縁膜
４、半導体層５およびコンタクト層６が形成される。次
に、図２８−ａおよび２９−ａに示すように、Ｃｒ、Ａ
ｌを連続して成膜した後、パターニングしてソース配線
７形成と同時にソース配線端子２０を形成する。続い
て、樹脂を塗布し、焼成して層間絶縁膜１０を形成す
る。次に、図２８−ｂおよび図２９−ｂに示すように、
画素電極を構成するＩＴＯ膜２２をスパッタ法により形
成する。次に、図２８−ｃおよび図２９−ｃに示すよう
に、レジストを形成しドライエッチング法を用いてＩＴ
Ｏ膜２２をパターニングして、ソース配線端子部１９の
ＩＴＯ膜２２を除去する。次に、図２８−ｄおよび図２
９−ｄに示すように、層間絶縁膜１０をパターニングし
て、ソース配線端子２０上に開口部２１を形成する。以
上の工程により、表面層がソース配線７材料により構成
されたソース配線端子部１９が形成される。なお、ソー
ス配線端子部１９は、実施の形態６に示すソース配線７
の構成材料を用いて形成してもよい。
８による液晶表示装置のソース配線端子部の他の製造工
程を示す。ソース配線端子部１９では、実施の形態１と
同様の方法により、透明絶縁性基板１上にゲート絶縁膜
４、半導体層５およびコンタクト層６が形成される。次
に、図２８−ａおよび２９−ａに示すように、Ｃｒ、Ａ
ｌを連続して成膜した後、パターニングしてソース配線
７形成と同時にソース配線端子２０を形成する。続い
て、樹脂を塗布し、焼成して層間絶縁膜１０を形成す
る。次に、図２８−ｂおよび図２９−ｂに示すように、
画素電極を構成するＩＴＯ膜２２をスパッタ法により形
成する。次に、図２８−ｃおよび図２９−ｃに示すよう
に、レジストを形成しドライエッチング法を用いてＩＴ
Ｏ膜２２をパターニングして、ソース配線端子部１９の
ＩＴＯ膜２２を除去する。次に、図２８−ｄおよび図２
９−ｄに示すように、層間絶縁膜１０をパターニングし
て、ソース配線端子２０上に開口部２１を形成する。以
上の工程により、表面層がソース配線７材料により構成
されたソース配線端子部１９が形成される。なお、ソー
ス配線端子部１９は、実施の形態６に示すソース配線７
の構成材料を用いて形成してもよい。
【００４８】また、図３０に層間絶縁膜の下層にＳｉＮ
等からなる絶縁膜が形成されている場合の、表面層がソ
ース配線材料により構成されるソース配線端子部形成の
フロー図を示す。図３０−ａは、ソース配線およびソー
ス配線端子形成後、絶縁膜を成膜し、パターニングして
ソース配線端子上の絶縁膜に開口部を形成し、次に開口
部を有する層間絶縁膜を形成し、次に画素電極を構成す
るＩＴＯ膜を成膜後、パターニングしてソース配線端子
部のＩＴＯ膜を除去して、ソース配線端子部を形成する
場合を示す。図３０−ｂは、ソース配線およびソース配
線端子形成後、絶縁膜を成膜し、パターニングしてソー
ス配線端子上の絶縁膜に開口部を形成し、次に層間絶縁
膜を形成し、次に画素電極を構成するＩＴＯ膜を成膜
後、パターニングしてソース配線端子部のＩＴＯ膜を除
去し、次に層間絶縁膜に開口部を形成して、ソース配線
端子部を形成する場合を示す。図３０−ｃは、ソース配
線およびソース配線端子形成後、絶縁膜および層間絶縁
膜を連続して成膜し、次に画素電極を構成するＩＴＯ膜
を成膜後、パターニングしてソース配線端子部のＩＴＯ
膜を除去し、次に絶縁膜および層間絶縁膜に同時に開口
部を形成して、ソース配線端子部を形成する場合を示
す。
等からなる絶縁膜が形成されている場合の、表面層がソ
ース配線材料により構成されるソース配線端子部形成の
フロー図を示す。図３０−ａは、ソース配線およびソー
ス配線端子形成後、絶縁膜を成膜し、パターニングして
ソース配線端子上の絶縁膜に開口部を形成し、次に開口
部を有する層間絶縁膜を形成し、次に画素電極を構成す
るＩＴＯ膜を成膜後、パターニングしてソース配線端子
部のＩＴＯ膜を除去して、ソース配線端子部を形成する
場合を示す。図３０−ｂは、ソース配線およびソース配
線端子形成後、絶縁膜を成膜し、パターニングしてソー
ス配線端子上の絶縁膜に開口部を形成し、次に層間絶縁
膜を形成し、次に画素電極を構成するＩＴＯ膜を成膜
後、パターニングしてソース配線端子部のＩＴＯ膜を除
去し、次に層間絶縁膜に開口部を形成して、ソース配線
端子部を形成する場合を示す。図３０−ｃは、ソース配
線およびソース配線端子形成後、絶縁膜および層間絶縁
膜を連続して成膜し、次に画素電極を構成するＩＴＯ膜
を成膜後、パターニングしてソース配線端子部のＩＴＯ
膜を除去し、次に絶縁膜および層間絶縁膜に同時に開口
部を形成して、ソース配線端子部を形成する場合を示
す。
【００４９】本実施の形態によれば、ソース配線端子部
１９を構成するソース配線端子２０を、酸化膜が導電性
を有する金属で形成する、もしくは、画素電極を構成す
る透明導電膜（ＩＴＯ）の成膜時にソース配線端子が表
面に露出しない製造工程を採用することにより、端子取
り出しにおいて、良好なコンタクトを得ることができる
１９を構成するソース配線端子２０を、酸化膜が導電性
を有する金属で形成する、もしくは、画素電極を構成す
る透明導電膜（ＩＴＯ）の成膜時にソース配線端子が表
面に露出しない製造工程を採用することにより、端子取
り出しにおいて、良好なコンタクトを得ることができる
【００５０】実施の形態９．図３１および図３２はこの
発明の実施の形態９による液晶表示装置のアレイ基板上
のソース配線端子部の製造工程を示す平面図および断面
図である。図において、２３はソース配線端子２０上の
層間絶縁膜１０に設けられたコンタクトホール、２４は
ソース配線端子部１９の表面層を構成するＩＴＯ膜によ
る端子である。なお、図２６および図２７と同一部分に
ついては同符号を付し説明を省略する。
発明の実施の形態９による液晶表示装置のアレイ基板上
のソース配線端子部の製造工程を示す平面図および断面
図である。図において、２３はソース配線端子２０上の
層間絶縁膜１０に設けられたコンタクトホール、２４は
ソース配線端子部１９の表面層を構成するＩＴＯ膜によ
る端子である。なお、図２６および図２７と同一部分に
ついては同符号を付し説明を省略する。
【００５１】次に、本実施の形態による液晶表示装置の
アレイ基板上のソース配線端子部の製造方法について説
明する。ソース配線端子部１９は、実施の形態１と同様
の方法により、透明絶縁性基板１上にゲート絶縁膜４、
半導体層５およびコンタクト層６が形成される。次に、
図３１−ａおよび３２−ａに示すように、最下層膜とし
てＣｒ、中間層膜としてＡｌ、最上層膜としてＩｒを連
続して成膜した後、ドライエッチング法を用いて三層膜
を同時にパターニングし、ソース配線７形成と同時にソ
ース配線端子２０を形成する。次に、図３１−ｂおよび
図３２−ｂに示すように、樹脂を塗布し、写真製版法を
用いてソース配線端子２０上にコンタクトホール２３を
形成後、焼成して層間絶縁膜１０を形成する。次に、図
３１−ｃおよび図３２−ｃに示すように、画素電極を構
成するＩＴＯ膜２２をスパッタ法により形成する。次
に、図３１−ｄおよび図３２−ｄに示すように、レジス
トを形成しドライエッチング法を用いてＩＴＯ膜２２を
パターニングし、ソース配線端子部１９の表面層として
のＩＴＯ膜による端子２４を形成する。このとき、コン
タクトホール２３を介して、ＩＴＯ膜による端子２４と
ソース配線端子２０が電気的に接続される。以上の工程
により、表面層が画素電極を構成するＩＴＯ膜２２によ
り構成されたソース配線端子部１９が形成される。
アレイ基板上のソース配線端子部の製造方法について説
明する。ソース配線端子部１９は、実施の形態１と同様
の方法により、透明絶縁性基板１上にゲート絶縁膜４、
半導体層５およびコンタクト層６が形成される。次に、
図３１−ａおよび３２−ａに示すように、最下層膜とし
てＣｒ、中間層膜としてＡｌ、最上層膜としてＩｒを連
続して成膜した後、ドライエッチング法を用いて三層膜
を同時にパターニングし、ソース配線７形成と同時にソ
ース配線端子２０を形成する。次に、図３１−ｂおよび
図３２−ｂに示すように、樹脂を塗布し、写真製版法を
用いてソース配線端子２０上にコンタクトホール２３を
形成後、焼成して層間絶縁膜１０を形成する。次に、図
３１−ｃおよび図３２−ｃに示すように、画素電極を構
成するＩＴＯ膜２２をスパッタ法により形成する。次
に、図３１−ｄおよび図３２−ｄに示すように、レジス
トを形成しドライエッチング法を用いてＩＴＯ膜２２を
パターニングし、ソース配線端子部１９の表面層として
のＩＴＯ膜による端子２４を形成する。このとき、コン
タクトホール２３を介して、ＩＴＯ膜による端子２４と
ソース配線端子２０が電気的に接続される。以上の工程
により、表面層が画素電極を構成するＩＴＯ膜２２によ
り構成されたソース配線端子部１９が形成される。
【００５２】また、図３３に層間絶縁膜の下層にＳｉＮ
等からなる絶縁膜が形成されている場合等の、表面層が
ＩＴＯ膜により構成されるソース配線端子部形成のフロ
ー図を示す。図３３−ａは、ソース配線およびソース配
線端子形成後、絶縁膜を成膜し、パターニングしてソー
ス配線端子上に絶縁膜のコンタクトホールを形成し、次
にコンタクトホールを有する層間絶縁膜を形成し、次に
画素電極を構成するＩＴＯ膜を成膜して、パターニング
することによりソース配線端子部の表面層にＩＴＯ膜を
形成する場合を示す。図３０−ｂは、ソース配線および
ソース配線端子形成後、層間絶縁膜を形成し、次に画素
電極を構成するＩＴＯ膜を成膜後、パターニングして絶
縁膜、層間絶縁膜およびＩＴＯ膜にコンタクトホールを
形成し、次にコンタクトホールに金属層を形成、もしく
はコンタクトホールに導電性樹脂を充填して、ソース配
線端子部を構成するＩＴＯ膜とソース配線端子を電気的
に接続する場合を示す。
等からなる絶縁膜が形成されている場合等の、表面層が
ＩＴＯ膜により構成されるソース配線端子部形成のフロ
ー図を示す。図３３−ａは、ソース配線およびソース配
線端子形成後、絶縁膜を成膜し、パターニングしてソー
ス配線端子上に絶縁膜のコンタクトホールを形成し、次
にコンタクトホールを有する層間絶縁膜を形成し、次に
画素電極を構成するＩＴＯ膜を成膜して、パターニング
することによりソース配線端子部の表面層にＩＴＯ膜を
形成する場合を示す。図３０−ｂは、ソース配線および
ソース配線端子形成後、層間絶縁膜を形成し、次に画素
電極を構成するＩＴＯ膜を成膜後、パターニングして絶
縁膜、層間絶縁膜およびＩＴＯ膜にコンタクトホールを
形成し、次にコンタクトホールに金属層を形成、もしく
はコンタクトホールに導電性樹脂を充填して、ソース配
線端子部を構成するＩＴＯ膜とソース配線端子を電気的
に接続する場合を示す。
【００５３】図３０−ｃは、ソース配線およびソース配
線端子形成後、絶縁膜を成膜し、パターニングしてソー
ス配線端子上に絶縁膜のコンタクトホールを形成し、次
に層間絶縁膜を成膜し、次に画素電極を構成するＩＴＯ
膜を成膜後、パターニングして層間絶縁膜およびＩＴＯ
膜にコンタクトホールを形成し、次にコンタクトホール
に金属層を形成、もしくはコンタクトホールに導電性樹
脂を充填して、ソース配線端子部を構成するＩＴＯ膜と
ソース配線端子を電気的に接続する場合を示す。図３０
−ｄは、ソース配線およびソース配線端子形成後、絶縁
膜および層間絶縁膜を連続して成膜し、次に画素電極を
構成するＩＴＯ膜を成膜後、パターニングして絶縁膜、
層間絶縁膜およびＩＴＯ膜にコンタクトホールを形成
し、次にコンタクトホールに金属層を形成、もしくはコ
ンタクトホールに導電性樹脂を充填して、ソース配線端
子部を構成するＩＴＯ膜とソース配線端子を電気的に接
続する場合を示す。
線端子形成後、絶縁膜を成膜し、パターニングしてソー
ス配線端子上に絶縁膜のコンタクトホールを形成し、次
に層間絶縁膜を成膜し、次に画素電極を構成するＩＴＯ
膜を成膜後、パターニングして層間絶縁膜およびＩＴＯ
膜にコンタクトホールを形成し、次にコンタクトホール
に金属層を形成、もしくはコンタクトホールに導電性樹
脂を充填して、ソース配線端子部を構成するＩＴＯ膜と
ソース配線端子を電気的に接続する場合を示す。図３０
−ｄは、ソース配線およびソース配線端子形成後、絶縁
膜および層間絶縁膜を連続して成膜し、次に画素電極を
構成するＩＴＯ膜を成膜後、パターニングして絶縁膜、
層間絶縁膜およびＩＴＯ膜にコンタクトホールを形成
し、次にコンタクトホールに金属層を形成、もしくはコ
ンタクトホールに導電性樹脂を充填して、ソース配線端
子部を構成するＩＴＯ膜とソース配線端子を電気的に接
続する場合を示す。
【００５４】本実施の形態によれば、ソース配線端子部
１９の表面層に画素電極を構成するＩＴＯ膜を採用する
場合でも、実施の形態８と同様の効果が得られる。
１９の表面層に画素電極を構成するＩＴＯ膜を採用する
場合でも、実施の形態８と同様の効果が得られる。
【００５５】実施の形態１０．図３４および図３５はこ
の発明の実施の形態１０による液晶表示装置のアレイ基
板上のゲート配線端子部の製造工程を示す平面図および
断面図である。図において、２５はゲート配線端子部、
２６はゲート配線端子部２５に形成されたゲート配線２
材料によるゲート配線端子、２７はゲート配線端子部２
５に設けられた層間絶縁膜１０の開口部である。なお、
図１および図２と同一部分については同符号を付し説明
を省略する。
の発明の実施の形態１０による液晶表示装置のアレイ基
板上のゲート配線端子部の製造工程を示す平面図および
断面図である。図において、２５はゲート配線端子部、
２６はゲート配線端子部２５に形成されたゲート配線２
材料によるゲート配線端子、２７はゲート配線端子部２
５に設けられた層間絶縁膜１０の開口部である。なお、
図１および図２と同一部分については同符号を付し説明
を省略する。
【００５６】次に、本実施の形態による液晶表示装置の
アレイ基板上のゲート配線端子部の製造方法について説
明する。実施の形態１と同様の方法により、透明絶縁性
基板１上にＩｒからなるゲート配線２形成と同時にゲー
ト配線端子２６を形成する。続いて、ゲート絶縁膜４、
半導体層５およびコンタクト層６を形成後、ドライエッ
チング法によりゲート配線端子部２５の半導体層５およ
びコンタクト層６を除去する。続いて、ソース電極およ
びドレイン電極（図示せず）としてＩｒ等を成膜後、エ
ッチング工程においてゲート配線端子部２５のＩｒ膜を
除去する。以上の工程により、ゲート配線端子部２５で
は、図３４−ａおよび図３５−ａに示すように、ゲート
配線端子２６上にゲート絶縁膜４のみが形成された状態
となる。次に、図３４−ｂおよび３５−ｂに示すよう
に、樹脂を塗布し、写真製版法を用いてゲート配線端子
２６上に開口部２７を形成後、焼成して層間絶縁膜１０
を形成する。次に、図３４−ｃおよび３５−ｃに示すよ
うに、層間絶縁膜１０をマスクとして、ゲート配線端子
２６上のゲート絶縁膜４をエッチング除去する。次に、
図３４−ｄおよび３５−ｄに示すように、画素電極を構
成するＩＴＯ膜２２を成膜する。次に、図３４−ｅおよ
び図３５−ｅに示すように、ドライエッチング法を用い
て、ゲート配線端子部２５のＩＴＯ膜２２を除去する。
以上の工程により、表面層がゲート配線２材料により構
成されたゲート配線端子部２５が形成される。
アレイ基板上のゲート配線端子部の製造方法について説
明する。実施の形態１と同様の方法により、透明絶縁性
基板１上にＩｒからなるゲート配線２形成と同時にゲー
ト配線端子２６を形成する。続いて、ゲート絶縁膜４、
半導体層５およびコンタクト層６を形成後、ドライエッ
チング法によりゲート配線端子部２５の半導体層５およ
びコンタクト層６を除去する。続いて、ソース電極およ
びドレイン電極（図示せず）としてＩｒ等を成膜後、エ
ッチング工程においてゲート配線端子部２５のＩｒ膜を
除去する。以上の工程により、ゲート配線端子部２５で
は、図３４−ａおよび図３５−ａに示すように、ゲート
配線端子２６上にゲート絶縁膜４のみが形成された状態
となる。次に、図３４−ｂおよび３５−ｂに示すよう
に、樹脂を塗布し、写真製版法を用いてゲート配線端子
２６上に開口部２７を形成後、焼成して層間絶縁膜１０
を形成する。次に、図３４−ｃおよび３５−ｃに示すよ
うに、層間絶縁膜１０をマスクとして、ゲート配線端子
２６上のゲート絶縁膜４をエッチング除去する。次に、
図３４−ｄおよび３５−ｄに示すように、画素電極を構
成するＩＴＯ膜２２を成膜する。次に、図３４−ｅおよ
び図３５−ｅに示すように、ドライエッチング法を用い
て、ゲート配線端子部２５のＩＴＯ膜２２を除去する。
以上の工程により、表面層がゲート配線２材料により構
成されたゲート配線端子部２５が形成される。
【００５７】なお、ゲート絶縁膜４のエッチングは、Ｉ
ＴＯ膜２２のエッチング後に行ってもよい。また、層間
絶縁膜１０の下層にＳｉＮからなる絶縁膜を成膜し、層
間絶縁膜のパターニング時もしくはＳｉＮ成膜後に、ゲ
ート配線端子２６上のＳｉＮを除去する工程を含んでも
よい。
ＴＯ膜２２のエッチング後に行ってもよい。また、層間
絶縁膜１０の下層にＳｉＮからなる絶縁膜を成膜し、層
間絶縁膜のパターニング時もしくはＳｉＮ成膜後に、ゲ
ート配線端子２６上のＳｉＮを除去する工程を含んでも
よい。
【００５８】本実施の形態によれば、ゲート配線端子部
２５を構成するゲート配線端子２６を酸化膜が導電性を
有する金属で形成することにより、端子取り出しにおい
て、良好なコンタクトを得ることができる
２５を構成するゲート配線端子２６を酸化膜が導電性を
有する金属で形成することにより、端子取り出しにおい
て、良好なコンタクトを得ることができる
【００５９】実施の形態１１．図３６および図３７はこ
の発明の実施の形態１１による液晶表示装置のアレイ基
板上のゲート配線端子部の製造工程を示す平面図および
断面図である。図において、２８はゲート配線端子部２
５に設けられたゲート絶縁膜４の開口部、２９はゲート
配線端子部２５の表面層を構成するＩＴＯ膜による端子
である。なお、図３４および図３５と同一部分について
は同符号を付し説明を省略する。
の発明の実施の形態１１による液晶表示装置のアレイ基
板上のゲート配線端子部の製造工程を示す平面図および
断面図である。図において、２８はゲート配線端子部２
５に設けられたゲート絶縁膜４の開口部、２９はゲート
配線端子部２５の表面層を構成するＩＴＯ膜による端子
である。なお、図３４および図３５と同一部分について
は同符号を付し説明を省略する。
【００６０】次に、本実施の形態による液晶表示装置の
アレイ基板上のゲート配線端子部の製造方法について説
明する。実施の形態１０と同様に、透明絶縁性基板１上
にＩｒからなるゲート配線２形成と同時にゲート配線端
子２６を形成する。続いて、ゲート絶縁膜４、半導体層
５およびコンタクト層６を形成後、ドライエッチング法
によりゲート配線端子部２５の半導体層５およびコンタ
クト層６を除去する。続いて、ソース電極およびドレイ
ン電極（図示せず）としてＩｒ等を成膜後、エッチング
工程においてゲート配線端子部２５のＩｒ膜を除去す
る。次に、図３６−ａおよび図３７−ａに示すように、
ゲート配線端子２６上のゲート絶縁膜４をエッチングし
開口部２８を形成する。次に、図３６−ｂおよび３７−
ｂに示すように、樹脂を塗布し、写真製版法を用いてゲ
ート配線端子２６上に開口部２７を形成後、焼成して層
間絶縁膜１０を形成する。次に、図３６−ｃおよび３７
−ｃに示すように、画素電極を構成するＩＴＯ膜を成膜
後、ドライエッチング法を用いて、ゲート配線端子部２
５にＩＴＯ膜による端子２９を形成する。以上の工程に
より、表面層がＩＴＯ膜により構成されたゲート配線端
子部２５が形成される。
アレイ基板上のゲート配線端子部の製造方法について説
明する。実施の形態１０と同様に、透明絶縁性基板１上
にＩｒからなるゲート配線２形成と同時にゲート配線端
子２６を形成する。続いて、ゲート絶縁膜４、半導体層
５およびコンタクト層６を形成後、ドライエッチング法
によりゲート配線端子部２５の半導体層５およびコンタ
クト層６を除去する。続いて、ソース電極およびドレイ
ン電極（図示せず）としてＩｒ等を成膜後、エッチング
工程においてゲート配線端子部２５のＩｒ膜を除去す
る。次に、図３６−ａおよび図３７−ａに示すように、
ゲート配線端子２６上のゲート絶縁膜４をエッチングし
開口部２８を形成する。次に、図３６−ｂおよび３７−
ｂに示すように、樹脂を塗布し、写真製版法を用いてゲ
ート配線端子２６上に開口部２７を形成後、焼成して層
間絶縁膜１０を形成する。次に、図３６−ｃおよび３７
−ｃに示すように、画素電極を構成するＩＴＯ膜を成膜
後、ドライエッチング法を用いて、ゲート配線端子部２
５にＩＴＯ膜による端子２９を形成する。以上の工程に
より、表面層がＩＴＯ膜により構成されたゲート配線端
子部２５が形成される。
【００６１】なお、ゲート絶縁膜４の開口部２８形成
は、層間絶縁膜１０形成後に行ってもよい。また、層間
絶縁膜１０の下層にＳｉＮからなる絶縁膜を成膜し、層
間絶縁膜のパターニング時もしくはＳｉＮ成膜後に開口
部を形成する工程を含んでもよい。また、ゲート配線端
子部２５の層間絶縁膜１０の開口部２７に形成されたＩ
ＴＯ膜をエッチング時に除去し、他の金属もしくは導電
体樹脂によりゲート配線端子２６と層間絶縁膜１０上に
形成されたＩＴＯ膜の電気的接続を行ってもよい。
は、層間絶縁膜１０形成後に行ってもよい。また、層間
絶縁膜１０の下層にＳｉＮからなる絶縁膜を成膜し、層
間絶縁膜のパターニング時もしくはＳｉＮ成膜後に開口
部を形成する工程を含んでもよい。また、ゲート配線端
子部２５の層間絶縁膜１０の開口部２７に形成されたＩ
ＴＯ膜をエッチング時に除去し、他の金属もしくは導電
体樹脂によりゲート配線端子２６と層間絶縁膜１０上に
形成されたＩＴＯ膜の電気的接続を行ってもよい。
【００６２】本実施の形態によれば、ゲート配線端子部
２５の表面層に画素電極を構成するＩＴＯ膜を採用する
場合でも、実施の形態１０と同様の効果が得られる。
２５の表面層に画素電極を構成するＩＴＯ膜を採用する
場合でも、実施の形態１０と同様の効果が得られる。
【００６３】実施の形態１２．図３８および図３９はこ
の発明の実施の形態１２による液晶表示装置のアレイ基
板上のゲート配線端子部の製造工程を示す平面図および
断面図である。図において、３０はゲート配線端子部２
５の層間絶縁膜１０に設けられたコンタクトホール、３
１はゲート配線端子部２５に形成されたソース電極およ
びドレイン電極構成材料による端子である。なお、図３
６および図３７と同一部分については同符号を付し説明
を省略する。
の発明の実施の形態１２による液晶表示装置のアレイ基
板上のゲート配線端子部の製造工程を示す平面図および
断面図である。図において、３０はゲート配線端子部２
５の層間絶縁膜１０に設けられたコンタクトホール、３
１はゲート配線端子部２５に形成されたソース電極およ
びドレイン電極構成材料による端子である。なお、図３
６および図３７と同一部分については同符号を付し説明
を省略する。
【００６４】次に、本実施の形態による液晶表示装置の
アレイ基板上のゲート配線端子部の製造方法について説
明する。実施の形態１と同様の方法により、透明絶縁性
基板１上にＡｌからなるゲート配線２形成と同時にゲー
ト配線端子２６を形成する。続いて、ゲート絶縁膜４、
半導体層５およびコンタクト層６を形成後、ドライエッ
チング法によりゲート配線端子部２５の半導体層５およ
びコンタクト層６を除去する。続いて、ゲート配線端子
２６上のゲート絶縁膜４に開口部２８を形成する（図３
８−ａおよび図３９−ａ）。次に、図３８−ｂおよび図
３９−ｂに示すように、ソース電極およびドレイン電極
（図示せず）としてＩｒ／Ａｌ／Ｃｒを成膜後、エッチ
ングにより、ゲート配線端子部２５にソース電極および
ドレイン電極構成材料により形成された端子３１を形成
する。次に、図３８−ｃおよび３８−ｃに示すように、
樹脂を塗布し、写真製版法を用いてゲート配線端子部２
５にコンタクトホール３０を形成後、焼成して層間絶縁
膜１０を形成する。次に、図３８−ｄおよび３９−ｄに
示すように、画素電極を構成するＩＴＯ膜を成膜後、ド
ライエッチング法を用いて、ゲート配線端子部２５にＩ
ＴＯ膜による端子２９を形成する。以上の工程により、
表面層がＩＴＯ膜により構成されたゲート配線端子部２
５が形成される。
アレイ基板上のゲート配線端子部の製造方法について説
明する。実施の形態１と同様の方法により、透明絶縁性
基板１上にＡｌからなるゲート配線２形成と同時にゲー
ト配線端子２６を形成する。続いて、ゲート絶縁膜４、
半導体層５およびコンタクト層６を形成後、ドライエッ
チング法によりゲート配線端子部２５の半導体層５およ
びコンタクト層６を除去する。続いて、ゲート配線端子
２６上のゲート絶縁膜４に開口部２８を形成する（図３
８−ａおよび図３９−ａ）。次に、図３８−ｂおよび図
３９−ｂに示すように、ソース電極およびドレイン電極
（図示せず）としてＩｒ／Ａｌ／Ｃｒを成膜後、エッチ
ングにより、ゲート配線端子部２５にソース電極および
ドレイン電極構成材料により形成された端子３１を形成
する。次に、図３８−ｃおよび３８−ｃに示すように、
樹脂を塗布し、写真製版法を用いてゲート配線端子部２
５にコンタクトホール３０を形成後、焼成して層間絶縁
膜１０を形成する。次に、図３８−ｄおよび３９−ｄに
示すように、画素電極を構成するＩＴＯ膜を成膜後、ド
ライエッチング法を用いて、ゲート配線端子部２５にＩ
ＴＯ膜による端子２９を形成する。以上の工程により、
表面層がＩＴＯ膜により構成されたゲート配線端子部２
５が形成される。
【００６５】なお、層間絶縁膜１０の下層にＳｉＮから
なる絶縁膜を成膜し、層間絶縁膜のパターニング時もし
くはＳｉＮ成膜後にコンタクトホールを形成する工程を
含んでもよい。また、ゲート配線端子部２５の層間絶縁
膜１０のコンタクトホール３０に形成されたＩＴＯ膜を
エッチング時に除去し、他の金属もしくは導電体樹脂に
よりゲート配線端子２６と層間絶縁膜１０上に形成され
たＩＴＯ膜の電気的接続を行ってもよい。
なる絶縁膜を成膜し、層間絶縁膜のパターニング時もし
くはＳｉＮ成膜後にコンタクトホールを形成する工程を
含んでもよい。また、ゲート配線端子部２５の層間絶縁
膜１０のコンタクトホール３０に形成されたＩＴＯ膜を
エッチング時に除去し、他の金属もしくは導電体樹脂に
よりゲート配線端子２６と層間絶縁膜１０上に形成され
たＩＴＯ膜の電気的接続を行ってもよい。
【００６６】本実施の形態によれば、ゲート配線端子２
６をＡｌを用いて形成する場合においても、ゲート配線
端子２６上に、ソース電極およびドレイン電極を構成す
る酸化膜が導電性を有する金属を用いて端子を形成し、
次にゲート配線端子部２５の表面層として画素電極を構
成するＩＴＯ膜を採用することにより、端子取り出しに
おいて、良好なコンタクトを得ることができる
６をＡｌを用いて形成する場合においても、ゲート配線
端子２６上に、ソース電極およびドレイン電極を構成す
る酸化膜が導電性を有する金属を用いて端子を形成し、
次にゲート配線端子部２５の表面層として画素電極を構
成するＩＴＯ膜を採用することにより、端子取り出しに
おいて、良好なコンタクトを得ることができる
【００６７】
【発明の効果】以上のように、この発明によれば、ドレ
イン電極を酸化膜が導電性を有する金属で形成する、も
しくは、画素電極を構成する透明導電膜（ＩＴＯ）の成
膜時にドレイン電極が表面に露出しない製造工程を採用
することにより、ドレイン電極と画素電極とのコンタク
ト抵抗を増大させず、コンタクト不良による画素欠陥の
発生を防止することができる。また、ドレイン電極に、
画素電極とのコンタクト部形成のために異なる層構成を
有する領域を設けなくてもよく、ソース電極およびドレ
イン電極を一回のパターニング工程で形成できるため、
生産性が向上すると共に、コンタクト部を含むドレイン
電極の面積を縮小できるため、ドレイン電極を小型化で
き、開口率を向上させることができる。また、ドレイン
電極と画素電極のコンタクト部に導電性樹脂を充填し、
平坦化をはかることにより、配向不良を低減することが
できる。また、ソース電極およびドレイン電極の下層に
ＩＴＯ膜を用いないため、ＩＴＯ膜に対するエッチング
液によるゲート配線への悪影響を防止することができ
る。また、ゲート配線が形成されている層から離れた層
でのＩＴＯ膜のエッチングには、ドライエッチング法の
他にウェットエッチング法を用いることができ、製造工
程の自由度が高くなる。また、ソース配線端子部、およ
びゲート配線端子部においても、上記ドレイン電極と同
じ層構成あるいは同様の製造工程を採用することによ
り、端子取り出しにおいて、良好なコンタクトを得るこ
とができる。
イン電極を酸化膜が導電性を有する金属で形成する、も
しくは、画素電極を構成する透明導電膜（ＩＴＯ）の成
膜時にドレイン電極が表面に露出しない製造工程を採用
することにより、ドレイン電極と画素電極とのコンタク
ト抵抗を増大させず、コンタクト不良による画素欠陥の
発生を防止することができる。また、ドレイン電極に、
画素電極とのコンタクト部形成のために異なる層構成を
有する領域を設けなくてもよく、ソース電極およびドレ
イン電極を一回のパターニング工程で形成できるため、
生産性が向上すると共に、コンタクト部を含むドレイン
電極の面積を縮小できるため、ドレイン電極を小型化で
き、開口率を向上させることができる。また、ドレイン
電極と画素電極のコンタクト部に導電性樹脂を充填し、
平坦化をはかることにより、配向不良を低減することが
できる。また、ソース電極およびドレイン電極の下層に
ＩＴＯ膜を用いないため、ＩＴＯ膜に対するエッチング
液によるゲート配線への悪影響を防止することができ
る。また、ゲート配線が形成されている層から離れた層
でのＩＴＯ膜のエッチングには、ドライエッチング法の
他にウェットエッチング法を用いることができ、製造工
程の自由度が高くなる。また、ソース配線端子部、およ
びゲート配線端子部においても、上記ドレイン電極と同
じ層構成あるいは同様の製造工程を採用することによ
り、端子取り出しにおいて、良好なコンタクトを得るこ
とができる。
【図１】 この発明の実施の形態１による液晶表示装置
のアレイ基板の製造工程を示す平面図である。
のアレイ基板の製造工程を示す平面図である。
【図２】 この発明の実施の形態１による液晶表示装置
のアレイ基板の製造工程を示す断面図である。
のアレイ基板の製造工程を示す断面図である。
【図３】 この発明の実施の形態１による液晶表示装置
のアレイ基板の製造工程を示す平面図である。
のアレイ基板の製造工程を示す平面図である。
【図４】 この発明の実施の形態１による液晶表示装置
のアレイ基板の製造工程を示す断面図である。
のアレイ基板の製造工程を示す断面図である。
【図５】 この発明の実施の形態１による液晶表示装置
のアレイ基板の製造工程を示す平面図である。
のアレイ基板の製造工程を示す平面図である。
【図６】 この発明の実施の形態１による液晶表示装置
のアレイ基板の製造工程を示す断面図である。
のアレイ基板の製造工程を示す断面図である。
【図７】 この発明の実施の形態１による液晶表示装置
の製造工程の一部を示すフロー図である。
の製造工程の一部を示すフロー図である。
【図８】 この発明の実施の形態１による液晶表示装置
の製造工程の一部を示すフロー図である。
の製造工程の一部を示すフロー図である。
【図８】 この発明の実施の形態１による液晶表示装置
のアレイ基板の製造工程を示す断面図である。
のアレイ基板の製造工程を示す断面図である。
【図９】 この発明の実施の形態２による液晶表示装置
のアレイ基板の製造工程を示す平面図である。
のアレイ基板の製造工程を示す平面図である。
【図１０】 この発明の実施の形態２による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
置のアレイ基板の製造工程を示す断面図である。
【図１１】 この発明の実施の形態３による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
置のアレイ基板の製造工程を示す平面図である。
【図１２】 この発明の実施の形態３による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
置のアレイ基板の製造工程を示す断面図である。
【図１３】 この発明の実施の形態４による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
置のアレイ基板の製造工程を示す断面図である。
【図１４】 この発明の実施の形態４による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
置のアレイ基板の製造工程を示す断面図である。
【図１５】 この発明の実施の形態５による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
置のアレイ基板の製造工程を示す平面図である。
【図１６】 この発明の実施の形態５による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
置のアレイ基板の製造工程を示す断面図である。
【図１７】 この発明の実施の形態６による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
置のアレイ基板の製造工程を示す平面図である。
【図１８】 この発明の実施の形態６による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
置のアレイ基板の製造工程を示す断面図である。
【図１９】 この発明の実施の形態６による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
置のアレイ基板の製造工程を示す平面図である。
【図２０】 この発明の実施の形態６による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
置のアレイ基板の製造工程を示す断面図である。
【図２１】 この発明の実施の形態７による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
置のアレイ基板の製造工程を示す平面図である。
【図２２】 この発明の実施の形態７による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
置のアレイ基板の製造工程を示す断面図である。
【図２３】 この発明の実施の形態７による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
置のアレイ基板の製造工程を示す平面図である。
【図２４】 この発明の実施の形態７による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
置のアレイ基板の製造工程を示す断面図である。
【図２５】 この発明の実施の形態７による液晶表示装
置の製造工程の一部を示すフロー図である。
置の製造工程の一部を示すフロー図である。
【図２６】 この発明の実施の形態８による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
置のアレイ基板の製造工程を示す平面図である。
【図２７】 この発明の実施の形態８による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
置のアレイ基板の製造工程を示す断面図である。
【図２８】 この発明の実施の形態８による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
置のアレイ基板の製造工程を示す平面図である。
【図２９】 この発明の実施の形態８による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
置のアレイ基板の製造工程を示す断面図である。
【図３０】 この発明の実施の形態８による液晶表示装
置の製造工程の一部を示すフロー図である。
置の製造工程の一部を示すフロー図である。
【図３１】 この発明の実施の形態９による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
置のアレイ基板の製造工程を示す平面図である。
【図３２】 この発明の実施の形態９による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
置のアレイ基板の製造工程を示す断面図である。
【図３３】 この発明の実施の形態９による液晶表示装
置の製造工程の一部を示すフロー図である。
置の製造工程の一部を示すフロー図である。
【図３４】 この発明の実施の形態１０による液晶表示
装置のアレイ基板の製造工程を示す平面図である。
装置のアレイ基板の製造工程を示す平面図である。
【図３５】 この発明の実施の形態１０による液晶表示
装置のアレイ基板の製造工程を示す断面図である。
装置のアレイ基板の製造工程を示す断面図である。
【図３６】 この発明の実施の形態１１による液晶表示
装置のアレイ基板の製造工程を示す平面図である。
装置のアレイ基板の製造工程を示す平面図である。
【図３７】 この発明の実施の形態１１による液晶表示
装置のアレイ基板の製造工程を示す断面図である。
装置のアレイ基板の製造工程を示す断面図である。
【図３８】 この発明の実施の形態１２による液晶表示
装置のアレイ基板の製造工程を示す平面図である。
装置のアレイ基板の製造工程を示す平面図である。
【図３９】 この発明の実施の形態１２による液晶表示
装置のアレイ基板の製造工程を示す断面図である。
装置のアレイ基板の製造工程を示す断面図である。
【図４０】 従来のこの種液晶表示装置のアレイ基板の
製造工程を示す平面図である。
製造工程を示す平面図である。
【図４１】 従来の液晶表示装置のアレイ基板の製造工
程を示す断面図である。
程を示す断面図である。
１ 透明絶縁性基板、２ ゲート配線、３ ゲート電
極、４ ゲート絶縁膜、５ 半導体層（ｉ層ａ−Ｓ
ｉ）、６ コンタクト層（ｎ層ａ−Ｓｉ）、７ ソース
配線、８ ソース電極、９ ドレイン電極、１０ 層間
絶縁膜、１１ コンタクトホール、１２ 画素電極、１
７ 金属膜、１８ 導電性樹脂、１９ ソース配線端子
部、２０ ソース配線端子、２１ 開口部、２２ ＩＴ
Ｏ膜、２３ コンタクトホール、２４ ＩＴＯ膜による
端子、２５ ゲート配線端子部、２６ ゲート配線端
子、２７ 開口部、２８ 開口部、２９ ＩＴＯ膜によ
る端子、３０ コンタクトホール、３１ 端子。
極、４ ゲート絶縁膜、５ 半導体層（ｉ層ａ−Ｓ
ｉ）、６ コンタクト層（ｎ層ａ−Ｓｉ）、７ ソース
配線、８ ソース電極、９ ドレイン電極、１０ 層間
絶縁膜、１１ コンタクトホール、１２ 画素電極、１
７ 金属膜、１８ 導電性樹脂、１９ ソース配線端子
部、２０ ソース配線端子、２１ 開口部、２２ ＩＴ
Ｏ膜、２３ コンタクトホール、２４ ＩＴＯ膜による
端子、２５ ゲート配線端子部、２６ ゲート配線端
子、２７ 開口部、２８ 開口部、２９ ＩＴＯ膜によ
る端子、３０ コンタクトホール、３１ 端子。
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成９年６月３日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】図面の簡単な説明
【補正方法】変更
【補正内容】
【図面の簡単な説明】
【図１】 この発明の実施の形態１による液晶表示装置
のアレイ基板の製造工程を示す平面図である。
のアレイ基板の製造工程を示す平面図である。
【図２】 この発明の実施の形態１による液晶表示装置
のアレイ基板の製造工程を示す断面図である。
のアレイ基板の製造工程を示す断面図である。
【図３】 この発明の実施の形態１による液晶表示装置
のアレイ基板の製造工程を示す平面図である。
のアレイ基板の製造工程を示す平面図である。
【図４】 この発明の実施の形態１による液晶表示装置
のアレイ基板の製造工程を示す断面図である。
のアレイ基板の製造工程を示す断面図である。
【図５】 この発明の実施の形態１による液晶表示装置
のアレイ基板の製造工程を示す平面図である。
のアレイ基板の製造工程を示す平面図である。
【図６】 この発明の実施の形態１による液晶表示装置
のアレイ基板の製造工程を示す断面図である。
のアレイ基板の製造工程を示す断面図である。
【図７】 この発明の実施の形態１による液晶表示装置
の製造工程の一部を示すフロー図である。
の製造工程の一部を示すフロー図である。
【図８】 この発明の実施の形態１による液晶表示装置
の製造工程の一部を示すフロー図である。
の製造工程の一部を示すフロー図である。
【 図９】 この発明の実施の形態２による液晶表示装置
のアレイ基板の製造工程を示す平面図である。
のアレイ基板の製造工程を示す平面図である。
【図１０】 この発明の実施の形態２による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
置のアレイ基板の製造工程を示す断面図である。
【図１１】 この発明の実施の形態３による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
置のアレイ基板の製造工程を示す平面図である。
【図１２】 この発明の実施の形態３による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
置のアレイ基板の製造工程を示す断面図である。
【図１３】 この発明の実施の形態４による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
置のアレイ基板の製造工程を示す断面図である。
【図１４】 この発明の実施の形態４による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
置のアレイ基板の製造工程を示す断面図である。
【図１５】 この発明の実施の形態５による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
置のアレイ基板の製造工程を示す平面図である。
【図１６】 この発明の実施の形態５による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
置のアレイ基板の製造工程を示す断面図である。
【図１７】 この発明の実施の形態６による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
置のアレイ基板の製造工程を示す平面図である。
【図１８】 この発明の実施の形態６による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
置のアレイ基板の製造工程を示す断面図である。
【図１９】 この発明の実施の形態６による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
置のアレイ基板の製造工程を示す平面図である。
【図２０】 この発明の実施の形態６による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
置のアレイ基板の製造工程を示す断面図である。
【図２１】 この発明の実施の形態７による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
置のアレイ基板の製造工程を示す平面図である。
【図２２】 この発明の実施の形態７による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
置のアレイ基板の製造工程を示す断面図である。
【図２３】 この発明の実施の形態７による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
置のアレイ基板の製造工程を示す平面図である。
【図２４】 この発明の実施の形態７による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
置のアレイ基板の製造工程を示す断面図である。
【図２５】 この発明の実施の形態７による液晶表示装
置の製造工程の一部を示すフロー図である。
置の製造工程の一部を示すフロー図である。
【図２６】 この発明の実施の形態８による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
置のアレイ基板の製造工程を示す平面図である。
【図２７】 この発明の実施の形態８による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
置のアレイ基板の製造工程を示す断面図である。
【図２８】 この発明の実施の形態８による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
置のアレイ基板の製造工程を示す平面図である。
【図２９】 この発明の実施の形態８による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
置のアレイ基板の製造工程を示す断面図である。
【図３０】 この発明の実施の形態８による液晶表示装
置の製造工程の一部を示すフロー図である。
置の製造工程の一部を示すフロー図である。
【図３１】 この発明の実施の形態９による液晶表示装
置のアレイ基板の製造工程を示す平面図である。
置のアレイ基板の製造工程を示す平面図である。
【図３２】 この発明の実施の形態９による液晶表示装
置のアレイ基板の製造工程を示す断面図である。
置のアレイ基板の製造工程を示す断面図である。
【図３３】 この発明の実施の形態９による液晶表示装
置の製造工程の一部を示すフロー図である。
置の製造工程の一部を示すフロー図である。
【図３４】 この発明の実施の形態１０による液晶表示
装置のアレイ基板の製造工程を示す平面図である。
装置のアレイ基板の製造工程を示す平面図である。
【図３５】 この発明の実施の形態１０による液晶表示
装置のアレイ基板の製造工程を示す断面図である。
装置のアレイ基板の製造工程を示す断面図である。
【図３６】 この発明の実施の形態１１による液晶表示
装置のアレイ基板の製造工程を示す平面図である。
装置のアレイ基板の製造工程を示す平面図である。
【図３７】 この発明の実施の形態１１による液晶表示
装置のアレイ基板の製造工程を示す断面図である。
装置のアレイ基板の製造工程を示す断面図である。
【図３８】 この発明の実施の形態１２による液晶表示
装置のアレイ基板の製造工程を示す平面図である。
装置のアレイ基板の製造工程を示す平面図である。
【図３９】 この発明の実施の形態１２による液晶表示
装置のアレイ基板の製造工程を示す断面図である。
装置のアレイ基板の製造工程を示す断面図である。
【図４０】 従来のこの種液晶表示装置のアレイ基板の
製造工程を示す平面図である。
製造工程を示す平面図である。
【図４１】 従来の液晶表示装置のアレイ基板の製造工
程を示す断面図である。
程を示す断面図である。
【符号の説明】 １ 透明絶縁性基板、２ ゲート配線、３ ゲート電
極、４ ゲート絶縁膜、５ 半導体層（ｉ層ａ−Ｓ
ｉ）、６ コンタクト層（ｎ層ａ−Ｓｉ）、７ ソース
配線、８ ソース電極、９ ドレイン電極、１０ 層間
絶縁膜、１１ コンタクトホール、１２ 画素電極、１
７ 金属膜、１８ 導電性樹脂、１９ ソース配線端子
部、２０ ソース配線端子、２１ 開口部、２２ ＩＴ
Ｏ膜、２３ コンタクトホール、２４ ＩＴＯ膜による
端子、２５ ゲート配線端子部、２６ ゲート配線端
子、２７ 開口部、２８ 開口部、２９ ＩＴＯ膜によ
る端子、３０ コンタクトホール、３１ 端子。
極、４ ゲート絶縁膜、５ 半導体層（ｉ層ａ−Ｓ
ｉ）、６ コンタクト層（ｎ層ａ−Ｓｉ）、７ ソース
配線、８ ソース電極、９ ドレイン電極、１０ 層間
絶縁膜、１１ コンタクトホール、１２ 画素電極、１
７ 金属膜、１８ 導電性樹脂、１９ ソース配線端子
部、２０ ソース配線端子、２１ 開口部、２２ ＩＴ
Ｏ膜、２３ コンタクトホール、２４ ＩＴＯ膜による
端子、２５ ゲート配線端子部、２６ ゲート配線端
子、２７ 開口部、２８ 開口部、２９ ＩＴＯ膜によ
る端子、３０ コンタクトホール、３１ 端子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 井上 和式 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内
Claims (16)
- 【請求項１】 透明絶縁性基板と、制御電極および制御
電極配線と、半導体層と、上記制御電極および制御電極
配線と上記半導体層の間に形成された絶縁膜と、酸化膜
が導電性を有する金属により形成され、上記半導体層と
共に半導体素子を構成する第一の電極、第一の電極配線
および第二の電極と、上記第一の電極、第一の電極配線
および第二の電極上に形成された層間絶縁膜と、上記制
御電極、制御電極配線および上記第一の電極、第一の電
極配線、第二の電極より上層に形成され、上記層間絶縁
膜に設けられたコンタクトホールを介して上記第二の電
極と電気的に接続された透明導電膜よりなる画素電極を
有する第一の基板、 上記第一の基板と共に液晶材料を挟持する第二の基板を
備えたことを特徴とする液晶表示装置。 - 【請求項２】 透明絶縁性基板と、制御電極および制御
電極配線と、半導体層と、上記制御電極および制御電極
配線と上記半導体層の間に形成された絶縁膜と、酸化膜
が導電性を有する金属により表面層が形成され、上記半
導体層と共に半導体素子を構成する第一の電極、第一の
電極配線および第二の電極と、上記第一の電極、第一の
電極配線および第二の電極上に形成された層間絶縁膜
と、上記制御電極、制御電極配線および上記第一の電
極、第一の電極配線、第二の電極より上層に形成され、
上記層間絶縁膜に設けられたコンタクトホールを介して
上記第二の電極と電気的に接続された透明導電膜よりな
る画素電極を有する第一の基板、 上記第一の基板と共に液晶材料を挟持する第二の基板を
備えたことを特徴とする液晶表示装置。 - 【請求項３】 第一の電極、第一の電極配線および第二
の電極を構成する酸化膜が導電性を有する金属は、Ｉ
ｒ、Ｎｂ、Ｏｓ、Ｒｅ、ＲｈおよびＲｕのいずれかであ
ることを特徴とする請求項１または請求項２記載の液晶
表示装置。 - 【請求項４】 透明絶縁性基板と、制御電極および制御
電極配線と、半導体層と、上記制御電極および制御電極
配線と上記半導体層の間に形成された絶縁膜と、表面層
が導電性酸化膜である多層構造を有し、上記半導体層と
共に半導体素子を構成する第一の電極、第一の電極配線
および第二の電極と、上記第一の電極、第一の電極配線
および第二の電極上に形成された層間絶縁膜と、上記制
御電極、制御電極配線および上記第一の電極、第一の電
極配線、第二の電極より上層に形成され、上記層間絶縁
膜に設けられたコンタクトホールを介して上記第二の電
極と電気的に接続された透明導電膜よりなる画素電極を
有する第一の基板、 上記第一の基板と共に液晶材料を挟持する第二の基板を
備えたことを特徴とする液晶表示装置。 - 【請求項５】 第一の電極、第一の電極配線および第二
の電極を構成する導電性酸化膜は、ＩｒＯ2 、ＮｂＯ、
ＯｓＯ2 、ＲｅＯ2 、ＲｅＯ3 、ＲｈＯ2 、ＲｕＯ2 、
ＭｏＯ2 、Ｔｉ4 Ｏ7 、ＶＯ2 およびＣｒＯ2 のいずれ
かによる金属膜であることを特徴とする請求項４記載の
液晶表示装置。 - 【請求項６】 透明絶縁性基板と、制御電極および制御
電極配線と、半導体層と、上記制御電極および制御電極
配線と上記半導体層の間に形成された絶縁膜と、表面層
に透明導電膜、上記表面層の下層に透明導電膜の還元金
属膜を有する多層膜構造を有し、上記半導体層と共に半
導体素子を構成する第一の電極、第一の電極配線および
第二の電極と、上記第一の電極、第一の電極配線および
第二の電極上に形成された層間絶縁膜と、上記制御電
極、制御電極配線および上記第一の電極、第一の電極配
線、第二の電極より上層に形成され、上記層間絶縁膜に
設けられたコンタクトホールを介して上記第二の電極と
電気的に接続された透明導電膜よりなる画素電極を有す
る第一の基板、 上記第一の基板と共に液晶材料を挟持する第二の基板を
備えたことを特徴とする液晶表示装置。 - 【請求項７】 第一の電極、第一の電極配線および第二
の電極を構成する透明導電膜の還元金属膜は、Ｉｎ、Ｓ
ｎおよびＺｎのいずれかによる金属膜であることを特徴
とする請求項６記載の液晶表示装置。 - 【請求項８】 透明絶縁性基板と、制御電極および制御
電極配線と、半導体層と、上記制御電極および制御電極
配線と上記半導体層の間に形成された絶縁膜と、上記半
導体層と共に半導体素子を構成する第一の電極、第一の
電極配線および第二の電極と、上記第一の電極、第一の
電極配線および第二の電極上に形成された層間絶縁膜
と、上記制御電極、制御電極配線および上記第一の電
極、第一の電極配線、第二の電極より上層に形成され、
かつ上記層間絶縁膜上に形成された透明導電膜からなる
画素電極と、上記画素電極形成後に上記層間絶縁膜に設
けられ、内壁に導電膜が形成もしくは内部に導電性樹脂
が充填されたコンタクトホールを有する第一の基板、 上記第一の基板と共に液晶材料を挟持する第二の基板を
備え、 上記コンタクトホール内壁に形成された金属膜もしくは
上記コンタクトホールに充填された導電性樹脂を介して
上記第二の電極と画素電極を電気的に接続することを特
徴とする液晶表示装置。 - 【請求項９】 透明絶縁性基板上に制御電極および制御
電極配線を形成する工程と、 上記制御電極および制御電極配線上に絶縁膜を形成する
工程と、 上記制御電極上に上記絶縁膜を介して半導体層を形成す
る工程と、 上記半導体層上に酸化膜が導電性を有する金属を成膜
し、エッチングして第一の電極、第一の電極配線および
第二の電極を形成する工程と、 上記第一の電極、第一の電極配線および第二の電極上に
層間絶縁膜を形成する工程と、 上記第二の電極上の上記層間絶縁膜に写真製版法を用い
てコンタクトホールを形成する工程と、 上記層間絶縁膜上に透明導電膜を成膜し、エッチングし
て上記層間絶縁膜に設けられた上記コンタクトホールを
介して上記第二の電極と電気的に接続された画素電極を
形成する工程を含むことを特徴とする液晶表示装置の製
造方法。 - 【請求項１０】 透明絶縁性基板上に制御電極および制
御電極配線を形成する工程と、 上記制御電極および制御電極配線上に絶縁膜を形成する
工程と、 上記制御電極上に上記絶縁膜を介して半導体層を形成す
る工程と、 上記半導体層上に表面層として酸化膜が導電性を有する
金属膜を有する多層膜を成膜し、多層膜を同時にエッチ
ングして第一の電極、第一の電極配線および第二の電極
を形成する工程と、 上記第一の電極、第一の電極配線および第二の電極上に
層間絶縁膜を形成する工程と、 上記層間絶縁膜に写真製版法を用いてコンタクトホール
を形成する工程と、 上記層間絶縁膜上に透明導電膜を成膜し、エッチングし
て上記層間絶縁膜に設けられた上記コンタクトホールを
介して上記第二の電極と電気的に接続された画素電極を
形成する工程を含むことを特徴とする液晶表示装置の製
造方法。 - 【請求項１１】 透明絶縁性基板上に制御電極および制
御電極配線を形成する工程と、 上記制御電極および制御電極配線上に絶縁膜を形成する
工程と、 上記制御電極上に上記絶縁膜を介して半導体層を形成す
る工程と、 上記半導体層上に金属膜を成膜し、同時にエッチングし
て第一の電極、第一の電極配線および第二の電極を形成
する工程と、 上記第一の電極、第一の電極配線および第二の電極上に
層間絶縁膜を形成する工程と、 上記層間絶縁膜上に透明導電膜を成膜し、エッチングし
て画素電極を形成する工程と、 上記第二の電極上の上記層間絶縁膜および上記透明導電
膜にコンタクトホールを形成する工程と、 上記コンタクトホール内壁に金属膜を形成、もしくは上
記コンタクトホール内に導電性樹脂を充填して、上記第
二の電極と上記画素電極を電気的に接続する工程を含む
ことを特徴とする液晶表示装置の製造方法。 - 【請求項１２】 第一の電極は、第一の電極、第一の電
極配線および第二の電極を構成する金属膜により形成さ
れる端子部を有することを特徴とする請求項１〜８のい
ずれか一項記載の液晶表示装置。 - 【請求項１３】 第一の電極は、画素電極を構成する透
明導電膜により形成される端子部を有し、請求項９〜請
求項１１のいずれか一項記載の第二の電極と画素電極と
の接続方法と同様の方法により第一の電極配線と上記透
明導電膜を電気的に接続することを特徴とする請求項１
〜８のいずれか一項記載の液晶表示装置。 - 【請求項１４】 制御電極は、請求項１〜請求項７のい
ずれか一項記載の第一の電極および第二の電極と同じ構
成を有する膜により形成される端子部を有することを特
徴とする請求項１〜８のいずれか一項または請求項１２
または請求項１３記載の液晶表示装置。 - 【請求項１５】 制御電極は、画素電極を構成する透明
導電膜により形成される端子部を有し、請求項９〜請求
項１１のいずれか一項記載の第二の電極と画素電極との
接続方法と同様の方法により請求項１〜請求項７のいず
れか一項記載の第一の電極および第二の電極と同じ構成
を有する制御電極配線と上記透明導電膜を電気的に接続
することを特徴とする請求項１〜８のいずれか一項また
は請求項１２または請求項１３記載の液晶表示装置。 - 【請求項１６】 制御電極は、画素電極を構成する透明
導電膜により形成される端子部を有し、上記制御電極配
線上に第一の電極配線を構成する金属膜を形成すると共
に、請求項９〜請求項１１のいずれか一項記載の第二の
電極と画素電極との接続方法と同様の方法により上記第
一の電極配線を構成する金属膜を介して上記制御電極配
線と上記透明導電膜を電気的に接続することを特徴とす
る請求項１〜８のいずれか一項または請求項１２または
請求項１３記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10015697A JPH10293321A (ja) | 1997-04-17 | 1997-04-17 | 液晶表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10015697A JPH10293321A (ja) | 1997-04-17 | 1997-04-17 | 液晶表示装置およびその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006321768A Division JP4606403B2 (ja) | 2006-11-29 | 2006-11-29 | 液晶表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10293321A true JPH10293321A (ja) | 1998-11-04 |
Family
ID=14266465
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10015697A Pending JPH10293321A (ja) | 1997-04-17 | 1997-04-17 | 液晶表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10293321A (ja) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005057260A (ja) * | 2003-07-22 | 2005-03-03 | Nec Lcd Technologies Ltd | 薄膜トランジスタ回路装置およびその製造方法および薄膜トランジスタ回路装置を用いた液晶表示装置 |
| KR100480333B1 (ko) * | 2002-04-08 | 2005-04-06 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| KR100685418B1 (ko) | 2004-11-17 | 2007-02-22 | 삼성에스디아이 주식회사 | 유기전계 발광소자 및 그 제조 방법 |
| KR100783702B1 (ko) * | 2001-04-16 | 2007-12-07 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| US7522243B2 (en) | 2002-03-01 | 2009-04-21 | Sharp Kabushiki Kaisha | Display device and method for fabricating the display device |
| JP2009124152A (ja) * | 2007-11-14 | 2009-06-04 | Samsung Electronics Co Ltd | アレイ基板及びこれの製造方法 |
| JP2010039097A (ja) * | 2008-08-04 | 2010-02-18 | Konica Minolta Holdings Inc | Ｔｆｔアレイ基板の製造方法 |
| JP2010113360A (ja) * | 2009-11-27 | 2010-05-20 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置 |
| JP2010272663A (ja) * | 2009-05-21 | 2010-12-02 | Sony Corp | 薄膜トランジスタ、表示装置、および電子機器 |
| JP2011035388A (ja) * | 2009-07-10 | 2011-02-17 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| JP2012134519A (ja) * | 2012-02-13 | 2012-07-12 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2014212337A (ja) * | 2014-06-30 | 2014-11-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2014232824A (ja) * | 2013-05-30 | 2014-12-11 | 三菱電機株式会社 | 薄膜トランジスタ、表示パネル用基板、表示パネル、表示装置および薄膜トランジスタの製造方法 |
| US9041875B2 (en) | 1999-08-12 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| JP2021005733A (ja) * | 2008-11-21 | 2021-01-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2022121445A (ja) * | 2008-10-24 | 2022-08-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05282954A (ja) * | 1992-03-31 | 1993-10-29 | Furukawa Electric Co Ltd:The | 接点材料 |
| JPH07120789A (ja) * | 1993-10-28 | 1995-05-12 | Hitachi Ltd | 液晶表示装置及びその製造方法 |
| JPH07146491A (ja) * | 1993-11-24 | 1995-06-06 | Sony Corp | 表示素子基板用半導体装置 |
| JPH0850304A (ja) * | 1994-08-05 | 1996-02-20 | Toshiba Corp | 液晶表示装置 |
| JPH0888330A (ja) * | 1994-09-16 | 1996-04-02 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH0895085A (ja) * | 1994-09-29 | 1996-04-12 | Sanyo Electric Co Ltd | 半導体装置，半導体装置の製造方法，表示装置 |
| JPH095782A (ja) * | 1995-06-14 | 1997-01-10 | Hitachi Ltd | 高集積度大面積ｌｃｄディスプレイ用ｔｆｔパネルとその製造方法並びに液晶ディスプレイ装置 |
| JPH0990424A (ja) * | 1995-09-19 | 1997-04-04 | Sony Corp | 薄膜半導体装置 |
| JPH0990406A (ja) * | 1995-09-27 | 1997-04-04 | Toshiba Corp | 液晶表示装置 |
-
1997
- 1997-04-17 JP JP10015697A patent/JPH10293321A/ja active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05282954A (ja) * | 1992-03-31 | 1993-10-29 | Furukawa Electric Co Ltd:The | 接点材料 |
| JPH07120789A (ja) * | 1993-10-28 | 1995-05-12 | Hitachi Ltd | 液晶表示装置及びその製造方法 |
| JPH07146491A (ja) * | 1993-11-24 | 1995-06-06 | Sony Corp | 表示素子基板用半導体装置 |
| JPH0850304A (ja) * | 1994-08-05 | 1996-02-20 | Toshiba Corp | 液晶表示装置 |
| JPH0888330A (ja) * | 1994-09-16 | 1996-04-02 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPH0895085A (ja) * | 1994-09-29 | 1996-04-12 | Sanyo Electric Co Ltd | 半導体装置，半導体装置の製造方法，表示装置 |
| JPH095782A (ja) * | 1995-06-14 | 1997-01-10 | Hitachi Ltd | 高集積度大面積ｌｃｄディスプレイ用ｔｆｔパネルとその製造方法並びに液晶ディスプレイ装置 |
| JPH0990424A (ja) * | 1995-09-19 | 1997-04-04 | Sony Corp | 薄膜半導体装置 |
| JPH0990406A (ja) * | 1995-09-27 | 1997-04-04 | Toshiba Corp | 液晶表示装置 |
Cited By (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9640630B2 (en) | 1999-08-12 | 2017-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| US9041875B2 (en) | 1999-08-12 | 2015-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the semiconductor device |
| KR100783702B1 (ko) * | 2001-04-16 | 2007-12-07 | 삼성전자주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| US7522243B2 (en) | 2002-03-01 | 2009-04-21 | Sharp Kabushiki Kaisha | Display device and method for fabricating the display device |
| KR100480333B1 (ko) * | 2002-04-08 | 2005-04-06 | 엘지.필립스 엘시디 주식회사 | 액정표시장치용 어레이기판과 그 제조방법 |
| US6894760B2 (en) | 2002-04-08 | 2005-05-17 | Lg.Philips Lcd Co., Ltd. | Array substrate for liquid crystal display device and manufacturing method thereof |
| JP2005057260A (ja) * | 2003-07-22 | 2005-03-03 | Nec Lcd Technologies Ltd | 薄膜トランジスタ回路装置およびその製造方法および薄膜トランジスタ回路装置を用いた液晶表示装置 |
| KR100685418B1 (ko) | 2004-11-17 | 2007-02-22 | 삼성에스디아이 주식회사 | 유기전계 발광소자 및 그 제조 방법 |
| JP2009124152A (ja) * | 2007-11-14 | 2009-06-04 | Samsung Electronics Co Ltd | アレイ基板及びこれの製造方法 |
| JP2010039097A (ja) * | 2008-08-04 | 2010-02-18 | Konica Minolta Holdings Inc | Ｔｆｔアレイ基板の製造方法 |
| JP2024147647A (ja) * | 2008-10-24 | 2024-10-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2022121445A (ja) * | 2008-10-24 | 2022-08-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11776967B2 (en) | 2008-11-21 | 2023-10-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US11374028B2 (en) | 2008-11-21 | 2022-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US12062663B2 (en) | 2008-11-21 | 2024-08-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| JP2021005733A (ja) * | 2008-11-21 | 2021-01-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2010272663A (ja) * | 2009-05-21 | 2010-12-02 | Sony Corp | 薄膜トランジスタ、表示装置、および電子機器 |
| US10916566B2 (en) | 2009-07-10 | 2021-02-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US8835920B2 (en) | 2009-07-10 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9490277B2 (en) | 2009-07-10 | 2016-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9754974B2 (en) | 2009-07-10 | 2017-09-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US10157936B2 (en) | 2009-07-10 | 2018-12-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US10522568B2 (en) | 2009-07-10 | 2019-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US9054138B2 (en) | 2009-07-10 | 2015-06-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2011035388A (ja) * | 2009-07-10 | 2011-02-17 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| US12057453B2 (en) | 2009-07-10 | 2024-08-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US11374029B2 (en) | 2009-07-10 | 2022-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP2016192573A (ja) * | 2009-07-10 | 2016-11-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2010113360A (ja) * | 2009-11-27 | 2010-05-20 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法、半導体装置 |
| JP2012134519A (ja) * | 2012-02-13 | 2012-07-12 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2014232824A (ja) * | 2013-05-30 | 2014-12-11 | 三菱電機株式会社 | 薄膜トランジスタ、表示パネル用基板、表示パネル、表示装置および薄膜トランジスタの製造方法 |
| JP2014212337A (ja) * | 2014-06-30 | 2014-11-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH10293321A (ja) | 液晶表示装置およびその製造方法 | |
| US6771346B2 (en) | Liquid crystal display and manufacturing method thereof | |
| US8017459B2 (en) | Method of fabricating a thin film transistor array substrate | |
| US6897479B2 (en) | ITO film contact structure, TFT substrate and manufacture thereof | |
| CN100454604C (zh) | 平板显示器及其制造方法 | |
| KR100264112B1 (ko) | 액티브 매트릭스 기판 및 그 제조 방법 | |
| TWI495008B (zh) | 多層膜的形成方法、顯示面板之製法及顯示面板 | |
| US20070296885A1 (en) | Contact for semiconductor and display devices | |
| JP2000199917A (ja) | 液晶表示装置の製造方法および液晶表示装置 | |
| EP0613038B1 (en) | Liquid crystal display devices having a multi-layer gate busline composed of metal oxide and semiconductor | |
| US6757031B2 (en) | Metal contact structure and method for thin film transistor array in liquid crystal display | |
| JPH11354812A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP4211855B2 (ja) | 液晶表示装置及びその製造方法 | |
| US11302895B2 (en) | Display substrate having separation pillar in the peripheral area, display apparatus, and method of fabricating display substrate having the same | |
| JP2008170664A (ja) | 液晶表示装置及びその製造方法 | |
| US7619695B2 (en) | Liquid crystal display and manufacturing method therefor | |
| JP2000221542A (ja) | 薄膜トランジスタ基板 | |
| KR100738168B1 (ko) | 박막 트랜지스터를 이용한 액정 표시 장치 및 그 제조 방법 | |
| JP4606403B2 (ja) | 液晶表示装置の製造方法 | |
| CN111584523B (zh) | 阵列基板、显示面板以及阵列基板的制作方法 | |
| USRE39452E1 (en) | TFT substrate with low contact resistance and damage resistant terminals | |
| JP2937126B2 (ja) | 薄膜トランジスタアレイ基板及びその製造方法 | |
| KR20070102384A (ko) | 픽셀 구조체 제조방법 | |
| JP4940926B2 (ja) | 液晶表示装置及びその製造方法 | |
| US7268025B2 (en) | Pixel structure and fabricating method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080408 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080529 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090901 |