JPH10294281A - 転位低減方法 - Google Patents

転位低減方法

Info

Publication number
JPH10294281A
JPH10294281A JP10093609A JP9360998A JPH10294281A JP H10294281 A JPH10294281 A JP H10294281A JP 10093609 A JP10093609 A JP 10093609A JP 9360998 A JP9360998 A JP 9360998A JP H10294281 A JPH10294281 A JP H10294281A
Authority
JP
Japan
Prior art keywords
layer
amorphous
gan
present
dislocations
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10093609A
Other languages
English (en)
Inventor
Yong Chen
ヨン・チェン
Richard P Schneider Jr
リチャード・ピー・シュネイダー・ジュニア
Shih-Yun Wang
シー・ユン・ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HP Inc
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of JPH10294281A publication Critical patent/JPH10294281A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2921—Materials being crystalline insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【目的】下層とは格子定数の異なる層をデポジットする
ことによってデポジットされた層中に発生する転移を減
少させる。 【構成・作用】サファイア基板１１上にデポジットされ
たGaN層１２の上面をイオン注入などによってアモルフ
ァス化する。このアモルファス層１４を、再結晶温度よ
りも高温でアニールすることにより、転移の少ない再結
晶化層を得る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本願発明は、集積回路の製造
方法に関し、より詳細には、基板上に当該基板と実質的
に異なる格子定数を有する層をデポジットさせて結晶化
する時に発生する転位を低減する方法に関する。
【０００２】
【従来技術及びその問題点】集積回路製造の一般的操作
は、第一の格子定数を有する結晶性材料の層を第二の格
子定数を有する材料の層から成る基板上にデポジットさ
せることである。その第一の格子定数と第二の格子定数
が著しく異なる場合、デポジットされた層は、格子定数
の不一致から生じる転位を含む。そのような転位が現れ
ると、そのデバイスの性能を低下させる。これに加え
て、このような転位はそれに続いてデポジットされる層
に別の転位をもたらすことがある。
【０００３】例えば、GaNの層は、ブルー及びグリーン
波長のレーザを構成するのに特に有用である。これらの
層は、典型的にはサファイアの基板上にデポジットされ
る。GaNとサファイアの格子定数は13%だけ異なる。その
結果、GaNは109/cm2ほどの転位を有することがある。
【０００４】広義には、本願発明の目的は、結晶性基板
上にこの結晶性基板の格子定数とは実質的に異なる格子
定数を有する結晶性材料の層をデポジットするための改
善された方法を提供することである。
【０００５】本願発明の別の目的は、サファイア上にGa
Nをデポジットする際に従来のデポジット技術で得られ
るよりもGaN層の転位が少なくなる方法を提供すること
である。
【０００６】本願発明の前記の及びその他の目的は、本
発明についての以下の詳細な説明並びに添付図面を参照
すれば、熟練した当業者には明らかとなろう。
【０００７】
【発明の概要】本願発明は、第一の材料のエピタキシャ
ル層を第一の材料のそれとは異なる格子定数を有する第
二の材料から成る基板上に形成させる方法を含むもので
ある。本願発明の方法では、第一の材料の第一の層を基
板上に成長させる。第一の層の一部分を処理してその部
分をアモルファス（非晶質）にする。次いで、そのアモ
ルファス部分を、そのアモルファス部分の再結晶化温度
よりは高いが第一の層の結晶化部分の融点よりは低い温
度でアニールし、それによって、第一層のアモルファス
部分を再結晶化させる。第一の層はイオン注入によって
アモルファスにしてもよい。サファイア層上に、従来の
デポジット技術によって形成されたGaN層よりも転位が
少ないGaN層を形成すのに本発明の方法を用いることが
できる。
【０００８】
【実施例】本願発明は、図１に示すようなサファイア基
板11上でのGaNの層12のエピタキシャル成長を参照すれ
ばさらに容易に理解することができる。GaNとサファイ
アの間の格子の不一致から、高密度の転位が起こる。典
型的な転位を13で示す。別のエピタキシャル層を層12上
に成長させるとすると、これらの転位群は、新しい層を
通って伝播することになる。
【０００９】本願発明では、著しく低密度の転位をもっ
たGaN緩衝ゾーンを設ける。この緩衝ゾーンを作るに
は、先ず、GaN層12の上方部分の結晶構造をイオン注入
によって破壊して図２に示すようなアモルファス層14を
形成させる。次いで、アモルファス層14の再結晶化点よ
り高いがGaN層12の融点より低い温度で構造14をアニー
ルすることによりアモルファス層14を再結晶化する。得
られる層では、図３の15で示すように転位がかなり少な
いことが見いだされた。
【００１０】層14において転位をどこまで減らすことが
できるかは、層14の厚さによって決まる。層14が薄過ぎ
れば、その下にある層の表面特性が再結晶化構造を支配
し、従って転位は除去されないであろう。GaNの場合、
層14は50nmよりも厚いことが望ましい。
【００１１】上で書いたように、アモルファス領域を作
り出す１つの好ましい方法はイオン注入である。イオン
及びエネルギーの選択は、一般に、注入を受けるエピタ
キシャル層に依存する。GaNの場合、好ましいイオンは
窒素であり、これを20keVのエネルギーと少なくとも3x1
016/cm2の密度で注入すると、ほぼ60nmの深さを有する
アモルファス領域を生じる。注入エネルギーが高いほど
アモルファス層は厚くまた深くなる。
【００１２】本願発明の好ましい実施例では、エピタキ
シャル層は再結晶化層の頂面上に成長させる。このエピ
タキシャル層は層１４と同じ材料の層であってよい。こ
のエピタキシャル層は再結晶化層より欠陥がさらに少な
いことが実験的に見出された。
【００１３】本願発明に対する種々の変更は、前出の説
明並びに添付図面を見れば、熟練した当業者には明らか
となろう。従って、本願発明は、本願特許請求の範囲に
よってのみ限定されるものとする。
【図面の簡単な説明】
【図１】本願発明の方法の１つの段階を示す半導体デバ
イスの断面図である。
【図２】本願発明の方法の１つの段階を示す半導体デバ
イスの断面図である。
【図３】本願発明の方法の１つの段階を示す半導体デバ
イスの断面図である。
【符号の説明】
１１：サファイア基板 １２：GaN層 １３、１５：転移 １４：アモルファス層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 リチャード・ピー・シュネイダー・ジュニ ア アメリカ合衆国カリフォルニア州マウンテ ン・ビュウ チェリートゥリー・レイン 1759 (72)発明者 シー・ユン・ワン アメリカ合衆国カリフォルニア州パロ・ア ルト エンシナ・グランデ 766

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】以下のステップ(a)ないし(c)を設け、第一
    の材料の格子定数とは異なった格子定数を有する第二の
    材料から成る基板(11)上に前記第一の材料から成るエピ
    タキシャル層(14)を形成する方法： (a) 前記第一の材料の第一の層(12)を前記基板(11)上に
    成長させる； (b) 前記第一の層の一部分(14)を処理して非晶質にす
    る； (c) 前記アモルファス部分を前記アモルファス部分の再
    結晶化点より高い温度でアニールし、よって前記第一の
    層の前記アモルファス部分を再結晶化する。
  2. 【請求項２】前記ステップ(b)が、前記第一の層の前記
    部分にイオン注入することを含むことを特徴とする請求
    項１記載の方法。
  3. 【請求項３】前記のイオン注入で注入される原子は窒素
    原子を含むことを特徴とする請求項２記載の方法。
  4. 【請求項４】前記の第一の基板(11)がサファイアから成
    り、前記の第一の材料がGaNから成ることを特徴とする
    請求項１記載の方法。
  5. 【請求項５】前記ステップ(b)が、前記第一の層にイオ
    ン注入することを含む請求項４記載の方法。
  6. 【請求項６】前記イオン注入されることによって形成さ
    れる層が50nmを超える厚さであることを特徴とする請求
    項５記載の方法。
  7. 【請求項７】前記ステップ(c)が、前記アモルファス層
    の再結晶化温度より高いが結晶性GaNの融点より低い温
    度まで前記第一層の前記部分を加熱することを含む請求
    項４記載の方法。
  8. 【請求項８】前記ステップ(c)の後で前記第一の層上に
    前記第一の材料の第二の層を成長させるステップを含む
    ことを特徴とする請求項１記載の方法。
JP10093609A 1997-04-09 1998-04-06 転位低減方法 Pending JPH10294281A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US833,813 1997-04-09
US08/833,813 US5927995A (en) 1997-04-09 1997-04-09 Reduction of threading dislocations by amorphization and recrystallization

Publications (1)

Publication Number Publication Date
JPH10294281A true JPH10294281A (ja) 1998-11-04

Family

ID=25265339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10093609A Pending JPH10294281A (ja) 1997-04-09 1998-04-06 転位低減方法

Country Status (4)

Country Link
US (1) US5927995A (ja)
EP (1) EP0871208A3 (ja)
JP (1) JPH10294281A (ja)
KR (1) KR19980079536A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100523032B1 (ko) * 2001-05-21 2005-10-20 히다치 덴센 가부시끼가이샤 에피택셜성장 질화물계 화합물반도체 결정기판구조형성방법 및 그 기판구조
KR100674576B1 (ko) * 2000-07-07 2007-01-25 학교법인연세대학교 ｐ형 Ⅲ－Ⅴ족 질화물계 화합물 반도체의 도핑농도 향상방법
JP2009239315A (ja) * 2009-07-17 2009-10-15 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法
JP2014216555A (ja) * 2013-04-26 2014-11-17 株式会社豊田自動織機 半導体基板の製造方法
JP2017168557A (ja) * 2016-03-15 2017-09-21 富士電機株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1014455B1 (en) 1997-07-25 2006-07-12 Nichia Corporation Nitride semiconductor device
US6113685A (en) * 1998-09-14 2000-09-05 Hewlett-Packard Company Method for relieving stress in GaN devices
JP3770014B2 (ja) 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
WO2000052796A1 (en) 1999-03-04 2000-09-08 Nichia Corporation Nitride semiconductor laser element
JP3786544B2 (ja) * 1999-06-10 2006-06-14 パイオニア株式会社 窒化物半導体素子の製造方法及びかかる方法により製造された素子
JP2000357820A (ja) * 1999-06-15 2000-12-26 Pioneer Electronic Corp 窒化ガリウム系半導体発光素子及びその製造方法
KR100438820B1 (ko) * 2001-03-05 2004-07-05 삼성코닝 주식회사 Ιιι-ⅴ족 화합물 반도체 기판의 제조 방법
US6784074B2 (en) 2001-05-09 2004-08-31 Nsc-Nanosemiconductor Gmbh Defect-free semiconductor templates for epitaxial growth and method of making same
US6653166B2 (en) * 2001-05-09 2003-11-25 Nsc-Nanosemiconductor Gmbh Semiconductor device and method of making same
KR100467909B1 (ko) * 2001-11-30 2005-02-02 모새닷컴(주) 사파이어 웨이퍼의 화학-기계적 광택공정에서의 표면처리공정방법
US6699760B2 (en) * 2002-06-25 2004-03-02 Lucent Technologies, Inc. Method for growing layers of group III-nitride semiconductor having electrically passivated threading defects
KR100472260B1 (ko) * 2002-08-09 2005-03-10 한국과학기술연구원 질화갈륨 박막의 품질을 향상시키는 방법
KR100744933B1 (ko) * 2003-10-13 2007-08-01 삼성전기주식회사 실리콘 기판 상에 형성된 질화물 반도체 및 그 제조 방법
US7002820B2 (en) * 2004-06-17 2006-02-21 Hewlett-Packard Development Company, L.P. Semiconductor storage device
US7633097B2 (en) * 2004-09-23 2009-12-15 Philips Lumileds Lighting Company, Llc Growth of III-nitride light emitting devices on textured substrates
TWI362769B (en) 2008-05-09 2012-04-21 Univ Nat Chiao Tung Light emitting device and fabrication method therefor
US7977224B2 (en) * 2008-12-03 2011-07-12 The United States Of America As Represented By The Secretary Of The Army Method using multiple layer annealing cap for fabricating group III-nitride semiconductor device structures and devices formed thereby
CN103928583B (zh) * 2014-04-29 2017-06-13 中国科学院上海微系统与信息技术研究所 一种GaN单晶自支撑衬底的制备方法
FR3086097B1 (fr) * 2018-09-18 2020-12-04 Commissariat Energie Atomique Procede de fabrication d'un dispositif electroluminescent

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4177084A (en) * 1978-06-09 1979-12-04 Hewlett-Packard Company Method for producing a low defect layer of silicon-on-sapphire wafer
US4617066A (en) * 1984-11-26 1986-10-14 Hughes Aircraft Company Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing
US4863877A (en) * 1987-11-13 1989-09-05 Kopin Corporation Ion implantation and annealing of compound semiconductor layers
US5223445A (en) * 1990-05-30 1993-06-29 Matsushita Electric Industrial Co., Ltd. Large angle ion implantation method
US5290393A (en) * 1991-01-31 1994-03-01 Nichia Kagaku Kogyo K.K. Crystal growth method for gallium nitride-based compound semiconductor
JPH08222812A (ja) * 1995-02-17 1996-08-30 Matsushita Electric Ind Co Ltd 窒化ガリウム系化合物半導体の結晶成長方法
US5766695A (en) * 1996-11-27 1998-06-16 Hughes Electronics Corporation Method for reducing surface layer defects in semiconductor materials having a volatile species

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100674576B1 (ko) * 2000-07-07 2007-01-25 학교법인연세대학교 ｐ형 Ⅲ－Ⅴ족 질화물계 화합물 반도체의 도핑농도 향상방법
KR100523032B1 (ko) * 2001-05-21 2005-10-20 히다치 덴센 가부시끼가이샤 에피택셜성장 질화물계 화합물반도체 결정기판구조형성방법 및 그 기판구조
US7196399B2 (en) 2001-05-21 2007-03-27 Nec Corporation Epitaxially grown nitride-based compound semiconductor crystal substrate structure with low dislocation density
JP2009239315A (ja) * 2009-07-17 2009-10-15 Sharp Corp 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法
JP2014216555A (ja) * 2013-04-26 2014-11-17 株式会社豊田自動織機 半導体基板の製造方法
JP2017168557A (ja) * 2016-03-15 2017-09-21 富士電機株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
EP0871208A2 (en) 1998-10-14
KR19980079536A (ko) 1998-11-25
EP0871208A3 (en) 1998-12-16
US5927995A (en) 1999-07-27

Similar Documents

Publication Publication Date Title
JPH10294281A (ja) 転位低減方法
US4775641A (en) Method of making silicon-on-sapphire semiconductor devices
JP4127463B2 (ja) Ｉｉｉ族窒化物系化合物半導体の結晶成長方法及びｉｉｉ族窒化物系化合物半導体発光素子の製造方法
US6593173B1 (en) Low defect density, thin-layer, SOI substrates
US6211095B1 (en) Method for relieving lattice mismatch stress in semiconductor devices
JP2004363592A (ja) 十分に格子緩和された高品質ＳｉＧｅオン・インシュレータ基板材料を製造する方法、基板材料、およびヘテロ構造
JPS5893221A (ja) 半導体薄膜構造とその製造方法
JPH0654770B2 (ja) ヘテロエピタキシャル構造の製造方法
US10510532B1 (en) Method for manufacturing gallium nitride substrate using the multi ion implantation
JPH0132648B2 (ja)
JP2010251523A (ja) 部分ｓｏｉウェーハの製造方法
JPH04206932A (ja) 半導体装置及びその製造方法
JP4421830B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体装置の製造方法
JPH05299345A (ja) 電子素子用基板及びその製造方法
JPS5983998A (ja) 単結晶シリコン薄膜の製造方法
JPS6191917A (ja) 半導体薄膜結晶の製造方法
JPS5945996A (ja) 半導体の気相成長方法
JPH07273025A (ja) 半導体基板
JPH059099A (ja) 結晶の成長方法
JP2727564B2 (ja) ヘテロエピタキシャル成長方法
JP2541456B2 (ja) 微細構造の作製方法
JPS59181609A (ja) 半導体装置の製造方法
JPS59228713A (ja) 半導体装置の製造方法
KR101914361B1 (ko) 복수의 이온 주입을 이용한 질화갈륨 기판의 제조 방법
JP2004356456A (ja) 酸素注入シリコンウェーハ