JPH10294708A - Ｄｓｃ伝送システム - Google Patents
Ｄｓｃ伝送システムInfo
- Publication number
- JPH10294708A JPH10294708A JP10314197A JP10314197A JPH10294708A JP H10294708 A JPH10294708 A JP H10294708A JP 10314197 A JP10314197 A JP 10314197A JP 10314197 A JP10314197 A JP 10314197A JP H10294708 A JPH10294708 A JP H10294708A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- dsc
- data
- read
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【課題】 ＤＳＣ伝送システムにおいて、安価でしかも
簡単な構成でＤＳＣクロック断の状態を伝送する。 【解決手段】 エラステックメモリ１１には入力ＤＳＣ
データをＤＳＣクロックに応じて書き込みデータとして
書き込まれ、多重化回路１３からの読み出しクロックに
応じて書き込みデータが読み出しデータとして読み出さ
れる。クロック断検出回路１４ではＤＳＣクロックを監
視してＤＳＣクロックが断するとクロック断検出信号を
出力する。データ固定回路１２ではクロック断検出信号
を受けないと読み出しデータを多重化回路に与えクロッ
ク断検出信号を受けると予め定められた固定値を多重化
回路に読み出しデータとして与える。多重化回路は読み
出しデータを多重化して多重化データとして伝送する。
簡単な構成でＤＳＣクロック断の状態を伝送する。 【解決手段】 エラステックメモリ１１には入力ＤＳＣ
データをＤＳＣクロックに応じて書き込みデータとして
書き込まれ、多重化回路１３からの読み出しクロックに
応じて書き込みデータが読み出しデータとして読み出さ
れる。クロック断検出回路１４ではＤＳＣクロックを監
視してＤＳＣクロックが断するとクロック断検出信号を
出力する。データ固定回路１２ではクロック断検出信号
を受けないと読み出しデータを多重化回路に与えクロッ
ク断検出信号を受けると予め定められた固定値を多重化
回路に読み出しデータとして与える。多重化回路は読み
出しデータを多重化して多重化データとして伝送する。
Description
【０００１】
【発明の属する技術分野】本発明は、デジタル無線伝送
システムに関し、特に、ＤＳＣ伝送システムに関する。
システムに関し、特に、ＤＳＣ伝送システムに関する。
【０００２】
【従来の技術】従来、ＤＳＣ伝送システムとして、例え
ば、特開平３−５２３４４号公報に記載されたものが知
られている。ここでは、クロック断検出回路によって、
ＤＳＣ入力クロック断を検出した際、クロック断である
ことを伝送するため、エラスティックメモリのデータを
“０”固定又は“１”固定にしている。つまり、エラス
ティックメモリの書き込みクロックを内部クロックに切
り替えて“０”又は“１”を書き込み、多重化回路から
の読み出しクロックによってエラスティックメモリの内
容を読み出し“０”固定又は“１”固定のＤＳＣデータ
を出力している。
ば、特開平３−５２３４４号公報に記載されたものが知
られている。ここでは、クロック断検出回路によって、
ＤＳＣ入力クロック断を検出した際、クロック断である
ことを伝送するため、エラスティックメモリのデータを
“０”固定又は“１”固定にしている。つまり、エラス
ティックメモリの書き込みクロックを内部クロックに切
り替えて“０”又は“１”を書き込み、多重化回路から
の読み出しクロックによってエラスティックメモリの内
容を読み出し“０”固定又は“１”固定のＤＳＣデータ
を出力している。
【０００３】ここで、図２を参照して、従来のＤＳＣ伝
送システムについて概説する。図示のＤＳＣ伝送システ
ムはデータ固定回路１２を備えており、このデータ固定
回路１２は、通常状態では入力ＤＳＣデータをそのまま
出力する（つまり、入力ＤＳＣデータを単に通過させ
る）。一方、ＤＳＣ入力クロック断に応じてクロック断
検出回路１４がクロック断を検出すると、データ固定回
路１２はその出力を“０”固定又は“１”固定とする。
データ固定回路１２の出力（つまり、ＤＳＣデータ）は
エラステックメモリ１１に書き込まれる。具体的には、
エラステックメモリ１１ではセレクタ２１からの書き込
みクロックに応じてＤＳＣデータを書き込みデータとし
て書き込み、多重化回路１３からの読み出しクロックに
応じて書き込みデータを読み出しデータとして読み出
す。
送システムについて概説する。図示のＤＳＣ伝送システ
ムはデータ固定回路１２を備えており、このデータ固定
回路１２は、通常状態では入力ＤＳＣデータをそのまま
出力する（つまり、入力ＤＳＣデータを単に通過させ
る）。一方、ＤＳＣ入力クロック断に応じてクロック断
検出回路１４がクロック断を検出すると、データ固定回
路１２はその出力を“０”固定又は“１”固定とする。
データ固定回路１２の出力（つまり、ＤＳＣデータ）は
エラステックメモリ１１に書き込まれる。具体的には、
エラステックメモリ１１ではセレクタ２１からの書き込
みクロックに応じてＤＳＣデータを書き込みデータとし
て書き込み、多重化回路１３からの読み出しクロックに
応じて書き込みデータを読み出しデータとして読み出
す。
【０００４】セレクタ２１は通常状態では入力ＤＳＣク
ロックを選択し、クロック断検出回路１４がクロック断
を検出すると内部クロック発生器２２からのクロック
（内部クロック）を選択して、書き込みクロックとして
出力する。
ロックを選択し、クロック断検出回路１４がクロック断
を検出すると内部クロック発生器２２からのクロック
（内部クロック）を選択して、書き込みクロックとして
出力する。
【０００５】エラスティックメモリ１１からの読み出し
データ（出力ＤＳＣデータ）は多重化回路１３で多重化
されて多重化データとして出力される。とを備えてい
る。
データ（出力ＤＳＣデータ）は多重化回路１３で多重化
されて多重化データとして出力される。とを備えてい
る。
【０００６】上述のように、従来のＤＳＣ伝送システム
においては、クロック断検出回路１４からのクロック断
検出信号が正常であると、データ固定回路１２では、入
力ＤＳＣデータをそのままエラスティックメモリ１１に
出力し、一方、クロック断検出信号が与えられると、
“０”固定又は“１”固定のデータをエラスティックメ
モリ１１に出力する。
においては、クロック断検出回路１４からのクロック断
検出信号が正常であると、データ固定回路１２では、入
力ＤＳＣデータをそのままエラスティックメモリ１１に
出力し、一方、クロック断検出信号が与えられると、
“０”固定又は“１”固定のデータをエラスティックメ
モリ１１に出力する。
【０００７】クロック断検出回路１４では入力ＤＳＣク
ロックの状態を監視して所定の時間クロックに変化がな
いとクロック断検出信号を出力する。セレクタ２１では
クロック断検出回路１４の出力が正常であると、入力Ｄ
ＳＣクロックを選択し、一方、クロック断検出すると、
内部クロック発生器２２からのクロックを選択してエラ
スティックメモリ１１に書き込みクロックとして供給す
る。エラスティックメモリ１１では多重化回路１３から
の読み出しクロックに応じてエラスティックメモリ１１
の内容を読み出して出力する。エラスティックメモリ１
１から出力されたデータは入力ＤＳＣクロック断の際に
は“０”固定又は“１”固定のデータとなって多重化回
路１３で多重される。
ロックの状態を監視して所定の時間クロックに変化がな
いとクロック断検出信号を出力する。セレクタ２１では
クロック断検出回路１４の出力が正常であると、入力Ｄ
ＳＣクロックを選択し、一方、クロック断検出すると、
内部クロック発生器２２からのクロックを選択してエラ
スティックメモリ１１に書き込みクロックとして供給す
る。エラスティックメモリ１１では多重化回路１３から
の読み出しクロックに応じてエラスティックメモリ１１
の内容を読み出して出力する。エラスティックメモリ１
１から出力されたデータは入力ＤＳＣクロック断の際に
は“０”固定又は“１”固定のデータとなって多重化回
路１３で多重される。
【０００８】
【発明が解決しようとする課題】前述のように、従来の
ＤＳＣ伝送システムでは、ＤＳＣ入力クロック断の際、
ＤＳＣデータとして“０”固定又は“１”固定のデータ
を多重するため、エラスティックメモリに“０”固定又
は“１”固定のデータを書き込む必要がある。そして、
このような書き込みを行うため、ＤＳＣ入力クロック断
の際、内部クロックを書き込みクロックとしてエラステ
ィックメモリに供給している。つまり、従来のＤＳＣ伝
送システムでは、ＤＳＣ入力クロック断が発生した際、
ＤＳＣクロック断の状態を伝送するため、つまり、多重
化回路へのＤＳＣ出力データを“０”又は“１”固定に
するため、内部クロック発生器を備えてしかもクロック
の切り替えを行う必要があり、回路規模が複雑になって
しまうという問題点がある。
ＤＳＣ伝送システムでは、ＤＳＣ入力クロック断の際、
ＤＳＣデータとして“０”固定又は“１”固定のデータ
を多重するため、エラスティックメモリに“０”固定又
は“１”固定のデータを書き込む必要がある。そして、
このような書き込みを行うため、ＤＳＣ入力クロック断
の際、内部クロックを書き込みクロックとしてエラステ
ィックメモリに供給している。つまり、従来のＤＳＣ伝
送システムでは、ＤＳＣ入力クロック断が発生した際、
ＤＳＣクロック断の状態を伝送するため、つまり、多重
化回路へのＤＳＣ出力データを“０”又は“１”固定に
するため、内部クロック発生器を備えてしかもクロック
の切り替えを行う必要があり、回路規模が複雑になって
しまうという問題点がある。
【０００９】本発明の目的は、安価でしかも簡単な構成
でＤＳＣクロック断の状態を伝送することのできるＤＳ
Ｃ伝送システムを提供することにある。つまり、本発明
では、入力ＤＳＣクロック断の状態になった際にエラス
ティックメモリへの書き込みクロックの構成を変えるこ
となく、エラスティックメモリから多重化回路へ出力さ
れるＤＳＣデータ出力を“０”又は“１”に固定してＤ
ＳＣクロック断の状態を伝送することのできるＤＳＣ伝
送システムを提供することにある。
でＤＳＣクロック断の状態を伝送することのできるＤＳ
Ｃ伝送システムを提供することにある。つまり、本発明
では、入力ＤＳＣクロック断の状態になった際にエラス
ティックメモリへの書き込みクロックの構成を変えるこ
となく、エラスティックメモリから多重化回路へ出力さ
れるＤＳＣデータ出力を“０”又は“１”に固定してＤ
ＳＣクロック断の状態を伝送することのできるＤＳＣ伝
送システムを提供することにある。
【００１０】
【課題を解決するための手段】本発明によるＤＳＣ伝送
システムでは、入力ＤＳＣ信号のデータをＤＳＣクロッ
クによりエラスティックメモリに書き込み、多重化回路
からの読み出しクロックに応じてメモリの読み出し多重
化を行い伝送する。クロック断検出回路では入力ＤＳＣ
クロックを所定の時間監視してクロックの変化がないと
入力ＤＳＣクロック断であると判断してクロック断検出
信号を出力する。データ固定回路ではクロック断検出回
路の検出結果が正常である際、つまり、クロック断検出
信号を受けないとエラスティックメモリのＤＳＣデータ
出力をそのまま多重化回路へ出力し、クロック断検出信
号を受けると“０”固定又は“１”固定のデータを多重
化回路へ出力する。
システムでは、入力ＤＳＣ信号のデータをＤＳＣクロッ
クによりエラスティックメモリに書き込み、多重化回路
からの読み出しクロックに応じてメモリの読み出し多重
化を行い伝送する。クロック断検出回路では入力ＤＳＣ
クロックを所定の時間監視してクロックの変化がないと
入力ＤＳＣクロック断であると判断してクロック断検出
信号を出力する。データ固定回路ではクロック断検出回
路の検出結果が正常である際、つまり、クロック断検出
信号を受けないとエラスティックメモリのＤＳＣデータ
出力をそのまま多重化回路へ出力し、クロック断検出信
号を受けると“０”固定又は“１”固定のデータを多重
化回路へ出力する。
【００１１】本発明では、入力のＤＳＣクロックが断と
なった際、エラスティックメモリの出力データを“０”
固定又は“１”固定とするようにしたから、簡略化した
システム構成で、エラスティックメモリ内の不要なデー
タが多重されるのを防ぐことができる。
なった際、エラスティックメモリの出力データを“０”
固定又は“１”固定とするようにしたから、簡略化した
システム構成で、エラスティックメモリ内の不要なデー
タが多重されるのを防ぐことができる。
【００１２】
【発明の実施の形態】以下本発明について図面を参照し
て説明する。
て説明する。
【００１３】図１を参照して、図示のＤＳＣ伝送システ
ムは、エラステックメモリ１１、データ固定回路１２、
多重化回路１３、及びクロック断検出回路１４を備えて
おり、エラスティックメモリ１１はＤＳＣ入力クロック
を書き込みクロックとしてＤＳＣ入力データを書き込
み、多重化回路１３からの読み出しクロックに応じて書
き込まれたＤＳＣデータの読み出す。クロック断検出回
路１４ではＤＳＣ入力クロックの有無を検出しており、
データ固定回路１２は、クロック断検出回路１４からの
クロック断検出信号に応じてエラスティックメモリ１１
からの出力ＤＳＣデータを“０”固定又は“１”固定に
する。多重化回路１３では、ＤＳＣデータを多重化する
際ＤＳＣデータ読み出しクロックをエラステックメモリ
１１に出力し、読み出されたＤＳＣデータを多重して多
重化データとして出力する。
ムは、エラステックメモリ１１、データ固定回路１２、
多重化回路１３、及びクロック断検出回路１４を備えて
おり、エラスティックメモリ１１はＤＳＣ入力クロック
を書き込みクロックとしてＤＳＣ入力データを書き込
み、多重化回路１３からの読み出しクロックに応じて書
き込まれたＤＳＣデータの読み出す。クロック断検出回
路１４ではＤＳＣ入力クロックの有無を検出しており、
データ固定回路１２は、クロック断検出回路１４からの
クロック断検出信号に応じてエラスティックメモリ１１
からの出力ＤＳＣデータを“０”固定又は“１”固定に
する。多重化回路１３では、ＤＳＣデータを多重化する
際ＤＳＣデータ読み出しクロックをエラステックメモリ
１１に出力し、読み出されたＤＳＣデータを多重して多
重化データとして出力する。
【００１４】ＤＳＣ入力データはエラスティックメモリ
１１のデータ入力に入力され、ＤＳＣ入力クロックはエ
ラスティックメモリ１１の書き込みクロック入力に入力
される。そして、エラステックメモリ１１は書き込みク
ロックに応じてＤＳＣデータを書き込みデータとして書
き込む。
１１のデータ入力に入力され、ＤＳＣ入力クロックはエ
ラスティックメモリ１１の書き込みクロック入力に入力
される。そして、エラステックメモリ１１は書き込みク
ロックに応じてＤＳＣデータを書き込みデータとして書
き込む。
【００１５】ＤＳＣ入力クロックはクロック断検出回路
１４にも与えられており、クロック断検出回路１４では
予め定められた時間の間、ＤＳＣ入力クロックに変化が
無いと、クロック断であると判断してクロック断検出信
号をデータ固定回路１２へ送出する。
１４にも与えられており、クロック断検出回路１４では
予め定められた時間の間、ＤＳＣ入力クロックに変化が
無いと、クロック断であると判断してクロック断検出信
号をデータ固定回路１２へ送出する。
【００１６】多重化回路１３ではＤＳＣデータを多重す
るため読み出しクロックをエラスティックメモリ１１に
送出する。エラスティックメモリ１１では読み出しクロ
ックに同期して書き込みデータを読み出しＤＳＣデータ
として読み出し、読み出しＤＳＣデータをデータ固定回
路１２へ出力する。
るため読み出しクロックをエラスティックメモリ１１に
送出する。エラスティックメモリ１１では読み出しクロ
ックに同期して書き込みデータを読み出しＤＳＣデータ
として読み出し、読み出しＤＳＣデータをデータ固定回
路１２へ出力する。
【００１７】データ固定回路１２では、クロック断検出
信号を受けた際には、多重化回路１３に“１”固定又は
“０”固定のデータを送出する。一方、データ固定回路
１２は、クロック断検出信号を受けないと、つまり、Ｄ
ＳＣ入力クロックが正常である際にはエラスティックメ
モリ１１からの読み出しＤＳＣデータをそのままデータ
固定回路１２の出力として出力する。
信号を受けた際には、多重化回路１３に“１”固定又は
“０”固定のデータを送出する。一方、データ固定回路
１２は、クロック断検出信号を受けないと、つまり、Ｄ
ＳＣ入力クロックが正常である際にはエラスティックメ
モリ１１からの読み出しＤＳＣデータをそのままデータ
固定回路１２の出力として出力する。
【００１８】データ固定回路１２の出力（ＤＳＣデー
タ）は多重化回路１３に入力され、ここでＤＳＣデータ
は多重化されて多重化データとして伝送される。
タ）は多重化回路１３に入力され、ここでＤＳＣデータ
は多重化されて多重化データとして伝送される。
【００１９】
【発明の効果】以上説明したように、本発明では、入力
ＤＳＣクロック断の際、エラスティックメモリから多重
回路へ送出するＤＳＣデータの“０”固定又は“１”固
定をエラスティックメモリの入力側で行わないで、エラ
スティックメモリの出力側で行うようにしたから、従来
のように、書き込みクロックを入力ＤＳＣクロックから
内部クロックへ切り替える必要がなくなり、内部クロッ
ク発生器及び入力ＤＳＣクロックから内部クロックへ切
り替えるセレクタが不要となる。つまり、本発明では、
ＤＳＣ入力クロックが断になった際、エラスティックメ
モリの出力を“０”固定又は“１”固定とするようにし
たから、エラスティックメモリの不要なデータが多重さ
れずに、入力クロック断の状態を伝送することができ、
またシステム構成を簡略化することができるという効果
がある。
ＤＳＣクロック断の際、エラスティックメモリから多重
回路へ送出するＤＳＣデータの“０”固定又は“１”固
定をエラスティックメモリの入力側で行わないで、エラ
スティックメモリの出力側で行うようにしたから、従来
のように、書き込みクロックを入力ＤＳＣクロックから
内部クロックへ切り替える必要がなくなり、内部クロッ
ク発生器及び入力ＤＳＣクロックから内部クロックへ切
り替えるセレクタが不要となる。つまり、本発明では、
ＤＳＣ入力クロックが断になった際、エラスティックメ
モリの出力を“０”固定又は“１”固定とするようにし
たから、エラスティックメモリの不要なデータが多重さ
れずに、入力クロック断の状態を伝送することができ、
またシステム構成を簡略化することができるという効果
がある。
【図１】本発明によるＤＳＣ伝送システムの一例を示す
ブロック図である。
ブロック図である。
【図２】従来例のＤＳＣ伝送システムを示すブロック図
である。
である。
１１ エラスティックメモリ １２ データ固定回路 １３ 多重化回路 １４ クロック断検出回路 ２１ セレクタ ２２ 内部クロック発生器
Claims (3)
- 【請求項１】 入力ＤＳＣデータをＤＳＣクロックに応
じて書き込みデータとして書き込むとともに読み出しク
ロックに応じて前記書き込みデータを読み出しデータと
して読み出すエラスティックメモリと、前記読み出しデ
ータを多重化して多重化データとして伝送する多重化回
路とを有するＤＳＣ伝送システムにおいて、前記ＤＳＣ
クロックを監視して前記ＤＳＣクロックが断するとクロ
ック断検出信号を出力するクロック断検出回路と、前記
クロック断検出信号を受けないと前記読み出しデータを
前記多重化回路に与え前記クロック断検出信号を受ける
と予め定められた固定値を前記多重化回路に前記読み出
しデータとして与えるデータ固定回路とを有することを
特徴とするＤＳＣ伝送システム。 - 【請求項２】 請求項１に記載されたＤＳＣ伝送システ
ムにおいて、前記読み出しクロックは前記多重化回路か
ら前記エラステックメモリに与えられるようにしたこと
を特徴とするＤＳＣ伝送システム。 - 【請求項３】 請求項１又は２に記載されたＤＳＣ伝送
システムにおいて、前記予め定められた固定値として０
又は１固定値が送出されるようにしたことを特徴とする
ＤＳＣ伝送システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10314197A JPH10294708A (ja) | 1997-04-21 | 1997-04-21 | Ｄｓｃ伝送システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10314197A JPH10294708A (ja) | 1997-04-21 | 1997-04-21 | Ｄｓｃ伝送システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10294708A true JPH10294708A (ja) | 1998-11-04 |
Family
ID=14346257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10314197A Pending JPH10294708A (ja) | 1997-04-21 | 1997-04-21 | Ｄｓｃ伝送システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10294708A (ja) |
-
1997
- 1997-04-21 JP JP10314197A patent/JPH10294708A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH077935B2 (ja) | 時分割多重分離装置 | |
| US6154797A (en) | System and method for multiplexing serial links | |
| KR880001123A (ko) | 회로 스위치 정보 및 패킷 정보 송수신 장치 및 송수신 방법 | |
| TW370753B (en) | Input buffer circuit | |
| KR940008582A (ko) | 회로 | |
| KR100208227B1 (ko) | 프로세서와 디바이스간의 타임 슬롯 스위치 | |
| JP3070546B2 (ja) | 警報転送回路 | |
| KR100416799B1 (ko) | 슬래이브 모드 소자간 유토피아 인터페이스방법 | |
| JP2722903B2 (ja) | 同期網無線電送システム | |
| JP3160927B2 (ja) | ループ試験回路 | |
| JPH03258043A (ja) | Ａｉｓ送出装置 | |
| JP2000165365A (ja) | 情報転送方式 | |
| JPS6361339A (ja) | 情報伝送装置 | |
| JPH0391334A (ja) | Ａｉｓ送出回路 | |
| KR20040083870A (ko) | 클럭 보드 이중화 방법 | |
| JP2550273Y2 (ja) | 通信装置 | |
| JP2946953B2 (ja) | 情報転送回路 | |
| JPH0774755A (ja) | Ａｔｍ通信システムにおける現用予備両系セル位相合せ装置 | |
| JPH01309430A (ja) | データ時分割多重化回路 | |
| KR940017383A (ko) | 디지탈 다중화 전송 장치에서의 서비스 채널 다중화 클럭 선택장치 | |
| KR940017591A (ko) | 통신링크 크로스 이중화장치 | |
| KR950022335A (ko) | 데이타 송수신 채널 절체회로 | |
| JP2000092017A (ja) | Ａｉｓ送出装置及びそれに用いるペイロード活用方法 | |
| KR980007340A (ko) | 전전자 교환기의 프로세서와 디바이스간 이중화 통신 장치 | |
| JP2000068988A (ja) | 外部クロック制御方式及び多重装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991201 |