JPH10303066A - Ｃｒ素子 - Google Patents
Ｃｒ素子Info
- Publication number
- JPH10303066A JPH10303066A JP10597797A JP10597797A JPH10303066A JP H10303066 A JPH10303066 A JP H10303066A JP 10597797 A JP10597797 A JP 10597797A JP 10597797 A JP10597797 A JP 10597797A JP H10303066 A JPH10303066 A JP H10303066A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- layer
- multilayer ceramic
- ceramic capacitor
- base electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 小さな素子面積で、大きな静電容量が得られ
るＣＲ素子を提供する。 【解決手段】 積層セラミックコンデンサ素体２の内部
電極１表出端面に下地電極層３、抵抗層４及び端子電極
層５Ａを設けたＣＲ素子１０。下地電極層３は内部電極
１と導通し、端子電極層５Ａはこの下地電極層３に非接
触。 【効果】 積層セラミックコンデンサの外部電極部分に
抵抗体を埋め込んだ構造であるため、コンデンサほぼ１
個分の大きさでＣＲ素子を構成することができる。コン
デンサとして内部電極を有する積層セラミックコンデン
サを用いるため、大きな静電容量を実現できる。
るＣＲ素子を提供する。 【解決手段】 積層セラミックコンデンサ素体２の内部
電極１表出端面に下地電極層３、抵抗層４及び端子電極
層５Ａを設けたＣＲ素子１０。下地電極層３は内部電極
１と導通し、端子電極層５Ａはこの下地電極層３に非接
触。 【効果】 積層セラミックコンデンサの外部電極部分に
抵抗体を埋め込んだ構造であるため、コンデンサほぼ１
個分の大きさでＣＲ素子を構成することができる。コン
デンサとして内部電極を有する積層セラミックコンデン
サを用いるため、大きな静電容量を実現できる。
Description
【０００１】
【発明の属する技術分野】本発明はコンデンサ機能と抵
抗機能とを有するＣＲ素子に係り、特に、小型で、静電
容量の大きいＣＲ素子に関する。
抗機能とを有するＣＲ素子に係り、特に、小型で、静電
容量の大きいＣＲ素子に関する。
【０００２】
【従来の技術】コンピュータの集積回路とアースとの間
には、信号中のノイズを除去するために、ＣＲ素子が挿
入される。
には、信号中のノイズを除去するために、ＣＲ素子が挿
入される。
【０００３】図２は、従来このような用途に用いられて
いるＣＲ素子の構造を示す断面図であり、基板１１上に
誘電体セラミックスよりなるコンデンサ１２と、抵抗１
３とが並列に設けられ、これらが導電膜１４により直列
に接続されている。１５はガラス保護層、１６は端子電
極である。
いるＣＲ素子の構造を示す断面図であり、基板１１上に
誘電体セラミックスよりなるコンデンサ１２と、抵抗１
３とが並列に設けられ、これらが導電膜１４により直列
に接続されている。１５はガラス保護層、１６は端子電
極である。
【０００４】
【発明が解決しようとする課題】上記従来のＣＲ素子で
は、コンデンサと抵抗とを基板上に並設するため、素子
面積が大きく、従って、大きな実装面積を必要とすると
いう欠点がある。また、コンデンサが単層であるため、
大きな静電容量が得られないという欠点もある。
は、コンデンサと抵抗とを基板上に並設するため、素子
面積が大きく、従って、大きな実装面積を必要とすると
いう欠点がある。また、コンデンサが単層であるため、
大きな静電容量が得られないという欠点もある。
【０００５】本発明は上記従来の問題点を解決し、小さ
な素子面積で、かつ、大きな静電容量が得られるＣＲ素
子を提供することを目的とする。
な素子面積で、かつ、大きな静電容量が得られるＣＲ素
子を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明のＣＲ素子は、内
部電極が形成された積層セラミックコンデンサ素体と、
該コンデンサ素体の内部電極が表出する端面に、該内部
電極と導通するように設けられた下地電極層と、該下地
電極層上に設けられた抵抗層と、該抵抗層上に設けら
れ、該下地電極層に対して非接触となっている端子電極
層とを備えてなることを特徴とする。
部電極が形成された積層セラミックコンデンサ素体と、
該コンデンサ素体の内部電極が表出する端面に、該内部
電極と導通するように設けられた下地電極層と、該下地
電極層上に設けられた抵抗層と、該抵抗層上に設けら
れ、該下地電極層に対して非接触となっている端子電極
層とを備えてなることを特徴とする。
【０００７】本発明のＣＲ素子は、積層セラミックコン
デンサの外部電極部分に抵抗体を埋め込んだ構造である
ため、コンデンサほぼ１個分の大きさでＣＲ素子を構成
することができる。
デンサの外部電極部分に抵抗体を埋め込んだ構造である
ため、コンデンサほぼ１個分の大きさでＣＲ素子を構成
することができる。
【０００８】しかも、コンデンサとして内部電極を有す
る積層セラミックコンデンサを用いるため、大きな静電
容量を実現できる。
る積層セラミックコンデンサを用いるため、大きな静電
容量を実現できる。
【０００９】
【発明の実施の形態】以下に、図面を参照して本発明の
ＣＲ素子を詳細に説明する。
ＣＲ素子を詳細に説明する。
【００１０】図１は本発明のＣＲ素子の実施の形態を示
す図であって、（ａ）図は断面図，（ｂ）図は側面図
（ただし、端子電極層は図示されていない。），（ｃ）
図は等価回路図を示す。
す図であって、（ａ）図は断面図，（ｂ）図は側面図
（ただし、端子電極層は図示されていない。），（ｃ）
図は等価回路図を示す。
【００１１】このＣＲ素子は、図１（ｃ）に示す如く、
コンデンサＣと抵抗Ｒとが直列に接続されたものであ
り、内部電極１が形成された直方体形状の積層セラミッ
クコンデンサ素体２の一端面に、この端面に表出した内
部電極２を覆うように下地電極層３が形成され、更に、
この下地電極層３を覆うように、抵抗層４が形成されて
いる。更に、積層セラミックコンデンサ素体２の端面全
体を覆うようにＮｉ層５ａ及び半田層５ｂとからなる端
子電極層５Ａが形成されている。
コンデンサＣと抵抗Ｒとが直列に接続されたものであ
り、内部電極１が形成された直方体形状の積層セラミッ
クコンデンサ素体２の一端面に、この端面に表出した内
部電極２を覆うように下地電極層３が形成され、更に、
この下地電極層３を覆うように、抵抗層４が形成されて
いる。更に、積層セラミックコンデンサ素体２の端面全
体を覆うようにＮｉ層５ａ及び半田層５ｂとからなる端
子電極層５Ａが形成されている。
【００１２】積層セラミックコンデンサ素体２の他端面
には、外部電極層６が形成され、この外部電極層６上に
Ｎｉ層５ａ及び半田層５ｂとからなる端子電極層５Ｂが
形成されている。
には、外部電極層６が形成され、この外部電極層６上に
Ｎｉ層５ａ及び半田層５ｂとからなる端子電極層５Ｂが
形成されている。
【００１３】このＣＲ素子１０において、下地電極層３
は、積層セラミックコンデンサ素体２の外部電極として
の機能と、積層セラミックコンデンサ素体２と抵抗層４
とを導通する導線としての機能を担うため、両端の端子
電極層５Ａ，５Ｂを回路に接続することにより、図１
（ｃ）に示すようなＣＲ素子となる。
は、積層セラミックコンデンサ素体２の外部電極として
の機能と、積層セラミックコンデンサ素体２と抵抗層４
とを導通する導線としての機能を担うため、両端の端子
電極層５Ａ，５Ｂを回路に接続することにより、図１
（ｃ）に示すようなＣＲ素子となる。
【００１４】このようなＣＲ素子を製造するには、ま
ず、Ａｇ，Ｐｄ，Ｐｔ，Ａｕ，Ａｇ／Ｐｄ等の貴金属又
はＮｉ，Ｃｕ等の卑金属粉末を含む導電性ペーストを、
積層セラミックコンデンサ素体２の一方の端面に、表出
した内部電極１を覆うように所定の領域に塗布すると共
に、他方の端面に導電性ペーストを塗布した後、６００
〜８５０℃程度で焼き付けて下地電極層３及び外部電極
層６を形成する。その後、Ｎｉ−Ｃｒ，Ｃｒ−Ｓｉ，Ｔ
ａなどの金属や、Ｃｒ−ＳｉＯなどのサーメット、或い
は、Ａｇ−Ｐｄ−ガラス系、ＲｕＯ2 −ガラス系などの
抵抗材料のペーストを下地電極層３を完全に覆いつくす
ように塗布した後６００〜８５０℃で焼き付けて抵抗層
４を形成する。その後、常法に従って、電解メッキ法に
よりＮｉ層５ａ及び半田層５ｂを順次形成して、端子電
極層５Ａ，５Ｂを形成する。
ず、Ａｇ，Ｐｄ，Ｐｔ，Ａｕ，Ａｇ／Ｐｄ等の貴金属又
はＮｉ，Ｃｕ等の卑金属粉末を含む導電性ペーストを、
積層セラミックコンデンサ素体２の一方の端面に、表出
した内部電極１を覆うように所定の領域に塗布すると共
に、他方の端面に導電性ペーストを塗布した後、６００
〜８５０℃程度で焼き付けて下地電極層３及び外部電極
層６を形成する。その後、Ｎｉ−Ｃｒ，Ｃｒ−Ｓｉ，Ｔ
ａなどの金属や、Ｃｒ−ＳｉＯなどのサーメット、或い
は、Ａｇ−Ｐｄ−ガラス系、ＲｕＯ2 −ガラス系などの
抵抗材料のペーストを下地電極層３を完全に覆いつくす
ように塗布した後６００〜８５０℃で焼き付けて抵抗層
４を形成する。その後、常法に従って、電解メッキ法に
よりＮｉ層５ａ及び半田層５ｂを順次形成して、端子電
極層５Ａ，５Ｂを形成する。
【００１５】本発明において、抵抗層４を形成する積層
セラミックコンデンサ素体２の端面の下地電極層３の厚
さは２０〜３０μｍ程度とするのが好ましい。また、こ
の下地電極層３を覆う抵抗層４の厚さは、下地電極層３
上の部分で１０〜３０μｍ程度、積層セラミックコンデ
ンサ素体２に接触する部分で３０〜６０μｍ程度である
ことが好ましい。
セラミックコンデンサ素体２の端面の下地電極層３の厚
さは２０〜３０μｍ程度とするのが好ましい。また、こ
の下地電極層３を覆う抵抗層４の厚さは、下地電極層３
上の部分で１０〜３０μｍ程度、積層セラミックコンデ
ンサ素体２に接触する部分で３０〜６０μｍ程度である
ことが好ましい。
【００１６】なお、下地電極層３は接着強度の理由から
ガラス成分を含むことが好ましく、従って、下地電極層
３を形成する導電性ペーストは、前記金属粉末とガラス
フリットを含むことが望ましい。導電性ペーストとして
は通常の市販品を使用できる。
ガラス成分を含むことが好ましく、従って、下地電極層
３を形成する導電性ペーストは、前記金属粉末とガラス
フリットを含むことが望ましい。導電性ペーストとして
は通常の市販品を使用できる。
【００１７】外部電極層６も上記導電性ペーストを用い
て形成することができ、外部電極層６の好ましい厚さは
１００〜２００μｍである。
て形成することができ、外部電極層６の好ましい厚さは
１００〜２００μｍである。
【００１８】このような本発明のＣＲ素子は、両端の端
子電極層５Ａ，５Ｂに配線するのみで容易に回路に接続
することができる。このＣＲ素子自体の大きさは、通常
の積層セラミックコンデンサ素体よりも抵抗層の厚さ分
大きい程度であり、従来のＣＲ素子に比べて著しく小さ
い。しかも、コンデンサとして内部電極を有する積層セ
ラミックコンデンサを用いているため、大きな静電容量
を得ることができる。
子電極層５Ａ，５Ｂに配線するのみで容易に回路に接続
することができる。このＣＲ素子自体の大きさは、通常
の積層セラミックコンデンサ素体よりも抵抗層の厚さ分
大きい程度であり、従来のＣＲ素子に比べて著しく小さ
い。しかも、コンデンサとして内部電極を有する積層セ
ラミックコンデンサを用いているため、大きな静電容量
を得ることができる。
【００１９】
【実施例】以下に実施例を挙げて本発明をより具体的に
説明する。
説明する。
【００２０】実施例１ 図１に示す本発明のＣＲ素子を製造した。
【００２１】積層セラミックコンデンサ素体２として、
鉛ペロブスカイト化合物を主成分とするセラミック誘電
体を用いた、層間１０μｍの０．１μＦ品で、寸法：長
さ２．０ｍｍ×幅１．２５ｍｍのものを用い、まず、こ
のチップの両端面に市販の導電性ペーストを塗布し、１
２０℃で１５分乾燥後、８５０℃で５分保持して焼き付
けを行い、厚さ１２０μｍの下地電極層３と厚さ２０μ
ｍの外部電極層６を形成した。
鉛ペロブスカイト化合物を主成分とするセラミック誘電
体を用いた、層間１０μｍの０．１μＦ品で、寸法：長
さ２．０ｍｍ×幅１．２５ｍｍのものを用い、まず、こ
のチップの両端面に市販の導電性ペーストを塗布し、１
２０℃で１５分乾燥後、８５０℃で５分保持して焼き付
けを行い、厚さ１２０μｍの下地電極層３と厚さ２０μ
ｍの外部電極層６を形成した。
【００２２】次に、抵抗ペーストを、積層セラミックコ
ンデンサ素体２の下地電極層３形成端面に印刷した後、
１５０℃で１５分乾燥後、８５０℃で１０分保持して焼
き付けを行い、厚さ２０μｍの抵抗層４を形成した。
ンデンサ素体２の下地電極層３形成端面に印刷した後、
１５０℃で１５分乾燥後、８５０℃で１０分保持して焼
き付けを行い、厚さ２０μｍの抵抗層４を形成した。
【００２３】その後、積層セラミックコンデンサ素体２
の両端面に電解メッキ法によりＮｉ層５ａ（厚さ１μ
ｍ）及び半田層５ｂ（厚さ３μｍ）を順次形成し、表１
に示す実装面積のＣＲ素子を得た。
の両端面に電解メッキ法によりＮｉ層５ａ（厚さ１μ
ｍ）及び半田層５ｂ（厚さ３μｍ）を順次形成し、表１
に示す実装面積のＣＲ素子を得た。
【００２４】このＣＲ素子について、下記方法により特
性の評価を行い、結果を表１に示した。
性の評価を行い、結果を表１に示した。
【００２５】評価方法 静電容量はＬＣＲメータを用い１ｋＨｚ，１Ｖｒｍｓで
測定した。抵抗は、インピーダンスアナライザーを用い
１００ＭＨｚで測定した。
測定した。抵抗は、インピーダンスアナライザーを用い
１００ＭＨｚで測定した。
【００２６】実施例２〜３ 実施例１において、表１に示す条件変更を行ったこと以
外は同様にして表１に示す実装面積のＣＲ素子を製造
し、同様にその評価を行って結果を表１に示した。
外は同様にして表１に示す実装面積のＣＲ素子を製造
し、同様にその評価を行って結果を表１に示した。
【００２７】
【表１】
【００２８】表１より本発明によれば良好な特性のＣＲ
素子が提供されることが明らかである。
素子が提供されることが明らかである。
【００２９】なお、図２に示すような構成の従来のＣＲ
素子は、静電容量は高々１００ｐＦ程度であり、大きい
静電容量を実現することはできない。
素子は、静電容量は高々１００ｐＦ程度であり、大きい
静電容量を実現することはできない。
【００３０】
【発明の効果】以上詳述した通り、本発明のＣＲ素子に
よれば、素子面積が小さく、従って、小さな実装面積で
足り、しかも、静電容量の大きい高特性ＣＲ素子が提供
される。
よれば、素子面積が小さく、従って、小さな実装面積で
足り、しかも、静電容量の大きい高特性ＣＲ素子が提供
される。
【図１】本発明のＣＲ素子の実施の形態を示す図であっ
て、（ａ）図は断面図，（ｂ）図は側面図，（ｃ）図は
等価回路図を示す。
て、（ａ）図は断面図，（ｂ）図は側面図，（ｃ）図は
等価回路図を示す。
【図２】従来のＣＲ素子を示す断面図である。
１ 内部電極 ２ 積層セラミックコンデンサ素体 ３ 下地電極層 ４ 抵抗層 ５ａ Ｎｉ層 ５ｂ 半田層 ５Ａ，５Ｂ 端子電極層 ６ 外部電極層 １０ ＣＲ素子
Claims (1)
- 【請求項１】 内部電極が形成された積層セラミックコ
ンデンサ素体と、 該コンデンサ素体の内部電極が表出する端面に、該内部
電極と導通するように設けられた下地電極層と、 該下地電極層上に設けられた抵抗層と、 該抵抗層上に設けられ、該下地電極層に対して非接触と
なっている端子電極層とを備えてなるＣＲ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10597797A JPH10303066A (ja) | 1997-04-23 | 1997-04-23 | Ｃｒ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10597797A JPH10303066A (ja) | 1997-04-23 | 1997-04-23 | Ｃｒ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10303066A true JPH10303066A (ja) | 1998-11-13 |
Family
ID=14421825
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10597797A Pending JPH10303066A (ja) | 1997-04-23 | 1997-04-23 | Ｃｒ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10303066A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100368494B1 (ko) * | 2000-05-09 | 2003-01-24 | 주식회사 이노칩테크놀로지 | 고주파 저항-커패시터 복합 칩 및 그 제조 방법 |
| JP2006237234A (ja) * | 2005-02-24 | 2006-09-07 | Murata Mfg Co Ltd | 積層型複合電子部品 |
| JP2006287063A (ja) * | 2005-04-01 | 2006-10-19 | Murata Mfg Co Ltd | 電子部品 |
| WO2007039983A1 (ja) * | 2005-09-30 | 2007-04-12 | Murata Manufacturing Co., Ltd. | 積層電子部品 |
| JP2008159966A (ja) * | 2006-12-26 | 2008-07-10 | Tdk Corp | 電子部品及びその製造方法 |
| JP2008282891A (ja) * | 2007-05-09 | 2008-11-20 | Murata Mfg Co Ltd | 積層電子部品 |
| JP2009111422A (ja) * | 2009-01-23 | 2009-05-21 | Tdk Corp | 積層コンデンサ及びその製造方法 |
| US7646586B2 (en) | 2006-03-01 | 2010-01-12 | Tdk Corporation | Multilayer capacitor and method of manufacturing same |
| JP2012151397A (ja) * | 2011-01-21 | 2012-08-09 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| US20130240366A1 (en) * | 2002-04-15 | 2013-09-19 | Avx Corporation | Plated terminations |
| JP2015122933A (ja) * | 2013-12-20 | 2015-07-02 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 電源供給装置及び複合電子部品並びにその実装基板 |
| JP2017168746A (ja) * | 2016-03-17 | 2017-09-21 | 株式会社村田製作所 | 電子部品及び電子部品の製造方法 |
| US11183333B2 (en) | 2019-12-31 | 2021-11-23 | Samsung Electro-Mechanics Co., Ltd. | Multilayered electronic component |
-
1997
- 1997-04-23 JP JP10597797A patent/JPH10303066A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100368494B1 (ko) * | 2000-05-09 | 2003-01-24 | 주식회사 이노칩테크놀로지 | 고주파 저항-커패시터 복합 칩 및 그 제조 방법 |
| US20130240366A1 (en) * | 2002-04-15 | 2013-09-19 | Avx Corporation | Plated terminations |
| US11195659B2 (en) * | 2002-04-15 | 2021-12-07 | Avx Corporation | Plated terminations |
| US10366835B2 (en) | 2002-04-15 | 2019-07-30 | Avx Corporation | Plated terminations |
| JP2006237234A (ja) * | 2005-02-24 | 2006-09-07 | Murata Mfg Co Ltd | 積層型複合電子部品 |
| JP2006287063A (ja) * | 2005-04-01 | 2006-10-19 | Murata Mfg Co Ltd | 電子部品 |
| WO2007039983A1 (ja) * | 2005-09-30 | 2007-04-12 | Murata Manufacturing Co., Ltd. | 積層電子部品 |
| US7605683B2 (en) | 2005-09-30 | 2009-10-20 | Murata Manufacturing Co., Ltd. | Monolithic electronic component |
| KR100939987B1 (ko) * | 2005-09-30 | 2010-02-03 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층 전자 부품 |
| US7646586B2 (en) | 2006-03-01 | 2010-01-12 | Tdk Corporation | Multilayer capacitor and method of manufacturing same |
| JP2008159966A (ja) * | 2006-12-26 | 2008-07-10 | Tdk Corp | 電子部品及びその製造方法 |
| JP2008282891A (ja) * | 2007-05-09 | 2008-11-20 | Murata Mfg Co Ltd | 積層電子部品 |
| JP2009111422A (ja) * | 2009-01-23 | 2009-05-21 | Tdk Corp | 積層コンデンサ及びその製造方法 |
| JP2012151397A (ja) * | 2011-01-21 | 2012-08-09 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| US9111682B2 (en) | 2011-01-21 | 2015-08-18 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component |
| JP2015122933A (ja) * | 2013-12-20 | 2015-07-02 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 電源供給装置及び複合電子部品並びにその実装基板 |
| JP2017168746A (ja) * | 2016-03-17 | 2017-09-21 | 株式会社村田製作所 | 電子部品及び電子部品の製造方法 |
| US11183333B2 (en) | 2019-12-31 | 2021-11-23 | Samsung Electro-Mechanics Co., Ltd. | Multilayered electronic component |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7746212B2 (en) | Temperature sensor and method for its production | |
| JPH10303066A (ja) | Ｃｒ素子 | |
| JP5223148B2 (ja) | 電気コンポーネント、ならびに電気コンポーネントの外側接触部 | |
| JP2001237137A (ja) | 積層コンデンサ及びそのための外部電極導体ペースト | |
| JP2000299243A (ja) | 積層チップ型電子部品 | |
| JPH06140277A (ja) | 積層セラミックコンデンサ | |
| JPH0595071U (ja) | 厚膜回路基板 | |
| JPH0312446B2 (ja) | ||
| JPH10241995A (ja) | Ｃｒ素子 | |
| US6992879B2 (en) | Capacitor with buried electrode | |
| JP2003297670A (ja) | チップ型複合部品 | |
| US6487064B1 (en) | Bypass circuit with buried isolated electrode | |
| JPS5827302A (ja) | 抵抗を含むチツプ形素子 | |
| JP2975491B2 (ja) | チップ抵抗器 | |
| JPH0727622Y2 (ja) | チップ状セラミック電子部品 | |
| JPS6322665Y2 (ja) | ||
| JP2000133907A (ja) | 容量素子付き回路基板 | |
| JP3074901B2 (ja) | 湿度センサ | |
| JP3890850B2 (ja) | 電子回路装置 | |
| JPH0229712Y2 (ja) | ||
| JPH11150205A (ja) | チップ型ｃｒ素子 | |
| JPS62264613A (ja) | 積層セラミツクコンデンサ | |
| JP3005615U (ja) | コンデンサアレー | |
| JPH11283863A (ja) | 電子部品及びその製造方法 | |
| JPH10303067A (ja) | Ｃｒ素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20030311 |