JPH10303345A - Mounting structure of semiconductor chip on substrate - Google Patents

Mounting structure of semiconductor chip on substrate

Info

Publication number
JPH10303345A
JPH10303345A JP12793397A JP12793397A JPH10303345A JP H10303345 A JPH10303345 A JP H10303345A JP 12793397 A JP12793397 A JP 12793397A JP 12793397 A JP12793397 A JP 12793397A JP H10303345 A JPH10303345 A JP H10303345A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor chip
projection
mounting structure
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12793397A
Other languages
Japanese (ja)
Inventor
Fumio Miyagawa
文雄 宮川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP12793397A priority Critical patent/JPH10303345A/en
Publication of JPH10303345A publication Critical patent/JPH10303345A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/119Details of rigid insulating substrates therefor, e.g. three-dimensional details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/325Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by abutting or pinching; Mechanical auxiliary parts therefor
    • H05K3/326Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by abutting or pinching; Mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 半導体チップを基板に圧接接続法により交換
容易に表面実装できる、半導体チップの基板への実装構
造を得る。 【解決手段】 基板10上に、可撓性部材からなる舌片
20であって、その直下の基板10上に舌片20を撓ま
せて没入させる空隙30が形成された舌片20を設け
る。舌片20表面には、基板10の接続回路40に電気
的に接続された接続端子50を形成する。そして、半導
体チップの電極72上に形成されたAu等からなる導電
性のバンプ80を舌片20表面の接続端子50に搭載し
た状態で、半導体チップ70を、ばね材等を用いて、基
板10方向に押圧する。そして、半導体チップの電極7
2上に形成されたバンプ80を、舌片20の持つ弾性力
を用いて、舌片20表面の接続端子50に圧接接続す
る。
(57) [Problem] To provide a mounting structure of a semiconductor chip on a substrate, which allows the semiconductor chip to be easily surface-mounted on a substrate by a pressure connection method. SOLUTION: A tongue piece 20 made of a flexible member is provided on a substrate 10, and a tongue piece 20 is formed on a substrate 10 immediately below the tongue piece 20 in which a gap 30 for bending and immersing the tongue piece 20 is provided. On the surface of the tongue piece 20, a connection terminal 50 electrically connected to the connection circuit 40 of the substrate 10 is formed. Then, with the conductive bump 80 made of Au or the like formed on the electrode 72 of the semiconductor chip mounted on the connection terminal 50 on the surface of the tongue piece 20, the semiconductor chip 70 is mounted on the substrate 10 using a spring material or the like. Press in the direction. And the electrode 7 of the semiconductor chip
The bump 80 formed on the second 2 is press-connected to the connection terminal 50 on the surface of the tongue piece 20 by using the elastic force of the tongue piece 20.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体チップを基
板に機械的接続法を用いて取外し可能に実装する、半導
体チップの基板への実装構造に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure for mounting a semiconductor chip on a substrate so that the semiconductor chip can be detachably mounted on the substrate using a mechanical connection method.

【0002】[0002]

【従来の技術】表面実装型の半導体チップは、一般に、
該チップの電極上に形成されたはんだバンプを、基板上
の接続端子にはんだ付け接続して、半導体チップを基板
に表面実装している。
2. Description of the Related Art Surface-mounted semiconductor chips are generally
Solder bumps formed on the electrodes of the chip are connected by soldering to connection terminals on the substrate, and the semiconductor chip is surface-mounted on the substrate.

【0003】ところで、この方法では、半導体チップの
電極を基板上の接続端子に一体にはんだ付け接続するた
め、半導体チップとそれを実装した基板との間に働く熱
応力により、脆弱な半導体チップ又は基板にクラックが
生ずる虞がある。従って、この方法では、半導体チップ
と基板との熱膨張係数を、ほぼ一致させる必要がある。
そのため、この方法は、基板の形成材料に制約を受け
る。
In this method, since the electrodes of the semiconductor chip are integrally soldered and connected to the connection terminals on the substrate, the fragile semiconductor chip or the fragile semiconductor chip is subjected to thermal stress acting between the semiconductor chip and the substrate on which the semiconductor chip is mounted. There is a possibility that cracks may occur in the substrate. Therefore, in this method, it is necessary to make the thermal expansion coefficients of the semiconductor chip and the substrate substantially equal.
Therefore, this method is limited by the material for forming the substrate.

【0004】また、基板に表面実装済みの半導体チップ
を交換する際には、半導体チップの電極を基板上の接続
端子に接続しているはんだを、加熱、溶融する必要があ
り、半導体チップの交換作業に多大な手数と時間を要す
る。
When replacing a semiconductor chip surface-mounted on a substrate, it is necessary to heat and melt the solder connecting the electrodes of the semiconductor chip to the connection terminals on the substrate. It takes a lot of trouble and time to work.

【0005】このような課題を解消するものとして、従
来より、半導体チップの電極を基板上の接続端子に、機
械的に圧接接続する方法が知られている。
To solve such a problem, there has been conventionally known a method of mechanically press-connecting an electrode of a semiconductor chip to a connection terminal on a substrate.

【0006】この方法においては、半導体チップを基板
方向にばね材等を用いて押圧して、半導体チップの電極
上に形成されたAu等からなるバンプを、基板上の接続
端子に圧接接続している。
In this method, a semiconductor chip is pressed in the direction of a substrate by using a spring material or the like, and a bump made of Au or the like formed on an electrode of the semiconductor chip is press-connected to a connection terminal on the substrate. I have.

【0007】この方法では、半導体チップの電極上に形
成されたバンプを、基板上の接続端子に横方向に移動可
能に圧接接続しているため、半導体チップと基板との間
に熱応力が働いた場合に、その熱応力を緩和する方向
に、半導体チップを基板上で左右等に微動させることが
できる。そして、半導体チップと基板との間に働く熱応
力により、半導体チップ又は基板にクラックが生ずるの
を防ぐことができる。
In this method, since the bumps formed on the electrodes of the semiconductor chip are press-connected to the connection terminals on the substrate so as to be movable in the lateral direction, thermal stress acts between the semiconductor chip and the substrate. In this case, the semiconductor chip can be finely moved left and right on the substrate in a direction to reduce the thermal stress. Then, it is possible to prevent the semiconductor chip or the substrate from being cracked by the thermal stress acting between the semiconductor chip and the substrate.

【0008】[0008]

【発明が解決しようとする課題】しかしながら、上記圧
接接続法では、半導体チップの複数の各電極上に形成さ
れたバンプを、それに対応する基板上の複数の各接続端
子に確実に電気的に接続するために、一律に研磨等し
て、それらの複数のバンプの高さを同一に揃える必要が
あった。そして、それらの複数の各バンプを、それに対
応する基板上の同一高さで並ぶ複数の各接続端子に、均
等な押圧力で圧接接続する必要があった。
However, in the above-mentioned press-connecting method, bumps formed on a plurality of electrodes of a semiconductor chip are electrically connected to a plurality of connection terminals on a substrate corresponding to the bumps. In order to do so, it is necessary to uniformly polish or the like to make the heights of the plurality of bumps uniform. Then, it is necessary to press-connect the plurality of bumps to the corresponding plurality of connection terminals arranged at the same height on the substrate with a uniform pressing force.

【0009】そのため、上記圧接接続法では、その半導
体チップの複数の各電極上に形成されたバンプを研磨等
して、それらの複数のバンプの高さを同一に揃える作業
に、多大な手数と労力とを要した。
[0009] Therefore, in the press-connecting method described above, it takes a great deal of time and labor to grind the bumps formed on the plurality of electrodes of the semiconductor chip to make the heights of the bumps uniform. It took labor and effort.

【0010】本発明は、このような課題を解消可能な、
半導体チップを基板に圧接接続法により交換容易に表面
実装できる、半導体チップの基板への実装構造(以下、
実装構造という)を提供することを目的としている。
The present invention can solve such problems.
A semiconductor chip-to-substrate mounting structure that allows the semiconductor chip to be easily surface-replaced to the substrate by a pressure contact connection
(Referred to as mounting structure).

【0011】[0011]

【課題を解決するための手段】上記目的を達成するため
に、本発明の第1の実装構造は、基板上に形成された可
撓性部材からなる舌片であって、その直下の基板上に舌
片を没入させる空隙が形成された舌片表面に前記基板の
接続回路に電気的に接続された接続端子が形成され、該
接続端子に、半導体チップの電極上に形成された導電性
のバンプが前記舌片の持つ弾性力を用いて圧接接続され
てなることを特徴としている。
In order to achieve the above object, a first mounting structure of the present invention is a tongue piece made of a flexible member formed on a substrate, and a tongue piece directly below the tongue piece. A connection terminal electrically connected to the connection circuit of the substrate is formed on the surface of the tongue piece where a gap for immersing the tongue piece is formed, and the connection terminal is formed of conductive material formed on the electrode of the semiconductor chip. It is characterized in that the bumps are connected by pressure using the elastic force of the tongue pieces.

【0012】本発明の第2の実装構造は、基板上に形成
された可撓性部材からなる舌片であって、その直下の基
板上に舌片を没入させる空隙が形成された舌片表面に前
記基板の接続回路に電気的に接続された接続端子が形成
され、該接続端子上に形成された導電性のバンプが、半
導体チップの電極に前記舌片の持つ弾性力を用いて圧接
接続されてなることを特徴としている。
A second mounting structure according to the present invention is a tongue piece made of a flexible member formed on a substrate, and the surface of the tongue piece having a gap formed on the substrate immediately below the tongue piece. A connection terminal electrically connected to the connection circuit of the substrate is formed, and a conductive bump formed on the connection terminal is connected to the electrode of the semiconductor chip by pressure contact using the elastic force of the tongue. It is characterized by being done.

【0013】この第1又は第2の実装構造においては、
半導体チップの複数の各電極上に形成されたバンプ、又
は基板上の複数の各舌片表面の接続端子上に形成された
バンプに高低差があっても、それらの各バンプを、それ
に対応する基板上の複数の各舌片表面の接続端子、又は
それに対応する半導体チップの複数の各電極に押し付け
て、それらの各バンプの高低差に応じて、基板上の複数
の各舌片をその直下の基板上の空隙内に撓ませて適宜深
さ没入させることができる。そして、それらの高低差の
ある複数の各バンプを、それに対応する基板上の複数の
各舌片表面の接続端子、又はそれに対応する半導体チッ
プの電極に、舌片の持つ弾性力を用いて、一定の押圧力
以上で圧接接続できる。
In the first or second mounting structure,
Even if there is a height difference between the bumps formed on the plurality of electrodes of the semiconductor chip or the bumps formed on the connection terminals on the surfaces of the plurality of tongue pieces on the substrate, each of the bumps corresponds to the bump. The plurality of tongue pieces on the board are pressed directly against the connection terminals on the surface of each of the plurality of tongue pieces on the board, or the plurality of electrodes of the corresponding semiconductor chip, according to the height difference between the bumps. The substrate can be flexed into the gap on the substrate and immersed to a suitable depth. Then, by using the elastic force of the tongue, the plurality of bumps having the height difference are connected to the connection terminals on the surfaces of the plurality of tongues on the substrate corresponding to the bumps or the electrodes of the semiconductor chip corresponding to the bumps. Pressure connection can be made with a certain pressing force or more.

【0014】本発明の第3の実装構造は、基板上に形成
された可撓性部材からなる突起であって、その内側に突
起を没入させる空隙が形成された突起表面に前記基板の
接続回路に電気的に接続された接続端子が形成され、該
接続端子に、半導体チップの電極上に形成された導電性
のバンプが前記突起の持つ弾性力を用いて圧接接続され
てなることを特徴としている。
According to a third mounting structure of the present invention, a connection circuit of the substrate is provided on a surface of a projection formed of a flexible member formed on a substrate and having a void formed therein so that the projection is immersed therein. A connection terminal electrically connected to the semiconductor chip is formed, and a conductive bump formed on an electrode of the semiconductor chip is press-connected to the connection terminal by using an elastic force of the projection. I have.

【0015】本発明の第4の実装構造は、基板上に形成
された可撓性部材からなる突起であって、その内側に突
起を没入させる空隙が形成された突起表面に前記基板の
接続回路に電気的に接続された接続端子が形成され、該
接続端子上に形成された導電性のバンプが、半導体チッ
プの電極に前記突起の持つ弾性力を用いて圧接接続され
てなることを特徴としている。
A fourth mounting structure according to the present invention is a projection formed of a flexible member formed on a substrate, and the connection circuit of the substrate is formed on a surface of the projection having a void formed therein so that the projection is immersed therein. A connection terminal electrically connected to the connection terminal is formed, and a conductive bump formed on the connection terminal is connected to an electrode of the semiconductor chip by pressure contact using an elastic force of the projection. I have.

【0016】この第3又は第4の実装構造においては、
半導体チップの複数の各電極上の導電性のバンプ、又は
基板上の複数の各突起表面の接続端子上のバンプに高低
差があっても、それらの各バンプを、それに対応する基
板上の複数の各突起表面の接続端子、又はそれに対応す
る半導体チップの複数の各電極に押し付けて、それらの
各バンプの高低差に応じて、基板上の複数の各突起をそ
の内側の空隙内に撓ませて適宜深さ没入させることがで
きる。そして、それらの高低差のある複数の各バンプ
を、それに対応する基板上の複数の各突起表面の接続端
子、又はそれに対応する半導体チップの複数の各電極
に、突起の持つ弾性力を用いて、一定の押圧力以上でそ
れぞれ圧接接続できる。
In the third or fourth mounting structure,
Even if there is a height difference between the conductive bumps on each of the plurality of electrodes of the semiconductor chip or the bumps on the connection terminals on the surface of each of the plurality of protrusions on the substrate, each of those bumps is placed on the corresponding substrate on the substrate. The plurality of protrusions on the substrate are pressed into the internal voids according to the height difference between the bumps by pressing the connection terminals on the surface of each protrusion or the plurality of electrodes of the corresponding semiconductor chip. And can be immersed in the appropriate depth. Then, by using the elastic force of the projection, the plurality of bumps having the height difference are connected to the plurality of connection terminals on the surface of each projection on the substrate or the plurality of electrodes of the semiconductor chip corresponding to the bumps. , And can be connected by pressure contact with a certain pressing force or more.

【0017】本発明の第5の実装構造は、半導体チップ
上に形成された弾力性のある突起表面に前記半導体チッ
プの電極に電気的に接続された端子が形成され、該端子
上に形成された導電性のバンプが、基板上の接続端子に
前記突起の持つ弾性力を用いて圧接接続されてなること
を特徴としている。
According to a fifth mounting structure of the present invention, a terminal electrically connected to an electrode of the semiconductor chip is formed on a surface of a resilient projection formed on the semiconductor chip, and the terminal is formed on the terminal. The conductive bumps are connected by pressure to the connection terminals on the substrate using the elastic force of the projections.

【0018】本発明の第6の実装構造は、半導体チップ
上に形成された弾力性のある突起表面に前記半導体チッ
プの電極に電気的に接続された端子が形成され、該端子
に、基板上の接続端子上に形成された導電性のバンプが
前記突起の持つ弾性力を用いて圧接接続されてなること
を特徴としている。
According to a sixth mounting structure of the present invention, a terminal electrically connected to an electrode of the semiconductor chip is formed on a surface of a resilient projection formed on the semiconductor chip, and the terminal is provided on the substrate. The conductive bumps formed on the connection terminals are connected by pressure using the elastic force of the projections.

【0019】この第5又は第6の実装構造においては、
半導体チップ上の複数の各突起表面の端子上に形成され
たバンプ、又は基板上の複数の各接続端子上に形成され
たバンプに高低差があっても、それらの各バンプを、そ
れに対応する基板上の複数の各接続端子、又はそれに対
応する半導体チップ上の複数の各突起表面の端子に押し
付けて、半導体チップ上に形成された複数の各突起を、
各バンプの高低差に合わせて、その下方に適宜量偏平に
押し潰すことができる。そして、それらの各バンプを、
それに対応する基板上の複数の各接続端子、又はそれに
対応する半導体チップ上の複数の各突起表面の端子に、
突起の持つ弾性力を用いて、一定の押圧力以上で圧接接
続できる。
In the fifth or sixth mounting structure,
Even if there is a height difference between the bumps formed on the terminals on the surface of each of the plurality of protrusions on the semiconductor chip, or the bumps formed on the plurality of connection terminals on the substrate, the bumps corresponding to the bumps are formed. The plurality of connection terminals on the substrate, or the corresponding plurality of protrusions formed on the semiconductor chip by pressing against the terminals on the surface of the plurality of protrusions on the semiconductor chip,
In accordance with the height difference between the bumps, the bumps can be squashed below the bumps by an appropriate amount. And each of those bumps,
To a plurality of connection terminals on the corresponding substrate, or to a plurality of projection surface terminals on the corresponding semiconductor chip,
By using the elastic force of the projection, pressure connection can be made with a certain pressing force or more.

【0020】本発明の第7の実装構造は、半導体チップ
上に形成された可撓性部材からなる突起であって、その
内側に突起を没入させる空隙が形成された突起表面に前
記半導体チップの電極に電気的に接続された端子が形成
され、該端子上に形成された導電性のバンプが、基板上
の接続端子に前記突起の持つ弾性力を用いて圧接接続さ
れてなることを特徴としている。
A seventh mounting structure according to the present invention is a projection formed of a flexible member formed on a semiconductor chip, and the projection of the semiconductor chip is provided with a void inside the projection to allow the projection to enter. A terminal electrically connected to the electrode is formed, and a conductive bump formed on the terminal is connected to the connection terminal on the substrate by pressure contact using the elastic force of the projection. I have.

【0021】本発明の第8の実装構造は、半導体チップ
上に形成された可撓性部材からなる突起であって、その
内側に突起を没入させる空隙が形成された突起表面に前
記半導体チップの電極に電気的に接続された端子が形成
され、該端子に、基板上の接続端子上に形成された導電
性のバンプが前記突起の持つ弾性力を用いて圧接接続さ
れてなることを特徴としている。
An eighth mounting structure according to the present invention is characterized in that a projection made of a flexible member formed on a semiconductor chip is provided on the surface of the projection having a void formed therein so that the projection can be immersed therein. A terminal electrically connected to the electrode is formed, and a conductive bump formed on the connection terminal on the substrate is press-connected to the terminal by using an elastic force of the projection. I have.

【0022】この第7又は第8の実装構造においては、
半導体チップ上の複数の各突起表面の端子上に形成され
たバンプ、又は基板上の複数の各接続端子上に形成され
たバンプに高低差があっても、それらの各バンプを、そ
れに対応する基板上の複数の各接続端子、又はそれに対
応する半導体チップ上の複数の各突起表面の端子に押し
付けて、半導体チップ上に形成された複数の各突起を、
各バンプの高低差に合わせて、その内側の空隙内に撓ま
せて適宜深さ没入させることができる。そして、それら
の各バンプを、それに対応する基板上の複数の各接続端
子、又はそれに対応する半導体チップ上の複数の各突起
表面の端子に、突起の持つ弾性力を用いて、一定の押圧
力以上で圧接接続できる。
In the seventh or eighth mounting structure,
Even if there is a height difference between the bumps formed on the terminals on the surface of each of the plurality of protrusions on the semiconductor chip, or the bumps formed on the plurality of connection terminals on the substrate, the bumps corresponding to the bumps are formed. The plurality of connection terminals on the substrate, or the corresponding plurality of protrusions formed on the semiconductor chip by pressing against the terminals on the surface of the plurality of protrusions on the semiconductor chip,
In accordance with the height difference between the bumps, the bumps can be bent into the gaps inside the bumps so as to be appropriately immersed in the depth. Then, by applying the elastic force of the projection to each of the plurality of connection terminals on the corresponding substrate or the corresponding plurality of projection surface terminals on the semiconductor chip, a predetermined pressing force is applied to each of the bumps. Thus, the crimp connection can be performed.

【0023】[0023]

【発明の実施の形態】次に、本発明の実施の形態を図面
に従い説明する。図1ないし図3は本発明の第1の実装
構造の好適な実施の形態を示し、図1はその基板の平面
図、図2は図1のA−A断面図、図3はその説明図であ
る。以下に、この第1の実装構造を説明する。
Next, embodiments of the present invention will be described with reference to the drawings. 1 to 3 show a preferred embodiment of the first mounting structure of the present invention. FIG. 1 is a plan view of the substrate, FIG. 2 is a sectional view taken along line AA of FIG. 1, and FIG. It is. Hereinafter, the first mounting structure will be described.

【0024】図の第1の実装構造においては、上層、中
間層及び下層の合成樹脂板12、14、16を3枚積層
して、基板10を形成している。
In the first mounting structure shown in the figure, the substrate 10 is formed by laminating three upper, middle and lower synthetic resin plates 12, 14 and 16.

【0025】上層の合成樹脂板12表面には、馬蹄型の
スリット12aを、レーザ加工等により、所定ピッチで
縦横に格子状に並べて形成している。そして、その各ス
リット12a内側の基板10上に、可撓性部材の合成樹
脂板12からなる舌片20をそれぞれ形成している。
On the surface of the upper synthetic resin plate 12, horseshoe-shaped slits 12a are formed in a matrix at predetermined pitches by laser processing or the like. A tongue piece 20 made of a synthetic resin plate 12 of a flexible member is formed on the substrate 10 inside each slit 12a.

【0026】舌片20直下の基板10上の中間層の合成
樹脂板14には、舌片20を没入させる空隙30を、所
定ピッチで縦横に格子状に並べて形成している。
In the synthetic resin plate 14 as an intermediate layer on the substrate 10 immediately below the tongue piece 20, gaps 30 for immersing the tongue piece 20 are formed in a grid at predetermined pitches in the vertical and horizontal directions.

【0027】下層の合成樹脂板16上面には、接続回路
40を形成している。舌片20表面には、導電性の接続
端子50を層状に形成している。舌片20の根元部に当
たる上層の合成樹脂板12部分とその直下の中間層の合
成樹脂板14部分には、スルーホールに導体を充填して
なるビア60を、上層及び中間層の合成樹脂板12、1
4を上下に連続して貫通させて形成している。そして、
そのビア60を介して、下層の合成樹脂板16上面の接
続回路40と舌片20表面の接続端子50とを電気に接
続している。
A connection circuit 40 is formed on the upper surface of the lower synthetic resin plate 16. On the surface of the tongue piece 20, conductive connection terminals 50 are formed in layers. In the upper synthetic resin plate 12 corresponding to the base of the tongue piece 20 and the intermediate synthetic resin plate 14 immediately below, a via 60 formed by filling a through hole with a conductor is provided with a synthetic resin plate of the upper and intermediate layers. 12, 1
4 are continuously formed vertically. And
Via the via 60, the connection circuit 40 on the upper surface of the lower synthetic resin plate 16 and the connection terminal 50 on the surface of the tongue piece 20 are electrically connected.

【0028】基板10上の舌片20表面の接続端子50
には、図3に示したように、半導体チップの電極72上
に形成された導電性のAu等からなるほぼ半球状のバン
プ80を、舌片20の持つ弾性力を用いて、圧接接続し
ている。
The connection terminal 50 on the surface of the tongue piece 20 on the substrate 10
As shown in FIG. 3, a substantially hemispherical bump 80 made of conductive Au or the like formed on the electrode 72 of the semiconductor chip is pressed and connected using the elastic force of the tongue piece 20. ing.

【0029】具体的には、図3に示したように、半導体
チップの電極72上のバンプ80を、それに対応する基
板10上の舌片20表面の接続端子50に搭載した状態
で、半導体チップ70をバネ材(図示せず)等を用い
て、基板10方向に押圧している。そして、半導体チッ
プの電極72上のバンプ80を、それに対応する基板1
0上の舌片20表面の接続端子50に圧接接続してい
る。
Specifically, as shown in FIG. 3, the bumps 80 on the electrodes 72 of the semiconductor chip are mounted on the corresponding connection terminals 50 on the surface of the tongue piece 20 on the substrate 10, and 70 is pressed in the direction of the substrate 10 using a spring material (not shown) or the like. Then, the bumps 80 on the electrodes 72 of the semiconductor chip are placed on the corresponding substrate 1.
It is press-connected to the connection terminal 50 on the surface of the tongue piece 20 on the top.

【0030】図1ないし図3に示した第1の実装構造
は、以上のように構成していて、この第1の実装構造に
おいては、図3に示したように、半導体チップ70の複
数の各電極72上に形成されたバンプ80に高低差があ
っても、それらの各バンプ80を、それに対応する基板
10上の複数の各舌片20表面の接続端子50に押し付
けて、基板10上の複数の各舌片20を、各バンプ80
の高低差に合わせて、その直下の基板10上の空隙30
内に撓ませて適宜深さ没入させることができる。そし
て、それらの高低差のある複数の各バンプ80を、それ
に対応する基板10上の複数の各舌片20表面の接続端
子50に、舌片20の持つ弾性力を用いて、一定の押圧
力以上で確実に圧接接続できる。
The first mounting structure shown in FIGS. 1 to 3 is configured as described above. In this first mounting structure, as shown in FIG. Even if there is a height difference between the bumps 80 formed on the respective electrodes 72, the bumps 80 are pressed against the corresponding connection terminals 50 on the surfaces of the plurality of tongue pieces 20 on the substrate 10, and Of each of the plurality of tongue pieces 20 is
Of the space 30 on the substrate 10 immediately below the gap 30
And can be immersed in the appropriate depth. Then, the plurality of bumps 80 having the height difference are applied to the connection terminals 50 on the surfaces of the plurality of tongue pieces 20 on the substrate 10 corresponding thereto by using the elastic force of the tongue pieces 20 at a constant pressing force. As described above, the pressure connection can be reliably performed.

【0031】図4は本発明の第2の実装構造の好適な実
施の形態を示し、図4はその説明図である。以下に、こ
の第2の実装構造を説明する。
FIG. 4 shows a preferred embodiment of the second mounting structure of the present invention, and FIG. 4 is an explanatory view thereof. Hereinafter, the second mounting structure will be described.

【0032】図の第2の実装構造では、半導体チップの
電極72上にバンプを形成せずに、基板10上の舌片2
0表面の接続端子50上に、導電性のAu等からなるほ
ぼ半球状のバンプ90を形成している。そして、そのバ
ンプ90を、それに対応する半導体チップの電極72
に、舌片20の持つ弾性力を用いて、圧接接続してい
る。
In the second mounting structure shown in the figure, the bumps are not formed on the electrodes 72 of the semiconductor chip, and the tongue pieces 2 on the substrate 10 are formed.
A substantially hemispherical bump 90 made of conductive Au or the like is formed on the connection terminal 50 on the zero surface. Then, the bump 90 is connected to the corresponding electrode 72 of the semiconductor chip.
Then, pressure connection is performed using the elastic force of the tongue piece 20.

【0033】その他は、前述図1ないし図3に示した第
1の実装構造に同様に構成していて、この第2の実装構
造においては、基板10上の複数の各舌片20表面の接
続端子50上に形成されたバンプ90に高低差があって
も、それらの各バンプ90を、それに対応する半導体チ
ップ70の複数の各電極72に押し付けて、基板10上
の複数の各舌片20を、各バンプ90の高低差に合わせ
て、その直下の基板10上の空隙30内に撓ませて適宜
深さ没入させることができる。そして、それらの高低差
のある複数の各バンプ90を、それに対応する半導体チ
ップの複数の各電極72に、舌片20の持つ弾性力を用
いて、一定の押圧力以上で確実に押接接続できる。
In other respects, the structure is the same as that of the first mounting structure shown in FIGS. 1 to 3. In the second mounting structure, the connection of the surfaces of the plurality of tongue pieces 20 on the substrate 10 is performed. Even if there is a height difference between the bumps 90 formed on the terminals 50, the bumps 90 are pressed against the plurality of electrodes 72 of the corresponding semiconductor chip 70, and the plurality of tongue pieces 20 on the substrate 10 are pressed. Can be bent into the gap 30 on the substrate 10 immediately below the bump 90 according to the height difference between the bumps 90, and can be immersed to an appropriate depth. Then, the plurality of bumps 90 having the difference in height are securely connected to the plurality of electrodes 72 of the corresponding semiconductor chip by using the elastic force of the tongue piece 20 at a certain pressing force or more. it can.

【0034】図5又は図6は本発明の第3の実装構造の
好適な実施の形態を示し、図5又は図6はその説明図で
ある。以下に、この第3の実装構造を説明する。
FIG. 5 or FIG. 6 shows a preferred embodiment of the third mounting structure of the present invention, and FIG. 5 or FIG. Hereinafter, the third mounting structure will be described.

【0035】図の第3の実装構造においては、基板10
上に可撓性部材からなる複数の突起100を所定ピッチ
で縦横に格子状に並べて形成している。突起100内側
には、突起100を没入させる空隙110を形成してい
る。
In the third mounting structure shown in FIG.
A plurality of protrusions 100 made of a flexible member are formed on the upper side and arranged in a grid at a predetermined pitch. A void 110 is formed inside the protrusion 100 so that the protrusion 100 is immersed.

【0036】突起100は、可撓性の合成樹脂シートで
形成していて、基板10上方にドーム状に盛り上がった
形状をしている。突起100は、可撓性であると共に熱
可塑性の合成樹脂シートを加熱して、軟化させた状態
で、その合成樹脂シートをプレス成形金型で上下に挟み
込むことにより、その合成樹脂シートに縦横に並べて形
成している。
The projection 100 is formed of a flexible synthetic resin sheet, and has a dome-shaped bulge above the substrate 10. The protrusions 100 are heated and softened by heating a flexible and thermoplastic synthetic resin sheet, and the synthetic resin sheet is vertically and horizontally inserted into the synthetic resin sheet by being sandwiched vertically by a press molding die. They are formed side by side.

【0037】突起100周囲は、接続回路40が形成さ
れた基板10部分及びそれに続く基板10部分に、熱圧
着している。
The periphery of the projection 100 is thermocompression-bonded to the portion of the substrate 10 on which the connection circuit 40 is formed and the portion of the substrate 10 following the portion.

【0038】そして、図5に示した第3の実装構造で
は、接続回路40が形成された基板10部分直上の突起
100周縁部分に、スルーホールに導体を充填してなる
ビア160を、突起100周縁部分を上下に貫通させて
形成している。突起100表面には、金属めっき層等か
らなる接続端子120を層状に形成している。そして、
その接続端子120を、上記ビア160を介して、基板
10に形成された接続回路40に電気的に接続してい
る。
In the third mounting structure shown in FIG. 5, a via 160 formed by filling a through-hole with a conductor is provided on the periphery of the protrusion 100 immediately above the portion of the substrate 10 on which the connection circuit 40 is formed. The peripheral portion is formed to penetrate vertically. A connection terminal 120 made of a metal plating layer or the like is formed in a layer on the surface of the projection 100. And
The connection terminal 120 is electrically connected to the connection circuit 40 formed on the substrate 10 via the via 160.

【0039】また、図6に示した第3の実装構造では、
突起100中央に、スルーホールに導体を充填してなる
ビア130を、突起100を上下に貫通させて形成して
いる。突起100表面には、金属めっき層等からなる接
続端子120を形成している。接続端子120は、ビア
130に連ねている。突起100裏面には、金属めっき
層等からなる導体回路150を形成している。導体回路
150の一端とその他端は、基板10の接続回路40と
ビア130に連ねている。そして、接続端子120を、
ビア130と導体回路150を介して、基板10の接続
回路40に電気的に接続している。
In the third mounting structure shown in FIG.
In the center of the protrusion 100, a via 130 formed by filling a through hole with a conductor is formed by vertically penetrating the protrusion 100. On the surface of the projection 100, a connection terminal 120 made of a metal plating layer or the like is formed. The connection terminal 120 is connected to the via 130. On the rear surface of the projection 100, a conductor circuit 150 made of a metal plating layer or the like is formed. One end and the other end of the conductor circuit 150 are connected to the connection circuit 40 and the via 130 of the substrate 10. Then, the connection terminal 120 is
It is electrically connected to the connection circuit 40 of the substrate 10 via the via 130 and the conductor circuit 150.

【0040】突起100表面に形成した接続端子120
には、半導体チップの電極72上に形成された導電性の
バンプ80を、突起100の持つ弾性力を用いて、圧接
接続している。
The connection terminal 120 formed on the surface of the projection 100
The conductive bumps 80 formed on the electrodes 72 of the semiconductor chip are connected by pressure using the elastic force of the projections 100.

【0041】具体的には、図5又は図6に示したよう
に、半導体チップの電極72上のバンプ80を、それに
対応する突起100表面の接続端子120に搭載した状
態で、半導体チップ70をバネ材(図示せず)等を用い
て基板10方向に押圧している。そして、半導体チップ
の電極72上のバンプ80を、それに対応する突起10
0表面の接続端子120に圧接接続している。
Specifically, as shown in FIG. 5 or 6, the semiconductor chip 70 is mounted with the bumps 80 on the electrodes 72 of the semiconductor chip mounted on the corresponding connection terminals 120 on the surface of the projection 100. It is pressed toward the substrate 10 using a spring material (not shown) or the like. Then, the bumps 80 on the electrodes 72 of the semiconductor chip are moved to the corresponding projections 10.
It is press-connected to the connection terminal 120 on the zero surface.

【0042】図5又は図6に示した第3の実装構造は、
以上のように構成していて、この第3の実装構造におい
ては、半導体チップ70の複数の各電極72上のバンプ
80に高低差があっても、それらの各バンプ80を、そ
れに対応する基板10上の複数の各突起100表面の接
続端子120に押し付けて、基板10上の複数の各突起
100を、各バンプ80の高低差に合わせて、その内側
の窪み110内に撓ませて適宜深さ没入させることがで
きる。そして、それらの高低差のある複数の各バンプ8
0を、それに対応する基板10上の複数の各突起100
表面の接続端子120に、突起100の持つ弾性力を用
いて、一定の押圧力以上で確実に圧接接続できる。
The third mounting structure shown in FIG. 5 or FIG.
With the above-described configuration, in the third mounting structure, even if there is a height difference between the bumps 80 on the plurality of electrodes 72 of the semiconductor chip 70, the bumps 80 are replaced with the corresponding substrate. The plurality of protrusions 100 on the substrate 10 are pressed against the connection terminals 120 on the surface thereof, and the plurality of protrusions 100 on the substrate 10 are bent into the recesses 110 inside the bumps 80 in accordance with the height difference of the bumps 80 and appropriately deepened. Can be immersed. Then, the plurality of bumps 8 having the height difference
0, a plurality of projections 100 on the substrate 10 corresponding to the
By using the elastic force of the projection 100, the connection terminal 120 on the front surface can be securely connected to the connection terminal 120 with a certain pressing force or more.

【0043】図7又は図8は本発明の第4の実装構造の
好適な実施の形態を示し、図7又は図8はその説明図で
ある。以下に、この第4の実装構造を説明する。
FIG. 7 or FIG. 8 shows a preferred embodiment of the fourth mounting structure of the present invention, and FIG. 7 or FIG. Hereinafter, the fourth mounting structure will be described.

【0044】図の第4の実装構造では、半導体チップの
電極72上にバンプを形成せずに、突起100表面に形
成した接続端子120上に、導電性のAu等からなるバ
ンプ140を形成している。そして、そのバンプ140
を、半導体チップの電極72に、突起100の持つ弾性
力を用いて、圧接接続している。
In the fourth mounting structure shown in the figure, a bump 140 made of conductive Au or the like is formed on the connection terminal 120 formed on the surface of the projection 100 without forming a bump on the electrode 72 of the semiconductor chip. ing. And the bump 140
Is connected to the electrode 72 of the semiconductor chip by pressure using the elastic force of the projection 100.

【0045】その他は、図5又は図6に示した第3の実
装構造と同様に構成していて、この第4の実装構造にお
いては、基板10上の複数の各突起100表面の接続端
子120上のバンプ140に高低差があっても、それら
の各バンプ140を、それに対応する半導体チップ70
の複数の各電極72に押し付けて、基板10上の複数の
各突起100を、各バンプ140の高低差に合わせて、
その内側の窪み110内に撓ませて適宜深さ没入させる
ことができる。そして、それらの高低差のある複数の各
バンプ140を、それに対応する半導体チップの複数の
各電極72に、突起100の持つ弾性力を用いて、一定
の押圧力以上で確実に圧接接続できる。
In other respects, the structure is the same as that of the third mounting structure shown in FIG. 5 or FIG. 6, and in this fourth mounting structure, the connection terminals 120 on the surface of each of the plurality of projections 100 on the substrate 10 Even if there is a height difference between the upper bumps 140, each of the bumps 140 is replaced with the corresponding semiconductor chip 70.
Of the plurality of protrusions 100 on the substrate 10 according to the height difference of the respective bumps 140.
It can be flexed into the inner recess 110 and immersed to a suitable depth. Then, the plurality of bumps 140 having the difference in height can be securely pressed and connected to the corresponding plurality of electrodes 72 of the semiconductor chip by using the elastic force of the projection 100 at a certain pressing force or more.

【0046】図9又は図10は本発明の第5の実装構造
の好適な実施の形態を示し、図9又は図10はその説明
図である。以下に、この第5の実装構造を説明する。
FIG. 9 or FIG. 10 shows a preferred embodiment of the fifth mounting structure of the present invention, and FIG. 9 or FIG. 10 is an explanatory view thereof. Hereinafter, the fifth mounting structure will be described.

【0047】図9の第5の実装構造では、電極72近く
の半導体チップ70上に、弾力性のあるポリイミド樹脂
等からなるほぼ半球状の突起200を、ポッティグ等に
より形成している。突起200表面には、金属めっき層
等からなる端子210を形成している。端子210の一
端は、突起200近くの半導体チップの電極72に一連
に接続している。
In the fifth mounting structure shown in FIG. 9, a substantially hemispherical projection 200 made of an elastic polyimide resin or the like is formed on the semiconductor chip 70 near the electrode 72 by potting or the like. On the surface of the protrusion 200, a terminal 210 made of a metal plating layer or the like is formed. One end of the terminal 210 is connected to the electrode 72 of the semiconductor chip near the protrusion 200 in series.

【0048】図10の第5の実装構造では、電極72近
くの半導体チップ70上に、弾力性のあるポリイミド樹
脂等からなるほぼ半球状の突起220を、ポッティグ等
により2段に重ねて形成している。突起220表面に
は、金属めっき層等からなる端子210を形成してい
る。端子210の一端は、突起220近くの半導体チッ
プの電極72に一連に接続している。
In the fifth mounting structure shown in FIG. 10, substantially hemispherical projections 220 made of a resilient polyimide resin or the like are formed on the semiconductor chip 70 near the electrodes 72 in a two-stage manner by potting or the like. ing. A terminal 210 made of a metal plating layer or the like is formed on the surface of the projection 220. One end of the terminal 210 is connected in series to the electrode 72 of the semiconductor chip near the protrusion 220.

【0049】突起200、220表面の端子210上に
は、導電性のAu等からなるバンプ230を形成してい
る。そして、そのバンプ230を基板10上の接続端子
50に、突起200、220の持つ弾性力を用いて、圧
接接続している。
On the terminals 210 on the surfaces of the projections 200 and 220, bumps 230 made of conductive Au or the like are formed. Then, the bump 230 is press-connected to the connection terminal 50 on the substrate 10 by using the elastic force of the projections 200 and 220.

【0050】具体的には、半導体チップ70上の複数の
各突起200、220をそれに対応する基板10上の接
続端子50に搭載した状態で、半導体チップ70をバネ
材(図示せず)等を用いて基板10方向に押圧してい
る。そして、突起200、220表面の端子210上に
形成されたバンプ230を、それに対応する基板10上
の接続端子50に、突起200、220の持つ弾性力を
用いて、圧接接続している。
More specifically, with the plurality of projections 200 and 220 on the semiconductor chip 70 mounted on the corresponding connection terminals 50 on the substrate 10, the semiconductor chip 70 is mounted on a spring material (not shown) or the like. And is pressed in the direction of the substrate 10. Then, the bumps 230 formed on the terminals 210 on the surfaces of the projections 200 and 220 are press-connected to the corresponding connection terminals 50 on the substrate 10 by using the elastic force of the projections 200 and 220.

【0051】図9又は図10に示した第5の実装構造
は、以上のように構成していて、この第5の実装構造に
おいては、半導体チップ70上の複数の各突起200、
220表面の端子210上に形成されたバンプ230に
高低差があっても、それらの各バンプ230を、それに
対応する基板10上の複数の各接続端子50に押しつけ
て、半導体チップ70上の複数の各突起200、220
を、各バンプ230の高低差に合わせて、その下方に適
宜量偏平に押し潰すことができる。そして、それらの高
低差のある複数の各バンプ230を、それに対応する基
板10上の複数の各接続端子50に、突起200、22
0の持つ弾性力を用いて、一定の押圧力以上で圧接接続
できる。
The fifth mounting structure shown in FIG. 9 or FIG. 10 is configured as described above. In the fifth mounting structure, a plurality of projections 200 on the semiconductor chip 70 are provided.
Even if there is a height difference between the bumps 230 formed on the terminals 210 on the surface 220, each of the bumps 230 is pressed against a corresponding one of the plurality of connection terminals 50 on the substrate 10 to form a plurality of bumps on the semiconductor chip 70. Each projection 200, 220
Can be appropriately squashed below the bumps 230 by an appropriate amount according to the height difference between the bumps 230. Then, the plurality of bumps 230 having the difference in height are attached to the plurality of connection terminals 50 on the substrate 10 corresponding to the bumps 230, 22.
With the use of the elastic force of 0, pressure connection can be performed with a certain pressing force or more.

【0052】図11又は図12は本発明の第6の実装構
造の好適な実施の形態を示し、図11又は図12はその
説明図である。以下に、この第6実装構造を説明する。
FIG. 11 or FIG. 12 shows a preferred embodiment of the sixth mounting structure of the present invention, and FIG. 11 or FIG. Hereinafter, the sixth mounting structure will be described.

【0053】図11又は図12の第6の実装構造では、
突起200、220表面の端子210上にバンプを形成
せずに、基板10上の接続端子50上に導電性のAu等
からなるバンプ240を形成している。
In the sixth mounting structure of FIG. 11 or FIG.
A bump 240 made of conductive Au or the like is formed on the connection terminal 50 on the substrate 10 without forming a bump on the terminal 210 on the surface of the projections 200 and 220.

【0054】そして、半導体チップ70上の突起20
0、220表面に形成された端子210を、それに対応
する基板10上の接続端子50上に形成されたバンプ2
40に、突起200、220の持つ弾性力を用いて、圧
接接続している。
Then, the protrusions 20 on the semiconductor chip 70
The terminals 210 formed on the surfaces of the substrate 2 and the corresponding bumps 2 formed on the corresponding connection terminals 50 on the substrate 10
40 is press-connected by using the elastic force of the projections 200 and 220.

【0055】その他は、図9又は図10に示した第5の
実装構造と同様に構成していて、この第6の実装構造に
おいては、基板10上の複数の各接続端子50上に形成
されたバンプ240に高低差があっても、それらの各バ
ンプ240を、それに対応する半導体チップ70上の複
数の各突起200、220表面の端子210に押しつけ
て、半導体チップ70上の複数の各突起200、220
を、各バンプ240の高低差に合わせて、その下方に適
宜量偏平に押し潰すことができる。そして、それらの高
低差のある複数の各バンプ240を、それに対応する半
導体チップ70上の複数の各突起200、220表面の
端子210に、突起200、220の持つ弾性力を用い
て、一定の押圧力以上で圧接接続できる。
In other respects, the structure is the same as that of the fifth mounting structure shown in FIG. 9 or FIG. 10, and in this sixth mounting structure, it is formed on a plurality of connection terminals 50 on the substrate 10. Even if there is a height difference between the bumps 240, the bumps 240 are pressed against the corresponding terminals 210 on the surface of the plurality of projections 200 and 220 on the semiconductor chip 70, and the respective bumps 240 on the semiconductor chip 70 are pressed. 200, 220
Can be squashed appropriately and flat below the bumps 240 in accordance with the height difference. Then, the plurality of bumps 240 having the difference in height are fixed to the corresponding terminals 210 on the surfaces of the plurality of protrusions 200 and 220 on the semiconductor chip 70 by using the elastic force of the protrusions 200 and 220 to a certain degree. Pressing connection can be made with a pressing force or higher.

【0056】図13は本発明の第7の実装構造に好適な
実施の形態を示し、図13はその説明図である。以下
に、この第7の実装構造を説明する。
FIG. 13 shows a preferred embodiment for the seventh mounting structure of the present invention, and FIG. 13 is an explanatory view thereof. Hereinafter, the seventh mounting structure will be described.

【0057】図の第7の実装構造では、半導体チップ7
0上に可撓性部材からなる複数の突起250を所定ピッ
チで縦横に格子状に並べて形成している。突起250内
側には、突起250を没入させる空隙260を形成して
いる。
In the seventh mounting structure shown in FIG.
A plurality of protrusions 250 made of a flexible member are formed on a grid at a predetermined pitch vertically and horizontally. A space 260 is formed inside the protrusion 250 so that the protrusion 250 is immersed.

【0058】突起250は、可撓性の合成樹脂シートで
形成していて、ドーム状をしている。突起250は、可
塑性であると共に熱可塑性の合成樹脂シートを加熱して
軟化させた状態で、その合成樹脂シートをプレス成形金
型で上下に挟み込むことにより、その合成樹脂シートに
縦横に並べて形成している。
The protrusion 250 is formed of a flexible synthetic resin sheet and has a dome shape. The protrusions 250 are formed by vertically and horizontally arranging the synthetic resin sheet vertically and horizontally by sandwiching the synthetic resin sheet up and down with a press molding die in a state where the synthetic resin sheet which is thermoplastic and thermoplastic is heated and softened. ing.

【0059】突起250周囲の合成樹脂シート部分は、
電極72が形成された半導体チップ70部分及びそれに
続く半導体チップ70部分に熱圧着している。
The synthetic resin sheet around the projection 250
The semiconductor chip 70 on which the electrode 72 is formed and the subsequent semiconductor chip 70 are thermocompression-bonded.

【0060】電極72直上の突起250周縁部分には、
スルーホールに導体を充填してなるビア270を、突起
250周縁部分を上下に貫通させて形成している。突起
250表面には、金属めっき層等からなる端子280を
形成している。端子280は、ビア270に連ねてい
る。そして、該端子280を、ビア270を介して、半
導体チップの電極72に電気的に接続している。
At the periphery of the protrusion 250 immediately above the electrode 72,
A via 270 in which a conductor is filled in a through hole is formed by vertically penetrating the periphery of the projection 250. A terminal 280 made of a metal plating layer or the like is formed on the surface of the projection 250. Terminal 280 is connected to via 270. The terminal 280 is electrically connected to the electrode 72 of the semiconductor chip via the via 270.

【0061】突起250表面の端子280上には、導電
性のAu等からなるバンプ300を形成している。
A bump 300 made of conductive Au or the like is formed on the terminal 280 on the surface of the projection 250.

【0062】半導体チップ70上の突起250表面の端
子280上に形成されたバンプ300は、基板10上の
接続端子50に、突起250の持つ弾性力を用いて、圧
接接続している。
The bump 300 formed on the terminal 280 on the surface of the projection 250 on the semiconductor chip 70 is press-connected to the connection terminal 50 on the substrate 10 by using the elastic force of the projection 250.

【0063】具体的には、図13に示したように、半導
体チップ70上の複数の各突起250表面の端子280
上のバンプ300を、それに対応する基板10上の複数
の各接続端子50に搭載した状態で、半導体チップ70
を、バネ材(図示せず)等を用いて、基板10方向に押
圧している。そして、半導体チップ70上の複数の各突
起250表面の端子280上のバンプ300を、それに
対応する基板10上の複数の各接続端子50に、突起2
50の持つ弾性力を用いて、圧接接続している。
More specifically, as shown in FIG. 13, the terminals 280 on the surface of each of the plurality of projections 250 on the semiconductor chip 70 are formed.
With the upper bump 300 mounted on each of the plurality of connection terminals 50 on the substrate 10 corresponding thereto, the semiconductor chip 70
Is pressed in the direction of the substrate 10 using a spring material (not shown) or the like. Then, the bump 300 on the terminal 280 on the surface of each of the plurality of protrusions 250 on the semiconductor chip 70 is attached to the corresponding one of the plurality of connection terminals 50 on the substrate 10.
The pressure connection is performed by using the elastic force of 50.

【0064】図13に示した第7の実装構造は、以上の
ように構成していて、この第7の実装構造においては、
半導体チップ70上の複数の各突起250表面の端子2
80上のバンプ300に高低差があっても、それらの各
バンプ300を、それに対応する基板10上の複数の各
接続端子50に押し付けて、半導体チップ70上の複数
の各突起250を、各バンプ300の高低差に合わせ
て、その内側の空隙260内に撓ませて適宜深さ没入さ
せることができる。そして、それらの高低差のある複数
の各バンプ300を、それに対応する基板10上の複数
の各接続端子50に、突起250の持つ弾性力を用い
て、一定の押圧力以上で圧接接続できる。
The seventh mounting structure shown in FIG. 13 is configured as described above, and in the seventh mounting structure,
Terminal 2 on the surface of each of a plurality of protrusions 250 on semiconductor chip 70
Even if there is a difference in height between the bumps 300 on the semiconductor chip 70, the respective bumps 300 are pressed against the corresponding connection terminals 50 on the substrate 10, and the respective projections 250 on the semiconductor chip 70 In accordance with the height difference of the bump 300, the bump 300 can be bent into the space 260 inside the bump 300 to be appropriately immersed in the depth. Then, the plurality of bumps 300 having the difference in height can be pressed and connected to the corresponding plurality of connection terminals 50 on the substrate 10 by using the elastic force of the projection 250 at a certain pressing force or more.

【0065】図14は本発明の第8の実装構造の好適な
実施の形態を示し、図14はその説明図である。以下
に、この第8の実装構造を説明する。
FIG. 14 shows a preferred embodiment of the eighth mounting structure of the present invention, and FIG. 14 is an explanatory view thereof. Hereinafter, the eighth mounting structure will be described.

【0066】図の第8の実装構造では、半導体チップ7
0上の突起250表面の端子280上にバンプを形成せ
ずに、基板10上の接続端子50上に導電性のAu等か
らなるバンプ310を形成している。そして、そのバン
プ310を、半導体チップ70上の突起250表面の端
子280に、突起250の弾性力を用いて、圧接接続し
ている。
In the eighth mounting structure shown in FIG.
A bump 310 made of conductive Au or the like is formed on the connection terminal 50 on the substrate 10 without forming a bump on the terminal 280 on the surface of the protrusion 250 on the substrate 0. Then, the bump 310 is press-connected to the terminal 280 on the surface of the protrusion 250 on the semiconductor chip 70 by using the elastic force of the protrusion 250.

【0067】その他は、図13に示した第7の実装構造
と同様に構成していて、この第8の実装構造において
は、基板10上の複数の各接続端子50上のバンプ31
0に高低差があっても、それらの各バンプ310を、そ
れに対応する半導体チップ70上の複数の各突起250
表面の端子280に押し付けて、半導体チップ70上の
複数の各突起250を、各バンプ310の高低差に合わ
せて、その内側の空隙260内に撓ませて適宜深さ没入
させることができる。そして、それらの高低差のある複
数の各バンプ310を、それに対応する半導体チップ7
0上の複数の各突起250表面の端子280に、突起2
50の持つ弾性力を用いて、一定の押圧力以上で圧接接
続できる。
In other respects, the structure is the same as that of the seventh mounting structure shown in FIG. 13. In the eighth mounting structure, the bumps 31 on the plurality of connection terminals 50 on the substrate 10 are provided.
Even if there is a height difference between the bumps 310, each of the bumps 310 is replaced with a corresponding one of the plurality of projections 250 on the semiconductor chip 70.
The plurality of protrusions 250 on the semiconductor chip 70 can be pressed into the terminals 280 on the front surface and bent into the gaps 260 inside the bumps 310 in accordance with the height difference of the bumps 310 so as to be immersed to an appropriate depth. Then, the plurality of bumps 310 having the height difference are connected to the corresponding semiconductor chip 7.
0 on the terminals 280 on the surface of each of the plurality of protrusions 250
By using the elastic force of 50, pressure connection can be performed with a certain pressing force or more.

【0068】なお、第1又は第2の実装構造において
は、図15に示したように、基板10上の接続回路40
上に、導電性の可撓性合成樹脂材からなる柱22を介し
て、接続端子50を兼ねた導電性の可撓性合成樹脂材か
らなる舌片20であって、その直下の基板10上に空隙
30が形成された舌片20を横方向に延設しても良い。
そして、その接続端子50を兼ねた舌片20に、半導体
チップの電極72上に形成されたバンプ80を、舌片2
0の持つ弾性力を用いて、圧接接続したり、その接続端
子50を兼ねた舌片20上に形成されたバンプ90を、
半導体チップの電極72に、舌片20の持つ弾性力を用
いて、圧接接続したりしても良い。
In the first or second mounting structure, as shown in FIG.
A tongue piece 20 made of a conductive flexible synthetic resin material also serving as a connection terminal 50 via a pillar 22 made of a conductive flexible synthetic resin material, The tongue piece 20 in which the gap 30 is formed may be extended in the lateral direction.
Then, the bump 80 formed on the electrode 72 of the semiconductor chip is attached to the tongue piece 20 also serving as the connection terminal 50.
The bump 90 formed on the tongue piece 20 serving as the connection terminal 50 or the connection terminal 50 by using the elastic force of zero.
The electrode 72 of the semiconductor chip may be connected by pressure using the elastic force of the tongue piece 20.

【0069】又は、図16に示したように、柱22及び
舌片20を、導電性のない可撓性合成樹脂材で形成し
て、その柱22及び舌片20表面に金属めっき層等から
なる導体層24であって、基板10上の接続回路40に
電気的に接続された接続端子50用の導体層24を形成
しても良い。そして、その舌片20表面の接続端子50
用の導体層24に、半導体チップの電極72上に形成さ
れたバンプ80を、舌片20の持つ弾性力を用いて、圧
接接続したり、その舌片20表面の接続端子50用の導
体層24上に形成されたバンプ90を、半導体チップの
電極72に、舌片20の持つ弾性力を用いて、圧接接続
したりしても良い。
Alternatively, as shown in FIG. 16, the pillar 22 and the tongue piece 20 are formed of a non-conductive flexible synthetic resin material, and the surfaces of the pillar 22 and the tongue piece 20 are covered with a metal plating layer or the like. It is also possible to form a conductor layer 24 for the connection terminal 50 which is a conductor layer 24 that is electrically connected to the connection circuit 40 on the substrate 10. The connection terminal 50 on the surface of the tongue piece 20
The bump 80 formed on the electrode 72 of the semiconductor chip is press-connected to the conductor layer 24 using the elastic force of the tongue piece 20, or the conductor layer for the connection terminal 50 on the surface of the tongue piece 20 is formed. The bumps 90 formed on the semiconductor chip 24 may be press-connected to the electrodes 72 of the semiconductor chip by using the elastic force of the tongue piece 20.

【0070】また、舌片20は、図17に示したよう
に、小舌片22を基板10上に複数枚放射状に並べて形
成しても良い。そして、その舌片20の複数枚の各小舌
片22表面に形成された接続端子50に、半導体チップ
の電極72上に形成された所定のバンプ80を圧接接続
しても良い。そして、その所定のバンプ80を基板10
上の舌片20表面の接続端子50に確実に電気的に接続
できるようにしても良い。
As shown in FIG. 17, the tongue piece 20 may be formed by arranging a plurality of small tongue pieces 22 on the substrate 10 in a radial pattern. Then, predetermined bumps 80 formed on the electrodes 72 of the semiconductor chip may be connected by pressure to the connection terminals 50 formed on the surfaces of the plurality of small tongue pieces 22 of the tongue piece 20. Then, the predetermined bump 80 is attached to the substrate 10.
You may make it electrically connect to the connection terminal 50 of the surface of the upper tongue piece 20 reliably.

【0071】また、第5又は第6の実装構造において
は、図18に示したように、突起200、220を、半
導体チップの電極72上に形成して、その電極72直上
の突起200、220部分に、スルーホールに導体を充
填してなるビア74を、突起200、220を上下に貫
通させて形成しても良い。そして、そのビア74を介し
て、半導体チップの電極72を突起200、220表面
の端子210に電気的に接続しても良い。
In the fifth or sixth mounting structure, as shown in FIG. 18, the projections 200 and 220 are formed on the electrodes 72 of the semiconductor chip, and the projections 200 and 220 immediately above the electrodes 72 are formed. A via 74 formed by filling a through-hole with a conductor may be formed in the portion by vertically penetrating the protrusions 200 and 220. Then, the electrodes 72 of the semiconductor chip may be electrically connected to the terminals 210 on the surfaces of the projections 200 and 220 via the vias 74.

【0072】また、図9又は図10に示した第5の実装
構造においては、バンプ230を端子210上に形成せ
ずに、端子210を、基板10上の接続端子50に、突
起200、220の持つ弾性力を用いて、直接に圧接接
続しても良く、そのようにしても、図9又は図10に示
した第5の実装構造とほぼ同様な作用を持つ実装構造を
提供できる。
In the fifth mounting structure shown in FIG. 9 or FIG. 10, the bumps 230 are not formed on the terminals 210, and the terminals 210 are connected to the connection terminals 50 on the substrate 10, and the projections 200 and 220 are formed. May be directly connected by pressure using the elastic force possessed by the above, and even in such a case, a mounting structure having substantially the same operation as the fifth mounting structure shown in FIG. 9 or FIG. 10 can be provided.

【0073】同様に、図11又は図12に示した第6の
実装構造においても、バンプ240を基板10上の接続
端子50に形成せずに、端子210を、基板10上の接
続端子50に、突起200、220の持つ弾性力を用い
て、直接に圧接接続しても良く、そのようにしても、図
11又は図12に示した第6の実装構造とほぼ同様な作
用を持つ実装構造を提供できる。
Similarly, also in the sixth mounting structure shown in FIG. 11 or FIG. 12, the terminal 210 is connected to the connection terminal 50 on the substrate 10 without forming the bump 240 on the connection terminal 50 on the substrate 10. , May be directly connected by pressure using the elastic force of the projections 200 and 220. Even in such a case, the mounting structure having substantially the same operation as the sixth mounting structure shown in FIG. 11 or FIG. Can be provided.

【0074】[0074]

【発明の効果】以上説明したように、本発明の第1ない
し第8の実装構造によれば、半導体チップの複数の各電
極上に形成されたバンプ、基板上の複数の各舌片表面の
接続端子上に形成されたバンプ、基板上の複数の各突起
表面の接続端子上に形成されたバンプ、半導体チップ上
の複数の各突起表面の端子上に形成されたバンプ、又は
基板上の複数の各接続端子上に形成されたバンプに高低
差があっても、それらの各バンプを、それに対応する基
板上の舌片表面に形成された複数の各接続端子、半導体
チップの複数の各電極、基板上の複数の各突起表面の接
続端子、基板上の複数の各接続端子、又は半導体チップ
上の複数の各突起表面の端子に、舌片又は突起の持つ弾
性力を用いて、一定の押圧力以上で確実に圧接接続でき
る。そして、それらの複数の各バンプを研磨等して、そ
れらの各バンプの高さを同一に揃える必要を無くすこと
ができる。
As described above, according to the first to eighth mounting structures of the present invention, the bumps formed on the respective electrodes of the semiconductor chip and the surfaces of the respective tongue pieces on the substrate are formed. A bump formed on the connection terminal, a bump formed on the connection terminal on each of the plurality of protrusion surfaces on the substrate, a bump formed on a terminal on each of the plurality of protrusion surfaces on the semiconductor chip, or a plurality of bumps on the substrate Even if there is a height difference between the bumps formed on the respective connection terminals, the respective bumps are replaced with a plurality of the respective connection terminals formed on the surface of the tongue piece on the substrate and a plurality of the respective electrodes of the semiconductor chip. A plurality of connection terminals on the surface of each of the plurality of protrusions on the substrate, a plurality of connection terminals on the substrate, or a plurality of terminals on the surface of each of the plurality of protrusions on the semiconductor chip, using a resilient force of the tongue or the protrusion, Pressure connection can be made reliably with a pressing force or higher. The plurality of bumps can be polished or the like to eliminate the need to make the heights of the bumps uniform.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実装構造の基板の平面図であ
る。
FIG. 1 is a plan view of a substrate having a first mounting structure according to the present invention.

【図2】図1のA−A断面図である。FIG. 2 is a sectional view taken along line AA of FIG.

【図3】本発明の第1の実装構造の説明図である。FIG. 3 is an explanatory diagram of a first mounting structure of the present invention.

【図4】本発明の第2の実装構造の説明図である。FIG. 4 is an explanatory diagram of a second mounting structure of the present invention.

【図5】本発明の第3の実装構造の説明図である。FIG. 5 is an explanatory diagram of a third mounting structure of the present invention.

【図6】本発明の第3の実装構造の説明図である。FIG. 6 is an explanatory diagram of a third mounting structure of the present invention.

【図7】本発明の第4の実装構造の説明図である。FIG. 7 is an explanatory diagram of a fourth mounting structure of the present invention.

【図8】本発明の第4の実装構造の説明図である。FIG. 8 is an explanatory diagram of a fourth mounting structure of the present invention.

【図9】本発明の第5の実装構造の説明図である。FIG. 9 is an explanatory diagram of a fifth mounting structure of the present invention.

【図10】本発明の第5の実装構造の説明図である。FIG. 10 is an explanatory diagram of a fifth mounting structure of the present invention.

【図11】本発明の第6の実装構造の説明図である。FIG. 11 is an explanatory diagram of a sixth mounting structure of the present invention.

【図12】本発明の第6の実装構造の説明図である。FIG. 12 is an explanatory diagram of a sixth mounting structure of the present invention.

【図13】本発明の第7の実装構造の説明図である。FIG. 13 is an explanatory diagram of a seventh mounting structure of the present invention.

【図14】本発明の第8の実装構造の説明図である。FIG. 14 is an explanatory diagram of an eighth mounting structure of the present invention.

【図15】本発明の第1又は第2の実装構造の基板の正
面断面図である。
FIG. 15 is a front sectional view of a substrate having the first or second mounting structure of the present invention.

【図16】本発明の第1又は第2の実装構造の基板の正
面断面図である。
FIG. 16 is a front sectional view of a substrate having the first or second mounting structure of the present invention.

【図17】本発明の第1又は第2の実装構造の基板の一
部拡大平面図である。
FIG. 17 is a partially enlarged plan view of a substrate having the first or second mounting structure of the present invention.

【図18】本発明の第5又は第6の実装構造の半導体チ
ップの一部拡大正面断面図である。
FIG. 18 is a partially enlarged front sectional view of a semiconductor chip having a fifth or sixth mounting structure according to the present invention.

【符号の説明】[Explanation of symbols]

10 基板 12a スリット 20 舌片 30 空隙 40 接続回路 50 接続端子 70 半導体チップ 72 半導体チップの電極 80、90 バンプ 100 突起 110 空隙 120 接続端子 130、160 ビア 140 バンプ 200、220 突起 210 端子 230、240 バンプ 250 突起 260 空隙 270 ビア 280 端子 300、310 バンプ DESCRIPTION OF SYMBOLS 10 Substrate 12a Slit 20 Tongue piece 30 Void 40 Connection circuit 50 Connection terminal 70 Semiconductor chip 72 Semiconductor chip electrode 80, 90 Bump 100 Projection 110 Void 120 Connection terminal 130, 160 Via 140 Bump 200, 220 Projection 210 Terminal 230, 240 Bump 250 Projection 260 Void 270 Via 280 Terminal 300, 310 Bump

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 基板上に形成された可撓性部材からなる
舌片であって、その直下の基板上に舌片を没入させる空
隙が形成された舌片表面に前記基板の接続回路に電気的
に接続された接続端子が形成され、該接続端子に、半導
体チップの電極上に形成された導電性のバンプが前記舌
片の持つ弾性力を用いて圧接接続されてなる半導体チッ
プの基板への実装構造。
1. A tongue piece made of a flexible member formed on a substrate, and a tongue piece surface on which a gap is formed on a substrate directly below the tongue piece, the connection circuit of the substrate being electrically connected to the tongue piece. To the substrate of the semiconductor chip in which electrically connected connection terminals are formed, and conductive bumps formed on the electrodes of the semiconductor chip are connected to the connection terminals by pressure contact using the elastic force of the tongue pieces. Mounting structure.
【請求項2】 基板上に形成された可撓性部材からなる
舌片であって、その直下の基板上に舌片を没入させる空
隙が形成された舌片表面に前記基板の接続回路に電気的
に接続された接続端子が形成され、該接続端子上に形成
された導電性のバンプが、半導体チップの電極に前記舌
片の持つ弾性力を用いて圧接接続されてなる半導体チッ
プの基板への実装構造。
2. A tongue piece formed of a flexible member formed on a substrate, and a surface of the tongue piece formed with a space for immersing the tongue piece on a substrate immediately below the tongue piece is electrically connected to a connection circuit of the substrate. A connection terminal connected to the semiconductor chip is formed, and a conductive bump formed on the connection terminal is pressure-connected to an electrode of the semiconductor chip by using an elastic force of the tongue. Mounting structure.
【請求項3】 基板上に形成された可撓性部材からなる
突起であって、その内側に突起を没入させる空隙が形成
された突起表面に前記基板の接続回路に電気的に接続さ
れた接続端子が形成され、該接続端子に、半導体チップ
の電極上に形成された導電性のバンプが前記突起の持つ
弾性力を用いて圧接接続されてなる半導体チップの基板
への実装構造。
3. A connection electrically connected to a connection circuit of the substrate on a surface of the projection formed of a flexible member formed on the substrate and having a void formed therein so as to be immersed therein. A mounting structure of a semiconductor chip on a substrate, wherein a terminal is formed and a conductive bump formed on an electrode of the semiconductor chip is press-connected to the connection terminal by using an elastic force of the projection.
【請求項4】 基板上に形成された可撓性部材からなる
突起であって、その内側に突起を没入させる空隙が形成
された突起表面に前記基板の接続回路に電気的に接続さ
れた接続端子が形成され、該接続端子上に形成された導
電性のバンプが、半導体チップの電極に前記突起の持つ
弾性力を用いて圧接接続されてなる半導体チップの基板
への実装構造。
4. A connection electrically connected to a connection circuit of the substrate on a surface of the projection formed of a flexible member formed on the substrate and having a void formed therein so that the projection is immersed therein. A mounting structure of a semiconductor chip on a substrate, wherein a terminal is formed, and a conductive bump formed on the connection terminal is press-connected to an electrode of the semiconductor chip by using an elastic force of the projection.
【請求項5】 半導体チップ上に形成された弾力性のあ
る突起表面に前記半導体チップの電極に電気的に接続さ
れた端子が形成され、該端子上に形成された導電性のバ
ンプが、基板上の接続端子に前記突起の持つ弾性力を用
いて圧接接続されてなる半導体チップの基板への実装構
造。
5. A terminal electrically connected to an electrode of the semiconductor chip is formed on a surface of an elastic projection formed on the semiconductor chip, and a conductive bump formed on the terminal is formed on a substrate. A mounting structure of a semiconductor chip mounted on a substrate, which is connected to an upper connection terminal by pressure using an elastic force of the projection.
【請求項6】 半導体チップ上に形成された弾力性のあ
る突起表面に前記半導体チップの電極に電気的に接続さ
れた端子が形成され、該端子に、基板上の接続端子上に
形成された導電性のバンプが前記突起の持つ弾性力を用
いて圧接接続されてなる半導体チップの基板への実装構
造。
6. A terminal electrically connected to an electrode of the semiconductor chip is formed on an elastic projection surface formed on the semiconductor chip, and the terminal is formed on a connection terminal on the substrate. A mounting structure of a semiconductor chip on a substrate, in which conductive bumps are connected by pressure using the elastic force of the projections.
【請求項7】 半導体チップ上に形成された可撓性部材
からなる突起であって、その内側に突起を没入させる空
隙が形成された突起表面に前記半導体チップの電極に電
気的に接続された端子が形成され、該端子上に形成され
た導電性のバンプが、基板上の接続端子に前記突起の持
つ弾性力を用いて圧接接続されてなる半導体チップの基
板への実装構造。
7. A projection formed of a flexible member formed on a semiconductor chip, and electrically connected to an electrode of the semiconductor chip on a surface of the projection formed with a void inside the projection to immerse the projection. A semiconductor chip mounting structure in which a terminal is formed and a conductive bump formed on the terminal is press-connected to a connection terminal on the substrate by using an elastic force of the protrusion.
【請求項8】 半導体チップ上に形成された可撓性部材
からなる突起であって、その内側に突起を没入させる空
隙が形成された突起表面に前記半導体チップの電極に電
気的に接続された端子が形成され、該端子に、基板上の
接続端子上に形成された導電性のバンプが前記突起の持
つ弾性力を用いて圧接接続されてなる半導体チップの基
板への実装構造。
8. A projection formed of a flexible member formed on a semiconductor chip, and electrically connected to an electrode of the semiconductor chip on a surface of the projection formed with a void inside the projection for recessing the projection. A semiconductor chip mounting structure in which a terminal is formed, and a conductive bump formed on a connection terminal on the substrate is press-connected to the terminal by using an elastic force of the projection.
JP12793397A 1997-04-28 1997-04-28 Mounting structure of semiconductor chip on substrate Pending JPH10303345A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12793397A JPH10303345A (en) 1997-04-28 1997-04-28 Mounting structure of semiconductor chip on substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12793397A JPH10303345A (en) 1997-04-28 1997-04-28 Mounting structure of semiconductor chip on substrate

Publications (1)

Publication Number Publication Date
JPH10303345A true JPH10303345A (en) 1998-11-13

Family

ID=14972233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12793397A Pending JPH10303345A (en) 1997-04-28 1997-04-28 Mounting structure of semiconductor chip on substrate

Country Status (1)

Country Link
JP (1) JPH10303345A (en)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001049088A1 (en) * 1999-12-28 2001-07-05 Intel Corporation Direct bga attachment without solder reflow
JP2003506873A (en) * 1999-07-30 2003-02-18 フォームファクター,インコーポレイテッド Interconnect assembly and method
JP2006098637A (en) * 2004-09-29 2006-04-13 Seiko Epson Corp Semiconductor device, mounting structure, electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
US7268430B2 (en) 2004-08-30 2007-09-11 Renesas Technology Corp. Semiconductor device and process for manufacturing the same
JP2009117607A (en) * 2007-11-06 2009-05-28 Shinko Electric Ind Co Ltd Wiring substrate, semiconductor device and manufacturing method thereof
JP2009238799A (en) * 2008-03-26 2009-10-15 Fujikura Ltd Electronic component mounting board, method for manufacturing the same, and electronic circuit component
JP2009252784A (en) * 2008-04-01 2009-10-29 Fujikura Ltd Electronic component mounting board, method for manufacturing the same and electronic circuit unit
JP2011503862A (en) * 2007-11-08 2011-01-27 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ Electronic components with mechanically separated ball connections
US8199516B2 (en) 2008-03-26 2012-06-12 Fujikura Ltd. Electronic component mounting board, method for manufacturing the same and electronic circuit unit
WO2018159309A1 (en) * 2017-03-03 2018-09-07 株式会社デンソー Semiconductor device and manufacturing method thereof

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003506873A (en) * 1999-07-30 2003-02-18 フォームファクター,インコーポレイテッド Interconnect assembly and method
US6750551B1 (en) 1999-12-28 2004-06-15 Intel Corporation Direct BGA attachment without solder reflow
WO2001049088A1 (en) * 1999-12-28 2001-07-05 Intel Corporation Direct bga attachment without solder reflow
US7776735B2 (en) 2004-08-30 2010-08-17 Renesas Technology Corp. Semiconductor device and process for manufacturing the same
US7268430B2 (en) 2004-08-30 2007-09-11 Renesas Technology Corp. Semiconductor device and process for manufacturing the same
KR100821574B1 (en) * 2004-08-30 2008-04-15 가부시끼가이샤 르네사스 테크놀로지 Manufacturing Method of Semiconductor Device
CN100437995C (en) * 2004-08-30 2008-11-26 株式会社瑞萨科技 Semiconductor device and manufacturing method thereof
JP2006098637A (en) * 2004-09-29 2006-04-13 Seiko Epson Corp Semiconductor device, mounting structure, electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2009117607A (en) * 2007-11-06 2009-05-28 Shinko Electric Ind Co Ltd Wiring substrate, semiconductor device and manufacturing method thereof
JP2011503862A (en) * 2007-11-08 2011-01-27 コミッサリア ア レネルジー アトミーク エ オ ゼネルジ ザルタナテイヴ Electronic components with mechanically separated ball connections
JP2009238799A (en) * 2008-03-26 2009-10-15 Fujikura Ltd Electronic component mounting board, method for manufacturing the same, and electronic circuit component
US8199516B2 (en) 2008-03-26 2012-06-12 Fujikura Ltd. Electronic component mounting board, method for manufacturing the same and electronic circuit unit
JP2009252784A (en) * 2008-04-01 2009-10-29 Fujikura Ltd Electronic component mounting board, method for manufacturing the same and electronic circuit unit
WO2018159309A1 (en) * 2017-03-03 2018-09-07 株式会社デンソー Semiconductor device and manufacturing method thereof
JP2018147995A (en) * 2017-03-03 2018-09-20 株式会社デンソー Semiconductor device and manufacturing method of the same
US11183480B2 (en) 2017-03-03 2021-11-23 Denso Corporation Semiconductor device

Similar Documents

Publication Publication Date Title
US6441495B1 (en) Semiconductor device of stacked chips
US6667541B1 (en) Terminal land frame and method for manufacturing the same
KR101410514B1 (en) Semiconductor die package using leadframe and clip and method of manufacturing
EP0439134A2 (en) Substrate for packaging a semiconductor device, packaging structure and method
KR20080037740A (en) A microfeature assembly comprising an interconnect structure and a method of forming the interconnect structure
JPH0737942A (en) Inspection connector and manufacturing method thereof
US6782615B2 (en) Method of surface-mounting electronic components
JPH10303345A (en) Mounting structure of semiconductor chip on substrate
US6897088B2 (en) Method for connecting circuit devices
JP2004515078A (en) Semiconductor module manufacturing method and module manufactured according to the method
JPH09312355A (en) Semiconductor device and manufacturing method thereof
JP3165959B2 (en) Semiconductor chip mounting structure and semiconductor device
JPS63275127A (en) Electrical connection contact
US9774112B2 (en) Press-fit terminal, semiconductor device, power conversion apparatus and method of manufacturing press-fit terminal
JP2001035961A (en) Semiconductor device and manufacturing method thereof
JPH09162230A (en) Electronic circuit device and method of manufacturing the same
JP3519924B2 (en) Semiconductor device structure and method of manufacturing the same
JPH0710973U (en) Mounting structure of integrated circuit board
JP2001094227A (en) Wiring board for mounting semiconductor chip and method of mounting semiconductor chip using the board
JPH11224918A (en) Semiconductor device and manufacturing method thereof
EP1500041B1 (en) Module for a data carrier with improved bump counterparts
JP3676590B2 (en) Semiconductor device
JP3252253B2 (en) Surface mount type connector
JP2006237503A (en) Semiconductor device and manufacturing method thereof
JP2002298950A (en) Electric connector