JPH10303392A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10303392A JPH10303392A JP9327841A JP32784197A JPH10303392A JP H10303392 A JPH10303392 A JP H10303392A JP 9327841 A JP9327841 A JP 9327841A JP 32784197 A JP32784197 A JP 32784197A JP H10303392 A JPH10303392 A JP H10303392A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polysilicon
- insulating layer
- pad
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/011—Manufacture or treatment of electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/063—Manufacture or treatment of conductive parts of the interconnections by forming conductive members before forming protective insulating material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】 パッド用ポリシリコン層を形成するための工
程時に、工程のマージンを高めることができる半導体装
置の製造方法を提供する。 【解決手段】 パッド用ポリシリコン層を形成させるた
めのコンタクトホールをパッドマスクを使用しないで、
平坦化絶縁膜の上に窒化膜を形成させ、その窒化膜を実
際のコンタクトホールの大きさより大きく除去してパタ
ーニングしてその窒化膜の側面に側壁を形成させてか
ら、その側壁をマスクにしてコンタクトホールを造るよ
うにした。
程時に、工程のマージンを高めることができる半導体装
置の製造方法を提供する。 【解決手段】 パッド用ポリシリコン層を形成させるた
めのコンタクトホールをパッドマスクを使用しないで、
平坦化絶縁膜の上に窒化膜を形成させ、その窒化膜を実
際のコンタクトホールの大きさより大きく除去してパタ
ーニングしてその窒化膜の側面に側壁を形成させてか
ら、その側壁をマスクにしてコンタクトホールを造るよ
うにした。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置に関
し、特にパッド用ポリシリコン層を形成する工程におい
てその工程のマージン（余裕度）を高めることができる
半導体装置の製造方法に関する。
し、特にパッド用ポリシリコン層を形成する工程におい
てその工程のマージン（余裕度）を高めることができる
半導体装置の製造方法に関する。
【０００２】
【従来の技術】現在、高集積化が進められている半導体
メモリ装置においては、セルトランジスタを形成した
後、セルトランジスタのソース／ドレインにコンタクト
されるパッド用ポリシリコン層を一定の高さに形成し、
後続する工程のマージンを高めるようにしている。これ
は、ＣＯＢ(Capacitor Over Bitline)構造のＤＲＡＭに
おいて後続する工程における整列余裕度を高めることが
できるため、多くの研究がなされているが、特にビット
ラインをコンタクトさせるためのコンタクトホール形成
時に、パッド用ポリシリコン層を用いることにより、コ
ンタクトホールのアスペクト比を大きくする必要が無く
なる。
メモリ装置においては、セルトランジスタを形成した
後、セルトランジスタのソース／ドレインにコンタクト
されるパッド用ポリシリコン層を一定の高さに形成し、
後続する工程のマージンを高めるようにしている。これ
は、ＣＯＢ(Capacitor Over Bitline)構造のＤＲＡＭに
おいて後続する工程における整列余裕度を高めることが
できるため、多くの研究がなされているが、特にビット
ラインをコンタクトさせるためのコンタクトホール形成
時に、パッド用ポリシリコン層を用いることにより、コ
ンタクトホールのアスペクト比を大きくする必要が無く
なる。
【０００３】以下、添付図１、２に基づき従来の技術の
半導体装置の製造工程を説明する。まず、図１ａに示す
ように、半導体基板に素子隔離層を形成して活性領域を
定め、活性領域上に複数のセルトランジスタ１を形成す
る。図１ｂに示すように、セルトランジスタ１を含む全
面に絶縁層として酸化膜層２を形成する。次いで、酸化
膜層２上に平坦化用絶縁層３を形成する。
半導体装置の製造工程を説明する。まず、図１ａに示す
ように、半導体基板に素子隔離層を形成して活性領域を
定め、活性領域上に複数のセルトランジスタ１を形成す
る。図１ｂに示すように、セルトランジスタ１を含む全
面に絶縁層として酸化膜層２を形成する。次いで、酸化
膜層２上に平坦化用絶縁層３を形成する。
【０００４】そして、図１ｃに示すように、フォトリソ
グラフィ工程で平坦化用絶縁層３、酸化膜層２を選択的
に除去して、セルトランジスタのソース／ドレイン領域
が露出されるようにパッドコンタクトホール４を形成す
る。このパッドコンタクトホール４は、素子の最小デザ
インルール(minimum design rule)（例えば、２５６Ａ
Ｍａｓｋは０．２２５×０．２２５μｍ2 程度）により
形成される。次いで、図２ｄに示すように、パッドコン
タクトホール４を含む全面にポリシリコン層５ａを形成
する。
グラフィ工程で平坦化用絶縁層３、酸化膜層２を選択的
に除去して、セルトランジスタのソース／ドレイン領域
が露出されるようにパッドコンタクトホール４を形成す
る。このパッドコンタクトホール４は、素子の最小デザ
インルール(minimum design rule)（例えば、２５６Ａ
Ｍａｓｋは０．２２５×０．２２５μｍ2 程度）により
形成される。次いで、図２ｄに示すように、パッドコン
タクトホール４を含む全面にポリシリコン層５ａを形成
する。
【０００５】そして、図２ｅに示すように、パッドマス
クを用いてポリシリコン層５ａを選択的にエッチングし
てパッド用ポリシリコン層５ｂを形成する。このパッド
用ポリシリコン層５ｂは、素子の最小デザインルールを
適用する必要はないが、微細なパターン寸法（例えば
０．４μ幅／０．２μ間隔）に形成される。次いで、図
示していないが、平坦化用絶縁層を形成し、キャパシタ
形成工程を進める。
クを用いてポリシリコン層５ａを選択的にエッチングし
てパッド用ポリシリコン層５ｂを形成する。このパッド
用ポリシリコン層５ｂは、素子の最小デザインルールを
適用する必要はないが、微細なパターン寸法（例えば
０．４μ幅／０．２μ間隔）に形成される。次いで、図
示していないが、平坦化用絶縁層を形成し、キャパシタ
形成工程を進める。
【０００６】このような従来の技術の半導体装置の製造
工程においては、セルトランジスタを形成した後に、セ
ルトランジスタのソース／ドレインにコンタクトされる
パッド用ポリシリコン層を一定の高さに形成して、後続
する工程に移ると、その工程では、ソース、ドレイン領
域へのコンタクトがこのパッド用ポリシリコンで行うこ
とができるので、その後続の工程のマージンを高くする
ことができる。
工程においては、セルトランジスタを形成した後に、セ
ルトランジスタのソース／ドレインにコンタクトされる
パッド用ポリシリコン層を一定の高さに形成して、後続
する工程に移ると、その工程では、ソース、ドレイン領
域へのコンタクトがこのパッド用ポリシリコンで行うこ
とができるので、その後続の工程のマージンを高くする
ことができる。
【０００７】
【発明が解決しようとする課題】従来の技術の半導体装
置の製造工程においてはパッド用ポリシリコン層を形成
することで工程のマージンを高めることができるが、パ
ッドコンタクトホールの形成が最小デザインルールを適
用して形成されるため、パッドコンタクトホールを形成
するためのフォトリソグラフィ工程によるパターン形成
の余裕度が十分ではない。又、パッド用ポリシリコン層
もやはり微細なパターン寸法に形成されるため、正確な
パターニングが難しい。
置の製造工程においてはパッド用ポリシリコン層を形成
することで工程のマージンを高めることができるが、パ
ッドコンタクトホールの形成が最小デザインルールを適
用して形成されるため、パッドコンタクトホールを形成
するためのフォトリソグラフィ工程によるパターン形成
の余裕度が十分ではない。又、パッド用ポリシリコン層
もやはり微細なパターン寸法に形成されるため、正確な
パターニングが難しい。
【０００８】本発明は、上記の従来の技術の半導体装置
の製造方法の問題点を解決するためになされたもので、
パッド用ポリシリコン層を形成する工程のマージンを高
めることができる半導体装置の製造方法を提供すること
をその目的とする。
の製造方法の問題点を解決するためになされたもので、
パッド用ポリシリコン層を形成する工程のマージンを高
めることができる半導体装置の製造方法を提供すること
をその目的とする。
【０００９】
【課題を解決するための手段】パッド用ポリシリコン層
の形成工程時に工程のマージンを高めるための本発明の
半導体装置の製造方法の一つの態様は、セルトランジス
タが形成された半導体基板の全面に絶縁層を形成し、そ
の絶縁層上に平坦化用絶縁層、窒化膜層を順次に形成
し、窒化膜層を選択的に除去して全面にポリシリコン層
を形成する。そのポリシリコン層をエッチバックしてパ
ターニングされた窒化膜層の側面にポリシリコン側壁を
形成し、パターニングされた窒化膜層及びポリシリコン
側壁をマスクにして露出された平坦化用絶縁層、絶縁層
を選択的に除去してパッドコンタクトホールを形成す
る。そのパッドコンタクトホールを含む全面にポリシリ
コン層を形成し、パターニングされた窒化膜層が露出さ
れるようにポリシリコン層を乾式エッチングしてパッド
用ポリシリコン層を形成する。また、他の態様では、キ
ャップ窒化膜層及び窒化物側壁を含むセルトランジスタ
が形成された半導体基板の全面に絶縁層を形成し、その
絶縁層上に平坦化用絶縁層を形成する。その平坦化用絶
縁層上にフォトレジスト層を形成して選択的に除去する
ようにパターニングする。そのパターニングされたフォ
トレジスト層をマスクにして平坦化用絶縁層、絶縁層を
選択的に除去してパッドコンタクトホールを形成する。
そして、そのフォトレジスト層を除去し、パッドコンタ
クトホールを含む全面にポリシリコン層を形成し、パタ
ーニングされた平坦化用絶縁層が露出されるように前記
ポリシリコン層を乾式エッチングしてパッド用ポリシリ
コン層を形成する。さらに、平坦化用絶縁層、絶縁層を
除去してキャップ窒化膜層が露出されるようにし、全面
に再びポリシリコン層を形成してそのポリシリコン層を
エッチバックして、パッド用ポリシリコン層の側面にポ
リシリコンの側壁を形成する。
の形成工程時に工程のマージンを高めるための本発明の
半導体装置の製造方法の一つの態様は、セルトランジス
タが形成された半導体基板の全面に絶縁層を形成し、そ
の絶縁層上に平坦化用絶縁層、窒化膜層を順次に形成
し、窒化膜層を選択的に除去して全面にポリシリコン層
を形成する。そのポリシリコン層をエッチバックしてパ
ターニングされた窒化膜層の側面にポリシリコン側壁を
形成し、パターニングされた窒化膜層及びポリシリコン
側壁をマスクにして露出された平坦化用絶縁層、絶縁層
を選択的に除去してパッドコンタクトホールを形成す
る。そのパッドコンタクトホールを含む全面にポリシリ
コン層を形成し、パターニングされた窒化膜層が露出さ
れるようにポリシリコン層を乾式エッチングしてパッド
用ポリシリコン層を形成する。また、他の態様では、キ
ャップ窒化膜層及び窒化物側壁を含むセルトランジスタ
が形成された半導体基板の全面に絶縁層を形成し、その
絶縁層上に平坦化用絶縁層を形成する。その平坦化用絶
縁層上にフォトレジスト層を形成して選択的に除去する
ようにパターニングする。そのパターニングされたフォ
トレジスト層をマスクにして平坦化用絶縁層、絶縁層を
選択的に除去してパッドコンタクトホールを形成する。
そして、そのフォトレジスト層を除去し、パッドコンタ
クトホールを含む全面にポリシリコン層を形成し、パタ
ーニングされた平坦化用絶縁層が露出されるように前記
ポリシリコン層を乾式エッチングしてパッド用ポリシリ
コン層を形成する。さらに、平坦化用絶縁層、絶縁層を
除去してキャップ窒化膜層が露出されるようにし、全面
に再びポリシリコン層を形成してそのポリシリコン層を
エッチバックして、パッド用ポリシリコン層の側面にポ
リシリコンの側壁を形成する。
【００１０】
【発明の実施の形態】以下、添付図面に基づいて本発明
の半導体装置の製造方法を説明する。図３〜図４は本発
明の第１の実施の形態の半導体装置の工程断面図であ
り、図５〜図６は本発明の第２の実施の形態の半導体装
置の工程断面図である。本発明の第１の実施の形態のパ
ッド用ポリシリコン層の形成工程は、まず、図３ａに示
すように、半導体基板２０に素子隔離層を形成して活性
領域を定め、活性領域上に複数のセルトランジスタ２１
を形成する。この際、セルトランジスタ２１は、ゲート
酸化膜上にゲート電極層として形成されるポリシリコン
層と、ポリシリコン層上のキャップ窒化膜層と、そして
積層された前記のゲート酸化膜、ポリシリコン層、キャ
ップ窒化膜層の側面に構成される窒化物側壁とを有して
いる。そのゲート電極の両側には不純物領域が形成され
ている。
の半導体装置の製造方法を説明する。図３〜図４は本発
明の第１の実施の形態の半導体装置の工程断面図であ
り、図５〜図６は本発明の第２の実施の形態の半導体装
置の工程断面図である。本発明の第１の実施の形態のパ
ッド用ポリシリコン層の形成工程は、まず、図３ａに示
すように、半導体基板２０に素子隔離層を形成して活性
領域を定め、活性領域上に複数のセルトランジスタ２１
を形成する。この際、セルトランジスタ２１は、ゲート
酸化膜上にゲート電極層として形成されるポリシリコン
層と、ポリシリコン層上のキャップ窒化膜層と、そして
積層された前記のゲート酸化膜、ポリシリコン層、キャ
ップ窒化膜層の側面に構成される窒化物側壁とを有して
いる。そのゲート電極の両側には不純物領域が形成され
ている。
【００１１】図３ｂに示すように、セルトランジスタ２
１を含む全面に絶縁層として酸化膜層２２を形成する。
次いで、酸化膜層２２上に平坦化用絶縁層２３を形成
し、その上に窒化膜層２４を形成する。そして、図３ｃ
に示すように、フォトリソグラフィ工程で窒化膜層２４
を選択的に除去してコンタクトホール２５を形成する。
このコンタクトホール２５は、実際のパッドコンタクト
ホールよりも大きいパターン寸法を有するように形成さ
れる。
１を含む全面に絶縁層として酸化膜層２２を形成する。
次いで、酸化膜層２２上に平坦化用絶縁層２３を形成
し、その上に窒化膜層２４を形成する。そして、図３ｃ
に示すように、フォトリソグラフィ工程で窒化膜層２４
を選択的に除去してコンタクトホール２５を形成する。
このコンタクトホール２５は、実際のパッドコンタクト
ホールよりも大きいパターン寸法を有するように形成さ
れる。
【００１２】次いで、図３ｄに示すように、パターニン
グされた窒化膜層２４に形成させたコンタクトホール２
５を含む全面にポリシリコン層を形成しエッチバックし
て、パターニングされた窒化膜層２４の側面にポリシリ
コン側壁２６を形成する。そして、図４ｅに示すよう
に、パターニングされた窒化膜層２４及びポリシリコン
側壁２６をマスクにして乾式エッチング工程で露出され
た平坦化用絶縁層２３、酸化膜層２２を選択的に除去し
て、セルトランジスタのソース／ドレイン領域が露出さ
れるようにパッドコンタクトホール２７を形成する。こ
のパッドコンタクトホール２７は、素子の最小デザイン
ルール又はそれ以下のデザインルールにより形成され
る。これは、実際のパッドコンタクトホールよりも大き
いパターン寸法を有するコンタクトホール２５をあらか
じめ形成し、そのコンタクトホール２５の側面にポリシ
リコン側壁２６を形成し、これを利用してＳＡＣ(Self-
Aligned Contact)技術を利用してパッドコンタクトホー
ル２７を形成することにより実現可能である。
グされた窒化膜層２４に形成させたコンタクトホール２
５を含む全面にポリシリコン層を形成しエッチバックし
て、パターニングされた窒化膜層２４の側面にポリシリ
コン側壁２６を形成する。そして、図４ｅに示すよう
に、パターニングされた窒化膜層２４及びポリシリコン
側壁２６をマスクにして乾式エッチング工程で露出され
た平坦化用絶縁層２３、酸化膜層２２を選択的に除去し
て、セルトランジスタのソース／ドレイン領域が露出さ
れるようにパッドコンタクトホール２７を形成する。こ
のパッドコンタクトホール２７は、素子の最小デザイン
ルール又はそれ以下のデザインルールにより形成され
る。これは、実際のパッドコンタクトホールよりも大き
いパターン寸法を有するコンタクトホール２５をあらか
じめ形成し、そのコンタクトホール２５の側面にポリシ
リコン側壁２６を形成し、これを利用してＳＡＣ(Self-
Aligned Contact)技術を利用してパッドコンタクトホー
ル２７を形成することにより実現可能である。
【００１３】次いで、図４ｆに示すように、パッドコン
タクトホール２７を含む全面にポリシリコン層２８ａを
形成する。そして、図４ｇに示すように、パターニング
された窒化膜層２４が露出されるようにポリシリコン層
２８ａを乾式エッチング或いはＣＭＰ工程でパッド用ポ
リシリコン層２８ｂを形成する。
タクトホール２７を含む全面にポリシリコン層２８ａを
形成する。そして、図４ｇに示すように、パターニング
された窒化膜層２４が露出されるようにポリシリコン層
２８ａを乾式エッチング或いはＣＭＰ工程でパッド用ポ
リシリコン層２８ｂを形成する。
【００１４】次に、本発明の第２の実施の形態に従う半
導体装置のパッド用ポリシリコン層の製造工程について
説明する。本発明の第２の実施の形態に従うパッド用ポ
リシリコン層の製造工程は、第１の実施の形態よりも一
層後続工程の整列余裕度を高めたもので、その製造工程
は以下の通りである。まず、図５ａに示すように、半導
体基板３０に素子隔離層を形成して活性領域を定め、そ
の活性領域上に多数のセルトランジスタ３１を形成す
る。セルトランジスタ３１は、ゲート酸化膜上にゲート
電極層として形成されるポリシリコン層と、ポリシリコ
ン層上のキャップ窒化膜層と、そして積層されたのゲー
ト酸化膜、ポリシリコン層、キャップ窒化膜層の側面に
構成される窒化物側壁とを備えている。
導体装置のパッド用ポリシリコン層の製造工程について
説明する。本発明の第２の実施の形態に従うパッド用ポ
リシリコン層の製造工程は、第１の実施の形態よりも一
層後続工程の整列余裕度を高めたもので、その製造工程
は以下の通りである。まず、図５ａに示すように、半導
体基板３０に素子隔離層を形成して活性領域を定め、そ
の活性領域上に多数のセルトランジスタ３１を形成す
る。セルトランジスタ３１は、ゲート酸化膜上にゲート
電極層として形成されるポリシリコン層と、ポリシリコ
ン層上のキャップ窒化膜層と、そして積層されたのゲー
ト酸化膜、ポリシリコン層、キャップ窒化膜層の側面に
構成される窒化物側壁とを備えている。
【００１５】そして、図５ｂに示すように、セルトラン
ジスタ３１を含む全面に絶縁層として酸化膜層３２を形
成し、その上に酸化膜層３２を形成させた後、平坦化用
絶縁層３３を形成する。そして、図５ｃに示すように、
平坦化用絶縁層３３上にフォトレジスト層３４を形成
し、そのフォトレジスト層３４をパッドコンタクトホー
ルが形成される部分だけ除去するようにパターニングす
る。このパターニング工程によりフォトレジスト層が除
去される領域の大きさは、実際のパッド用ポリシリコン
層が形成される大きさより大きく形成する。
ジスタ３１を含む全面に絶縁層として酸化膜層３２を形
成し、その上に酸化膜層３２を形成させた後、平坦化用
絶縁層３３を形成する。そして、図５ｃに示すように、
平坦化用絶縁層３３上にフォトレジスト層３４を形成
し、そのフォトレジスト層３４をパッドコンタクトホー
ルが形成される部分だけ除去するようにパターニングす
る。このパターニング工程によりフォトレジスト層が除
去される領域の大きさは、実際のパッド用ポリシリコン
層が形成される大きさより大きく形成する。
【００１６】次いで、図５ｄに示すように、パターニン
グされたフォトレジスト層３４をマスクにして平坦化用
絶縁層３３、酸化膜層３２を乾式エッチング工程で選択
的に除去してパッドコンタクトホール３５を形成する。
パッドコンタクトホールの形成工程は、キャップ窒化膜
層と窒化物側壁を用いたＳＡＣ工程で進行する。そし
て、図６ｅに示すように、パッドコンタクトホール３５
の形成工程でマスクとして用いられたフォトレジスト層
３４を除去し、パッドコンタクトホール３５を含む全面
にポリシリコン層３６ａを形成する。
グされたフォトレジスト層３４をマスクにして平坦化用
絶縁層３３、酸化膜層３２を乾式エッチング工程で選択
的に除去してパッドコンタクトホール３５を形成する。
パッドコンタクトホールの形成工程は、キャップ窒化膜
層と窒化物側壁を用いたＳＡＣ工程で進行する。そし
て、図６ｅに示すように、パッドコンタクトホール３５
の形成工程でマスクとして用いられたフォトレジスト層
３４を除去し、パッドコンタクトホール３５を含む全面
にポリシリコン層３６ａを形成する。
【００１７】次いで、図６ｆに示すように、パターニン
グされた平坦化用絶縁層３３が露出されるように、前記
ポリシリコン層３６ａを乾式エッチング又はＣＭＰ(Che
mical Mechanical Polishing)工程で除去してパッド用
ポリシリコン層３６ｂを形成する。そして、図６ｇに示
すように、平坦化用絶縁層３３と酸化膜層３２を湿式蝕
刻で除去してキャップ窒化膜層が露出されるようにす
る。次いで、図６ｈに示すように、パッド用ポリシリコ
ン層３６ｂを含む全面に再度ポリシリコン層を形成して
これをエッチバックして、そのポリシリコン層がパッド
用ポリシリコン層３６ｂの側面にのみ残るようにして、
パッド用ポリシリコン側壁３７を形成する。
グされた平坦化用絶縁層３３が露出されるように、前記
ポリシリコン層３６ａを乾式エッチング又はＣＭＰ(Che
mical Mechanical Polishing)工程で除去してパッド用
ポリシリコン層３６ｂを形成する。そして、図６ｇに示
すように、平坦化用絶縁層３３と酸化膜層３２を湿式蝕
刻で除去してキャップ窒化膜層が露出されるようにす
る。次いで、図６ｈに示すように、パッド用ポリシリコ
ン層３６ｂを含む全面に再度ポリシリコン層を形成して
これをエッチバックして、そのポリシリコン層がパッド
用ポリシリコン層３６ｂの側面にのみ残るようにして、
パッド用ポリシリコン側壁３７を形成する。
【００１８】上記のようなパッド用ポリシリコン層の形
成工程は、パッドマスクを使用せず、ＳＡＣ工程で充分
なマージンを持ってパッドコンタクトホール形成工程を
行うことができ、かつ後続工程での整列余裕度を高める
効果がある。
成工程は、パッドマスクを使用せず、ＳＡＣ工程で充分
なマージンを持ってパッドコンタクトホール形成工程を
行うことができ、かつ後続工程での整列余裕度を高める
効果がある。
【００１９】
【発明の効果】上記のような本発明のパッド用ポリシリ
コン層の形成工程において、請求項１の発明は、平坦化
用絶縁層の上に窒化膜層を形成させ、その窒化膜層を必
要な大きさより大きく除去し、その除去された側面にポ
リシリコンによる側壁を形成させて、その側壁をマスク
としてコンタクトホールを形成するので、結局、パッド
用ポリシリコン層を形成させるためのコンタクトホール
の形成をパッドマスクを使用しないで行うことができる
ので、パッド用ポリシリコン層の形成工程を単純化する
効果がある。請求項３の発明も、フォトレジストを使用
して平坦化用絶縁層と絶縁層とを除去してコンタクトホ
ールを形成させているので、パッドマスクを使用しない
ので、同様にパッド用ポリシリコン層の形成工程を単純
化する効果がある。請求項２、４の発明は、実際のパッ
ドコンタクトホールよりも大きくエッチングしているの
で、工程マージンを増大させることができる。したがっ
て、高集積素子の製造工程に有利に適用できる効果があ
る。請求項５の発明は、予めパッド用ポリシリコン層の
一部（ポリシリコン側壁）を形成した後に、ＳＡＣを用
いてパッドコンタクトホールを形成するため、微細パタ
ーン形成に有利である。これは、実際のパッドコンタク
トホールの大きさよりもパッド用ポリシリコン層の上部
を大きく（パッド用ポリシリコン側壁による）すること
ができるので、後続工程での整列余裕度を高めることが
できる。
コン層の形成工程において、請求項１の発明は、平坦化
用絶縁層の上に窒化膜層を形成させ、その窒化膜層を必
要な大きさより大きく除去し、その除去された側面にポ
リシリコンによる側壁を形成させて、その側壁をマスク
としてコンタクトホールを形成するので、結局、パッド
用ポリシリコン層を形成させるためのコンタクトホール
の形成をパッドマスクを使用しないで行うことができる
ので、パッド用ポリシリコン層の形成工程を単純化する
効果がある。請求項３の発明も、フォトレジストを使用
して平坦化用絶縁層と絶縁層とを除去してコンタクトホ
ールを形成させているので、パッドマスクを使用しない
ので、同様にパッド用ポリシリコン層の形成工程を単純
化する効果がある。請求項２、４の発明は、実際のパッ
ドコンタクトホールよりも大きくエッチングしているの
で、工程マージンを増大させることができる。したがっ
て、高集積素子の製造工程に有利に適用できる効果があ
る。請求項５の発明は、予めパッド用ポリシリコン層の
一部（ポリシリコン側壁）を形成した後に、ＳＡＣを用
いてパッドコンタクトホールを形成するため、微細パタ
ーン形成に有利である。これは、実際のパッドコンタク
トホールの大きさよりもパッド用ポリシリコン層の上部
を大きく（パッド用ポリシリコン側壁による）すること
ができるので、後続工程での整列余裕度を高めることが
できる。
【図１】 従来の技術の半導体装置の工程断面図、
【図２】 従来の技術の半導体装置の工程断面図、
【図３】 本発明の第１の実施の形態に従う半導体装置
の工程断面図、
の工程断面図、
【図４】 本発明の第１の実施の形態に従う半導体装置
の工程断面図、
の工程断面図、
【図５】 本発明の第２の実施の形態に従う半導体装置
の工程断面図。
の工程断面図。
【図６】 本発明の第２の実施の形態に従う半導体装置
の工程断面図。
の工程断面図。
２０、３０ 半導体基板 ２１、３１ セルトランジスタ ２２、３２ 酸化膜層 ２３、３３ 平坦化用絶縁層 ２４ 窒化膜層 ２５ コンタクトホール ２６、３７ ポリシリコン側壁 ２７、３５ パッドコンタクトホール ２８ａ、３６ａ ポリシリコン層 ２８ｂ、３６ｂ パッド用ポリシリコン層 ３４ フォトレジスト層 ３７ パッド用ポリシリコン側壁
Claims (5)
- 【請求項１】 セルトランジスタが形成された半導体基
板の全面に絶縁層を形成する工程と、 前記絶縁層上に平坦化用絶縁層、窒化膜層を順次に形成
する工程と、 前記窒化膜層を選択的に除去し、全面にポリシリコン層
を形成する工程と、 前記ポリシリコン層をエッチバックして前記パターニン
グされた窒化膜層の側面にポリシリコン側壁を形成する
工程と、 前記パターニングされた窒化膜層及びポリシリコン側壁
をマスクにして露出された平坦化用絶縁層、絶縁層を選
択的に除去してパッドコンタクトホールを形成する工程
と、 前記パッドコンタクトホールを含む全面にポリシリコン
層を形成し、前記パターニングされた窒化膜層が露出さ
れるようにポリシリコン層を乾式エッチングして、パッ
ド用ポリシリコン層を形成する工程と、を備えることを
特徴とする半導体装置の製造方法。 - 【請求項２】 窒化膜層のパターニング工程で、窒化膜
層を実際のパッドコンタクトホールの形成される領域の
大きさよりも大きく除去することを特徴とする請求項１
に記載の半導体装置の製造方法。 - 【請求項３】 キャップ窒化膜層及び窒化物側壁を含む
セルトランジスタが形成された半導体基板の全面に絶縁
層を形成する工程と、 前記絶縁層上に平坦化用絶縁層を形成し、前記平坦化用
絶縁層上にフォトレジスト層を形成し、選択的に除去さ
れるようにパターニングする工程と、 前記パターニングされたフォトレジスト層をマスクにし
て前記平坦化用絶縁層、絶縁層を選択的に除去してパッ
ドコンタクトホールを形成する工程と、 前記フォトレジスト層を除去し、パッドコンタクトホー
ルを含む全面にポリシリコン層を形成する工程と、 前記パターニングされた平坦化用絶縁層が露出されるよ
うに前記ポリシリコン層を乾式エッチングしてパッド用
ポリシリコン層を形成する工程と、 前記平坦化用絶縁層、絶縁層を除去してキャップ窒化膜
層が露出されるようにし、全面に再びポリシリコン層を
形成する工程と、 前記ポリシリコン層をエッチバックして、前記ポリシリ
コン層がパッド用ポリシリコン層の側面にのみ残るよう
にして、パッド用ポリシリコン側壁を形成する工程と、
を備えることを特徴とする半導体装置の製造方法。 - 【請求項４】 フォトレジスト層のパターニング工程
で、フォトレジスト層を実際のポリシリコン層の形成さ
れる大きさよりも大きく除去することを特徴とする請求
項３に記載の半導体装置の製造方法。 - 【請求項５】 パターニングされたフォトレジスト層を
マスクにして、平坦化用絶縁層、絶縁層をＳＡＣによる
乾式エッチング工程で除去して、パッドコンタクトホー
ルを形成することを特徴とする請求項１又は３に記載の
半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970015433A KR100226749B1 (ko) | 1997-04-24 | 1997-04-24 | 반도체 소자의 제조 방법 |
| KR15433/1997 | 1997-04-24 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10303392A true JPH10303392A (ja) | 1998-11-13 |
Family
ID=19503831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9327841A Pending JPH10303392A (ja) | 1997-04-24 | 1997-11-28 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6093641A (ja) |
| JP (1) | JPH10303392A (ja) |
| KR (1) | KR100226749B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7385242B2 (en) | 2003-01-29 | 2008-06-10 | Samsung Electronics Co., Ltd. | Semiconductor device having landing pad and fabrication method thereof |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100505453B1 (ko) * | 1998-12-24 | 2005-11-01 | 주식회사 하이닉스반도체 | 고집적 반도체 소자의 제조방법 |
| US6258678B1 (en) * | 1999-08-02 | 2001-07-10 | Taiwan Semiconductor Manufacturing Company | Use of a wet etch dip step used as part of a self-aligned contact opening procedure |
| US6200854B1 (en) * | 1999-12-20 | 2001-03-13 | United Microelectronics Corp. | Method of manufacturing dynamic random access memory |
| US7777265B2 (en) * | 2003-02-24 | 2010-08-17 | Samsung Electronics Co., Ltd. | Semiconductor device having contact barrier and method of manufacturing the same |
| KR100539272B1 (ko) * | 2003-02-24 | 2005-12-27 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
| US8236702B2 (en) | 2005-10-06 | 2012-08-07 | United Microelectronics Corp. | Method of fabricating openings and contact holes |
| US8164141B2 (en) * | 2005-10-06 | 2012-04-24 | United Microelectronics Corp. | Opening structure with sidewall of an opening covered with a dielectric thin film |
| US7825034B2 (en) * | 2005-10-06 | 2010-11-02 | United Microelectronics Corp. | Method of fabricating openings and contact holes |
| CN100468649C (zh) * | 2005-10-21 | 2009-03-11 | 联华电子股份有限公司 | 制作开口与接触孔的方法 |
| CN102412187A (zh) * | 2011-04-29 | 2012-04-11 | 上海华力微电子有限公司 | 一种侧墙硬掩模接触孔/通孔刻蚀技术 |
| CN102437092A (zh) * | 2011-08-04 | 2012-05-02 | 上海华力微电子有限公司 | 一种半导体通孔开设方法 |
| CN110707085B (zh) | 2018-09-07 | 2022-05-03 | 联华电子股份有限公司 | 半导体装置及其形成方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4579812A (en) * | 1984-02-03 | 1986-04-01 | Advanced Micro Devices, Inc. | Process for forming slots of different types in self-aligned relationship using a latent image mask |
| JPS6116571A (ja) * | 1984-07-03 | 1986-01-24 | Ricoh Co Ltd | 半導体装置の製造方法 |
| JPS63104425A (ja) * | 1986-10-09 | 1988-05-09 | インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション | バイアの形成方法 |
| KR100256800B1 (ko) * | 1993-06-22 | 2000-05-15 | 김영환 | 콘택홀 제조방법 |
| US5430328A (en) * | 1994-05-31 | 1995-07-04 | United Microelectronics Corporation | Process for self-align contact |
| KR0140657B1 (ko) * | 1994-12-31 | 1998-06-01 | 김주용 | 반도체 소자의 제조방법 |
| US5874359A (en) * | 1995-04-27 | 1999-02-23 | Industrial Technology Research Institute | Small contacts for ultra large scale integration semiconductor devices without separation ground rule |
| US5700731A (en) * | 1995-12-07 | 1997-12-23 | Vanguard International Semiconductor Corporation | Method for manufacturing crown-shaped storage capacitors on dynamic random access memory cells |
| US5543345A (en) * | 1995-12-27 | 1996-08-06 | Vanguard International Semiconductor Corp. | Method for fabricating crown capacitors for a dram cell |
-
1997
- 1997-04-24 KR KR1019970015433A patent/KR100226749B1/ko not_active Expired - Lifetime
- 1997-11-28 JP JP9327841A patent/JPH10303392A/ja active Pending
-
1998
- 1998-01-09 US US09/005,229 patent/US6093641A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7385242B2 (en) | 2003-01-29 | 2008-06-10 | Samsung Electronics Co., Ltd. | Semiconductor device having landing pad and fabrication method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100226749B1 (ko) | 1999-10-15 |
| KR19980078043A (ko) | 1998-11-16 |
| US6093641A (en) | 2000-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4064674B2 (ja) | 半導体素子のメタルコンタクト形成方法 | |
| JP3797747B2 (ja) | 半導体メモリ素子の緩衝パッド形成方法 | |
| JPH0818017A (ja) | 半導体素子のキャパシター製造方法 | |
| JPH10303392A (ja) | 半導体装置の製造方法 | |
| US5902126A (en) | Methods for forming integrated circuit capacitor electrodes including surrounding insulating sidewalls and spacers | |
| US6689664B2 (en) | Transistor fabrication method | |
| JP2780156B2 (ja) | 半導体メモリ装置及びその製造方法 | |
| KR940002393B1 (ko) | 반도체기억장치 | |
| KR20090077511A (ko) | 콘택홀 형성 방법 및 이를 포함하는 반도체 소자의 제조방법. | |
| JPH09181164A (ja) | 半導体装置及びその素子分離領域の形成方法 | |
| US6380088B1 (en) | Method to form a recessed source drain on a trench side wall with a replacement gate technique | |
| US7109543B2 (en) | Semiconductor device having trench capacitor and method for fabricating the same | |
| JP3104666B2 (ja) | 半導体素子及びその製造方法 | |
| US6159843A (en) | Method of fabricating landing pad | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| JP2000091530A (ja) | 半導体装置及びその製造方法 | |
| JP3376989B2 (ja) | 半導体装置およびその製造方法 | |
| KR100333541B1 (ko) | 반도체소자의제조방법 | |
| KR100612554B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| CN121645864A (zh) | 存储器装置与其制造方法 | |
| KR100277883B1 (ko) | 반도체 소자의 제조 방법 | |
| KR930009130B1 (ko) | 메모리 셀 제조방법 | |
| JP3353732B2 (ja) | 半導体装置の製造方法 | |
| KR100278914B1 (ko) | 반도체소자 제조방법 | |
| KR100911675B1 (ko) | 반도체 소자의 커패시터 형성 방법 |