JPH10303466A - 光半導体装置及び製造方法 - Google Patents
光半導体装置及び製造方法Info
- Publication number
- JPH10303466A JPH10303466A JP12287497A JP12287497A JPH10303466A JP H10303466 A JPH10303466 A JP H10303466A JP 12287497 A JP12287497 A JP 12287497A JP 12287497 A JP12287497 A JP 12287497A JP H10303466 A JPH10303466 A JP H10303466A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- optical semiconductor
- substrate
- optical
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
- H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
- H10H20/80—Constructional details
- H10H20/81—Bodies
- H10H20/819—Bodies characterised by their shape, e.g. curved or truncated substrates
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/422—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements
- G02B6/4221—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements involving a visual detection of the position of the elements, e.g. by using a microscope or a camera
- G02B6/4224—Active alignment, i.e. moving the elements in response to the detected degree of coupling or position of the elements involving a visual detection of the position of the elements, e.g. by using a microscope or a camera using visual alignment markings, e.g. index methods
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4236—Fixing or mounting methods of the aligned elements
- G02B6/424—Mounting of the optical light guide
- G02B6/4243—Mounting of the optical light guide into a groove
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4236—Fixing or mounting methods of the aligned elements
- G02B6/4245—Mounting of the opto-electronic elements
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/42—Coupling light guides with opto-electronic elements
- G02B6/4201—Packages, e.g. shape, construction, internal or external details
- G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
- G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
- G02B6/423—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
- H10W72/07141—Means for applying energy, e.g. ovens or lasers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07521—Aligning
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Couplings Of Light Guides (AREA)
- Light Guides In General And Applications Therefor (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Die Bonding (AREA)
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 光半導体装置の小型化、信号応答速度の改善
および生産性の向上を図る。 【解決手段】 光半導体素子駆動用半導体素子部１１が
形成されているＳｉ基板１上に光半導体素子２を直接実
装するとともに、光ファイバ保持用のＶ溝１２を形成
し、Ｖ溝１２で光ファイバを保持したとき、その端面と
光半導体素子２の発光面が最適光学結合するようにす
る。光半導体素子駆動用半導体素子部１１が形成されて
いるＳｉ基板１上に光半導体素子２が直接実装されてい
るので、両者を電気的に接続するボンディングワイヤ３
の長さを短くすることができるので、その分信号応答速
度が改善される。
および生産性の向上を図る。 【解決手段】 光半導体素子駆動用半導体素子部１１が
形成されているＳｉ基板１上に光半導体素子２を直接実
装するとともに、光ファイバ保持用のＶ溝１２を形成
し、Ｖ溝１２で光ファイバを保持したとき、その端面と
光半導体素子２の発光面が最適光学結合するようにす
る。光半導体素子駆動用半導体素子部１１が形成されて
いるＳｉ基板１上に光半導体素子２が直接実装されてい
るので、両者を電気的に接続するボンディングワイヤ３
の長さを短くすることができるので、その分信号応答速
度が改善される。
Description
【０００１】
【発明の属する技術分野】本発明は、光半導体装置に関
し、特に光半導体素子とその駆動用半導体素子の実装構
造に特徴を有する光半導体装置及びその製造方法に関す
る。
し、特に光半導体素子とその駆動用半導体素子の実装構
造に特徴を有する光半導体装置及びその製造方法に関す
る。
【０００２】
【従来の技術】従来、この種の光半導体装置の実装構造
は、例えば、１９９６年３月、電子情報通信学会１９９
６総合大会講演論文集エレクトロニクス１、４４２〜４
４３頁に示されるように、光半導体素子（ＰＤ素子）と
半導体素子（プリアンプ）をペアチップで実装すること
が、小型、高機能、かつ量産性よく製造する手段として
用いられている。
は、例えば、１９９６年３月、電子情報通信学会１９９
６総合大会講演論文集エレクトロニクス１、４４２〜４
４３頁に示されるように、光半導体素子（ＰＤ素子）と
半導体素子（プリアンプ）をペアチップで実装すること
が、小型、高機能、かつ量産性よく製造する手段として
用いられている。
【０００３】図４は、従来の光半導体装置の実装構造の
一例を示す斜視図である。図４において、光半導体素子
２を実装した基板６には、Ｖ溝１２が形成されており、
このＶ溝１２上に光ファイバを保持固定したときに光フ
ァイバと光半導体素子２が光学的に結合するようになっ
ている。この光半導体素子２を駆動するための半導体素
子５は、基板６のＶ溝１２が無い辺に隣接して配置さ
れ、光半導体素子２とボンディング・ワイヤ３によって
電気的に接続されている。
一例を示す斜視図である。図４において、光半導体素子
２を実装した基板６には、Ｖ溝１２が形成されており、
このＶ溝１２上に光ファイバを保持固定したときに光フ
ァイバと光半導体素子２が光学的に結合するようになっ
ている。この光半導体素子２を駆動するための半導体素
子５は、基板６のＶ溝１２が無い辺に隣接して配置さ
れ、光半導体素子２とボンディング・ワイヤ３によって
電気的に接続されている。
【０００４】
【発明が解決しようとする課題】前記のように、従来の
この種の光半導体装置は、光半導体素子を実装する基板
と光半導体素子駆動用の半導体素子基板をそれぞれ別の
チップとして分割して実装しているので、各基板の実装
時に実装用治具が入る分の間隙を設けなければならず、
その分全体の大きさが大きくなり、また両者を接続する
ボンディング・ワイヤが長くなり、配線のインダクタン
スが大きくなって装置の高速化が困難となる。更に両者
が分割されていることにより部品点数が増え、組立性が
悪くなる。
この種の光半導体装置は、光半導体素子を実装する基板
と光半導体素子駆動用の半導体素子基板をそれぞれ別の
チップとして分割して実装しているので、各基板の実装
時に実装用治具が入る分の間隙を設けなければならず、
その分全体の大きさが大きくなり、また両者を接続する
ボンディング・ワイヤが長くなり、配線のインダクタン
スが大きくなって装置の高速化が困難となる。更に両者
が分割されていることにより部品点数が増え、組立性が
悪くなる。
【０００５】本発明の目的は、この種の光半導体装置の
更なる小型化、高速化、構造の簡素化、及び生産性の向
上を図ることである。
更なる小型化、高速化、構造の簡素化、及び生産性の向
上を図ることである。
【０００６】
【課題を解決するための手段】本発明の光半導体装置
は、光半導体素子駆動用半導体素子部を有するＳｉ基板
に、光ファイバ保持用のＶ溝を直接形成するとともに、
該Ｓｉ基板に光半導体素子を直接実装することを特徴と
している。
は、光半導体素子駆動用半導体素子部を有するＳｉ基板
に、光ファイバ保持用のＶ溝を直接形成するとともに、
該Ｓｉ基板に光半導体素子を直接実装することを特徴と
している。
【０００７】本発明は、一枚のＳｉ基板上に光半導体素
子駆動用半導体素子部と光ファイバ保持用のＶ溝を直接
形成しているので、光半導体素子と駆動用半導体素子部
の距離を短くすることができ、また、配線のインダクタ
ンスも小さくなり、部品点数も少なくなる。
子駆動用半導体素子部と光ファイバ保持用のＶ溝を直接
形成しているので、光半導体素子と駆動用半導体素子部
の距離を短くすることができ、また、配線のインダクタ
ンスも小さくなり、部品点数も少なくなる。
【０００８】
【発明の実施の形態】図１は、本発明の実施の形態を示
す斜視図である。図１において、Ｓｉ基板１は半導体プ
ロセスにより形成された光半導体素子駆動用半導体部１
１を有し、かつ光ファイバを載せることにより光半導体
素子２と光学的に結合する位置にＶ溝１２が形成されて
いる。
す斜視図である。図１において、Ｓｉ基板１は半導体プ
ロセスにより形成された光半導体素子駆動用半導体部１
１を有し、かつ光ファイバを載せることにより光半導体
素子２と光学的に結合する位置にＶ溝１２が形成されて
いる。
【０００９】このＶ溝１２は光ファイバを保持したと
き，Ｓｉ基板１表面からの光ファイバのコアの高さと光
半導体素子２の発光部の高さを一致させるために、光フ
ァイバの直径の半分より僅かに小さい分だけ光ファイバ
がＳｉ基板２の表面よりも下にはいるように設けられて
いる。
き，Ｓｉ基板１表面からの光ファイバのコアの高さと光
半導体素子２の発光部の高さを一致させるために、光フ
ァイバの直径の半分より僅かに小さい分だけ光ファイバ
がＳｉ基板２の表面よりも下にはいるように設けられて
いる。
【００１０】また、Ｓｉ基板１は、異方性エッチングに
より基板表面に容易にしかも高精度にＶ溝を形成するこ
とができるとともに、シリコンの半導体プロセスにより
光半導体駆動用半導体素子部とともに一連の工程の中で
形成することができる。
より基板表面に容易にしかも高精度にＶ溝を形成するこ
とができるとともに、シリコンの半導体プロセスにより
光半導体駆動用半導体素子部とともに一連の工程の中で
形成することができる。
【００１１】光半導体素子２はＳｉ基板１上に保持固定
される。Ｓｉ基板１の表面にはＶ溝部分および光半導体
素子の位置決め用の円形マークを除いて赤外線を遮断す
る薄膜１３が形成されており、一方、光半導体素子２に
は前記薄膜の円形マークに相対する領域に、前記円形マ
ークよりも小径の赤外線を遮断する円形薄膜が形成され
ている。光半導体素子２のＳｉ基板１への実装は、Ｓｉ
基板１表面の前記円形マークの境界線からなる輪郭によ
り形成される図形と光半導体素子２の実装面に形成され
た前記円形薄膜の境界線からなる輪郭により形成される
図形を赤外線を照射することにより検知して、両方の輪
郭を一致させてドーナツ状の赤外光の輪を検出すること
により光半導体素子２のＳｉ基板１に対する位置決めを
行う。
される。Ｓｉ基板１の表面にはＶ溝部分および光半導体
素子の位置決め用の円形マークを除いて赤外線を遮断す
る薄膜１３が形成されており、一方、光半導体素子２に
は前記薄膜の円形マークに相対する領域に、前記円形マ
ークよりも小径の赤外線を遮断する円形薄膜が形成され
ている。光半導体素子２のＳｉ基板１への実装は、Ｓｉ
基板１表面の前記円形マークの境界線からなる輪郭によ
り形成される図形と光半導体素子２の実装面に形成され
た前記円形薄膜の境界線からなる輪郭により形成される
図形を赤外線を照射することにより検知して、両方の輪
郭を一致させてドーナツ状の赤外光の輪を検出すること
により光半導体素子２のＳｉ基板１に対する位置決めを
行う。
【００１２】このようにＳｉ基板１の表面と光半導体素
子２の実装面に形成した薄膜からなる図形によって両者
の相対的な位置を検出することにより、光半導体素子を
発光させることなく結合できる。なお、前記図形は円形
に限られるものではなく円形以外の適宜の図形を採用す
ることができる。また、薄膜の形成及び図形のパターニ
ングは金属膜の蒸着とフォトリソグラフィにより容易に
かつきわめて精度よく行うことができる。
子２の実装面に形成した薄膜からなる図形によって両者
の相対的な位置を検出することにより、光半導体素子を
発光させることなく結合できる。なお、前記図形は円形
に限られるものではなく円形以外の適宜の図形を採用す
ることができる。また、薄膜の形成及び図形のパターニ
ングは金属膜の蒸着とフォトリソグラフィにより容易に
かつきわめて精度よく行うことができる。
【００１３】また、Ｓｉや光半導体素子の材料となるＩ
ｎＧａＡｓ、ＩｎＰ等の化合物材料は赤外線を透過させ
る性質があるので、光半導体素子２の実装面に形成する
薄膜を金属膜などの赤外線を遮断する材料によって形成
することにより、光半導体素子の上面あるいはＳｉ基板
１の下面から赤外線を照射して位置決め用薄膜の図形を
検知することができる。
ｎＧａＡｓ、ＩｎＰ等の化合物材料は赤外線を透過させ
る性質があるので、光半導体素子２の実装面に形成する
薄膜を金属膜などの赤外線を遮断する材料によって形成
することにより、光半導体素子の上面あるいはＳｉ基板
１の下面から赤外線を照射して位置決め用薄膜の図形を
検知することができる。
【００１４】光半導体素子２とそのすぐ横に形成されて
いるＳｉ基板１の光半導体素子駆動用半導体素子部１１
は、ボンディング・ワイヤ３により電気的に接続され
る。光半導体素子とＳｉ基板の半導体部との電気的接続
は、ボンディング・ワイヤだけでなく、半導体部の電極
パッドに直接光半導体素子の電極パッド接続するフリッ
プチップボンディング等によって行うこともできる。
いるＳｉ基板１の光半導体素子駆動用半導体素子部１１
は、ボンディング・ワイヤ３により電気的に接続され
る。光半導体素子とＳｉ基板の半導体部との電気的接続
は、ボンディング・ワイヤだけでなく、半導体部の電極
パッドに直接光半導体素子の電極パッド接続するフリッ
プチップボンディング等によって行うこともできる。
【００１５】本発明の光半導体装置は、光半導体素子と
して発光素子のみならず、例えば端面入射型受光素子を
用いたり、駆動用半導体部だけでなく増幅用又は認識用
等の周辺回路用半導体部を組み合わせることにより、発
光、受光両方の機能を有する構成とすることもできる。
して発光素子のみならず、例えば端面入射型受光素子を
用いたり、駆動用半導体部だけでなく増幅用又は認識用
等の周辺回路用半導体部を組み合わせることにより、発
光、受光両方の機能を有する構成とすることもできる。
【００１６】次に、図２を参照して、本発明の光半導体
装置の製造工程を説明する。Ｓｉ基板１には予めシリコ
ン半導体プロセスを用いて光半導体素子駆動用の半導体
素子部１１が形成されている（図２（ａ））。次にこの
Ｓｉ基板上に金属膜１３を蒸着し、更にフォトリソグラ
フィによるパターニング及び半導体素子部１１の保護の
ためにレジスト４を塗布する（図２（ｂ））。次に露光
及び現像を行って光半導体素子位置合わせ用のマークと
光ファイバ保持用のＶ溝１２の部分の金属膜を露出させ
る（図２（ｃ））。次にエッチング処理を行って前記露
出した金属膜を除去し、更に異方性エッチングを行って
Ｓｉ基板上にＶ溝１２を形成する（図２（ｄ ））。
装置の製造工程を説明する。Ｓｉ基板１には予めシリコ
ン半導体プロセスを用いて光半導体素子駆動用の半導体
素子部１１が形成されている（図２（ａ））。次にこの
Ｓｉ基板上に金属膜１３を蒸着し、更にフォトリソグラ
フィによるパターニング及び半導体素子部１１の保護の
ためにレジスト４を塗布する（図２（ｂ））。次に露光
及び現像を行って光半導体素子位置合わせ用のマークと
光ファイバ保持用のＶ溝１２の部分の金属膜を露出させ
る（図２（ｃ））。次にエッチング処理を行って前記露
出した金属膜を除去し、更に異方性エッチングを行って
Ｓｉ基板上にＶ溝１２を形成する（図２（ｄ ））。
【００１７】次にレジスト４を剥離し、光半導体素子２
を前述の検知方法を用いて位置合わせしてＳｉ基板１に
実装する（図２（ｅ）、（ｆ））。実装後、光半導体素
子２上面の電極と駆動用半導体素子部１１をボンディン
グワイヤで接続する（図２（ｇ）、（ｈ））。もう一方
の配線（＋ｏｒ−）は実装時の電極を介して基板上で接
続されている。
を前述の検知方法を用いて位置合わせしてＳｉ基板１に
実装する（図２（ｅ）、（ｆ））。実装後、光半導体素
子２上面の電極と駆動用半導体素子部１１をボンディン
グワイヤで接続する（図２（ｇ）、（ｈ））。もう一方
の配線（＋ｏｒ−）は実装時の電極を介して基板上で接
続されている。
【００１８】図３は、本発明の他の実施の形態を示す斜
視図である。この実施の形態においては、光半導体素子
２は駆動用用半導体素子部１１の上に実装されている。
駆動用半導体素子部１１の電極パッドは光半導体素子２
の電極とほぼ同じに形成し、光半導体素子２を直接、駆
動用半導体素子部１１に実装し、かつ電気的に接続する
ことができる。また、位置決め用のマークは前記電極パ
ッドを形成するときに同時に形成することもできるが、
光半導体駆動用半導体部１１の少なくとも前記金属パッ
ドが形成されている部分を除いて、光半導体素子２が載
置される部分にも金属薄膜１３を設け、前記の露光現像
及びエッチング処理によってＶ溝１２のパターンと同時
に形成することにより、Ｖ溝１２と光半導体素子２の位
置決め精度を高めることができる。
視図である。この実施の形態においては、光半導体素子
２は駆動用用半導体素子部１１の上に実装されている。
駆動用半導体素子部１１の電極パッドは光半導体素子２
の電極とほぼ同じに形成し、光半導体素子２を直接、駆
動用半導体素子部１１に実装し、かつ電気的に接続する
ことができる。また、位置決め用のマークは前記電極パ
ッドを形成するときに同時に形成することもできるが、
光半導体駆動用半導体部１１の少なくとも前記金属パッ
ドが形成されている部分を除いて、光半導体素子２が載
置される部分にも金属薄膜１３を設け、前記の露光現像
及びエッチング処理によってＶ溝１２のパターンと同時
に形成することにより、Ｖ溝１２と光半導体素子２の位
置決め精度を高めることができる。
【００１９】この実施の形態においては、配線長を更に
短くでき、一層の装置の小型化、高速化が図れるととも
に、ボンディングワイヤによる配線工程が削減されるの
で生産性も向上する。
短くでき、一層の装置の小型化、高速化が図れるととも
に、ボンディングワイヤによる配線工程が削減されるの
で生産性も向上する。
【００２０】
【実施例】図１において、Ｓｉ基板１の表面には予めシ
リコン半導体プロセスを用いて、光半導体素子駆動用半
導体部１１が形成されており、その横に光半導体素子２
がジャンクションを基板表面側に向けて実装される。光
半導体素子２としては、例えば、ＩｎＧａＡｓＰ系元化
合物からなる１．３１μｍ光半導体レーザダイオードが
用いられ、チップサイズは約３００μｍ平方である。
リコン半導体プロセスを用いて、光半導体素子駆動用半
導体部１１が形成されており、その横に光半導体素子２
がジャンクションを基板表面側に向けて実装される。光
半導体素子２としては、例えば、ＩｎＧａＡｓＰ系元化
合物からなる１．３１μｍ光半導体レーザダイオードが
用いられ、チップサイズは約３００μｍ平方である。
【００２１】Ｓｉ基板１はシリコンであり、表面には光
半導体素子２が実装されるべき位置、すなわち、光半導
体素子２をＳｉ基板１に実装したときに光半導体素子２
がＶ溝１２に保持固定されたときの光ファイバに光学的
に結合する位置を検出するための金属薄膜が除去された
２個の円形マークが形成されている。金属薄膜はＣｒＰ
ｔＡｕから構成され、円形マークの大きさは直径３０μ
ｍで、２００μｍ間隔で左右に２個形成されている。ま
た、この円形マークよりも僅かに小さい２個の金属薄膜
からなる円形マークが、光半導体素子２の実装面にも形
成されている。
半導体素子２が実装されるべき位置、すなわち、光半導
体素子２をＳｉ基板１に実装したときに光半導体素子２
がＶ溝１２に保持固定されたときの光ファイバに光学的
に結合する位置を検出するための金属薄膜が除去された
２個の円形マークが形成されている。金属薄膜はＣｒＰ
ｔＡｕから構成され、円形マークの大きさは直径３０μ
ｍで、２００μｍ間隔で左右に２個形成されている。ま
た、この円形マークよりも僅かに小さい２個の金属薄膜
からなる円形マークが、光半導体素子２の実装面にも形
成されている。
【００２２】光半導体素子２のＳｉ基板への実装の際の
位置決めは、光半導体素子２の上方から赤外線を照射
し、Ｓｉ基板１および光半導体素子２上の円形マークか
らのドーナツ状の透過光をＳｉ基板裏面側で検出するこ
とにより行われる。
位置決めは、光半導体素子２の上方から赤外線を照射
し、Ｓｉ基板１および光半導体素子２上の円形マークか
らのドーナツ状の透過光をＳｉ基板裏面側で検出するこ
とにより行われる。
【００２３】一方、Ｓｉ基板１上の２個のマークからの
等距離線上には、光ファイバを保持固定するＶ溝が異方
性エッチングにより形成されている。シリコンの異方性
エッチングは、通常エッチングしない部分をフォトリソ
グラフィ技術を利用して金属皮膜などをパターニング
し、これをエッチングマスクとしてエッチング液に浸す
ことにより行われる。
等距離線上には、光ファイバを保持固定するＶ溝が異方
性エッチングにより形成されている。シリコンの異方性
エッチングは、通常エッチングしない部分をフォトリソ
グラフィ技術を利用して金属皮膜などをパターニング
し、これをエッチングマスクとしてエッチング液に浸す
ことにより行われる。
【００２４】このマスクと前記マークは同一の金属薄膜
で形成することにより、プロセスの共通化を図ることが
できる。これにより、プロセスが簡便化するのみなら
ず、Ｖ溝１２とマークの相対的な位置精度は、パターニ
ングするために用いるフォトリソグラフィー用のマスク
の精度のみに依存することとなり、極めて高い位置制度
を維持することができるようになる。
で形成することにより、プロセスの共通化を図ることが
できる。これにより、プロセスが簡便化するのみなら
ず、Ｖ溝１２とマークの相対的な位置精度は、パターニ
ングするために用いるフォトリソグラフィー用のマスク
の精度のみに依存することとなり、極めて高い位置制度
を維持することができるようになる。
【００２５】Ｖ溝１２の開口部の幅と深さは、光ファイ
バがＶ溝１２に配置されたとき、Ｓｉ基板１の表面から
のコアの高さが光半導体素子２の発光部の高さに一致す
るように設定されている。また、前述のマークの位置と
Ｖ溝１２の中心線の位置は光半導体素子２を実装したと
きに光軸が一致するように予めパターンが設定されてい
る。一例として、光半導体素子２がＳｉ基板１上に実装
されたときの光半導体素子２の発光部の高さが、基板表
面より５μｍに設定され、この発光部の高さに１２５μ
ｍ径の光ファイバのコアの高さを合わせるには、Ｖ溝１
２の開口部の幅は１４２μｍ、深さは８０μｍとなる。
バがＶ溝１２に配置されたとき、Ｓｉ基板１の表面から
のコアの高さが光半導体素子２の発光部の高さに一致す
るように設定されている。また、前述のマークの位置と
Ｖ溝１２の中心線の位置は光半導体素子２を実装したと
きに光軸が一致するように予めパターンが設定されてい
る。一例として、光半導体素子２がＳｉ基板１上に実装
されたときの光半導体素子２の発光部の高さが、基板表
面より５μｍに設定され、この発光部の高さに１２５μ
ｍ径の光ファイバのコアの高さを合わせるには、Ｖ溝１
２の開口部の幅は１４２μｍ、深さは８０μｍとなる。
【００２６】さらに、光半導体素子２上面の電極と光半
導体素子駆動用半導体素子部の電極は、ボンディングワ
イヤ３によって電気的に接続されている。
導体素子駆動用半導体素子部の電極は、ボンディングワ
イヤ３によって電気的に接続されている。
【００２７】
【発明の効果】本発明は、光半導体素子駆動用半導体素
子部を含む周辺回路用半導体素子部を形成したＳｉ基板
上に、光半導体素子を直接実装しているので、小型化、
信号応答の高速化を図ることができ、また、組立工数の
減少による生産性の向上を図ることができる。
子部を含む周辺回路用半導体素子部を形成したＳｉ基板
上に、光半導体素子を直接実装しているので、小型化、
信号応答の高速化を図ることができ、また、組立工数の
減少による生産性の向上を図ることができる。
【００２８】
【図１】本発明による光半導体装置の実施の形態を示す
斜視図である。
斜視図である。
【図２】図１の製造工程を示す図である。
【図３】本発明による光半導体装置の他の実施の形態を
示す斜視図である。
示す斜視図である。
【図４】従来例を示す斜視図である。
１ Ｓｉ基板 １１ 光半導体素子駆動用半導体素子部 １２ Ｖ溝 １３ 金属薄膜 ２ 光半導体素子 ３ ボンディングワイヤ ４ レジスト ５ 光半導体素子駆動用半導体素子 ６ Ｖ溝基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 31/02 Ｈ０１Ｌ 31/02 Ｂ
Claims (6)
- 【請求項１】 光半導体素子と該光半導体素子の周辺回
路用半導体素子部からなる光半導体装置において、前記
光半導体素子の周辺回路用半導体素子部を有する半導体
基板上に前記光半導体素子を実装したことを特徴とする
光半導体装置。 - 【請求項２】 前記光半導体素子を前記周辺回路用半導
体素子部の上に直接実装したことを特徴とする請求項１
記載の光半導体装置。 - 【請求項３】 前記半導体基板上に、前記光半導体素子
と光学的に結合する光ファイバを保持するためのＶ溝を
形成したことを特徴とする請求項１または２記載の光半
導体装置。 - 【請求項４】 前記半導体基板は、Ｓｉ基板であること
を特徴とする請求項１、２または３記載の光半導体装置 - 【請求項５】 前記光半導体素子は発光素子であり、前
記周辺回路用半導体素子部は、前記発光素子を駆動する
駆動用半導体素子を備えていることを特徴とする請求項
１、２、３または４記載の光半導体装置。 - 【請求項６】 予めシリコン半導体プロセスを用いて光
半導体素子の周辺回路用半導体素子部が形成されている
Ｓｉ基板上に、金属薄膜を蒸着し、更にフォトレジスト
膜を塗布した後、露光現像して、光半導体素子位置合わ
せ用マーク及び光ファイバ保持用のＶ溝を形成する部分
の前記金属薄膜を露出させる工程と、前記露出した金属
薄膜をエッチングにより除去してシリコン基板を露出さ
せ、該露出したＳｉ基板に対して異方性エッチングを行
うことにより前記光ファイバ保持用のＶ溝を形成する工
程と、前記光半導体素子を前記位置合わせ用マークを用
いて位置合わせを行い前記Ｓｉ基板上に実装する工程を
備えていることを特徴とする光半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12287497A JPH10303466A (ja) | 1997-04-28 | 1997-04-28 | 光半導体装置及び製造方法 |
| US09/067,006 US6184543B1 (en) | 1997-04-28 | 1998-04-27 | Optical semiconductor device and method for fabricating the same |
| US09/691,886 US6319746B1 (en) | 1997-04-28 | 2000-10-20 | Optical semiconductor device and method for fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12287497A JPH10303466A (ja) | 1997-04-28 | 1997-04-28 | 光半導体装置及び製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10303466A true JPH10303466A (ja) | 1998-11-13 |
Family
ID=14846772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12287497A Pending JPH10303466A (ja) | 1997-04-28 | 1997-04-28 | 光半導体装置及び製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6184543B1 (ja) |
| JP (1) | JPH10303466A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003207692A (ja) * | 2002-01-16 | 2003-07-25 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US6908779B2 (en) | 2002-01-16 | 2005-06-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for manufacturing the same |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3887124B2 (ja) * | 1999-04-30 | 2007-02-28 | ローム株式会社 | チップ型半導体発光素子 |
| JP6664897B2 (ja) * | 2015-07-22 | 2020-03-13 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6213088A (ja) | 1985-07-10 | 1987-01-21 | Matsushita Electric Ind Co Ltd | 発光半導体装置 |
| DE3631125A1 (de) | 1986-09-12 | 1988-03-24 | Wacker Chemie Gmbh | Verfahren zur herstellung von organopolysiloxanelastomeren und neue organosiliciumverbindungen |
| JPH01130112A (ja) | 1987-11-16 | 1989-05-23 | Fujitsu Ltd | 光ファイバと受光素子の光学的結合構造 |
| US4897711A (en) * | 1988-03-03 | 1990-01-30 | American Telephone And Telegraph Company | Subassembly for optoelectronic devices |
| DE3833311A1 (de) * | 1988-09-30 | 1990-04-19 | Siemens Ag | Optoelektronische sende- und empfangsvorrichtung |
| JP2803346B2 (ja) | 1990-08-22 | 1998-09-24 | 富士通株式会社 | 小形発光モジュールの製造方法 |
| US5412748A (en) * | 1992-12-04 | 1995-05-02 | Kabushiki Kaisha Toshiba | Optical semiconductor module |
| JP2663841B2 (ja) | 1993-07-30 | 1997-10-15 | 日本電気株式会社 | 光結合構造の製造方法 |
| JPH1082930A (ja) * | 1996-09-06 | 1998-03-31 | Mitsubishi Electric Corp | 光モジュール，およびその製造方法 |
-
1997
- 1997-04-28 JP JP12287497A patent/JPH10303466A/ja active Pending
-
1998
- 1998-04-27 US US09/067,006 patent/US6184543B1/en not_active Expired - Fee Related
-
2000
- 2000-10-20 US US09/691,886 patent/US6319746B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003207692A (ja) * | 2002-01-16 | 2003-07-25 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US6908779B2 (en) | 2002-01-16 | 2005-06-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US7155080B2 (en) | 2002-01-16 | 2006-12-26 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US6184543B1 (en) | 2001-02-06 |
| US6319746B1 (en) | 2001-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2798583B2 (ja) | 光デバイスの製造方法 | |
| US7684660B2 (en) | Methods and apparatus to mount a waveguide to a substrate | |
| JPH07117631B2 (ja) | 自動整合光部品 | |
| JP2003529213A (ja) | 光ファイバと光電子素子との受動的位置合わせのための方法およびデバイス | |
| US20030136973A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPH08220385A (ja) | 自己整列型光繊維−光素子結合装置の製造方法 | |
| GB2215087A (en) | A method of processing substrates used for mounting and aligning optical elements and components | |
| JP2002014258A (ja) | 光半導体素子キャリア及びそれを備えた光アセンブリ | |
| US6319746B1 (en) | Optical semiconductor device and method for fabricating the same | |
| JPH0233979A (ja) | 光半導体装置 | |
| JPH0595123A (ja) | 光受信モジユール | |
| US6052178A (en) | Method for aligning optical elements one another on V-groove substrate | |
| US6350625B1 (en) | Optoelectronic packaging submount arrangement providing 90 degree electrical conductor turns and method of forming thereof | |
| JPH0777634A (ja) | 光端末装置 | |
| JPH05264831A (ja) | 光導波路装置 | |
| JPH05249340A (ja) | 光部品の結合装置 | |
| JP3121093B2 (ja) | 並列光伝送モジュールの製造方法 | |
| KR900000838B1 (ko) | 각인형 서브마운트에 의한 반도체 레이저의 제조방법 | |
| JP4671480B2 (ja) | 光実装基板の製造方法及び光モジュールの製造方法 | |
| JP3378122B2 (ja) | 光モジュール | |
| JPH05190899A (ja) | 半導体素子アレイチップ及びその製造方法 | |
| JPH10170773A (ja) | 光デバイス実装基板の作製方法及び光モジュール | |
| JP2003347648A (ja) | 光通信用部品及びその製造方法 | |
| JPH10206699A (ja) | 光伝送モジュール用基板およびその製造方法ならびに光伝送モジュール | |
| JPS63161411A (ja) | 光結合用基板の製造方法 |