JPH10303514A - 半導体発光素子およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 低電圧駆動のＺｎＳｅ系半導体レーザを提供
する。 【解決手段】 半導体レーザは、ｎ型ＧａＡｓ基板１上
にＺｎＳＳｅバッファ層３、ｎ型ＺｎＭｇＳＳｅクラッ
ド層４、ＺｎＣｄＳｅ活性層６、ｐ型ＺｎＭｇＳＳｅク
ラッド層８、ｐ型ＺｎＳＳｅ層９、ｐ型ＺｎＳＳｅ層１
０、ｐ型ＺｎＴｅ層１２を具備している。ｐ型ＺｎＳＳ
ｅ層１０とｐ型ＺｎＴｅ層１２との間に中間層１１を形
成する。その中間層１１は相隣り合う半導体層に対し
て、価電子帯のバンドオフセットが０．３ｅＶ以下の半
導体で、例えば組成の異なる多層のｐ型ＺｎＳｅＴｅ系
半導体層からなる構成としている。これにより、価電子
帯でのバンドオフセットが小さくなり、半導体レーザの
低電圧駆動が達成できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体発光素子に係
わり、特に、緑色から青色までの波長において発光可能
な半導体レーザに関するものである。

【０００２】

【従来の技術】近年、光ディスクの高密度化、レーザプ
リンタの高解像度化をはかるため、短波長半導体レーザ
の要求があり、ＺｎＳｅ系IIーVI族化合物半導体を用い
た青、緑色半導体レーザの研究開発が盛んに行われてい
る。

【０００３】

【発明が解決しようとする課題】ＺｎＳｅ系２ー６族を
用いた半導体レーザの開発進捗の報告については、Elec
tronics Letters 31st March 1994 Vol.30、第５６８項
〜第５６９項に記載されている利得導波型半導体レーザ
もしくはElectronics Letters 9th December 1993 Vol.
29、第２１９２項〜第２１９３項に記載されているよう
に、リッジ側面に絶縁膜で埋めこんだリッジ屈折率型半
導体レーザにて室温連続発振が達成されている。

【０００４】しかし、Electronics Letters 14th Marc
h 1996 Vol.32、第５５２項〜第５５３項に記載されて
いる室温動作においてはせいぜい１００時間程度で故障
しており、この大きな原因の一つとして１１Ｖという大
きな動作電圧があげられる。動作電圧低減化に対して
は、例えばJ.Vac.Sci.Technol.B 12(4). Jul/Aug 19
94、第２４８０項〜第２４８３項に記載されているｐ型
ＺｎＳｅ／ＺｎＴｅ超格子構造を用いた疑似傾斜層が提
案され有効に電圧低減化が図られているが、この構造は
厚さ０．３ｎｍのｐ型ＺｎＴｅと厚さ１．７ｎｍのｐ型
ＺｎＳｅ層から始まって、それぞれの厚みを０．１ｎｍ
ずつ増減させて疑似混晶を形成している。

【０００５】しかしながら、この従来構造は成長初段の
ｐ型ＺｎＴｅ層は１〜２原子層という超薄膜なため、成
長速度が通常と異なり厚み制御が困難である。また、基
板上に均一に２次元成長させる条件は厳しく、島状の３
次元成長が起こりやすい。成長初段のｐ型ＺｎＴｅ層が
うまく成長できないと、それが電圧障壁となって低電圧
化ができず、非常に重要な技術ポイントとなっている。
したがって、量産性を考慮したとき、再現性よく低電圧
化がはかれるとは言い難い。

【０００６】そこで本発明は、この動作電圧を再現性よ
く低減する半導体発光素子およびその製造方法を提供す
ることを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するため
に、本発明では、ｐ型ＺｎＳzＳｅ1-z（０≦ｚ≦０．０
８）半導体層とｐ型ＺｎＴｅ半導体層とを有する半導体
素子であって、前記ｐ型ＺｎＳzＳｅ1-z半導体層とｐ型
ＺｎＴｅ層との間に、隣り合う半導体層の価電子帯のバ
ンドオフセット差が０．３ｅＶ以下の複数の半導体層を
有する素子構造としている。

【０００８】価電子帯のバンドオフセット差が０．３ｅ
Ｖ以下の半導体層として、ｐ型ＺｎＳｅ１−αＴｅα
（０≦α≦１）半導体層を用いる。このｐ型ＺｎＳｅ１
−αＴｅα（０≦α≦１）半導体層は、ＶＩ属元素であ
るＴｅおよびＳｅの組成を変化させることによってバン
ドギャップを制御することができる。ここでは、ｐ型Ｚ
ｎＴｅ層に向かってＴｅの組成を順次増加させていくこ
とにより、隣り合う半導体層とのバンドオフセット差を
小さくすることができる。

【０００９】具体的には、ｐ型ＺｎＳｅＴｅ半導体層
が、少なくともｐ型ＺｎＳｅ１−αＴｅα（０＜α≦
０．１５）、ｐ型ＺｎＳｅ１−βＴｅβ（０．１５＜β
≦０．３）、ｐ型ＺｎＳｅ１−γＴｅγ（０．３＜γ≦
０．５）、ｐ型ＺｎＳｅ１−δＴｅδ（０．５＜δ＜
１）半導体層のように徐々にＴｅを増加させていくこと
により、バンドオフセット差を小さくでき、素子を駆動
するときの低電圧化が可能となる。また、ＺｎＳＳｅ層
とＺｎＴｅ層との間の中間層を、ＺｎＳｅＴｅのみで構
成するのではなく、従来から用いられているＺｎＳｅと
ＺｎＴｅとの多層膜構造と、ＺｎＳｅＴｅとの組み合わ
せを用いていもよい。たとえば、ｐ型ＺｎＳｚＳｅ１−
ｚ（０≦ｚ≦０．０８）半導体層とｐ型ＺｎＴｅ半導体
層との間に、p型ＺｎＳｅとp型ＺｎＴｅからなる多層膜
半導体層を有する構成にしてもよい。

【００１０】発光素子の構造としては、例えばｎ型Ｇａ
Ａｓ基板上にｎ型のＺｎＳｅもしくはＺｎＳＳｅ半導体
層を形成した後、ＧａＡｓ基板と格子整合のとれたｎ型
のＺｎＭｇＳＳｅ系半導体層からなる第一のクラッド層
と、第一のＺｎＳＳｅ系光ガイド層とＺｎＣｄＳｅ量子
井戸層と第二のＺｎＳＳｅ系光ガイド層とを有する発光
層と、ｐ型のＺｎＭｇＳＳｅ系半導体からなる第二のク
ラッド層と少なくともｐ型ＺｎＳＳｅもしくはｐ型Ｚｎ
Ｓｅ層とｐ型ＺｎＴｅ層を有する半導体レーザにおい
て、前記ｐ型ＺｎＳＳｅもしくはｐ型ＺｎＳｅ層とｐ型
ＺｎＴｅ層の間に相隣り合う層の価電子帯のバンドオフ
セット差ΔＥｖが０．３ｅＶ以下のｐ型化合物半導体を
順次段階的に形成して、擬似的に禁止帯幅が傾斜した構
成により、ｐ型ＺｎＳｅもしくはＺｎＳＳｅ半導体層と
ｐ型ＺｎＴｅコンタクト層の間で発生する電圧障壁を抑
制し、本半導体レーザの低電圧駆動が可能となる。

【００１１】次に、基板上にｎ型のＺｎＳｅもしくはＺ
ｎＳＳｅ半導体層を形成した後、ＧａＡｓ基板と格子整
合のとれたｎ型のＺｎＭｇＳＳｅ系半導体層からなる第
一のクラッド層と、第一のＺｎＳＳｅ系光ガイド層とＺ
ｎＣｄＳｅ量子井戸層と第二のＺｎＳＳｅ系光ガイド層
とを有する発光層と、ｐ型のＺｎＭｇＳＳｅ系半導体か
らなる第二のクラッド層と少なくともｐ型ＺｎＳＳｅも
しくはｐ型ＺｎＳｅ層とｐ型ＺｎＴｅ層を有する半導体
レーザにおいて、前記ｐ型ＺｎＳＳｅもしくはｐ型Ｚｎ
Ｓｅ層の上部に少なくとも第１のｐ型ＺｎＳｅ１−αＴ
ｅα（０＜α≦０．１５）化合物半導体と第２のｐ型Ｚ
ｎＳｅ１−βＴｅβ（０．１５＜β≦０．３）化合物半
導体と第３のｐ型ＺｎＳｅ１−γＴｅγ（０．３＜γ≦
０．５）化合物半導体と第４のｐ型ＺｎＳｅ１−δＴｅ
δ（０．５＜δ＜１）化合物半導体を形成することによ
って、擬似的に禁止帯幅が傾斜した構造となる。以上の
構成によりｐ型ＺｎＳｅもしくはＺｎＳＳｅ半導体層と
ｐ型ＺｎＴｅコンタクト層の間で発生する電圧障壁を抑
制し、本半導体レーザの低電圧駆動が可能となる。

【００１２】次に、基板上にｎ型のＺｎＳｅもしくはＺ
ｎＳＳｅ半導体層を形成した後、ＧａＡｓ基板と格子整
合のとれたｎ型のＺｎＭｇＳＳｅ系半導体層からなる第
一のクラッド層と、第一のＺｎＳＳｅ系光ガイド層とＺ
ｎＣｄＳｅ量子井戸層と第二のＺｎＳＳｅ系光ガイド層
とを有する発光層と、ｐ型のＺｎＭｇＳＳｅ系半導体か
らなる第二のクラッド層と少なくともｐ型ＺｎＳＳｅも
しくはｐ型ＺｎＳｅ層とｐ型ＺｎＴｅコンタクト層を有
する半導体レーザにおいて、前記ｐ型ＺｎＳＳｅもしく
はｐ型ＺｎＳｅ層の上部にｐ型ＺｎＳｅ１−αＴｅα
（０＜α＜０．３）化合物半導体とｐ型ＺｎＳｅ／Ｚｎ
Ｔｅ多層膜半導体層とｐ型ＺｎＴｅコンタクト層を形成
すると擬似的に禁止帯幅が傾斜した構造となる。以上の
構成によりｐ型ＺｎＳｅもしくはＺｎＳＳｅ半導体層と
ｐ型ＺｎＴｅコンタクト層の間で発生する電圧障壁を抑
制し、本半導体レーザの低電圧駆動が可能となる。

【００１３】更に、ｐ型ＺｎＳｅ／ＺｎＴｅ多層膜半導
体層とｐ型ＺｎＴｅコンタクト層の間にｐ型ＺｎＳｅ１
−βＴｅβ（０．７＜β＜１）化合物半導体層を形成す
れば、より一層再現性が向上する。

【００１４】次に、基板上にｎ型のＺｎＳｅもしくはＺ
ｎＳＳｅ半導体層を形成した後、ＧａＡｓ基板と格子整
合のとれたｎ型のＺｎＭｇＳＳｅ系半導体層からなる第
一のクラッド層と、第一のＺｎＳＳｅ系光ガイド層とＺ
ｎＣｄＳｅ量子井戸層と第二のＺｎＳＳｅ系光ガイド層
とを有する発光層と、ｐ型のＺｎＭｇＳＳｅ系半導体か
らなる第二のクラッド層と少なくともｐ型ＺｎＳＳｅも
しくはｐ型ＺｎＳｅ層とｐ型ＺｎＴｅコンタクト層を有
する半導体レーザにおいて、前記ｐ型ＺｎＳＳｅもしく
はｐ型ＺｎＳｅ層の上部にｐ型ＺｎＳｅ１−αＴｅα
（０＜α＜１）化合物半導体とｐ型ＺｎＳｅ／ＺｎＳｅ
１−βＴｅβ（α＜β＜１）多層膜半導体層とｐ型Ｚｎ
Ｔｅコンタクト層を形成すると擬似的に禁止帯幅が傾斜
した構造となる。以上の構成によりｐ型ＺｎＳｅもしく
はＺｎＳＳｅ半導体層とｐ型ＺｎＴｅコンタクト層の間
で発生する電圧障壁を抑制し、本半導体レーザの低電圧
駆動が可能となる。更に、ｐ型ＺｎＳｅ／ＺｎＳｅ1-β
Ｔｅβ多層膜半導体層とｐ型ＺｎＴｅコンタクト層の間
にｐ型ＺｎＳｅ1-γＴｅγ（０．７＜γ＜１）化合物半
導体層を形成すれば、より一層再現性が向上する。

【００１５】上記のp型ＺｎＳｅＴｅ半導体層を多層構
造で作製する際、通常、ＭＢＥ成長法では原料にＺｎ、
Ｓｅ、Ｔｅの単体材料を用いて分子線ビームを基板に照
射し成長する方法がとられるが、これら元素は昇華性で
かつＭＢＥのセル温度が２００〜３００℃という通常の
温度よりかなり低い低温制御を必要とし、ＺｎＳｅＴｅ
半導体層の組成を途中で変化させる場合、早急に分子線
ビームを変化させることは困難である。本発明ではＺｎ
Ｓｅ、ＺｎＴｅ化合物結晶を原料にすることによってＭ
ＢＥのセル温度を５００〜９００℃と通常の制御性の良
い温度で成長可能となり、成長時間ならびに組成の制御
性が向上する。p型ＺｎＳｅＴｅ半導体層の組成制御に
ついては、ＺｎＳｅ半導体層ならびにＺｎＴｅ半導体層
のそれぞれの成長速度の比に比例した関係でＺｎＳｅ、
ＺｎＴｅのセル温度を調整して成長すると、簡単に組成
を制御することが可能となる。

【００１６】上記発明を通じて作製した半導体レーザは
低電圧駆動が可能となるため、低電圧駆動が必須の光デ
ィスクなどの光記録装置に応用可能となる。また、上記
発明を通じて作製した半導体レーザは低電圧駆動が可能
となるため、信頼性および高出力化が可能となり、短波
長のレーザ光で反応する血液分析や医学治療などの医療
機器に応用可能となる。また、上記発明を通じて作製し
た半導体レーザは低電圧駆動が可能となるため、低電圧
駆動が必須の光ファイバー通信などの光通信装置に応用
可能となる。

【００１７】

【発明の実施の形態】以下、本発明の半導体発光素子に
ついて図面を用いて説明する。半導体発光素子の一例と
して、半導体レーザを具体例として説明する。

【００１８】（実施の形態１）図１（ａ）に半導体レー
ザのエピタキシャル構造を示す。n型GaAs基板１（ｎ＝
１×１０18ｃｍ-3）上にｎ型ＧａＡｓハ゛ッファ層2（ｎ＝１
×１０18ｃｍ-3）を０．５μｍ成長し、成長温度２８０
℃でｎ型塩素ドープＺｎＳｅもしくはＺｎＳ0.06Ｓｅハ゛
ッファ層３（厚み１０ｎｍ、ｎ＝１×１０18ｃｍ-3）成長
後、ｎ型塩素ドープＺｎ0.9Ｍｇ0.1Ｓ0.13Ｓｅ0.87クラット
゛層４（ｎ＝１×１０18ｃｍ-3）、ｎ型ＺｎＳ0.06Ｓｅ
光ガイド層５（厚み１００ｎｍ）、ＺｎＣｄＳｅ活性層
６（厚み６ｎｍ）、ＺｎＳ0.06Ｓｅ光ガイド層７（厚み
１００ｎｍ）を成長し発光領域を形成する。そしてp型
窒素ドープＺｎ0.9Ｍｇ0.1Ｓ0.13Ｓｅ0.87クラット゛層８
（ｐ＝１×１０17ｃｍ-3、厚み６００ｎｍ）、p型窒素
ドープＺｎＳ0.06Ｓｅ層９（ｐ＝５×１０17ｃｍ-3、厚
み３００ｎｍ）、p型窒素ドープＺｎＳｅ層１０（ｐ＝
５×１０17ｃｍ-3、厚み２０ｎｍ）、そして本発明の特
徴であるｐ型コンタクト中間層１１、そしてp型窒素ド
ープＺｎＴｅコンタクト層１２を形成する。

【００１９】ｐ型コンタクト中間層１１の構成は、図１
（ｂ）のように、p型窒素ドープＺｎＳｅ層１０上にp型
窒素ドープＺｎＳｅ0.85Ｔｅ0.15層２０（厚み１０ｎ
ｍ）、p型窒素ドープＺｎＳｅ0.7Ｔｅ0.3層２１（厚み
１０ｎｍ）、p型窒素ドープＺｎＳｅ0.5Ｔｅ0.5層２２
（厚み１０ｎｍ）、p型窒素ドープＺｎＳｅ0.3Ｔｅ0.7
層２３（厚み１０ｎｍ）である。このような構成にする
ことによって、相隣り合う価電子帯のエネルギー差は約
０．２ｅＶ以下となり低電圧化がはかれる。

【００２０】本発明の具体的なｐ型コンタクト中間層１
１の概念について以下に述べる。図２はＺｎＳｅＴｅ混
晶半導体の価電子帯のバンド構造を示す。横軸はＴｅの
組成、縦軸は価電子帯のエネルギーを示す。Ｔｅ組成が
０のときＺｎＳｅからＴｅ組成が１のＺｎＴｅにおいて
そのエネルギーは約０．８ｅＶ存在する。一般に正孔は
価電子帯のエネルギー障壁が０．３ｅＶ以下の場合、比
較的小さな電界にてエネルギー障壁を飛び越えることが
可能となることが知られている。したがって、図３
（ａ）は本発明のｐ型コンタクト構造の熱平衡状態にお
けるバンド構造を示す図である。p型窒素ドープＺｎＳ
ｅ層１０上にp型窒素ドープＺｎＳｅ0.85Ｔｅ0.15層２
０（厚み１０ｎｍ）、p型窒素ドープＺｎＳｅ0.7Ｔｅ0.
3層２１（厚み１０ｎｍ）、p型窒素ドープＺｎＳｅ0.5
Ｔｅ0.5層２２（厚み１０ｎｍ）、p型窒素ドープＺｎＳ
ｅ0.3Ｔｅ0.7層２３（厚み１０ｎｍ）の４層のＺｎＳｅ
Ｔｅ層を積層している。これにより、ＺｎＳｅ層１０か
らＺｎＴｅ層１２までの間を価電子帯のオフセット差を
０．２ｅＶ以下にできる。（ａ）のように４層でなくて
も、図３（ｂ）のように３層であってもよい。すなわ
ち、ｐ型ＺｎＳｅ１０とｐ型ＺｎＴｅ１２との間に、段
階的に隣り合う層の価電子帯差が０．３ｅＶ以下の少な
くとも３つの半導体層２０ａ、２１ｂ、２２ｃを設けて
やる。これにより、オーミック性のｐ型コンタクト層が
得られる。厚みは５ｎｍ以上と厚い構成にする。厚い方
がヘテロ接合付近に存在するスパイクなどのバリア障壁
エネルギーの影響を押さえることができるので障壁電圧
を小さくすることが可能となるからである。

【００２１】従来の技術ではｐ型コンタクト中間層とし
て用いられてきたp型窒素ドープＺｎＳｅ／ＺｎＴｅ超
格子疑似傾斜層の構造について図４を用いて説明する。
（ａ）はｐ型ＺｎＳｅとｐ型ＺｎＴｅとのバンド図でタ
イプIIのヘテロ接合の構造をとる。（ｂ）は熱平衡状態
でのバンド図を示し、ヘテロ接合界面で価電子帯オフセ
ットΔEvが約０．８ｅＶという大きなエネルギー差が存
在することが知られている。それを緩和するため（ｃ）
の様にｐ型ＺｎＳｅとｐ型ＺｎＴｅの間にＳｅとＴｅを
厚み方向に対して組成を順次連続的に変化させた傾斜禁
止帯幅を持つ擬似的なｐ型ＺｎＳｅＴｅ層１００を挿入
する方法がとられる。しかしながら、通常ＺｎＳｅＴｅ
混晶を分子線エピタキシー法（ＭＢＥ）や有機金属気相
成長法（ＭＯＶＰＥ）などで作製する場合、厚み方向に
順次連続的に２元素を組成変化した組成制御は非常に困
難である。

【００２２】その構造を実現する方法として、（ｄ）の
ようにｐ型ＺｎＳｅ／ｐ型ＺｎＴｅ超格子を用いて、各
層の厚さを少しずつ変えて擬似的な傾斜禁止帯幅を形成
する。この構造では、単位としてＺｎＳｅ層とＺｎＴｅ
層の膜厚の和は２ｎｍ一定として疑似ＺｎＳｅＴｅ混晶
を形成している。具体的には厚さ０．２ｎｍのｐ型Ｚｎ
Ｔｅと厚さ１．８ｎｍのｐ型ＺｎＳｅから始まって、そ
れぞれの膜厚を０．１ｎｍずつ増減させている。しかし
ながら、０．２〜０．４ｎｍ程度の厚みの層は１〜２原
子層程度のもので、ウエハー面内で均一に形成すること
は実用上非常に困難である。

【００２３】本実施例ではｐ型窒素ドープＺｎＳｅＴｅ
系混晶層は、膜厚が１０ｎｍとＭＢＥやＭＯＶＰＥで十
分制御可能な厚みであるため、１〜２原子程度の膜厚し
かない疑似傾斜層の始めの疑似ＺｎＳｅ／ＺｎＴｅ超格
子層の代替として用いる。ＺｎＳｅＴｅ系混晶層は膜厚
を大きくとれるので、均一性よく形成することが可能と
なる。懸案となる価電子帯オフセットΔEvとして、本実
施例のものは約０．２ｅＶであり、始めのＺｎＳｅ／Ｚ
ｎＴｅ疑似混晶層とほぼ等価な値をとる。また、３元混
晶であるから、結晶硬度が向上し欠陥発生に対して強く
なるという効果が期待できる。

【００２４】なお、ここでは、ＺｎＳｅＴｅ３元混晶に
ついて説明したが、ＺｎＣｄＳｅ３元混晶においても、
同様の効果が期待できることはいうまでもない。この場
合も、厚みは１０ｎｍと比較的厚いため、結晶成長にお
いて面内均一に制御可能である。

【００２５】本実施例の構造を用いて利得導波型レーザ
を作製した。図５に作製した半導体レーザの断面構造図
を示す。なお、図中の番号について、図１と同等のもの
については同じ番号を付与した。図５において（０１
１）方向に深さ０．３μｍ、ストライプ幅Ｗ＝１０μｍ
のメサストライプを形成し、ＺｎＯ絶縁膜１３でメサ部
を埋め込んだ。その後、ｎ型ＧａＡｓ基板にＡｕＧｅＮ
ｉなどのｎ型電極１４、ｐ型ＺｎＴｅコンタクト層１２
表面にＡｕＰｄ電極１５を真空蒸着にて形成した。共振
器長７５０μｍ、ＴｉＯｘ／ＳｉＯ２からなる端面コー
ト７０％／９５％を施し、室温連続動作での電流・電圧
・光出力特性を測定し、その結果の一例を図６に示す。
しきい値電流は約４０ｍＡ、しきい値電圧は約５Ｖの良
好な値が得られた。また、同時に従来構造で作製した通
常得られる特性も同時に示した。従来構造ではしきい値
電圧１１Ｖに対して約半分程度まで低減可能となった。
次に本実施例のコンタクト中間層１１の作製について述
べる。

【００２６】通常、ＺｎＳｅＴｅ混晶の作製について
は、ＭＢＥ成長法を用いる場合、セルのルツボ内に入れ
る原料に金属Ｚｎ、Ｓｅ、Ｔｅ単体ソースを用いている
が、これらは昇華性の蒸気圧の高い性質の材料であるた
め、分子ビーム強度を安定化させるためにかなりの時間
がかかる。図７はＺｎの横軸に時間を縦軸に分子ビーム
強度をとった図である。

【００２７】分子ビーム強度１ｘ１０-7Ｔｏｒｒ（セル
温度２２０℃）から成長に用いる分子ビーム強度１ｘ１
０-6Ｔｏｒｒ（セル温度３００℃）までの安定な分子ビ
ームを制御するためには４０分以上要している。このよ
うな方法では本実施例の構成である４層のＺｎＳｅＴｅ
多層膜混晶を作製する場合、各層の間の成長中断が３０
分以上と長くなり、各層間の界面が劣化し、素子特性に
与える影響が大きい。また、トータルの成長プロセス時
間も長くなってしまう欠点を有する。しかしながら、セ
ル内に入れる原料にＺｎＳｅ、ＺｎＴｅ化合物結晶を用
いると、このような問題点を解決することが可能とな
る。

【００２８】図８は、ＺｎＳｅ化合物をセルのソースに
用いたときの分子ビーム強度を示すグラフであり、横軸
に時間を、縦軸に分子ビーム強度をとった図である。分
子ビーム強度が２ｘ１０-7Ｔｏｒｒ（セル温度８２０
℃）から、成長に用いる２ｘ１０-6Ｔｏｒｒ（セル温度
８８０℃）までの安定な分子ビームを制御するために
は、５分程度で応答していることがわかる。

【００２９】このように、セル温度を高温にした方が制
御しやすい理由は、市販のＭＢＥ装置は、ＧａＡｓ系な
どのIII−Ｖ族半導体の作製を目指して５００〜６００
℃程度以上の温度で制御しやすいように設計されている
からである。２００〜３００℃程度の低温では、室温と
の温度差が小さいため、外気温度の影響を受けやすく、
分子ビームの強度を制御するのが難しくなると考えられ
る。

【００３０】このようなＺｎＳｅ、ＺｎＴｅ化合物結晶
をソースに用いてＺｎＳｅＴｅ多層膜混晶を作製する成
長プロセスについて説明する。ＺｎＳｅＴｅの組成制御
は基板温度２５０℃でのＺｎＳｅ、ＺｎＴｅ結晶層の成
長レートをそれぞれ求め、成長レートの比とＺｎＳｅＴ
ｅのＳｅ／Ｔｅ組成比との関係を求めた。その結果、成
長レート比とＳｅ／Ｔｅ組成比とがほぼ１対１になるこ
とをＸ線回折法やフォトルミネッセンス法などの評価に
よってつきとめた。

【００３１】本実施例のＺｎＳｅＴｅ多層膜混晶の図１
の構成の作製方法について、以下に述べる。我々のＭＢ
Ｅ装置ではＺｎＳｅ層はＺｎＳｅ分子ビーム強度が１．
６ｘ１０-6Ｔｏｒｒに対して成長レートは約０．６μm
／時間、ＺｎＴｅ層はＺｎＴｅ分子ビーム強度が６ｘ１
０-7Ｔｏｒｒに対して成長レートは約０．２μm／時間
である。ＺｎＳｅ0.85Ｔｅ0.15層の成長レートを０．５
μm／時間に設定すると、ＺｎＳｅ、ＺｎＴｅの分子ビ
ーム強度はそれぞれ１．２ｘ１０-6Ｔｏｒｒ、２ｘ１０
-7Ｔｏｒｒとなる。他の組成のＺｎＳｅＴｅ層について
も同様の計算で分子ビーム強度を設定する。

【００３２】図９はｐ型窒素ドープＺｎＳｅ層１０から
ｐ型コンタクト中間層１１、ｐ型窒素ドープＺｎＴｅ層
１２の成長プロセスを示している。ｐ型窒素ドープＺｎ
Ｓｅ層１０を成長後、ＺｎＳｅＴｅ層２０を成長するた
めに成長中断５分間でＺｎＳｅ，ＺｎＴｅセル温度をそ
れぞれ８７０℃、５３０℃に設定する。そして、成長時
間７０秒で膜厚１０ｎｍ成長する。引き続いてＺｎＳｅ
Ｔｅ層２１も組成制御のため分子ビーム強度を調整する
ため、成長中断５分間でＺｎＳｅ，ＺｎＴｅセル温度を
それぞれ８５０℃、５７０℃に設定し成長時間７０秒で
膜厚１０ｎｍ成長する。同様の操作をＺｎＳｅＴｅ層２
２、２３の成長にも行う。最後にＺｎＳｅＴｅ層２３を
成長後、ＺｎＳｅセルのシャッターのみを閉じてｐ型Ｚ
ｎＴｅ層１２を成長する。セルのシャッターの開閉につ
いては、図９に示している。

【００３３】このような方法でＺｎＳｅＴｅ混晶を成長
すると成長プロセス時間が短縮されるだけでなく、成長
中断の時間も短くできるので成長層の結晶品質は保たれ
る。

【００３４】（実施の形態２）本実施の形態では、活性
層を有するダブルヘテロ構造の最上層のｐ型ＺｎＳｅ層
とｐ型ＺｎＴｅコンタクト層の間の中間層として、p型
ＺｎＳｅＴｅ混晶層とp型ＺｎＴｅ／ＺｎＳｅ超格子疑
似傾斜層を有する構造の層を形成するものである。これ
を図１０を用いて説明する。

【００３５】図１０（ａ）に本発明の半導体レーザのエ
ピ構造を示す。n型GaAs基板１（ｎ＝１×１０18ｃｍ-
3）上にｎ型ＧａＡｓハ゛ッファ層2（ｎ＝１×１０18ｃｍ-
3）を０．５μｍ成長し、成長温度２８０℃でｎ型塩素
ドープＺｎＳｅもしくはＺｎＳ0.06Ｓｅハ゛ッファ層３（厚
み１０ｎｍ、ｎ＝１×１０18ｃｍ-3）成長後、ｎ型塩素
ドープＺｎ0.9Ｍｇ0.1Ｓ0.13Ｓｅ0.87クラット゛層４（ｎ＝
１×１０18ｃｍ-3）、ｎ型ＺｎＳ0.06Ｓｅ光ガイド層５
（厚み１００ｎｍ）、ＺｎＣｄＳｅ活性層６（厚み６ｎ
ｍ）、ＺｎＳ0.06Ｓｅ光ガイド層７（厚み１００ｎｍ）
を成長し発光領域を形成する。そしてp型窒素ドープＺ
ｎ0.9Ｍｇ0.1Ｓ0.13Ｓｅ0.87クラット゛層８（ｐ＝１×１０1
7ｃｍ-3）、p型窒素ドープＺｎＳ０．０６Ｓｅ層９（ｐ
＝５×１０17ｃｍ-3）、p型窒素ドープＺｎＳｅ層１
０、p型窒素ドープＺｎＳｅＴｅ系中間層１１ａ、そし
てp型窒素ドープＺｎＴｅコンタクト層１２を形成す
る。

【００３６】p型窒素ドープＺｎＳｅＴｅ系中間層１１
ａの構成は、図１０（ｂ）のように、p型窒素ドープＺ
ｎＳｅ0.85Ｔｅ0.15混晶層（ｐ＝５×１０17ｃｍ-3、厚
み１０ｎｍ）３０、p型窒素ドープＺｎＳｅ／ＺｎＴｅ
超格子疑似傾斜層３１からなる。p型窒素ドープＺｎＳ
ｅ／ＺｎＴｅ超格子疑似傾斜層３１の構造は、ＺｎＳｅ
層とＺｎＴｅ層の膜厚の和は２ｎｍ一定を単位として疑
似ＺｎＳｅＴｅ混晶を形成した。

【００３７】本構成のバンド図を図１１に示す。始めの
層はｐ型ＺｎＳｅ層１．５ｎｍ、p型ＺｎＴｅ層０．５
ｎｍとし、順次厚みを０．１ｎｍずつ増減させ最終層と
してｐ型ＺｎＳｅ層０．１ｎｍ、p型ＺｎＴｅ層１．９
ｎｍとした。これによって面内で不均一な１〜２原子層
の厚みのＺｎＴｅ層に対して、p型窒素ドープＺｎＳｅ
Ｔｅ混晶層３０によって、不均一化を緩和する効果が期
待できる。

【００３８】また、本実施例ではp型窒素ドープＺｎＳ
ｅＴｅ系中間層１１ａの構成として、最初にのみＺｎＳ
ｅＴｅ混晶層を設定したが、図１２のように、p型窒素
ドープＺｎＳｅ／ＺｎＴｅ超格子疑似傾斜層３１の後に
もＺｎＳｅＴｅ混晶層３２を形成すればp型窒素ドープ
ＺｎＳｅ／ＺｎＴｅ超格子疑似傾斜層３１の中の１〜２
原子層の薄いＺｎＳｅ層を形成する必要がないため、よ
り効果が期待できることは言うまでもない。この場合の
Ｓｅ、Ｔｅ組成としてはそれぞれ０．０５〜０．１５、
０．８５〜０．９５にするとよい。

【００３９】次に、本実施の形態の構造の作製方法につ
いて説明する。図１３はｐ型窒素ドープＺｎＳｅ層１０
からｐ型コンタクト中間層１１、ｐ型窒素ドープＺｎＴ
ｅ層１２の成長プロセスを示している。ｐ型窒素ドープ
ＺｎＳｅ層１０を成長後、ＺｎＳｅＴｅ層３０を成長す
るために成長中断５分間でＺｎＳｅ，ＺｎＴｅセル温度
をそれぞれ８７０℃、５３０℃に設定する。そして、成
長時間７０秒で膜厚１０ｎｍ成長する。引き続いてｐ型
窒素ドープＺｎＳｅ／ＺｎＴｅ超格子層３１も組成制御
のため分子ビーム強度を調整するため、成長中断５分間
でＺｎＳｅ、ＺｎＴｅセル温度をそれぞれ８７０℃、５
３０℃に設定し成長時間７０秒で膜厚１０ｎｍ成長す
る。その後、ｐ型ＺｎＳｅ層、ｐ型ＺｎＴｅ層をＺｎＳ
ｅ、ＺｎＴｅセルシャッターを交互に開け閉めを行って
成長する。そして、ＺｎＳｅセルのシャッターのみを閉
じてｐ型ＺｎＴｅ層を成長する。各層の厚みはシャッタ
ーの開閉時間で制御する。

【００４０】このような方法でＺｎＳｅＴｅ混晶を成長
すると成長プロセス時間が短縮されるだけでなく、成長
中断の時間も短くできるので成長層の結晶品質は保たれ
る。以上のような構成で半導体レーザを図５と同様な構
造で試作した。特性的には図６の実施の形態1と同様
に、駆動電圧約１１Ｖのものが約５Ｖ程度まで減少し、
電圧低減に対して有効であることを確認した。

【００４１】（実施の形態３）本実施の形態では、活性
層を有するダブルヘテロ構造の最上層のｐ型ＺｎＳｅ層
とｐ型ＺｎＴｅコンタクト層の間の中間層として、p型
ＺｎＳｅＴｅ混晶層とp型ＺｎＳｅ／ＺｎＳｅＴｅ超格
子疑似傾斜層を有する構造の層を形成するものである。
これを図１４を用いて説明する。

【００４２】図１４（ａ）に本発明の半導体レーザのエ
ピ構造を示し、n型GaAs基板１（ｎ＝１×１０18ｃｍ-
3）上にｎ型ＧａＡｓハ゛ッファ層2（ｎ＝１×１０18ｃｍ-
3）を０．５μｍ成長し、成長温度２８０℃でｎ型塩素
ドープＺｎＳｅもしくはＺｎＳ0.06Ｓｅハ゛ッファ層３（厚
み１０ｎｍ、ｎ＝１×１０18ｃｍ-3）成長後、ｎ型塩素
ドープＺｎ0.9Ｍｇ0.1Ｓ0.13Ｓｅ0.87クラット゛層４（ｎ＝
１×１０18ｃｍ-3）、ｎ型ＺｎＳ0.06Ｓｅ光ガイド層５
（厚み１００ｎｍ）、ＺｎＣｄＳｅ活性層６（厚み６ｎ
ｍ）、ＺｎＳ0.06Ｓｅ光ガイド層７（厚み１００ｎｍ）
を成長し発光領域を形成する。そしてp型窒素ドープＺ
ｎ0.9Ｍｇ0.1Ｓ0.13Ｓｅ0.87クラット゛層８（ｐ＝１×１０1
7ｃｍ-3）、p型窒素ドープＺｎＳ0.06Ｓｅ層９（ｐ＝５
×１０17ｃｍ-3）、p型窒素ドープＺｎＳｅ層１０、p型
窒素ドープＺｎＳｅＴｅ系中間層１１、そしてp型窒素
ドープＺｎＴｅコンタクト層１２を形成する。

【００４３】p型窒素ドープＺｎＳｅＴｅ系中間層１１
ｃの構成は、図１４（ｂ）のように、p型窒素ドープＺ
ｎＳｅ0.85Ｔｅ0.15混晶層（ｐ＝５×１０17ｃｍ-3、厚
み１０ｎｍ）４０、p型窒素ドープＺｎＳｅ／ＺｎＳｅ
Ｔｅ超格子疑似傾斜層４１からなる。p型窒素ドープＺ
ｎＳｅ／ＺｎＳｅＴｅ超格子疑似傾斜層４１の構造は単
位としてＺｎＳｅ層とＺｎＳｅ０．５Ｔｅ０．５層の膜
厚の和は２ｎｍ一定として疑似ＺｎＳｅＴｅ混晶を形成
した。

【００４４】本構成のバンド図を図１５に示す。始めの
層はｐ型ＺｎＳｅ層１．５ｎｍ、p型ＺｎＳｅ0.5Ｔｅ0.
5層０．５ｎｍとし、順次厚みを０．１ｎｍずつ増減さ
せ最終層としてｐ型ＺｎＳｅ層０．１ｎｍ、p型ＺｎＳ
ｅ0.5Ｔｅ0.5層１．９ｎｍとした。これによって面内で
不均一な１〜２原子層の厚みのＺｎＴｅ層に対してp型
窒素ドープＺｎＳｅＴｅ混晶層４０によって、不均一化
を緩和する効果が期待できる。また、本実施例ではp型
窒素ドープＺｎＳｅＴｅ系中間層１１の構成として、最
初にのみＺｎＳｅＴｅ混晶層４０を設定したが、図１６
のように、p型窒素ドープＺｎＳｅ／ＺｎＴｅ超格子疑
似傾斜層４１の後にもＺｎＳｅＴｅ混晶層４２を形成す
ればp型窒素ドープＺｎＳｅ／ＺｎＴｅ超格子疑似傾斜
層４１の中の１〜２原子層の薄いＺｎＴｅ層を形成する
必要がないため、より効果が期待できることは言うまで
もない。この場合のＳｅ、Ｔｅ組成としてはそれぞれ
０．０５〜０．１５、０．８５〜０．９５にするとよ
い。

【００４５】実施の形態２では超格子疑似傾斜層として
ＺｎＳｅ／ＺｎＴｅ多重超格子層を用いたか、この場
合、ＺｎＳｅ層とＺｎＴｅ層の間の格子不整合率が約７
％と非常に大きいため、超格子といえども成長途中で大
きなミスフィット転位が発生しやすい状況にある。これ
はレーザ等の発光素子に対して劣化要因となる。本発明
では、ＺｎＴｅに代えて、ＺｎＳｅＴｅ混晶を用いるこ
とによって、ＺｎＳｅとの格子不整合率を小さくしてミ
スフィット転位の発生を抑える効果が期待できる。

【００４６】（実施の形態４）前述の実施の形態ではｐ
型コンタクト構造として、ｐ型ＺｎＳｅもしくはp型Ｚ
ｎＳＳｅ半導体層とｐ型ＺｎＴｅ層との間に複数のＺｎ
ＳｅＴｅ半導体層を形成する例を示した。一方、図２の
ＺｎＳｅＴｅ半導体の禁止帯幅の組成依存性から価電子
帯の組成依存性を実験および理論計算から図１７のよう
なＺｎＳｅＴｅ系半導体の価電子帯エネルギー構造の結
果を得た。ここで、縦軸のエネルギーはＺｎＳｅの価電
子帯エネルギーを原点にしたときのＺｎＳｅＴｅ半導体
層の価電子帯エネルギーを示している。この系の半導体
はボーイング効果が大きく、図よりＴｅ組成が７０％で
価電子帯エネルギーは最大となっている。したがって、
ｐ型金属の仕事関数とＺｎＳｅＴｅの価電子帯エネルギ
ーとの差はＴｅ組成が４０％以上ではＺｎＴｅと同じ大
きさかむしろ小さくなるため、コンタクト層としてＺｎ
ＳｅＴｅ層を用いると有利になることが予想される。そ
こで、Ｐｄ／Ａｕ金属とＺｎＳｅＴｅ層とのコンタクト
抵抗を測定し、コンタクト抵抗はＺｎＴｅと価電子帯エ
ネルギーがほぼ同じであるＴｅ組成が４０％以上で１×
１０−４Ωｃｍ２以下になることが実験的に得られた。

【００４７】前記の実施の形態１〜３にあるｐ型コンタ
クト層としてｐ型ＺｎＴｅ層を用いたが、本実施の形態
ではＺｎＳｅＴｅ半導体層を用いることを特徴としてい
る。

【００４８】本実施の形態について、図１８の図面を参
照しながら説明する。図１８（ａ）に半導体レーザのエ
ピタキシャル構造を示す。n型GaAs基板１（ｎ＝１×１
０18ｃｍ-3）上にｎ型ＧａＡｓハ゛ッファ層2（ｎ＝１×１０
18ｃｍ-3）を０．５μｍ成長し、成長温度２８０℃でｎ
型塩素ドープＺｎＳｅもしくはＺｎＳ0.06Ｓｅハ゛ッファ層
３（厚み１０ｎｍ、ｎ＝１×１０18ｃｍ-3）成長後、ｎ
型塩素ドープＺｎ0.9Ｍｇ0.1Ｓ0.13Ｓｅ0.87クラット゛層４
（ｎ＝１×１０18ｃｍ-3）、ｎ型ＺｎＳ0.06Ｓｅ光ガイ
ド層５（厚み１００ｎｍ）、ＺｎＣｄＳｅ活性層６（厚
み６ｎｍ）、ＺｎＳ0.06Ｓｅ光ガイド層７（厚み１００
ｎｍ）を成長し発光領域を形成する。そしてp型窒素ド
ープＺｎ0.9Ｍｇ0.1Ｓ0.13Ｓｅ0.87クラット゛層８（ｐ＝１
×１０17ｃｍ-3、厚み６００ｎｍ）、p型窒素ドープＺ
ｎＳ0.06Ｓｅ層９（ｐ＝５×１０17ｃｍ-3、厚み３００
ｎｍ）、p型窒素ドープＺｎＳｅ層１０（ｐ＝５×１０1
7ｃｍ-3、厚み２０ｎｍ）、そして本発明の特徴である
ｐ型コンタクト中間層５０、そしてp型窒素ドープＺｎ
Ｓｅ0.6Ｔｅ0.4コンタクト層５１（ｐ＝７×１０1８ｃ
ｍ-3、厚み５０ｎｍ）を形成する。

【００４９】ｐ型コンタクト中間層５０の構成は、図１
８（ｂ）のように、p型窒素ドープＺｎＳｅ層１０上にp
型窒素ドープＺｎＳｅ0.9Ｔｅ0.1層52（ｐ＝４×１０1
８ｃｍ-3、厚み１０ｎｍ）、p型窒素ドープＺｎＳｅ0.8
Ｔｅ0.2層53（ｐ＝５×１０1８ｃｍ-3、厚み１０ｎｍ）
である。このような構成にすることによって、相隣り合
う価電子帯のエネルギー差は約０．２ｅＶ以下となり低
電圧化がはかれる。また、p型窒素ドープＺｎＳｅ0.6Ｔ
ｅ0.4コンタクト層５１の電極としてＡｕ／Ｐｄ金属を
用いるとオーミック接触をえることができる。本実施例
では中間層５０としてＺｎＳｅＴｅ半導体を２層構造と
したが、組成の異なる３層以上にすると各層のエネルギ
ー障壁はより小さくなるのでより滑らかに電流が流れ
る。さらに、コンタクト層５１にＺｎＳｅ0.6Ｔｅ0.4半
導体を用いたがＴｅ組成が２０％以上でも金属とオーミ
ック接触を得ることが可能であるので、Ｔｅ組成が２０
％以上のＺｎＳｅＴｅ半導体をコンタクト層５１として
用いても効果が期待できる。

【００５０】このような図１８の多層のＺｎＳｅＴｅ半
導体の形成方法については、本発明の実施の形態１の図
9を用いて説明する。p型ＺｎＳｅ層１０から中間層であ
るＺｎＳｅＴｅ層までは同様であるが、最後のコンタク
ト層の成長では図9ではＺｎＳｅシャッタを閉じ、Ｚｎ
Ｔｅシャッタを開き、ＺｎＳｅのセル温度を降下させて
いる。本構造ではＺｎＳｅとＺｎＴｅシャッタの両者と
も開き、ＺｎＳｅのセル温度を所定のフラックスとなる
ように設定して成長を行う。

【００５１】一方、図5のメサ型の半導体レーザ構造の
作製において、コンタクト層１２のＺｎＴｅの変わり
に、ＺｎＳｅＴｅにしたときにメサ形状が異なり、Ｚｎ
ＳｅＴｅをコンタクト層にした方が有利であることを見
出した。図１９の（ａ）はコンタクト層にＺｎＴｅ層１
２を（ｂ）はＺｎＳｅ０．６Ｔｅ０．４層５１を備えた
ときのメサエッチング直後の形状を示すものである。図
１９（ａ）において、ストライプ幅１０μmのレジスト
６０をエピ層に塗布した後、飽和重クロム酸カリウム水
溶液と硫酸の混合比３：２の溶液で室温にて5分間エッ
チングしたときの、断面形状である。エッチング深さは
約0.5μmである。図よりp型ＺｎＴｅ層１２はサイドエ
ッチングが大きく入り、サイドエッチング量として２〜
３μm存在した。ここで、飽和重クロム酸カリウム水溶
液と硫酸の混合液はＺｎＳｅ系半導体に対して平滑な鏡
面エッチングが可能なものとして、一般的に用いられる
ものである。このような形状であると電極とのコンタク
ト面積が小さくなり、コンタクト抵抗が上昇することに
なる。一方、図１９（ｂ）のＺｎＳｅＴｅコンタクト層
５１を有する場合、（ａ）と同様のストライプ幅１０μ
mのレジスト６０を塗布し、飽和重クロム酸カリウム水
溶液と硫酸の混合液でエッチングしたとき、サイドエッ
チングはほとんど見られなかった。したがって、コンタ
クト抵抗の上昇を抑えることができるだけでなく、メサ
形状は安定し、単一モードレーザのようにストライプ幅
が数μm以下の構造に対してかなり有効となる。今まで
発表されてきた図5のようなメサ型の狭いストライプ幅
のレーザはAppl. Phys. Lett.,1993 Vol.63, 第２３１
５項〜第２３１７項に記載されているように、ストライ
プ状のｐ型電極をマスクとしてイオンミリングで物理的
にエッチングするという手法がとられてきた。しかしな
がら、ＺｎＳｅ系半導体は結晶的に弱い半導体なため、
素子の信頼性の観点からプロセス工程としてはできるだ
け熱的、物理的付加を加えずに加工することが求められ
ている。本発明ではメサ形成工程に容易なウエットエッ
チングを可能とするものである。

【００５２】本実施例の構造を用いて利得導波型レーザ
を作製した。素子構造は実施の形態１で示した図５と同
様のものである。動作特性も図6に示すものと同等のも
のが得られ、しきい値電圧は約５Ｖの良好な値がえら
れ、従来の約半分程度まで減少し、電圧低減に有効であ
ることを確認した。

【００５３】尚、図１８のような構成だけでなく、図２
０のようにp型ＺｎＳｅＴｅ層の間にp型ＺｎＳｅＴｅ傾
斜層５５、５６、５７を設ける。更に図２１のように最
上層である例えばp型ＺｎＳｅ０．６Ｔｅ０．４層の下
にp型ＺｎＳｅＴｅ傾斜層５８を設けてもよい。ＺｎＳ
ｅＴｅ傾斜層の作製については図9において、成長中断
時にＺｎＳｅセルとＺｎＴｅセルのシャッターを開ける
ことによって、作製することが可能である。これらの構
造では成長中断がなくなるので、各成長層間の界面に汚
染や原子配列の乱れが無くなるためより良好な成長層が
えられる。また、電流もよりながれやすくなり、抵抗値
が下がることが期待できる。

【００５４】（実施の形態５）以下、上記半導体レーザ
を用いた装置について図面を参照しながら説明する。ま
ずは、光ディスク装置の具体構成を図面を用いて説明す
る。

【００５５】この半導体レーザを光ディスク装置に応用
したものを図２２に示す。キャンにレーザチップが入っ
たキャンタイプの半導体レーザ８０１より波長５２０ｎ
ｍのレーザ光８０２は、コリメータレンズ８０３で平行
光にされた後、回折格子８０４で３ビームに分割され
（図示していない）、ハーフプリズム８０５を通り集光
レンズ８０６で集光され、光ディスク８０７上に直径１
μｍのスポットを結ぶ。ディスク８０７上での反射光
は、再度、集光レンズ８０６を通り、ハーフプリズム８
０５で反射され、受光レンズ８０８で絞られたシリンド
リカルレンズ８０９を経てホトダイオード８１０に入り
電気信号に変換される。

【００５６】この際、分割された３ビームにより光ディ
スク８０７の半径方向のずれを検出し、またシリンドリ
カルレンズ８０９により焦点の位置ずれを検出する。そ
してこのずれは、駆動系８１１により光学系が微動調整
され修正される。

【００５７】このように、半導体レーザを、半導体レー
ザからのレーザ光を光ディスクに導く集光光学系、光デ
ィスクで反射した光を読む光検出器を備えた光ディスク
装置に応用すれば、ディスクの読み出し（再生）ができ
る。さらに、高出力化により、光ディスクへの書き込み
（記録）もできるようになり、１台のレーザで、読み出
しと書き込みとができる簡単な構成で優れた特性をもつ
光ディスク装置への応用も可能である。

【００５８】（実施の形態６）この光ディスク装置は、
実施形態５と比べて、レーザチップをシリコン基板上に
配置して、レーザチップ、光信号検出用のフォトダイオ
ード、それにレーザチップからのレーザ光を反射させる
マイクロミラーをいったいに構成することで、小型化・
薄型化を図ったものである。

【００５９】概略構成を図２３および図２４に示す。レ
ーザチップ、フォトダイオード、マイクロミラーをあわ
せてここでは、レーザユニットと呼ぶ。このレーザユニ
ットから出射してレーザ光は、ホログラム素子の下面に
形成されたグレーティングパターンにより、３ビームに
分割され、さらに１／４λ板を通して対物レンズによ
り、光ディスク表面の情報トラックに集光される。

【００６０】そして、光ディスクからの反射ビームは、
再び、対物レンズ、１／４λ板とを通過し、ホログラム
素子上面に形成されたホログラムパターンにより、それ
ぞれ左右に±１次光として、それぞれ集光および発散作
用を付加されて回折される。つまり、左側に回折された
回折光は、フォトダイオードの受光面の前に焦点をもつ
ビームとなり、右側に回折された回折光は、受光面の後
ろに焦点を持つビームとなる。

【００６１】反射ビームを受光するフォトダイオード
は、レーザチップを配置する凹部の左右のシリコン基板
に直接形成され、それぞれ、５分割されている。図２５
のように、フォーカスエラー信号の検出には、フォトダ
イオードの真ん中の３つの部分を利用する。ジャストフ
ォーカスの場合は、図２５のようになり、フォーカスが
ずれていると、図２５のようになる。フォーカスエラー
信号の演算式は、ＦＥＳ＝（１＋３＋５）ー（２＋４＋
６）であり、ＦＥＳがゼロになるようにアクチュエータ
を駆動させて対物レンズを光ディスクの情報トラックに
追従させる。

【００６２】同様に、トラッキングエラー信号の検出
は、ＴＥＳ＝（Ｔ１ーＴ２）＋（Ｔ３ーＴ４）となり、
また、光ディスクの記録内容を示す情報信号は、ＲＦＳ
＝（１＋３＋５）＋（２＋４＋６）となる。

【００６３】図２４にレーザユニットの構成図を説明す
る。このように、レーザユニットは、シリコン基板上に
凹部を形成し、この凹部に半導体レーザチップを配置す
る。レーザから出射する光は、シリコン基板に形成さ
れ、かつ、シリコン基板の表面に対して４５度の角度を
持つマイクロミラーにより、上方へ出射する。マイクロ
ミラーは、シリコンの（１１１）面を利用して形成され
る。（１１１）面は、異方性エッチングにより簡単に得
られ、また、化学的に安定な面であるので、光学的に平
坦な面が得られやすいからである。

【００６４】しかし、シリコン（１００）面を用いる
と、（１１１）面は、（１００）面と５４度の角度とな
るので、（１００）面の面方位から＜１１０＞方向へ９
度傾斜した基板を用いることで、４５度の角度が得られ
る。マイクロミラーと対向する面の角度は６３度となる
が、この面には、レーザチップからの光出力をモニター
するモニター用フォトダイオードが形成されている。

【００６５】マイクロミラーの表面は平坦なシリコンで
あるが、レーザ光の吸収がなく、光の利用効率を高める
ために、金など、反射効率が高く、レーザ光を吸収しな
い金属を蒸着して光の損失を少なくするのが好ましい。

【００６６】以上のように、レーザユニットを用いるこ
とにより、光ディスクの小型化、薄型化が可能となると
ともに、製造上も、フォトダイオード、マイクロミラー
が形成されているシリコン基板表面の凹部に、レーザチ
ップを配置するだけでよいので、工程も簡略化でき、歩
留まりも高くなる。

【００６７】上記実施形態では、半導体レーザを光ディ
スク装置に応用した場合について説明したが、その他の
応用例としては、光ディスク以外の光記録にも応用し、
光記憶装置を構成することができる。また、半導体レー
ザを、プリンターの光源に用いて、印刷製版などの情報
記録装置に応用することができる。

【００６８】さらに、波長が５２０ｎｍ近傍の光に反応
する薬品を用いて治療をおこなう医療機器にも応用でき
る。また、半導体レーザをレーザポインターにすると、
５２０ｎｍ程度の波長は視感度が高く低出力でも視感度
の高いポインターとすることができる。また、ディスプ
レー装置の光源にも用いることができる。さらに、光フ
ァイバー通信などの光情報通信などにも応用することが
できる。

【００６９】

【発明の効果】以上のように、本発明によれば、ｐ型Ｚ
ｎＳzＳｅ1-z半導体層とｐ型ＺｎＴｅ半導体層もしくは
ｐ型ＺｎＳｅＴｅ半導体層との間に、隣り合う半導体層
の価電子帯のバンドオフセット差が０．３ｅＶ以下の半
導体層を順次積層させ、価電子帯のバンドオフセット差
を小さくできるので、障壁を抑制し抵抗を小さくでき
る。この構造を半導体発光素子のコンタクト領域に用
い、低電圧での駆動が達成できる。

【００７０】また、作製は、たとえばＭＢＥ法にてＺｎ
ＳｅおよびＺｎＴｅ結晶を原料に用いて、組成制御はＺ
ｎＳｅならびにＺｎＴｅ結晶の成長速度の比に比例した
ＺｎＳｅとＺｎＴｅの分子線ビームの強度比から簡単に
制御することが可能で、再現性よくＺｎＳｅＴｅ系半導
体層を作製できる。

【００７１】更に本発明の構成で作製した半導体レーザ
を用いて、光ディスクやレーザプリンター、医療用機
器、ディスプレーに応用したとき、実用的に充分使用可
能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態１における半導体レーザの
エピタキシャル層の構造断面図

【図２】ＺｎＳｅＴｅ系半導体のＴｅ組成に対する価電
子帯エネルギー図

【図３】本発明の実施の形態１におけるp型コンタクト
構造のバンド図

【図４】従来のp型コンタクト構造図とバンド図

【図５】本発明の実施の形態１における半導体レーザ構
造断面図

【図６】本発明の実施の形態１における半導体レーザの
電流・光出力・電圧特性図

【図７】従来のＺｎ単体ソースの分子ビーム強度の時間
特性図

【図８】本発明の実施の形態１におけるＺｎＳｅソース
の分子ビーム強度の時間特性図

【図９】本発明の実施の形態１におけるＺｎＳｅ、Ｚｎ
Ｔｅソースを用いた成長プロセス図

【図１０】本発明の実施の形態２の半導体レーザとコン
タクト部のエピタキシャル構造断面図

【図１１】本発明の実施の形態２のコンタクト部のバン
ド図

【図１２】本発明の実施の形態２のコンタクト部のバン
ド図

【図１３】本発明の実施の形態２におけるＺｎＳｅ、Ｚ
ｎＴｅソースを用いた成長プロセス図

【図１４】本発明の実施の形態３の半導体レーザとコン
タクト部のエピタキシャル構造断面図

【図１５】本発明の実施の形態３のコンタクト部のバン
ド図

【図１６】本発明の実施の形態３のコンタクト部の構造
断面図

【図１７】ＺｎＳｅＴｅ系半導体の価電子帯エネルギー
の組成依存性を示す図

【図１８】本発明の実施の形態４のコンタクト部の構造
断面図

【図１９】本発明の実施の形態４のコンタクト構造を用
いたレーザのメサ形成断面図

【図２０】本発明の実施の形態４のｐ型ＺｎＳｅＴｅ傾
斜層を有するコンタクト部の構造断面図

【図２１】本発明の実施の形態４のｐ型ＺｎＳｅＴｅ傾
斜層を有するコンタクト部の構造断面図

【図２２】本発明を用いて作製した半導体レーザを用い
た光ディスク装置の構成図

【図２３】本発明を用いて作製した半導体レーザを用い
た光ディスク装置の構成図

【図２４】本発明を用いて作製した半導体レーザを具備
したレーザユニットの構成図

【図２５】光ディスク装置に用いた受光素子の構成図

【符号の説明】

１ ｎ型ＧａＡｓ基板 ６ ＺｎＣｄＳｅ活性層 ９ ｐ型ＺｎＳＳｅ層 １０ ｐ型ＺｎＣｄＳＳｅ超格子層 １１ ｐ型ＺｎＳｅＴｅ系中間層 １２ ｐ型ＺｎＴｅコンタクト層 １３，２１，２２，２３ ｐ型ＺｎＳｅＴｅ系混晶層 ３０，３２ ｐ型ＺｎＳｅＴｅ系混晶層 ３１ ＺｎＳｅ／ＺｎＴｅ超格子層 ４０，４２ ｐ型ＺｎＳｅＴｅ系混晶層 ４１ ＺｎＳｅ／ＺｎＳｅＴｅ超格子層

フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｓ 3/00 Ｈ０１Ｓ 3/00 Ｚ (72)発明者 辻村 歩 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 西川 孝司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 横川 俊哉 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (24)

【特許請求の範囲】
1. 【請求項１】基板と、前記基板とほぼ格子整合のとれた
   ｎ型Ｚｎ1-xＭｇxＳ1-yＳｅy系化合物半導体からなる第
   １のクラッド層と、ＺｎＣｄＳｅ井戸層を有する発光層
   と、前記基板とほぼ格子定数のとれたｐ型ＺｎＭｇＳＳ
   ｅ系半導体からなる第２のクラッド層と、前記第２のク
   ラッド層上に形成した、ｐ型ＺｎＳzＳｅ1-z（０≦ｚ≦
   ０．０８）半導体層とｐ型ＺｎＴｅ半導体層とを備え、 前記ｐ型ＺｎＳzＳｅ1-z半導体層とｐ型ＺｎＴｅ半導体
   層との間に、隣り合う半導体層の価電子帯のバンドオフ
   セット差が０．３ｅＶ以下の半導体層を順次積層したこ
   とを特徴とする半導体発光素子。
2. 【請求項２】ｐ型ＺｎＳzＳｅ1-z（０≦ｚ≦０．０８）
   半導体層とｐ型ＺｎＴｅ半導体層との間に、ｐ型ＺｎＳ
   ｅ1-αＴｅα（０≦α≦１）半導体層を有することを特
   徴とする請求項１に記載の半導体発光素子。
3. 【請求項３】ｐ型ＺｎＳzＳｅ1-z（０≦ｚ≦０．０８）
   半導体層とｐ型ＺｎＴｅ半導体層の間に、少なくともｐ
   型ＺｎＳｅ1-αＴｅα（０＜α≦０．１５）、ｐ型Ｚｎ
   Ｓｅ1-βＴｅβ（０．１５＜β≦０．３）、ｐ型ＺｎＳ
   ｅ1-γＴｅγ（０．３＜γ≦０．５）、ｐ型ＺｎＳｅ1-
   δＴｅδ（０．５＜δ＜１）半導体層を順次積層した請
   求項２に記載の半導体発光素子。
4. 【請求項４】ｐ型ＺｎＳzＳｅ1-z（０≦ｚ≦０．０８）
   半導体層とｐ型ＺｎＴｅ半導体層との間に、ｐ型ＺｎＳ
   ｅ1-αＴｅα（０＜α≦０．３）半導体層と、p型Ｚｎ
   Ｓｅとp型ＺｎＴｅからなる多層膜半導体層を順次積層
   した請求項２に記載の半導体発光素子。
5. 【請求項５】ｐ型ＺｎＳzＳｅ1-z（０≦ｚ≦０．０８）
   半導体層とｐ型ＺｎＴｅ半導体層との間に、少なくとも
   ｐ型ＺｎＳｅ1-αＴｅα（０＜α≦０．３）半導体層
   と、p型ＺｎＳｅとp型ＺｎＴｅからなる多層膜半導体層
   とｐ型ＺｎＳｅ1-βＴｅβ（０．５≦β＜１）半導体層
   を順次積層した請求項２に記載の半導体発光素子。
6. 【請求項６】ｐ型ＺｎＳzＳｅ1-z（０≦ｚ≦０．０８）
   半導体層とｐ型ＺｎＴｅ半導体層との間に、少なくとも
   ｐ型ＺｎＳｅ1-αＴｅα（０＜α≦０．３）半導体層
   と、p型ＺｎＳｅとp型ＺｎＳｅ1-βＴｅβ（０＜β≦
   ０．３）からなる多層膜半導体層とｐ型ＺｎＳｅ1-γＴ
   ｅγ（０．５≦γ＜１）半導体層を順次積層した請求項
   ２に記載の半導体発光素子。
7. 【請求項７】原料として、ＺｎＳｅ結晶とＺｎＴｅ結晶
   とを用い、同時にＺｎ、Ｓｅ、Ｔｅ分子線を照射するこ
   とにより、ＺｎＳｅＴｅ半導体層を成長することを特徴
   とするＺｎＳｅＴｅ半導体層の製造方法。
8. 【請求項８】ＺｎＳｅＴｅ半導体層を、分子線エピタキ
   シー法にて成長させる際、前記ＺｎＳｅＴｅ半導体層の
   組成を、ＺｎＳｅ結晶とＺｎＴｅ結晶単独のそれぞれの
   成長速度の比から成長条件を決定することを特徴とする
   請求項７に記載のＺｎＳｅＴｅ半導体層の製造方法。
9. 【請求項９】請求項１〜６のいずれかに記載の半導体レ
   ーザと、前記半導体レーザから出射したレーザ光を記録
   媒体に集光する集光光学系と、前記記録媒体からの反射
   光を受光する光検出器とを備えた光ディスク装置。
10. 【請求項１０】前記光検出器はシリコンにより構成さ
    れ、前記シリコン表面に半導体レーザチップが設置され
    ている請求項９に記載の光ディスク装置。
11. 【請求項１１】前記半導体レーザチップは、前記シリコ
    ンに形成された凹部に配置され、前記レーザから出射し
    たレーザ光は、前記シリコンに形成されたマイクロミラ
    ーにより、反射されて前記シリコンに対してほぼ垂直方
    向に進む請求項１０に記載の光ディスク装置。
12. 【請求項１２】マイクロミラーの表面には、金属が形成
    されている請求項１０に記載の光ディスク装置。
13. 【請求項１３】請求項１〜６のいずれかに記載の半導体
    レーザを用い、光記録に応用した光記憶装置。
14. 【請求項１４】請求項１〜６のいずれかに記載の半導体
    レーザを用い、プリンターなどの印刷製版などに応用し
    た情報記録装置。
15. 【請求項１５】請求項１〜６のいずれかに記載の半導体
    レーザを用い、血液分析や病気治療などに応用した医療
    機器。
16. 【請求項１６】請求項１〜６のいずれかに記載の半導体
    レーザを用い、レーザポインターやディスプレーに応用
    したディスプレー装置。
17. 【請求項１７】請求項１〜６のいずれかに記載の半導体
    レーザを用い、光ファイバー通信などの光情報通信など
    に応用した通信機器。
18. 【請求項１８】ｐ型ＺｎＳzＳｅ1-z（０≦ｚ≦０．０
    ８）半導体層とｐ型ＺｎＴｅ半導体層とを有する半導体
    素子であって、前記ｐ型ＺｎＳｚＳｅ１−ｚ半導体層と
    ｐ型ＺｎＴｅ層との間に、隣り合う半導体層の価電子帯
    のバンドオフセット差が０．３ｅＶ以下の複数の半導体
    層を有する半導体素子。
19. 【請求項１９】複数の半導体層が、ｐ型ＺｎＳｅ1-αＴ
    ｅα（０≦α≦１）半導体層である請求項１８に記載の
    半導体素子。
20. 【請求項２０】複数の半導体層が、少なくともｐ型Ｚｎ
    Ｓｅ1-αＴｅα（０＜α≦０．１５）、ｐ型ＺｎＳｅ1-
    βＴｅβ（０．１５＜β≦０．３）、ｐ型ＺｎＳｅ1-γ
    Ｔｅγ（０．３＜γ≦０．５）、ｐ型ＺｎＳｅ1-δＴｅ
    δ（０．５＜δ＜１）半導体層である請求項１９に記載
    の半導体素子。
21. 【請求項２１】ｐ型ＺｎＳzＳｅ1-z（０≦ｚ≦０．０
    ８）半導体層とｐ型ＺｎＴｅ半導体層との間に、p型Ｚ
    ｎＳｅとp型ＺｎＴｅからなる多層膜半導体層を有する
    請求項１９または２０に記載の半導体素子。
22. 【請求項２２】基板と、前記基板とほぼ格子整合のとれ
    たｎ型Ｚｎ1-xＭｇxＳ1-yＳｅy系化合物半導体からなる
    第１のクラッド層と、ＺｎＣｄＳｅ井戸層を有する発光
    層と、前記基板とほぼ格子定数のとれたｐ型ＺｎＭｇＳ
    Ｓｅ系半導体からなる第２のクラッド層と、前記第２の
    クラッド層上に形成した、ｐ型ＺｎＳzＳｅ1-z（０≦ｚ
    ≦０．０８）半導体層とｐ型ＺｎＳｅＴｅ半導体層とを
    備え、 前記ｐ型ＺｎＳzＳｅ1-z半導体層とｐ型ＺｎＳｅＴｅ半
    導体層との間に、隣り合う半導体層の価電子帯のバンド
    オフセット差が０．３ｅＶ以下の半導体層を順次積層し
    たことを特徴とする半導体発光素子。
23. 【請求項２３】前記ｐ型ＺｎＳｅ１−δＴｅδ半導体層
    のＴｅ組成δが０．４≦δ≦０．７であることを特徴と
    する請求項２２に記載の半導体発光素子。
24. 【請求項２４】ｐ型ＺｎＳzＳｅ1-z（０≦ｚ≦０．０
    ８）半導体層とｐ型ＺｎＳｅＴｅ半導体層との間に、ｐ
    型ＺｎＳｅ1-αＴｅα（０≦α≦１）半導体層を有する
    ことを特徴とする請求項２２に記載の半導体発光素子。