JPH10303701A

JPH10303701A - 容量回路

Info

Publication number: JPH10303701A
Application number: JP11250897A
Authority: JP
Inventors: Yukio Kawamura; 幸雄川村
Original assignee: Oki Electric Industry Co Ltd; Oki Micro Design Miyazaki Co Ltd
Current assignee: Oki Electric Industry Co Ltd; Oki Micro Design Miyazaki Co Ltd
Priority date: 1997-04-30
Filing date: 1997-04-30
Publication date: 1998-11-13
Anticipated expiration: 2017-04-30
Also published as: JP3728056B2

Abstract

(57)【要約】【課題】コンデンサを有する集積回路の集積度を向上
する。【解決手段】入力端子ＩＮ₁の電位を上昇すると、演
算増幅器１３によりトランジスタ１４，１５のエミッタ
電位が上昇する。これにより、トランジスタ１２，１５
がオンし、入力端子ＩＮ₁から電流が入力される。トラ
ンジスタ１２，１５は、ダーリントン接続であり、その
入力電流を電流増幅率分の１した電流がコンデンサ１に
トランジスタ１５からコンデンサ１に流出し、コンデン
サ１が少ない電流で充電できる。入力端子ＩＮ₁の電位
を降下すると、演算増幅器１３により、トランジスタ１
１，１４がオンし、入力端子ＩＮ₁から電流が入力され
る。トランジスタ１１，１４は、ダーリントン接続であ
り、その入力電流を電流増幅率分の１した電流がコンデ
ンサ１からトランジスタ１４に流入し、コンデンサ１が
少ない電流で放電できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路等
に用いられ、入出力電流によって充放電される容量回路
に関するものである。

【０００２】

【従来の技術】従来の集積回路では、大容量のコンデン
サをＬＳＩチップに組み込んで大きな面積のチップを形
成する。また、コンデンサを組み込むことができない場
合には、大容量のコンデンサをチップに外付けして対応
を採っている。

【０００３】

【発明が解決しようとする課題】しかしながら、従来の
集積回路では、次のような課題があった。大容量のコン
デンサが必要な場合に、それをＬＳＩチップに組み込む
と、チップ面積が増大するという課題があった。また、
その大容量のコンデンサを外付けにすると、当然１チッ
プ化ができなくなると共に、装置全体が大型化するとい
う問題があった。

【０００４】

【課題を解決するための手段】前記課題を解決するため
に、本発明のうちの第１の発明は、次のようなコンデン
サ、第１のトランジスタ、第２のトランジスタ、第３の
トランジスタ、第４のトランジスタ及び演算増幅器で容
量回路を構成している。そのコンデンサは、２つの電極
を有しかつその一方の電極が固定電位に接続され、充放
電によって他方の電極の電位が変化するものである。第
１のトランジスタは、入力端子に接続された第１導通電
極と第１の電源電位に接続された第２導通電極とその第
１導通電極及び第２導通電極の間の導通状態を制御する
第１制御電極とを有し、第２導通電極と第１制御電極の
電位差に応じてオンし入力端子に電流を出力すると共に
その電流を減衰させた値の電流を第１制御電極から流出
する第１の導電型のトランジスタである。第２のトラン
ジスタは、入力端子に接続された第３導通電極と第２の
電源電位に接続された第４導通電極とその第３導通電極
及び第４導通電極の間の導通状態を制御する第２制御電
極とを有し、第４導通電極と第２制御電極の電位差に応
じてオンし入力端子から電流を入力すると共にその電流
を減衰させた値の電流を該第２制御電極から流入する第
２の導電型のトランジスタである。第３のトランジスタ
は、第１制御電極に接続された第５導通電極とコンデン
サの他方の電極に接続された第３制御電極とその第３制
御電極によって第５導通電極との間の導通状態が制御さ
れる第６導通電極とを有し、第６導通電極と第３制御電
極との間の電位差に応じてオンし第５導通電極に第１制
御電極からの電流を入力すると共にその電流を減衰させ
た値の電流を第３制御電極から流入する第１の導電型と
は相補的な第２の導電型のトランジスタである。第４の
トランジスタは、第２制御電極に接続された第７導通電
極と第６導通電極に接続された第８導通電極とコンデン
サの他方の電極に接続されてこの第７導通電極及び第８
導通電極の間の導通状態を制御する第４制御電極とを有
し、第８導通電極と第４制御電極の間の電位差に応じて
オンし第７導通電極から第２制御電極に電流を出力する
と共にその電流を減衰させた値の電流を第４制御電極か
ら流出する第１の導電型のトランジスタである。演算増
幅器は、非反転入力端子と反転入力端子と出力端子とを
有し、非反転入力端子が入力端子に接続され反転入力端
子がコンデンサの他方の電極に接続されかつ出力端子が
第６導通電極及び第８導通電極に接続され、コンデンサ
の他方の電極と入力端子の間の電位差を増幅して第６導
通電極及び第８導通電極に与えるものである。そして、
コンデンサは、第４制御電極の流出電流と第３制御電極
の流入電流で充放電する構成にしている。

【０００５】第１の発明では、以上のように容量回路を
構成したので、一方の電極が固定電位に接続されたコン
デンサの他方の電極の電位と入力端子の電位とが、増幅
されて第３のトランジスタの第６導通電極と第４のトラ
ンジスタの第８導通電極に与えられる。例えば、入力端
子の電位が上昇すると第６導通電極及び第８導通電極の
ていが上昇し、第４のトランジスタがオンして第２のト
ランジスタがオン状態になる。このとき第１及び第３の
トランジスタがオフ状態になる。オン状態の第２のトラ
ンジスタの第３導通電極には、入力端子から電流が入力
されるが、第４のトランジスタの第４制御電極からは、
これら第２及び第４のトランジスタの電流増幅率分の１
に減衰された電流が流出される。この流出電流がコンデ
ンサの充電電流になり、コンデンサが微弱な電流で充電
される。入力端子の電位が降下する場合には、第３のト
ランジスタがオンして第１のトランジスタがオン状態に
なる。このとき第２及び第４のトランジスタがオフ状態
になる。そして、充電の場合とは逆な動作が行われ、微
弱な電流でコンデンサが放電する。即ち、コンデンサの
実際の充放電電流は微弱な電流になり、コンデンサの容
量が見掛け上大きくなる。

【０００６】第２〜第１７の発明は、容量回路におい
て、２つの電極を有しかつその一方の電極が固定電位に
接続され、充放電によって他方の電極の電位が変化する
コンデンサと、入力端子とコンデンサとの間に接続さ
れ、入力端子から電流を入出力し該入出力電流を可変な
比で減衰させた値の電流をそのコンデンサの他方の電極
に与えて充放電する充放電電流生成回路とで構成してい
る。第２〜第１７の発明によれば、充放電電流生成回路
は、第１の発明と同様に、入力端子から入出力する電流
に対して、他コンデンサに対する充放電電流を微弱にす
るが、そのレベルは可変になっている。第１８〜第２２
の発明は、容量回路において、２つの電極を有するコン
デンサと、コンデンサの一方の電極と第１の入力端子の
間に接続され、第１の入力端子から入出力される電流を
減衰させて該コンデンサに入出力する第１の充放電電流
生成回路と、コンデンサの他方の電極と第２の入力端子
の間に接続され、第２の入力端子から入出力される電流
を減衰させてコンデンサに入出力する第２の充放電電流
生成回路とで構成している。

【０００７】よって、第１８〜第２２の発明によれば、
第１及び第２の入力端子から入出力される電流が、第１
及び第２の充放電電流生成回路によって減衰されてコン
デンサに流入或いは流出される。この場合も、コンデン
サに対する充放電電流が微弱になる。第２３及び第２４
の発明は、複数のコンデンサが直列或いは並列に組み合
わされて構成されたコンデンサ複合回路と、コンデンサ
複合回路に対する複数の入力端子に接続され、前記入力
端子から入出力される電流を可変な電流増幅率を用いて
減衰させて該コンデンサに入出力する複数の充放電電流
生成回路とで容量回路を構成している。よって、第２３
及び第２４の発明によれば、複数の充放電電流生成回路
によって、コンデンサ複合回路中のコンデンサには微弱
な入出力電流が与えられる。

【０００８】

【発明の実施の形態】コンデンサの容量を見掛け上大き
くすることによって、実際の容量が小さくてすむ容量回
路の実施形態を以下の第１〜第９の実施形態で説明す
る。なお、第１の実施形態は第１の発明に、第２〜第７
の実施形態は第２〜第１７の発明に、第８の実施形態は
第１８〜第２２の発明に、及び第９の実施形態は第２
３，２４の発明にそれぞれ対応するものである。第１の実施形態図１は、本発明の第１の実施形態を示す容量回路の回路
図である。この容量回路（第１の発明）は、一方の電極
が固定電位のグランドＧＮＤに接続されたコンデンサ
と、入力端子ＩＮ₁と該コンデンサ１の他方の電極との
間に接続され、該コンデンサ１に充放電電流を与える充
放電電流生成回路１０とで構成されている。

【０００９】充放電電流生成回路１０は、第１の導電型
トランジスタであるＰＮＰ型トランジスタと第２の導電
型トランジスタであるＮＰＮトランジスタとが組み合わ
された回路であり、第１導通電極であるコレクタが入力
端子ＩＮ₁に接続されると共に第２導通電極であるエミ
ッタが第１の電源電位Ｖｃｃに接続された第１のトラン
ジスタであるＰＮＰトランジスタ１１と、第３導通電極
であるコレクタが入力端子ＩＮ₁に接続されると共に第
４導通電極のエミッタがグランドＧＮＤに接地された第
２のトランジスタであるＮＰＮ型トランジスタ１２と、
その入力端子ＩＮ₁に非反転入力端子（＋）が接続され
た演算増幅器１３とを、備えている。第１制御電極であ
るトランジスタ１１のベースは、第３のトランジスタで
あるＮＰＮ型トランジスタ１４の第５導通電極のコレク
タに接続され、第６導通電極である該トランジスタ１４
のエミッタは、演算増幅器１３の出力端子に接続されて
いる。一方、第２制御電極であるトランジスタ１２のベ
ースは、第４のトランジスタであるＰＮＰ型トランジス
タ１５の第７導通電極のコレクタに接続され、第８導通
電極である該トランジスタ１５のエミッタは、演算増幅
器１３の出力端子に接続されている。

【００１０】第３制御電極であるトランジスタ１４のベ
ースと、第４制御電極であるトランジスタ１５のベース
とが、ノードａでコンデンサ１の他方の電極に接続され
ると共に、演算増幅器１３の反転入力端子（−）に接続
されている。次に、この容量回路の動作を説明する。入
力端子ＩＮ₁に入力される電位が立ち上がってノードａ
の電位を越えると、演算増幅器１３により、トランジス
タ１４，１５の各エミッタの電位が上昇する。トランジ
スタ１ｌ及びトランジスタ１４はダーリントン接続とな
っており、また、トランジスタ１２及びトランジスタ１
５もダーリントン接続となっている。そのため、トラン
ジスタ１２及びトランジスタ１５がオン状態となり、ト
ランジスタｌ１及びトランジスタ１４はオフ状態とな
る。トランジスタ１５のべース電流は、入力端子ＩＮ₁
に出力されるトランジスタ１２のコレクタ電流に対し
て、トランジスタ１２，１５における電流増幅率分の１
の値となり、コンデンサ１に向かって流出する。この時
のトランジスタ１５のべース電流が、コンデンサ１の充
電電流Ｉｊ₁となり、コンデンサ１が充電される。

【００１１】入力端子ＩＮ₁とノードａの電位が等しく
なったとき、トランジスタ１５のべース電流Ｉｊ₁は０
となる。入力端子ＩＮ₁に入力される電位がノードａの
電位より低い場合には、演算増幅器１３によって、トラ
ンジスタ１４，１５のエミッタの電位が降下する。その
ため、トランジスタ１２，１５はオフ状態となり、トラ
ンジスタ１１，１４がオン状態となる。トランジスタ１
４のベース電流は、トランジスタ１１のコレクタ電流に
対して、トランジスタ１１，１４における電流増幅率分
の１の値となり、コンデンサ１から流れ出す。この時の
トランジスタ１４のべース電流は、コンデンサ１の放電
電流Ｉｈ₁となり、コンデンサ１は放電する。入力端子
ＩＮ₁とノードａの電位が等しくなったときには、トラ
ンジスタ１４のべース電流Ｉｈ₁は０となる。以上のよ
うに、この第１の実施形態では、ダーリントン接続され
たトランジスタ１１，１４と、ダーリントン接続された
トランジスタ１２，１５と、帰還接続されてノードａの
電位を反転入力端子（−）に入力する演算増幅器１３と
で、充放電電流生成回路１０を構成し、充放電電流生成
回路１０の入出力する充放電電流Ｉｊ₁，Ｉｈ₁でコン
デンサ１を充放電するようにしている。

【００１２】そのため、コンデンサ１の充放電電流Ｉｊ
₁，Ｉｈ₁の値は、トランジスタ１１，１５の電流増幅
率をｈ_fe11，ｈ_fe15、トランジスタ１２，１４の電流増
幅率をｈ_fe12，ｈ_fe14とし、充放電電流生成回路１０が
無い場合に入力端子ＩＮ₁を通るコンデンサ１の充放電
電流をＩｊ，Ｉｈとすると、それぞれ次の（１）
（２）式となり、十分微弱化される。Ｉｊ₁＝Ｉｊ／（ｈ_fe12×ｈ_fe15）・・・（１）Ｉｈ₁＝Ｉｈ／（ｈ_fe11×ｈ_fe14）・・・（２）即ち、コンデンサ１に、実際よりもｈ_fe11×ｈ_fe14倍或
いはｈ_fe12×ｈ_fe15倍の容量値を持つコンデンサと同じ
動きをさせることができる。よって、半導体集積回路に
おける集積度を向上できる。さらに、帰還がかかった演
算増幅器３が、ノードａの電位と入力端子ＩＮ₁の電位
の差をなくすような出力電圧を出力するので、ノードａ
と入力端子ＩＮ₁間の電位差が小さい場合でもそれに応
じた充放電電流Ｉｊ₁，Ｉｈ₁を生成することができ
る。一方、例えば入力端子ＩＮ₁を直接トランジスタ１
４，１５のエミッタに接続した場合には、ベース・エミ
ッタ間電圧ＶＢＥが低くて該トランジスタ１４，１５が
オンしない可能性があるが、本実施形態では演算増幅器
３を設けたので、入力端子ＩＮ₁とノードａとの電位差
が小さくても確実に動作する。

【００１３】第２の実施形態図２は、本発明の第２の実施形態を示す容量回路の回路
図であり、図１中の要素と共通する要素には、共通の符
号が付されている。この容量回路（第２，３の発明）
は、一方の電極がグランドＧＮＤに接続された第１の実
施形態と同様のコンデンサ１と、第１の実施形態におけ
る充放電電流生成回路１０とは異なる充放電電流生成回
路２０とで構成されている。充放電電流生成回路２０
は、入力端子ＩＮ₁に接続された第１の電流制御回路２
１（第４の発明）及び第２の電流制御回路２２（第５の
発明）と、該入力端子ＩＮ₁が反転入力端子（−）に接
続された第１の演算増幅器２３と、該入力端子ＩＮ₁が
非反転入力端子（＋）に接続された第２の演算増幅器２
４とを備えている。電流制御回路２１は、入力端子ＩＮ
₁へ電流を出力するが、その電流に対応した値の電流を
電流流出端子ＯＵＴ１から流出するものであり、その流
出電流は可変に設定できるようになっている。電流制御
回路２１の出力端子は、第１のトランジスタであるＮＰ
Ｎ型トランジスタ２５の第１導通電極のコレクタに接続
されている。そして、第１制御電極であるトランジスタ
２５のベースが、コンデンサ１の他方の電極に接続され
ている。

【００１４】電流制御回路２２は、入力端子ＩＮ₁から
電流を入力するが、その電流に対応した値の電流を電流
流入端子ＯＵＴ２から流入するものであり、この流入電
流の値は可変に設定できるようになっている。電流制御
回路２２の電流流入端子ＯＵＴ２は、第２のトランジス
タであるＰＮＰ型トランジスタ２６の第３導通電極のコ
レクタに接続されている。第２導通電極であるトランジ
スタ２５のエミッタと、第４導通電極であるトランジス
タ２６のエミッタとが接続されている。第２制御電極で
あるトランジスタ２６のベースは、コンデンサ１の他方
の電極に接続されている。トランジスタ２５のエミッタ
とトランジスタ２６のエミッタとに、演算増幅器２４の
出力端子が接続されている。各電流制御回路２１，２２
は、第１の制御端子ＣＣをそれぞれ有し、これらが演算
増幅器２３の出力端子に共通に接続されている。演算増
幅器２３の非反転入力端子（＋）及び演算増幅器２４の
反転入力端子（−）は、コンデンサ１の他方の電極に接
続されている。図３は、図２中の電流制御回路２１の具
体的回路を示す回路図である。

【００１５】電流制御回路２１は、入力端子ＩＮ₁に第
３制御電極であるベースが接続されると共に、第５導通
電極であるコレクタが電流流出端子ＯＵＴ１に接続され
た第３のトランジスタであるＰＮＰ型トランジスタ２１
ａと、入力端子ＩＮ₁に第７導通電極であるコレクタが
それぞれ接続されたＫ＋１（Ｋは０以上の整数）個の第
４のトランジスタであるＰＮＰ型トランジスタ２１ｂ₀
〜２１ｂ_Kとを、備えている。第４制御電極である各ト
ランジスタ２１ｂ₀〜２１ｂ_Kのベースは、第６導通電
極であるトランジスタ２１ａのエミッタに共通に接続さ
れている。第８導通電極であるトランジスタ２１ｂ₀〜
２１ｂ_Kのエミッタは、Ｋ＋１個の第１のスイッチ２１
ｃ₀〜２１ｃ_Kを介して制御端子ＣＣに接続されてい
る。これらトランジスタ２１ｂ₀〜２１ｂ_Kのエミッタ
の面積は、例えば、２⁰，２¹，…，２^kになってい
る。

【００１６】トランジスタ２１ａのエミッタには、Ｌ＋
１（Ｌは０以上の整数）個の第５のトランジスタである
ＰＮＰ型トランジスタ２１ｄ₀〜２１ｄ_Lの第９導通電
極であるコレクタが、第５制御電極であるベースと共に
接続されている。第１０導通電極である各トランジスタ
２１ｄ₀〜２１ｄ_Lのエミッタが、Ｌ＋１個の第２のス
イッチ２１ｅ₀〜２１ｅ_Lを介して制御端子ＣＣに接続
されている。これらトランジスタ２１ｄ₀〜２１ｄ_Lの
エミッタの面積は、例えば、２⁰，２¹，…，２^Lにな
っている。図４は、図２中の電流制御回路２２の具体的
回路を示す回路図である。電流制御回路２２は、入力端
子ＩＮ₁に第６制御電極であるベースが接続されると共
に、第１１導通電極であるコレクタが電流流入端子ＯＵ
Ｔ２に接続された第６のトランジスタであるＮＰＮ型ト
ランジスタ２２ａと、入力端子ＩＮ₁に第１３導通電極
であるコレクタがそれぞれ接続されたＭ＋１（Ｍは０以
上の整数）個の第７のトランジスタであるＮＰＮ型トラ
ンジスタ２２ｂ₀〜２２ｂ_Mとを、備えている。第７制
御電極である各トランジスタ２２ｂ₀〜２２ｂ_Mのベー
スは、第１２導通電極であるトランジスタ２２ａのエミ
ッタに共通に接続されている。第１４導通電極である各
トランジスタ２２ｂ₀〜２２ｂ_Mのエミッタは、Ｍ＋１
個の第３のスイッチ２２ｃ₀〜２２ｃ_Mを介して制御端
子ＣＣに接続されている。これらトランジスタ２２ｂ₀
〜２２ｂ_Mのエミッタの面積は、例えば、２⁰，２¹，
…，２^Mになっている。

【００１７】トランジスタ２２ａのエミッタには、Ｎ＋
１（Ｎは０以上の整数）個の第８のトランジスタである
ＮＰＮ型トランジスタ２２ｄ₀〜２２ｄ_Nの第１５導通
電極であるコレクタが、第８制御電極であるベースと共
に接続されている。第１６導通電極であるトランジスタ
２２ｄ₀〜２２ｄ_Nのエミッタが、Ｎ＋１個の第４のス
イッチ２２ｅ₀〜２２ｅ_Nを介して制御端子ＣＣに接続
されている。これらトランジスタ２２ｄ₀〜２２ｄ_Nの
エミッタの面積は、例えば、２⁰，２¹，…，２^Nにな
っている。

【００１８】次に、図２の容量回路の動作を説明する。
電流制御回路２２では制御端子ＣＣの電位が下がると、
トランジスタ２２ａがオンすると共に、トランジスタ２
２ｂ₀〜２２ｂ_M及びトランジスタ２２ｄ₀〜２２ｄ_N
がオンする。これによって、入力端子ＩＮ₁から電流Ｉ
inを入力し、電流流入端子ＯＵＴ２から電流Ｉout を流
入する。その入力電流Ｉinの値はＭの値とスイッチ２２
ｃ₀〜２２ｃ_Mの投入状態で決まり、電流Ｉout はＮの
値とスイッチ２２ｅ₀〜２２ｅ_Nの投入状態とで決ま
る。電流制御回路２１では制御端子ＣＣの電位が上がる
と、トランジスタ２１ａがオンすると共に、トランジス
タ２１ｂ₀〜２１ｂ_K及びトランジスタ２１ｄ₀〜２１
ｄ_Lがオンする。これによって、入力端子ＩＮ₁から電
流Ｉinを出力し、電流流出端子ＯＵＴ１から電流Ｉout
を流出する。その入力電流Ｉinの値はＫの値とスイッチ
２１ｃ₀〜２１ｃ_Mの投入状態とで決まり、電流Ｉout
はＬの値とスイッチ２１ｅ₀〜２１ｅ_Lの投入状態とで
決まる。つまり、各電流制御回路２１，２２は、カレン
トミラ構成になっているので、電流制御回路２１におけ
る電流Ｉinと電流Ｉout とは、次の（３）式の関係、及
び電流制御回路２２における電流Ｉinと電流Ｉout と
は、（４）式の関係になる。

【００１９】

【数１】なお、（３），（４）式における（Ｓｅｔ）及び（Ｓｃ
ｔ）は、電流制御回路２１，２２中の各スイッチの投入
状態を示す値であり、投入されたスイッチの場合には
“１”、投入されていないスイッチの場合には“０”の
値をとる。後述する数式でも、これと同様の記号は同様
の内容を示す。

【００２０】図２の回路において、入力端子ＩＮ₁の電
位が上昇すると、演算増幅器２３，２４によって電流制
御回路２１，２２の制御端子ＣＣの電位が降下すると共
に、トランジスタ２５，２６のエミッタの電位が上昇す
る。これによって、電流制御回路２１及びトランジスタ
２５がオフ状態になり、電流制御回路２２及びトランジ
スタ２６がオン状態になる。そのため、入力端子ＩＮ₁
から電流制御回路２２へ電荷（電流）が入力され、その
電荷の電流増幅率倍分の１に減衰された電荷が電流制御
回路２２の電流流入端子ＯＵＴ２に流入する。また、ト
ランジスタ２６によって電流増幅率倍分の１に減衰され
た電荷が、該トランジスタ２６のベースからコンデンサ
１の他方の電極に流れ込む。これにより、コンデンサ１
が充電される。

【００２１】入力端子ＩＮ₁の電位が降下すると、演算
増幅器２３，２４によって電流制御回路２１，２２の制
御端子ＣＣの電位が上昇すると共に、トランジスタ２
５，２６のエミッタの電位が下降する。これによって、
電流制御回路２１及びトランジスタ２５がオン状態にな
り、電流制御回路２２及びトランジスタ２６がオフ状態
になる。そのため、電流制御回路２１から入力端子ＩＮ
₁へ電荷が出力され、その電荷の電流増幅率倍分の１に
減衰された電荷が電流制御回路２１の電流流出端子ＯＵ
Ｔ１から流出される。また、トランジスタ２５によって
電流増幅率倍分の１に減衰された電荷が、該トランジス
タ２５のベースにコンデンサ１の他方の電極から流れ込
む。これにより、コンデンサ１が放電する。以上のよう
に、この第２の実施形態の容量回路では、電流制御回路
２１，２２を有する充放電電流生成回路２０とコンデン
サ１とで容量回路を構成したので、各ＮＰＮトランジス
タの電流増幅率をｈ_fen、各ＰＮＰ型トランジスタの電
流増幅率をｈ_fep、コンデンサ１の容量をＣ₁とする
と、電荷を充電する場合には次の（５）式で示される容
量Ｃを持つコンデンサと同等に働き、電荷を放電する場
合には、（６）式で示される容量Ｃを持つコンデンサと
同等に働く。

【００２２】

【数２】従って、この容量回路では、Ｋ，Ｌ，Ｍ，Ｎの値の設定
によって、容量の調節できる範囲を決定できると共に、
各電流制御回路２１，２２中の複数のスイッチによって
その範囲で細かな調整と変更が可能になっている。さら
に、各Ｋ，Ｌ，Ｍ，Ｎの値の設定によっては、見掛上の
容量の増幅が可能であり、集積回路における集積度が向
上する。

【００２３】第３の実施形態図５は、本発明の第３の実施形態を示す容量回路の回路
図であり、図２中の要素と共通する要素には、共通の符
号が付されている。この容量回路は、一方の電極がグラ
ンドＧＮＤに接続された第２の実施形態と同様のコンデ
ンサ１と、充放電電流生成回路１０，２０とは異なる充
放電電流生成回路３０とで構成されている。充放電電流
生成回路３０は、充放電電流生成回路２０における電流
制御回路２１，２２を、第１の電流制御回路３１（第６
の発明）対と第２の電流制御回路３２（第７の発明）に
置換したものであり、他は充放電電流生成回路２０と同
様の構成になっている。図６は、図５中の電流制御回路
３１の具体的回路を示す回路図である。

【００２４】電流制御回路３１は、入力端子ＩＮ₁に第
９制御電極であるベースが接続されると共に第１７導通
電極であるコレクタが電流流出端子ＯＵＴ１に接続され
た第９のトランジスタであるＰＮＰ型トランジスタ３１
ａと、入力端子ＩＮ₁に第１９導通電極であるコレクタ
が接続されると共に、第１８導通電極であるトランジス
タ３１ａのエミッタが第１０制御電極であるベースに接
続された第１０のトランジスタのＰＮＰ型トランジスタ
３１ｂと、トランジスタ３１ａのエミッタが第２１導通
電極のコレクタに接続されると共に第１１制御電極のベ
ースに接続された第１１のトランジスタであるＰＮＰ型
トランジスタ３１ｃとを、備えている。トランジスタ３
１ｂは、Ｋ＋１個のエミッタを有し、該各エミッタがＫ
＋１個の第５のスイッチ３１ｄ₀〜３１ｄ_Kを介して制
御端子ＣＣに接続されている。トランジスタ３１ｃは、
Ｌ＋１個のエミッタを有し、該各エミッタがＬ＋１個の
第６のスイッチ３１ｅ₀〜３１ｅ_Lを介して制御端子Ｃ
Ｃに接続されている。トランジスタ３１ｂの各エミッタ
の面積は、例えば、２⁰，２¹，…，２^kになってい
る。トランジスタ３１ｃの各エミッタの面積は、２⁰，
２¹，…，２^Lになっている。

【００２５】図７は、図５中の電流制御回路３２の具体
的回路を示す回路図である。電流制御回路３２は、入力
端子ＩＮ₁に第１２制御電極であるベースが接続される
と共に、第２３導通電極であるコレクタが電流流入端子
ＯＵＴ２に接続された第１２のトランジスタであるＮＰ
Ｎ型トランジスタ３２ａと、入力端子ＩＮ₁に第２５導
通電極であるコレクタが接続されると共に、第２４導通
電極であるトランジスタ３２ａのエミッタが第１３制御
電極であるベースに接続された第１３のトランジスタの
ＮＰＮ型トランジスタ３２ｂと、トランジスタ３２ａの
エミッタが第２７導通電極であるコレクタに接続される
と共に第１４制御電極であるベースに接続された第１３
のトランジスタのＮＰＮ型トランジスタ３２ｃとを、備
えている。

【００２６】トランジスタ３２ｂは、第２６導通電極で
あるＭ＋１個のエミッタを有し、該各エミッタがＭ＋１
個の第７のスイッチ３２ｄ₀〜３２ｄ_Mを介して制御端
子ＣＣに接続されている。トランジスタ３２ｃは、第２
８導通電極であるＮ＋１個のエミッタを有し、該各エミ
ッタがＮ＋１個の第８のスイッチ３２ｅ₀〜３２ｅ_Nを
介して制御端子ＣＣに接続されている。トランジスタ３
２ｂの各エミッタの面積は、例えば、２⁰，２¹，…，
２^Mになっている。トランジスタ３２ｃの各エミッタの
面積は、例えば２⁰，２¹，…，２^Nになっている。図
６及び図７の電流制御回路３１，３２を有する図５の容
量回路では、各電流制御回路３１，３２が、電流制御回
路２１，２２と同様の動作を行うので、図２の第２の実
施形態と同様の動作を行う。従って、第２の実施形態と
同様の効果が期待できる。

【００２７】第４の実施形態図８は、本発明の第４の実施形態を示す容量回路の回路
図であり、図１中の要素と共通する要素には、共通の符
号が付されている。この容量回路は、一方の電極がグラ
ンドＧＮＤに接続された第１の実施形態と同様のコンデ
ンサ１と、第１の実施形態における充放電電流生成回路
１０とは異なる充放電電流生成回路４０（第８の発明）
とで構成されている。充放電電流生成回路４０は、入力
端子ＩＮ₁に接続された第１の電流制御回路４１（第９
の発明）及び第２の電流制御回路４２（第１０の発明）
と、該入力端子ＩＮ₁が非反転入力端子（＋）に接続さ
れた演算増幅器４３とを備えている。電流制御回路４１
は、入力端子ＩＮ₁へ電流を出力するが、その電流に対
応した値の電流を電流流入端子ＯＵＴ３から流入するも
のであり、その流入電流の値が可変に設定できるように
なっている。電流制御回路４１の電流流入端子ＯＵＴ３
は、第１のトランジスタであるＰＮＰ型トランジスタ４
４の第１導通電極のコレクタに接続されている。そし
て、第２導通電極であるトランジスタ４４のエミッタが
第１の電源電位Ｖｃｃに接続されると共に、第１制御電
極であるトランジスタ４４のベースが、第２のトランジ
スタであるＮＰＮ型トランジスタ４５の第３導通電極の
コレクタに接続されている。即ち、トランジスタ４４と
トランジスタ４５とは、ダーリントン接続になってい
る。第２制御電極であるトランジスタ４５のベースがコ
ンデンサ１の他方の電極に接続されている。

【００２８】電流制御回路４２は、入力端子ＩＮ₁から
電流を入力するが、その電流に対応した値の電流を電流
流出端子ＯＵＴ４から流出するものであり、流出電流の
値は可変に設定できるようになっている。電流制御回路
４２の電流流出端子ＯＵＴ４は、第３のトランジスタで
あるＮＰＮ型トランジスタ４６の第５導通電極のコレク
タに接続されている。第６導通電極であるトランジスタ
４６のエミッタがグランドＧＮＤに接続されると共に、
第３制御電極であるトランジスタ４６のベースが、第４
のトランジスタであるＰＮＰ型トランジスタ４７の第７
導通電極のコレクタに接続されている。即ち、トランジ
スタ４６とトランジスタ４７とは、ダーリントン接続に
なっている。第４制御電極であるトランジスタ４７のベ
ースが、コンデンサ１の他方の電極に接続されている。
第４導通電極であるトランジスタ４５のエミッタと第８
導通電極であるトランジスタ４７のエミッタとが、演算
増幅器４３の出力端子に接続され、コンデンサ１の他方
の電極が、演算増幅器４３の反転入力端子（−）に接続
されている。また、電流制御回路４１の電源端子ＣＣ
は、電源電位Ｖｃｃに接続され、電流制御回路４２の電
源端子ＣＣが、グランドＧＮＤに接続されている。

【００２９】図９は、図８中の電流制御回路４１の具体
的回路を示す回路図である。この電流制御回路４２は、
電源端子ＣＣに第９導通電極であるコレクタが接続され
た第５のトランジスタであるＫ＋１個のＮＰＮ型トラン
ジスタ４１ａ₀〜４１ａ_Kを備えている。第１０導通電
極である各トランジスタ４１ａ₀〜４１ａ_Kのエミッタ
は、Ｋ＋１個の第１のスイッチ４１ｂ₀〜４１ｂ_Kを介
して入力端子ＩＮ₁に接続されている。第５制御電極で
あるトランジスタ４１ａ₀〜４１ａ_Kのベースは、電流
流入端子ＯＵＴ３に共通に接続されている。この電流流
入端子ＯＵＴ３には、第６のトランジスタであるＬ＋１
個のＮＰＮ型トランジスタ４１ｃ₀〜４１ｃ_Lの第６制
御電極のベースが接続されると共に、第１１導通電極で
ある各トランジスタ４１ｃ₀〜４１ｃ_Lのコレクタが接
続されている。第１２導通電極である各トランジスタ４
１ｃ₀〜４１ｃ_Lのエミッタが、Ｌ＋１個の第２のスイ
ッチ４１ｄ₀〜４１ｄ_Lを介して入力端子ＩＮ₁に接続
されている。トランジスタ４１ａ₀〜４１ａ_Kのエミッ
タの面積は、例えば、２⁰，２¹，…，２^kになってい
る。トランジスタ４１ｃ₀〜４１ｃ_Lのエミッタの面積
は、例えば、２⁰，２¹，…，２^Lになっている。

【００３０】図１０は、図８中の電流制御回路４２の具
体的回路を示す回路図である。この電流制御回路４２
は、電源端子ＣＣに第１３導通電極であるコレクタがそ
れぞれ接続されたＭ＋１個の第７のトランジスタである
ＰＮＰ型トランジスタに４２ａ₀〜４２ａ_Mを備えてい
る。第１４電極である各トランジスタ４２ａ₀〜４２ａ
_Mのエミッタは、Ｍ＋１個の第３のスイッチ４２ｂ₀〜
４２ｂ_Mを介して入力端子ＩＮ₁に共通に接続されてい
る。第７制御電極である各トランジスタ４２ａ₀〜４２
ａ_Mのベースが、電流流出端子ＯＵＴ４に共通に接続さ
れている。この電流流出端子ＯＵＴ４には、第８のトラ
ンジスタであるＮ＋１個のＰＮＰ型トランジスタ４２ｃ
₀〜４２ｃ_Nの第７制御電極のベースが接続されると共
に、第１５導通電極である各トランジスタ４２ｃ₀〜４
２ｃ_Nのコレクタが共通に接続されている。第１６導通
電極である各トランジスタ４２ｃ₀〜４２ｃ_Nのエミッ
タが、Ｎ＋１個の第４のスイッチ４２ｄ₀〜４２ｄ_Nを
介して入力端子ＩＮ₁に共通に接続されている。トラン
ジスタ４２ａ₀〜４２ａ_Mのエミッタの面積は、例え
ば、２⁰，２¹，…，２^Mになっている。トランジスタ
４２ｃ₀〜４２ｃ_Nのエミッタの面積は、例えば、
２⁰，２¹，…，２^Nになっている。

【００３１】次に、この容量回路の動作を説明する。電
流制御回路４１では、電源端子ＣＣが“Ｈ”レベルに保
たれた状態で、入力端子ＩＮ₁の電位が降下すると、各
トランジスタ４１ａ₀〜４１ａ_K，４１ｃ₀〜４１ｃ_L
がオンし、スイッチ４１ｂ₀〜４１ｂ_K，４１ｄ₀〜４
１ｄ_Lの投入状態に応じた値の電荷が、電流流入端子Ｏ
ＵＴ３から流入する。電流流入端子ＯＵＴ３から流入す
る電荷及びスイッチ４１ｂ₀〜４１ｂ_K，４１ｄ₀〜４
１ｄ_Lの投入状態によって決まる値の電荷が、入力端子
ＩＮ₁へ出力される。同様に、電流制御回路４２では、
電源端子ＣＣが“Ｌ”に保たれた状態で、入力端子ＩＮ
₁の電位が上昇すると、各トランジスタ４２ａ₀〜４２
ａ_M，４２ｃ₀〜４２ｃ_Nがオンし、スイッチ４２ｂ₀
〜４２ｂ_M，４２ｄ₀〜４２ｄ_Nの投入状態に応じた値
の電荷が、電流流出端子ＯＵＴ４から流出する。電流流
出端子ＯＵＴ４から流出する電荷及びスイッチ４２ｂ₀
〜４２ｂ_M，４２ｄ₀〜４２ｄ_Nの投入状態によって決
まる値の電荷が、入力端子ＩＮ₁から入力される。各電
流制御回路４１，４２は、それぞれカレントミラー構成
になっているので、電流制御回路４１，４２における入
力電流Ｉinと出力電流Ｉout の関係は、次の（７），
（８）式のようになる。

【００３２】

【数３】電流制御回路４１，４２を有する図８の容量回路では、
入力端子ＩＮ₁が上昇すると、演算増幅器４３によって
トランジスタ４５，４７のエミッタの電位が上昇する。
よって、トランジスタ４４，４５がオフ状態になると共
に、電流制御回路４１もオフ状態になる。一方、トラン
ジスタ４６，４７がオン状態になって電流制御回路４２
もオン状態になる。このときには、電流制御回路４２に
入力端子ＩＮ₁から入力された電荷が、電流増幅率倍さ
れて電流制御回路４２の電流流出端子ＯＵＴ４から流出
する。この電荷が、トランジスタ４６，４７で、これら
の電流増幅率分の１に減衰されてコンデンサ１に与えら
れる。これで、コンデンサ１が充電される。

【００３３】入力端子ＩＮ₁の電位が降下すると、演算
増幅器４３によってトランジスタ４５，４７のエミッタ
の電位が降下する。よって、トランジスタ４４，４５が
オン状態になり、電流制御回路４１もオン状態になる。
一方、トランジスタ４６，４７がオフ状態になり、電流
制御回路４２がオフ状態になる。この状態では、電流制
御回路４１から入力端子ＩＮ₁へ流出した電荷を電流増
幅率倍した電荷が、電流制御回路４１の電流流入端子Ｏ
ＵＴ３に流入する。トランジスタ４４，４５は、その電
荷を電流増幅率分の１に減衰させた値の電荷をコンデン
サ１から吸収する。これで、コンデンサ１が放電され
る。以上のように、この第４の実施形態の容量回路で
は、電流制御回路４１，４２を有する充放電電流生成回
路４０とコンデンサ１とで容量回路を構成したので、Ｎ
ＰＮトランジスタ４５，４６の電流増幅率をｈ_fen、各
ＰＮＰ型トランジスタ４４，４７の電流増幅率を
ｈ_fep、コンデンサ１の容量をＣ₁とすると、電荷を充
電する場合には次の（９）式で示される容量Ｃを持つコ
ンデンサと同等に働き、電荷を放電する場合には、（１
０）式で示される容量Ｃを持つコンデンサと同等に働
く。

【００３４】

【数４】よって、この容量回路では、Ｋ，Ｌ，Ｍ，Ｎの値の設定
によって、容量の調節できる範囲を決定できると共に、
各電流制御回路４１，４２中の複数のスイッチによって
その範囲で細かな調整と変更が可能になっている。ま
た、充電と放電における増幅率の値が、電流増幅率ｈ
_fenとｈ_fepの値によらずバランスがとれるので、調整
が容易である。そのうえ、トランジスタ４４と４５、及
びトランジスタ４６と４７を、それぞれダーリントン接
続にしたので、これらによって電流増幅率が高まり、コ
ンデンサ１における見掛上の容量をさらに大きくでき
る。従って、集積回路における集積度が向上する。

【００３５】第５の実施形態図１１は、本発明の第５の実施形態を示す容量回路の回
路図であり、図８中の要素と共通する要素には、共通の
符号が付されている。この容量回路は、一方の電極がグ
ランドＧＮＤに接続された第４の実施形態と同様のコン
デンサ１と、第４の実施形態における充放電電流生成回
路４０とは異なる充放電電流生成回路５０とで構成され
ている。充放電電流生成回路５０は、充放電電流生成回
路４０における電流制御回路４１，４２を、第１の電流
制御回路５１（第１１の発明）及び第２の電流制御回
路，５２（第１２の発明）に置換したものであり、他は
充放電電流生成回路４０と同様の構成になっている。

【００３６】図１２は、図１１中の電流制御回路５１の
具体的回路を示す回路図である。この電流制御回路５１
は、電源端子ＣＣに第１７導通電極であるコレクタが接
続された第９のトランジスタであるＮＰＮ型トランジス
タ５１ａを備えている。トランジスタ５１ａは、第１８
導通電極であるＫ＋１個のエミッタを有している。トラ
ンジスタ５１ａの各エミッタの面積は、例えば、２⁰，
２¹，…，２^kになっており、該各エミッタがＫ＋１個
の第５のスイッチ５１ｂ₀〜５１ｂ_Kを介して入力端子
ＩＮ₁に共通に接続されている。第９制御電極であるト
ランジスタ５１ａのベースは、電流流入端子ＯＵＴ３に
接続されている。この電流流入端子ＯＵＴ３には、第１
０のトランジスタであるＮＰＮ型トランジスタ５１ｃの
第１０制御電極であるベースに接続されると共に、第１
９導通電極である該トランジスタ５１ｃのコレクタに接
続されている。トランジスタ５１ｃは、Ｌ＋１個の第２
０導通電極であるエミッタを有している。トランジスタ
５１ｃの各エミッタの面積は、例えば、２⁰，２¹，
…，２^Lになっており、該各エミッタがＬ＋１個の第６
のスイッチ５１ｄ₀〜５１ｄ_Lを介して入力端子ＩＮ₁
に共通に接続されている。

【００３７】図１３は、図１１中の電流制御回路５２の
具体的回路を示す回路図である。この電流制御回路５２
は、電源端子ＣＣに第２１導通電極であるコレクタが接
続された第１１のトランジスタであるＰＮＰ型トランジ
スタ５２ａを備えている。トランジスタ５２ａは、第２
２導通電極であるＭ＋１個のエミッタを有している。ト
ランジスタ５２ａの各エミッタの面積は、例えば、
２⁰，２¹，…，２^Mになっており、該各エミッタがＭ
＋１個の第７のスイッチ５２ｂ₀〜５２ｂ_Mを介して入
力端子ＩＮ₁に共通に接続されている。第１１制御電極
であるトランジスタ５２ａのベースは、電流流出端子Ｏ
ＵＴ４に接続されている。この電流流出端子ＯＵＴ４に
は、第１２のトランジスタであるＰＮＰ型トランジスタ
５２ｃの第１２制御電極であるベースに接続されると共
に、第２３導通電極である該トランジスタ５２ｃのコレ
クタに接続されている。トランジスタ５２ｃは、Ｎ＋１
個の第２４導通電極であるエミッタを有している。トラ
ンジスタ５２ｃの各エミッタの面積は、例えば、２⁰，
２¹，…，２^Nになっており、該各エミッタがＮ＋１個
の第８のスイッチ５２ｄ⁰〜５２ｄ_Nを介して入力端子
ＩＮ₁に共通に接続されている。図１２及び図１３の電
流制御回路５１，５２を有する図１１の容量回路では、
各電流制御回路５１，５２が、電流制御回路４１，４２
と同様の動作を行うので、図１１の第４の実施形態と同
様の動作を行う。従って、第４の実施形態と同様の効果
が期待できる。

【００３８】第６の実施形態図１４は、本発明の第６の実施形態を示す容量回路の回
路図であり、図１中の要素と共通する要素には、共通の
符号が付されている。この容量回路は、一方の電極がグ
ランドＧＮＤに接続された第１の実施形態と同様のコン
デンサ１と、第１の実施形態における充放電電流生成回
路１０とは異なる充放電電流生成回路６０（第１３の発
明）とで構成されている。充放電電流生成回路６０は、
入力端子ＩＮに接続された第１の電流制御回路６１及び
第２の電流制御回路６２と、該入力端子ＩＮが反転入力
端子（−）に接続された第１の演算増幅器６３と、該入
力端子ＩＮが非反転入力端子（＋）に接続された第２の
演算増幅器６４とを備えている。電流制御回路６１は、
入力端子ＩＮへ電流を出力するが、その電流に対応した
値の電流を電流流出端子ＯＵＴ５から流出するものであ
り、その流出電流は可変に設定できるようになってい
る。電流制御回路６１の電流流出端子ＯＵＴ５に第３の
電流制御回路６５が接続されている。電流制御回路６５
は、電流制御回路６１から電流を入力するが、その電流
に対応した値の電流を電流流入端子ＯＵＴ６から流入す
るものであり、その流入電流の値は任意に設定できるよ
うになっている。

【００３９】電流制御回路６２は、入力端子ＩＮから電
流を入力するが、その電流に対応した値の電流を電流流
入端子ＯＵＴ７から流入するものであり、その流入電流
は可変に設定できるようになっている。電流制御回路６
２の電流流入端子ＯＵＴ７に第４の電流制御回路６６が
接続されている。電流制御回路６６は、電流制御回路６
２へ電流を出力するが、その電流に対応した値の電流を
電流流入端子ＯＵＴ８から流出するものであり、その流
出電流の値は可変に設定できるようになっている。電流
制御回路６１及び電流制御回路６２の制御端子ＣＣは、
演算増幅器６３の出力端子に接続されている。電流制御
回路６５及び電流制御回路６６の制御端子ＣＣは、演算
増幅器６４の出力端子に接続されている。電流制御回路
６５の電流流入端子ＯＵＴ６び電流制御回路６６の電流
流出端子ＯＵＴ８が、コンデンサ１の他方に接続されて
いる。各電流制御回路６１及び電流制御回路６６は、図
３と同様の電流制御回路でそれぞれ構成され（第１４，
１５の発明）、電流制御回路６２及び電流制御回路６５
（第１６，１７の発明）は、図４と同様の電流制御回路
でそれぞれ構成されている。

【００４０】次に、この容量回路の動作を説明する。電
流制御回路６１及び電流制御回路６６は、制御端子ＣＣ
の電位に応じて第２の実施形態の電流制御回路２１と同
様の動作を行う。電流制御回路６２及び電流制御回路６
５は、制御端子ＣＣの電位に応じて電流制御回路２２と
同様の動作を行う。これら電流制御回路６１，６２，６
５，６６を有する図１４の容量回路では、入力端子ＩＮ
₁の電位が上昇すると、演算増幅器６３により、電流制
御回路６１，６２の制御端子ＣＣに第１の制御電圧が与
えられてその電位が降下し、演算増幅器６４により、電
流制御回路６３，６４の制御端子ＣＣに第１の制御電圧
が与えられてその電位が上昇する。これにより、電流制
御回路６１，６５がオフ状態になると共に、電流制御回
路６２，６６がオン状態になる。そのため、入力端子Ｉ
Ｎ₁から電流制御回路６２に電荷が入力され、電流制御
回路６２における電流増幅率倍された電荷が電流制御回
路６６から出力されて該電流制御回路６２の電流流入端
子ＯＵＴ７に流入する。その電流制御回路６６から出力
された電荷が電流制御回路６６の電流増幅率倍された電
荷が、該電流制御回路６６の電流流出端子ＯＵＴ８から
コンデンサ１に流出される。これにより、コンデンサ１
が充電される。

【００４１】次に、入力端子ＩＮ₁の電位が降下する
と、演算増幅器６３により、電流制御回路６１，６２の
制御端子ＣＣの電位が上昇し、演算増幅器６４により、
電流制御回路６３，６４の制御端子ＣＣの電位が降下す
る。これにより、電流制御回路６１，６５がオン状態に
なると共に、電流制御回路６２，６６がオフ状態にな
る。このとき、入力端子ＩＮ₁へ電流制御回路６１から
電荷が出力され、電流制御回路６１における電流増幅率
倍された電荷が該電流制御回路６１の電流流出端子ＯＵ
Ｔ５から電流制御回路６５へ流出する。その電流制御回
路６１から出力された電荷が電流制御回路６５の電流増
幅率倍された電荷が、コンデンサ１から該電流制御回路
６５の電流流入端子ＯＵＴ６に流入する。これにより、
コンデンサ１が放電される。以上のように、この第６の
実施形態の容量回路では、充放電電流生成回路６０に、
電流制御回路６１，６２，６５，６６を設け、電流制御
回路６２，６６の電流増幅率を利用してコンデンサ１の
充電電流を生成し、電流制御回路６１，６５の電流増幅
率を利用して放電電流を生成している。そのため、コン
デンサ１を充電するときには、コンデンサ１が次の（１
１）式にような容量Ｃを持つコンデンサと同等に働き、
放電するときには（１２）式のような容量Ｃを持つコン
デンサとして働く。

【００４２】

【数５】ここで、（１１）式のＫ，Ｌは、電流制御回路６２にお
ける値であり、Ｍ，Ｎは電流制御回路６６における値で
ある。また、（１２）式のＫ，Ｌは、電流制御回路６５
における値であり、Ｍ，Ｎは電流制御回路６１における
値を示している。（１１），（１２）式から分かるよう
に、この実施形態の容量回路では、各Ｋ，Ｌ，Ｍ，Ｎの
値を調節することによって、容量Ｃの値が調整できると
共にその範囲が決定できる。また、各スイッチの投入状
態によって、その範囲で容量Ｃの細かな調整と変更とが
可能になる。そして、この容量回路ではトランジスタの
増幅率そのものが、（１１），（１２）に含まれないの
で、容量Ｃがより正確に設定できる。また、２段の電流
制御回路６１，６５と電流制御回路６２，６５で、容量
を設定できるので、各Ｋ，Ｌ，Ｍ，Ｎの値によって、見
掛上の容量の増幅が第２の実施形態よりも容易になり、
集積回路における集積度が向上する。

【００４３】第７の実施形態図１５は、本発明の第７の実施形態を示す容量回路の回
路図であり、図１４中の要素と共通する要素には、共通
の符号がふされている。この容量回路は、一方の電極が
グランドＧＮＤに接続された第６の実施形態と同様のコ
ンデンサ１と、第６の実施形態における充放電電流生成
回路６０とは異なる充放電電流生成回路７０とで構成さ
れている。充放電電流生成回路７０は、充放電電流生成
回路６０における電流制御回路６１，６２を、電流制御
回路７１，７２に置換し、電流制御回路６５，６６を、
電流制御回路７３，７４に置換したのである。充放電電
流生成回路７０の他の構成は、充放電電流生成回路６０
と同様の構成になっている。各電流制御回路７１及び電
流制御回路７４は、図６と同様の電流制御回路でそれぞ
れ構成され、電流制御回路７２及び電流制御回路７３
は、図７と同様の電流制御回路でそれぞれ構成されてい
る。電流制御回路７１〜７４を有する図１５の容量回路
では、各電流制御回路７１，７３が、電流制御回路６
１，６５とそれぞれ同様の動作を行い、各電流制御回路
７２，７４が、電流制御回路６２，６６とそれぞれ同様
の動作を行うので、図１４の第６の実施形態と同様の動
作を行う。従って、第６の実施形態と同様の効果が期待
できる。

【００４４】第８の実施形態図１６は、本発明の第８の実施形態を示す容量回路の回
路図である。第１〜第７の実施形態の容量回路では、一
方の電極がグランドＧＮＤに接地されたコンデンサを用
いた容量回路であったが、この第８の実施形態の容量回
路は、いずれの両電極も固定電位に固定されないコンデ
ンサ８０を備えている（第１８の発明）。コンデンサ８
０の一方の電極は、第１の入力端子ＩＮ₁に接続された
充放電電流生成回路８０Ａの出力端子に接続されてい
る。コンデンサ８０の他方の電極は、第２の入力端子Ｉ
Ｎ₂に接続された充放電電流生成回路８０Ｂの出力端子
に接続されている（第１９の発明）。図１７は、図１６
中の充放電電流生成回路８０Ａ，８０Ｂの構成例（その
１）を示す回路図である。この充放電電流生成回路は、
第１導通電極であるコレクタが入力端子ＩＮ₁またはＩ
Ｎ₂に接続されると共に第２導通電極であるエミッタが
電源電位Ｖｃｃに接続された第１の導電型の第１のトラ
ンジスタであるＰＮＰトランジスタ８１と、第３導通電
極であるコレクタが入力端子ＩＮ₁またはＩＮ₂に接続
されると共に第４導通電極のエミッタがグランドＧＮＤ
に接地された第２の導電型の第２のトランジスタである
ＮＰＮ型トランジスタ８２とを、備えている。

【００４５】第１制御電極であるトランジスタ８１のベ
ースは、第３のトランジスタであるＮＰＮ型トランジス
タ８３の第５導通電極のコレクタに接続されている。一
方、第２制御電極であるトランジスタ８２のベースは、
第４のトランジスタであるＰＮＰ型トランジスタ８４の
第７導通電極のコレクタに接続されている。第６導通電
極であるトランジスタ８３のエミッタは、第８導通電極
であるトランジスタ８４のエミッタと共に、入力端子Ｉ
Ｎ₁またはＩＮ₂に接続されている。第３制御電極であ
るトランジスタ８３のベースと、第４制御電極であるト
ランジスタ８４のベースとが、コンデンサ８０のいずれ
かの電極に共通に接続さている。次に、図１７の回路で
それぞれ構成した充放電電流生成回路８０Ａ，８０Ｂを
コンデンサ８０の両電極に接続した容量回路の動作を説
明する。例えば、入力端子ＩＮ₁の電位が上昇すると、
トランジスタ８３，８４のエミッタの電位が上昇し、ト
ランジスタ８２，８４がオン状態になり、トランジスタ
８１，８３がオフ状態になる。そのため、入力端子ＩＮ
₁から充放電電流生成回路８０Ａに電荷が入力される。
そして、トランジスタ８２及び８４で構成されるダーリ
ントン接続における電流増幅率分の１の電荷が、充放電
電流生成回路８０Ａの出力端子からコンデンサ８０へ流
れる。そして、コンデンサ８０は充放電電流生成回路８
０Ａからの電荷と同じ値の電荷を、充放電電流生成回路
８０Ｂ側に押し出す。これにより、充放電電流生成回路
８０Ｂにおけるトランジスタ８３とトランジスタ８１が
オン状態になり、コンデンサ８０に引き込まれた電荷を
トランジスタ８３，８１で構成されたダーリントン接続
の電流増幅率倍した電荷が、入力端子ＩＮ₂を介して流
出される。

【００４６】図１８は、図１６中の充放電電流生成回路
８０Ａ，８０Ｂの構成例（その２）を示す回路図であ
る。充放電電流８０Ａ，８０Ｂは、第１の実施形態で用
いた充放電電流生成回路１０でそれぞれ構成することが
できる（第２０の発明）。図１７の充放電電流生成回路
を用いた場合には、例えば入力端子ＩＮ₁の電位とコン
デンサ８０の電極との間の電位差がトランジスタ８４が
オンする電圧ＶBEに至らないと、回路全体が動作しない
ということが想定されるが、図１８のように、演算増幅
器１３を設けることで、入力端子ＩＮ₁の電位とコンデ
ンサ８０の電極との間の電位差が小さくても、動作する
ようになる。なお、充放電電流８０Ａ，８０Ｂのうちの
一方が、図１７の回路、他方が図１８の回路で構成する
ことも可能である。以上のように、この第８の実施形態
では、コンデンサ８０の両電極と入力端子ＩＮ₁，ＩＮ
₂との間に、それぞれ充放電電流生成回路８０Ａ，８０
Ｂを設けている。よって、入力端子ＩＮ₁から大電流を
流出入して入力端子ＩＮ₂からそれと同じ大きさの電流
を流出入するので、大きな容量を持つ回路を構成してい
るが、コンデンサ８０には、その大電流をダーリントン
接続の電流増幅率分の１の微弱電流しか流出入しない。
つまり、容量の小さなコンデンサ８０で大きな容量値を
持つ回路を構成でき、集積回路における集積度が向上す
る。

【００４７】第９の実施形態図１９は、本発明の第９の実施形態を示す容量回路の回
路図である。この容量回路は、複数のコンデンサ１００
ｍ（ｍは２以上の任意の整数）が、直列或は並列に接続
され組み合わされたコンデンサ複合回路１００を有して
いる。このコンデンサ複合回路１００における複数の入
力端子ＩＮに、充放電電流生成回路１１０ｍが接続され
ている（第２３の発明）。充放電電流生成回路１１０ｍ
は、図１７の充放電電流生成回路或いは図１８の充放電
電流生成回路で構成されている。この容量回路では、各
入力端子ＩＮから入力された電荷が、充放電電流生成回
路１１０ｍで電流増幅率分の１に減衰されてコンデンサ
複合回路１００中の各コンデンサ１００ｍにそれぞれ供
給される。そして、コンデンサ複合回路１００中で演算
された電荷が、電流増幅率倍されて各入力端子ＩＮから
それぞれ出力される。以上のように、この第９の実施形
態の容量回路では、複数のコンデンサ１００ｍで構成さ
れたコンデンサ複合回路１００の各入力端子ＩＮに、充
放電電流生成回路１１０ｍをそれぞれ設け、電流増幅率
分の１に減衰した電流をコンデンサ複合回路１００に与
え、電流増幅率倍した電流を各入力端子ＩＮから出力す
るようにでき、すべてのコンデンサ１００ｍを電流増幅
率倍の容量を持つコンデンサとして使用することがで
き、集積回路の集積度を向上できる。そのうえ、一つ一
つのコンデンサ１００ｍの両電極に充放電電流生成回路
１１０ｍを接続するのではないので、第８の実施形態の
容量回路を複合させる場合よりも、小型の集積回路が実
現できる。

【００４８】なお、本発明は、上記実施形態に限定され
ず種々の変形が可能である。その変形例としては、例え
ば次のようなものがある。（１）第１〜第７の実施形態では、エミッタ面積が２
のべき乗の複数のトランジスタ２１ｂ₀〜２１ｂ_k，２
１ｄ₀〜２１ｄ_L，２２ｂ₀〜２２ｂ_M，２２ｄ₀〜２
２ｄ_N、４１ａ₀〜４１ａ_k，４１ｃ₀〜４１ｃ_L，４
２ａ₀〜４２ａ_M，４２ｃ₀〜４２ｃ_Nと、面積が２の
べき乗の複数のエミッタを持つトランジスタ３１ｂ，３
１ｃ、５１ａ，５１ｃ，５２ａ，５２ｃを用いている
が、これらは、Ｋ＋１ビット幅、Ｌ＋１ビット幅、Ｍ＋
１ビット幅、及びＮ＋１ビット幅の信号によって複数の
スイッチを投入することで、その信号の値に対応して電
流増幅率を制御できるようにしたものであり、各面積は
べき乗に限定しなくてもよい。例えば、同一のエミッタ
面積としてもよい。（２）第８，９の実施形態では、充放電電流生成回路
を図１７の回路及び第１の実施形態の充放電電流生成回
路１０を用いた例を説明しているが、他の第２〜第６の
実施形態のいずれの充放電流生成回路２０〜７０を用い
ても、第８，９の実施形態と同様の効果が得られる。（３）第６の実施形態では、電流制御回路６１，６６
に図３の回路を用いているが、いずれか一方を図６の回
路で構成しても、同様に動作し同様の効果が得られる。
また、電流制御回路６２，６５に図４の回路を用いてい
るが、いずれか一方を図７の回路で構成しても、同様に
動作し同様の効果が得られる。

【００４９】

【発明の効果】以上詳細に説明したように、第１の発明
によれば、一方の電極が固定電位に接続されたコンデン
サと、入力端子に接続されて入力端子に電流を出力する
と共にその電流を減衰させた値の電流を流出する第１の
トランジスタと、入力端子から電流を入力すると共にそ
の電流を減衰させた値の電流を流入する第２のトランジ
スタと、第１のトランジスタからの電流を入力すると共
にその電流を減衰させた値の電流を流入する第３のトラ
ンジスタと、第２のトランジスタに電流を出力すると共
にその電流を減衰させた値の電流を流出する第４のトラ
ンジスタと、演算幅器とで容量回路を構成し、コンデン
サを充放電する構成にしたので、コンデンサの充放電電
流が、入力端子から入出力する電流より少なくなり、コ
ンデンサを見掛け上大きくすることができる。よって、
小さなコンデンサで集積回路を形成することができ、集
積度が向上する。

【００５０】第２から第１７の発明によれば、一方の電
極が固定電位に接続されたコンデンサと、入力端子と前
記コンデンサとの間に接続され、入力端子から電流を入
出力し該入出力電流を可変な比で減衰させた値の電流を
そのコンデンサの他方の電極に与えて該コンデンサを充
放電する充放電電流生成回路とで容量回路を構成したの
で、コンデンサの充放電電流を少なくするとともに、そ
の充放電電流を可変に設定できる。よって、小さなコン
デンサで集積回路を形成することができ、集積度が向上
する。第１８の発明によれば、コンデンサと第１及び第
２の入力端子との間に、第１及び第２の充放電電流生成
回路を設けたので、２端子のコンデンサの充放電電流が
少なくなり、小さなコンデンサで集積回路を形成するこ
とができ、集積度が向上する。第２３の発明によれば、
コンデンサ複合回路と該コンデンサ複合回路に対する複
数の入力端子との間に複数の充放電電流生成回路を設け
たので、コンデンサ複合回路の各コンデンサに対する充
放電電流が少なくなり、小さいコンデンサで集積回路を
形成でき、集積度が向上する。

【図面の簡単な説明】

【図１】本発明の第１の実施形態を示す容量回路の回路
図である。

【図２】本発明の第２の実施形態を示す容量回路の回路
図である。

【図３】図２中の電流制御回路２１の具体的回路を示す
回路図である。

【図４】図２中の電流制御回路２２の具体的回路を示す
回路図である。

【図５】本発明の第３の実施形態を示す容量回路の回路
図である。

【図６】図５中の電流制御回路３１の具体的回路を示す
回路図である。

【図７】図５中の電流制御回路３２の具体的回路を示す
回路図である。

【図８】本発明の第４の実施形態を示す容量回路の回路
図である。

【図９】図８中の電流制御回路４１の具体的回路を示す
回路図である。

【図１０】図８中の電流制御回路４２の具体的回路を示
す回路図である。

【図１１】本発明の第５の実施形態を示す容量回路の回
路図である。

【図１２】図１１中の電流制御回路５１の具体的回路を
示す回路図である。

【図１３】図１１中の電流制御回路５２の具体的回路を
示す回路図である。

【図１４】本発明の第６の実施形態を示す容量回路の回
路図である。

【図１５】本発明の第７の実施形態を示す容量回路の回
路図である。

【図１６】本発明の第８の実施形態を示す容量回路の回
路図である。

【図１７】図１６中の充放電電流生成回路８０Ａ，８０
Ｂの構成例（その１）を示す回路図である。

【図１８】図１６中の充放電電流生成回路８０Ａ，８０
Ｂの構成例（その２）を示す回路図である。

【図１９】本発明の第９の実施形態を示す容量回路の回
路図である。

【符号の説明】

１，８０，１００ｍコンデンサ１０，２０，３０，４０，５０，６０，７０，８０Ａ，
８０Ｂ，１１０ｍ充放電電流生成回路２１，３１，４１，５１，６１第１の電流制御回路２２，３２，４２，５２，６２第２の電流制御回路６５，７３第３の電流制御回路６６，７４第４の電流制御回路ＩＮ₁，ＩＮ₂，ＩＮ入力端子

Claims

【特許請求の範囲】

【請求項１】２つの電極を有しかつその一方の電極が
固定電位に接続され、充放電によって他方の電極の電位
が変化するコンデンサと、入力端子に接続された第１導通電極と第１の電源電位に
接続された第２導通電極と該第１導通電極及び第２導通
電極の間の導通状態を制御する第１制御電極とを有し、
該第２導通電極と該第１制御電極の電位差に応じてオン
し該入力端子に電流を出力すると共にその電流を減衰さ
せた値の電流を該第１制御電極から流出する第１の導電
型の第１のトランジスタと、前記入力端子に接続された第３導通電極と第２の電源電
位に接続された第４導通電極と該第３導通電極及び第４
導通電極の間の導通状態を制御する第２制御電極とを有
し、該第４導通電極と該第２制御電極の電位差に応じて
オンし該入力端子から電流を入力すると共にその電流を
減衰させた値の電流を該第２制御電極から流入する前記
第１の導電型とは相補的な第２の導電型の第２のトラン
ジスタと、前記第１制御電極に接続された第５導通電極と前記コン
デンサの他方の電極に接続された第３制御電極と該第３
制御電極によって該第５導通電極との間の導通状態が制
御される第６導通電極とを有し、該第６導通電極と該第
３制御電極との間の電位差に応じてオンし該第５導通電
極に該第１制御電極からの電流を入力すると共にその電
流を減衰させた値の電流を該第３制御電極から流入する
前記第２の導電型の第３のトランジスタと、前記第２制御電極に接続された第７導通電極と前記第６
導通電極に接続された第８導通電極と前記コンデンサの
他方の電極に接続されて該第７導通電極及び第８導通電
極の間の導通状態を制御する第４制御電極とを有し、該
第８導通電極と該第４制御電極の間の電位差に応じてオ
ンし該第７導通電極から該第２制御電極に電流を出力す
ると共にその電流を減衰させた値の電流を該第４制御電
極から流出する前記第１の導電型の第４のトランジスタ
と、非反転入力端子と反転入力端子と出力端子とを有し、該
非反転入力端子が前記入力端子に接続され該反転入力端
子が前記コンデンサの他方の電極に接続されかつ該出力
端子が前記第６導通電極及び第８導通電極に接続され、
該コンデンサの他方の電極と該入力端子の間の電位差を
増幅して該第６導通電極及び第８導通電極に与える演算
増幅器とを備え、前記コンデンサは、前記第４制御電極の流出電流と前記
第３制御電極の流入電流で充放電する構成にしたことを
特徴とする容量回路。
【請求項２】２つの電極を有しかつその一方の電極が
固定電位に接続され、充放電によって他方の電極の電位
が変化するコンデンサと、入力端子と前記コンデンサとの間に接続され、入力端子
から電流を入出力し該入出力電流を可変な比で減衰させ
た値の電流を前記コンデンサの他方の電極に与えて該コ
ンデンサを充放電する充放電電流生成回路とで構成した
ことを特徴とする容量回路。
【請求項３】前記充放電電流生成回路は、前記入力端子に接続されかつ可変の電流増幅率を持ち、
与えられた制御電圧に基づきオン・オフし、該オン状態
のとき該入力端子へ電流を出力すると共にその電流値を
該電流増幅率倍した電流を流出する第１の電流制御回路
と、前記入力端子に接続されかつ可変の電流増幅率を持ち、
前記制御電圧に基づき前記第１の電流制御回路とは相補
的にオン・オフし、該オン状態のとき該入力端子から電
流を入力すると共にその電流値を該電流増幅率倍した電
流を流入する第２の電流制御回路と、前記第１の電流制御回路に接続された第１導通電極と前
記コンデンサの他方の電極に接続された第１制御電極と
該第１制御電極によって該第１導通電極との間の導通状
態が制御される第２導通電極とを有し、該第１制御電極
と第２導通電極の間の電位差に基づいてオンし該第１導
通電極に該第１の電流制御回路の流出電流を入力すると
共にその電流を減衰させた値の電流を該コンデンサの他
方の電極から流入する第２の導電型の第１のトランジス
タと、前記第２の電流制御回路に接続された第３導通電極と前
記コンデンサの他方の電極に接続された第２制御電極と
該第２制御電極の電位によって該第３導通電極との間の
導通状態が制御される第４導通電極とを有し、該第２制
御電極と第４導通電極の間の電位差に基づいてオンし該
第３導通電極から該第１の電流制御回路へ電流を出力す
ると共にその電流を減衰させた値の電流を該コンデンサ
の他方の電極へ流出する前記第２の導電型とは相補的な
第１の導電型の第２のトランジスタと非反転入力端子と
反転入力端子とを有し、該非反転入力端子が前記コンデ
ンサの他方の電極に接続されると共に該反転入力端子が
前記入力端子に接続され、該コンデンサの他方の電極と
該入力端子との間の電位差を増幅して前記制御電圧を生
成する第１の演算増幅器と、非反転入力端子と反転入力端子と出力端子とを有し、該
非反転入力端子が前記入力端子に接続され該反転入力端
子が前記コンデンサの他方の電極に接続されかつ該出力
端子が前記第２導通電極及び第４導通電極に接続され、
該コンデンサの他方の電極と該入力端子の間の電位差を
増幅して該第２導通電極及び第４導通電極に与える第２
の演算増幅器とを備え、前記コンデンサは、前記第１制御電極の流入電流と前記
第２制御電極の流出電流で充放電する構成にしたことを
特徴とする請求項２記載の容量回路。
【請求項４】前記第１の電流制御回路は、前記入力端子に接続された第３制御電極と電流流出端子
に接続された第５導通電極と該第５導通電極との間の導
通状態が該第３制御電極によって制御される第６導通電
極とを有する前記第１の導電型の第３のトランジスタ
と、第４制御電極と該第４制御電極によって導通状態が制御
される第７導通電極及び第８導通電極とをそれぞれ有
し、該各第７導通電極が前記入力端子に共通接続される
と共に該各第４制御電極が前記第６導通電極に共通接続
された前記第１の導電型の複数の第４のトランジスタ
と、前記各第８導通電極と前記制御電圧が与えられる第１の
制御端子との間に接続され、投入状態のとき前記各第８
導通電極を該第１の制御端子にそれぞれ接続する複数の
第１のスイッチと、第５制御電極と該第５制御電極によって導通状態が制御
される第９導通電極及び第１０導通電極とをそれぞれ有
し、該各第９導通電極及び該各第５制御電極が前記第６
導通電極に共通接続された前記第１の導電型の複数の第
５のトランジスタと、前記各第１０導通電極と前記第１の制御端子との間に接
続され、投入状態のとき該各第１０導通電極を該第１の
制御端子にそれぞれ接続する複数の第２のスイッチとを
備え、前記可変の電流増幅率は、前記複数の第１のスイッチと
前記複数の第２のスイッチの投入状態で設定され、前記
電流流出端子から前記電流増幅率倍した電流を流出する
構成にしたことを特徴とする請求項３記載の容量回路。
【請求項５】前記第２の電流制御回路は、前記入力端子に接続された第６制御電極と電流流入端子
に接続された第１１導通電極と該第１１導通電極との間
の導通状態が該第６制御電極によって制御される第１２
導通電極とを有する前記第２の導電型の第６のトランジ
スタと、第７制御電極と該第７制御電極によって導通状態が制御
される第１３導通電極及び第１４導通電極とをそれぞれ
有し、該各第１３導通電極が前記入力端子に共通接続さ
れると共に該各第７制御電極が前記第１２導通電極に共
通接続された前記第２の導電型の複数の第７のトランジ
スタと、前記各第１４導通電極と前記制御電圧が与えられる第２
の制御端子との間に接続され、投入状態のとき前記各第
１４導通電極を該第２の制御端子にそれぞれ接続する複
数の第３のスイッチと、第８制御電極と該第８制御電極によって導通状態が制御
される第１５導通電極及び第１６導通電極とをそれぞれ
有し、該各第１５導通電極及び該各第８制御電極が前記
第１２導通電極に共通接続された前記第２の導電型の複
数の第８のトランジスタと、前記各第１６導通電極と前記第２の制御端子との間に接
続され、投入状態のとき該各第１６導通電極を該第２の
制御端子にそれぞれ接続する複数の第４のスイッチとを
備え、前記可変の電流増幅率は、前記複数の第３のスイッチと
前記複数の第４のスイッチの投入状態で設定され、前記
電流流入端子から前記電流増幅率倍した電流を流入する
構成にしたことを特徴とする請求項３記載の容量回路。
【請求項６】前記第１の電流制御回路は、前記入力端子に接続された第９制御電極と電流流出端子
に接続された第１７導通電極と該第１７導通電極との間
の導通状態が該第９制御電極によって制御される第１８
導通電極とを有する前記第１の導電型の第９のトランジ
スタと、第１０制御電極と該第１０制御電極によって導通状態が
制御される第１９導通電極及び複数の第２０導通電極と
を有し、該第１９導通電極が前記入力端子に接続される
と共に該第１０制御電極が前記第１８導通電極に接続さ
れた前記第１の導電型の第１０のトランジスタと、前記複数の第２０導通電極と前記制御電圧が与えられる
第１の制御端子との間に接続され、投入状態のとき前記
各第２０導通電極を該第１の制御端子にそれぞれ接続す
る複数の第５のスイッチと、第１１制御電極と該第１１制御電極によって導通状態が
制御される第２１導通電極及び複数の第２２導通電極と
を有し、該第２１導通電極及び該第１１制御電極が前記
第１８導通電極に共通接続された前記第１の導電型の第
１１のトランジスタと、前記各第２２導通電極と前記第１の制御端子との間に接
続され、投入状態のとき該各第２２導通電極を該第１の
制御端子にそれぞれ接続する複数の第６のスイッチとを
備え、前記可変の電流増幅率は、前記複数の第５のスイッチと
前記複数の第６のスイッチの投入状態で設定され、前記
電流流出端子から前記電流増幅率倍した電流を流出する
構成にしたことを特徴とする請求項３記載の容量回路
【請求項７】前記第２の電流制御回路は、前記入力端子に接続された第１２制御電極と電流流入端
子に接続された第２３導通電極と該第２３導通電極との
間の導通状態が該第１２制御電極によって制御される第
２４導通電極とを有する前記第２の導電型の第１２のト
ランジスタと、第１３制御電極と該第１３制御電極によって導通状態が
制御される第２５導通電極及び複数の第２６導通電極と
を有し、該第２５導通電極が前記入力端子に接続される
と共に該第１３制御電極が前記第２４導通電極に接続さ
れた前記第２の導電型の第１３のトランジスタと、前記各第２６導通電極と前記制御電圧が与えられる第２
の制御端子との間に接続され、投入状態のとき前記各第
２６導通電極を該第２の制御端子にそれぞれ接続する複
数の第７のスイッチと、第１４制御電極と該第１４制御電極によって導通状態が
制御される第２７導通電極及び複数の第２８導通電極と
を有し、該第２７導通電極及び該第１４制御電極が前記
第２４導通電極に共通接続された前記第２の導電型の複
数の第１４のトランジスタと、前記各第２８導通電極と前記第２の制御端子との間に接
続され、投入状態のとき該各第２８導通電極を該第２の
制御端子にそれぞれ接続する複数の第８のスイッチとを
備え、前記可変の電流増幅率は、前記複数の第７のスイッチと
前記複数の第８のスイッチの投入状態で設定され、前記
電流流入端子から前記電流増幅率倍した電流を流入する
構成にしたことを特徴とする請求項３記載の容量回路。
【請求項８】前記充放電電流生成回路は、前記入力端子に接続されかつ可変の電流増幅率を持ち、
該入力端子の電位に基づきオン・オフし、該オン状態の
とき該入力端子へ電流を出力すると共にその電流値を該
電流増幅率倍した電流を流入する第１の電流制御回路
と、前記入力端子に接続されかつ可変の電流増幅率を持ち、
該入力端子の電位に基づき前記第１の電流制御回路とは
相補的にオン・オフし、該オン状態のとき該入力端子か
ら電流を入力すると共にその電流値を該電流増幅率倍し
た電流を流出する第２の電流制御回路と、前記第１の電流制御回路に接続された第１導通電極と第
１の電源電位に接続された第２導通電極と該第１導通電
極及び第２導通電極の間の導通状態を制御する第１制御
電極とを有し、該第１制御電極と該第２導通電極の間の
電位差に応じてオンし該第１導通電極から該第１の電流
制御回路における前記流入電流を出力すると共に該電流
値を減衰させた電流を該第１制御電極から流出する第１
の導電型の第１のトランジスタと、前記第１制御電極に接続された第３導通電極と、前記コ
ンデンサの他方の電極に接続された第２制御電極と該第
３制御電極によって該第３導通電極との間の導通状態が
制御される第４導通電極とを有し、該第２制御電極と第
４導通電極の間の電位差に基づいてオンし該第３導通電
極に該第１制御電極からの流出電流を入力すると共にそ
の電流を減衰させた値の電流を該コンデンサの他方の電
極から流入する前記第２の導電型の第２のトランジスタ
と、前記第２の電流制御回路に接続された第５導通電極と第
２の電源電位に接続された第６導通電極と該第５導通電
極及び第６導通電極の間の導通状態を制御する第３制御
電極とを有し、該第３制御電極と該第６導通電極の間の
電位差に応じてオンし該第５導通電極から該第２の電流
制御回路における前記流出電流を入力すると共に該電流
値を減衰させた電流を該第３制御電極から流入する前記
第２の導電型の第３のトランジスタと、前記第３制御電極に接続された第７導通電極と、前記コ
ンデンサの他方の電極に接続された第４制御電極と該第
４制御電極によって該第７導通電極との間の導通状態が
制御される第８導通電極とを有し、該第４制御電極と第
８導通電極の間の電位差に基づいてオンし該第７導通電
極から該第３制御電極における流入電流を出力すると共
にその電流を減衰させた値の電流を該コンデンサの他方
の電極へ流出する前記第１の導電型の第４のトランジス
タと、非反転入力端子と反転入力端子と出力端子とを有し、該
非反転入力端子が前記入力端子に接続され該反転入力端
子が前記コンデンサの他方の電極に接続されかつ該出力
端子が前記第４導通電極及び第８導通電極に接続され、
該コンデンサの他方の電極と該入力端子の間の電位差を
増幅して該第４導通電極及び第８導通電極に与える演算
増幅器とを備え、前記コンデンサは、前記第２制御電極の流入電流と前記
第４制御電極の流出電流で充放電する構成にしたことを
特徴とする請求項２記載の容量回路。
【請求項９】前記第１の電流制御回路は、第５制御電極と該第５制御電極によって導通状態が制御
される第９導通電極及び第１０導通電極とをそれぞれ有
し、該各第９導通電極が前記第１の電源電位に共通接続
され該各第５制御電極が前記第１のトランジスタから電
流を流入する電流流入端子に共通接続された前記第２の
導電型の複数の第５のトランジスタと、前記各１０導通電極と前記入力端子の間に接続され、投
入状態のときに該各第１０導通電極を該入力端子にそれ
ぞれ接続する複数の第１のスイッチと、第６制御電極と該第６制御電極によって導通状態が制御
される第１１導通電極及び第１２導通電極とをそれぞれ
有し、該各第１１導通電極及び該各第６制御電極が前記
電流流入端子に共通接続された前記第２の導電型の複数
の第６のトランジスタと、前記各第１２導通電極と前記入力端子との間に接続さ
れ、投入状態のとき該各第１２導通電極を該入力端子に
それぞれ接続する複数の第２のスイッチとを備え、前記可変の電流増幅率は、前記複数の第１のスイッチと
前記複数の第２のスイッチの投入状態で設定され、前記
電流流入端子から前記電流増幅率倍した電流を流入する
構成にしたことを特徴とする請求項８記載の容量回路。
【請求項１０】前記第２の電流制御回路は、第７制御電極と該第７制御電極によって導通状態が制御
される第１３導通電極及び第１４導通電極とをそれぞれ
有し、該各第１３導通電極が前記第２の電源電位に共通
接続され該各第７制御電極が前記第３のトランジスタへ
電流を流出する電流流出端子に共通接続された前記第１
の導電型の複数の第７のトランジスタと、前記各第１４導通電極と前記入力端子の間に接続され、
投入状態のときに該各第１４導通電極を該入力端子にそ
れぞれ接続する複数の第３のスイッチと、第８制御電極と該第８制御電極によって導通状態が制御
される第１５導通電極及び第１６導通電極とをそれぞれ
有し、該各第１５導通電極及び該各第８制御電極が前記
電流流出端子に共通接続された前記第１の導電型の複数
の第８のトランジスタと、前記各第１６導通電極と前記入力端子との間に接続さ
れ、投入状態のとき該各第１６導通電極を該入力端子に
それぞれ接続する複数の第４のスイッチとを備え、前記可変の電流増幅率は、前記複数の第３のスイッチと
前記複数の第４のスイッチの投入状態で設定され、前記
電流流出端子から前記電流増幅率倍した電流を流出する
構成にしたことを特徴とする請求項８記載の容量回路。
【請求項１１】前記第１の電流制御回路は、第９制御電極と該第９制御電極によって導通状態が制御
される第１５導通電極及び複数の第１８導通電極とを有
し、該第１７導通電極が前記第１の電源電位に接続され
該第９制御電極が前記第１のトランジスタから電流を流
入する電流流入端子に接続された前記第２の導電型の第
９のトランジスタと、前記各第１８導通電極と前記入力端子の間に接続され、
投入状態のときに該各第１８導通電極を該入力端子にそ
れぞれ接続する複数の第５のスイッチと、第１０制御電極と該第１０制御電極によって導通状態が
制御される第１９導通電極及び複数の第２０導通電極と
を有し、該第１９導通電極及び該第１０制御電極が前記
電流流入端子に共通接続された前記第２の導電型の第１
０のトランジスタと、前記各第２０導通電極と前記入力端子との間に接続さ
れ、投入状態のとき該各第２０導通電極を該入力端子に
それぞれ接続する複数の第６のスイッチとを備え、前記可変の電流増幅率は、前記複数の第５のスイッチと
前記複数の第６のスイッチの投入状態で設定され、前記
電流流入端子から前記電流増幅率倍した電流を流入する
構成にしたことを特徴とする請求項８記載の容量回路。
【請求項１２】前記第２の電流制御回路は、第１１制御電極と該第１１制御電極によって導通状態が
制御される第２１導通電極及び複数の第２２導通電極と
を有し、該各第２１導通電極が前記第２の電源電位に接
続され該第１１制御電極が前記第３のトランジスタへ電
流を流出する電流流出端子に接続された前記第１の導電
型の第１１のトランジスタと、前記各第２２導通電極と前記入力端子の間に接続され、
投入状態のときに該各第２２導通電極を該入力端子にそ
れぞれ接続する複数の第７のスイッチと、第１２制御電極と該第１２制御電極によって導通状態が
制御される第２３導通電極及び複数の第２４導通電極と
を有し、該第２３導通電極及び該第１２制御電極が前記
電流流出端子に共通接続された前記第１の導電型の第１
２のトランジスタと、前記各第２４導通電極と前記入力端子との間に接続さ
れ、投入状態のとき該各第２４導通電極を該入力端子に
それぞれ接続する複数の第８のスイッチとを備え、前記可変の電流増幅率は、前記複数の第７のスイッチと
前記複数の第８のスイッチの投入状態で設定され、前記
電流流出端子から前記電流増幅率倍した電流を流出する
構成にしたことを特徴とする請求項８記載の容量回路。
【請求項１３】前記充放電電流生成回路は、前記入力端子に接続されかつ可変の電流増幅率を持ち、
与えられた第１の制御電圧に基づきオン・オフし、該オ
ン状態のとき該入力端子へ電流を出力すると共にその電
流値を該電流増幅率倍した電流を流出する第１の電流制
御回路と、前記入力端子に接続されかつ可変の電流増幅率を持ち、
与えられた第１の制御電圧に基づき前記第１の電流制御
回路とは相補的にオン・オフし、該オン状態のとき該入
力端子から電流を入力すると共にその電流値を該電流増
幅率倍した電流を流入する第２の電流制御回路と、前記第１の電流制御回路に接続されかつ可変の電流増幅
率を持ち、与えられた第２の制御電圧に基づきオン・オ
フし、該オン状態のとき該第１の電流制御回路へ電流を
出力すると共にその電流値を該電流増幅率倍した電流を
前記コンデンサの他方の電極から流入する第３の電流制
御回路と、前記第２の電流制御回路に接続されかつ可変の電流増幅
率を持ち、与えられた第２の制御電圧に基づき前記第３
の電流制御回路とは相補的にオン・オフし、該オン状態
のとき該第２の電流制御回路へ電流を出力すると共にそ
の電流値を該電流増幅率倍した電流を前記コンデンサの
他方の電極に流出する第４の電流制御回路と、非反転入力端子と反転入力端子とを有し、該非反転入力
端子が前記コンデンサの他方の電極に接続されると共に
該反転入力端子が前記入力端子に接続され、該コンデン
サの他方の電極と該入力端子との間の電位差を増幅して
前記第１の制御電圧を生成する第１の演算増幅器と、非反転入力端子と反転入力端子とを有し、該非反転入力
端子が前記入力端子に接続され該反転入力端子が前記コ
ンデンサの他方の電極に接続され、該コンデンサの他方
の電極と該入力端子との間の電位差を増幅して前記第２
の制御電圧を生成する第２の演算増幅器とで構成したこ
とを特徴とする請求項２記載の容量回路。
【請求項１４】請求項１３記載の第１の電流制御回路
は、前記入力端子に前記第３制御電極及び第７導通電極が接
続され前記第３の電流制御回路に前記電流流出端子が接
続されかつ前記第１の制御端子には前記第１制御電圧が
与えられるように接続された請求項４記載の第１の電流
制御回路、または、前記入力端子に前記第９制御電極及
び前記第１９導通電極が接続され前記第３の電流制御回
路に前記電流流出端子が接続されかつ前記第１の制御端
子には前記第１の制御電圧が与えられるように接続され
た請求項６記載の第１の電流制御回路で構成したことを
特徴とする容量回路。
【請求項１５】請求項１３記載の第４の電流制御回路
は、請求項１３記載の第２の電流制御回路に前記第３制御電
極及び第７導通電極が接続され前記コンデンサの他方の
電極に前記電流流出端子が接続されかつ前記第１の制御
端子には前記第２の制御電圧が与えられるように接続さ
れた請求項４記載の第１の電流制御回路、または、請求
項１３記載の第２の電流制御回路に前記第９制御電極及
び前記第１９導通電極が接続され前記コンデンサの他方
の電極に前記電流流出端子が接続されかつ前記第１の制
御端子には前記第２の制御電圧が与えられるように接続
された請求項６記載の第１の電流制御回路で構成したこ
とを特徴とする容量回路。
【請求項１６】請求項１３記載の第２の電流制御回路
は、前記入力端子に前記第６制御電極及び第１３導通電極が
接続され前記第４の電流制御回路に前記電流流入端子が
接続されかつ前記第２の制御端子には前記第１の制御電
圧が与えられるように接続された請求項５記載の第２の
電流制御回路、または、前記入力端子に前記第１２制御
電極及び前記第２５導通電極が接続され前記第４の電流
制御回路に前記電流流入端子が接続されかつ前記第２の
制御端子には前記第１の制御電圧が与えられるように接
続された請求項７記載の第２の電流制御回路で構成した
ことを特徴とする容量回路。
【請求項１７】請求項１３記載の第４の電流制御回路
は、請求項１３記載の第１の電流制御回路に前記第６制御電
極及び第１３導通電極が接続され前記コンデンサの他方
の電極に前記電流流入端子が接続されかつ前記第２の制
御端子には前記第２の制御電圧が与えられるように接続
された請求項５記載の第２の電流制御回路、または、請
求項１３記載の第１の電流制御回路に前記第１２制御電
極及び前記第２５導通電極が接続され前記コンデンサの
他方の電極に前記電流流入端子が接続されかつ前記第２
の制御端子には前記第２の制御電圧が与えられるように
接続された請求項７記載の第２の電流制御回路で構成し
たことを特徴とする容量回路。
【請求項１８】２つの電極を有するコンデンサと、前記コンデンサの一方の電極と第１の入力端子の間に接
続され、該第１の入力端子から入出力される電流を減衰
させて該コンデンサに入出力する第１の充放電電流生成
回路と、前記コンデンサの他方の電極と第２の入力端子
の間に接続され、該第２の入力端子から入出力される電
流を減衰させて該コンデンサに入出力する第２の充放電
電流生成回路とを、備えたことを特徴とする容量回路。
【請求項１９】前記第１の充放電電流生成回路、前記
第２の充放電電流生成、または、前記第１及び第２の充
放電電流生成回路は、前記第１または第２の入力端子に接続された第１導通電
極と第１の電源電位に接続された第２導通電極と該第１
導通電極及び第２導通電極の間の導通状態を制御する第
１制御電極とを有し、該第２導通電極と該第１制御電極
の電位差に応じてオンし該第１または第２の入力端子に
電流を出力すると共にその電流を減衰させた値の電流を
該第１制御電極から流出する第１の導電型の第１のトラ
ンジスタと、前記第１または第２の入力端子に接続された第３導通電
極と第２の電源電位に接続された第４導通電極と該第３
導通電極及び第４導通電極の間の導通状態を制御する第
２制御電極とを有し、該第４導通電極と該第２制御電極
の電位差に応じてオンし該第１または第２の入力端子か
ら電流を入力すると共にその電流を減衰させた値の電流
を該第２制御電極から流入する第２の導電型の第２のト
ランジスタと、前記第１制御電極に接続された第５導通電極と前記コン
デンサの電極に接続された第３制御電極と前記第１また
は第２の入力端子に接続された第６導通電極とを有し、
該第６導通電極と該第３制御電極との間の電位差に応じ
てオンし該第５導通電極に該第１制御電極からの電流を
入力すると共にその電流を減衰させた値の電流を該第３
制御電極から流入する前記第２の導電型の第３のトラン
ジスタと、前記第２制御電極に接続された第７導通電極と前記第１
または第２の入力端子に接続された第８導通電極と前記
コンデンサの電極に接続されて該第７導通電極及び第８
導通電極の間の導通状態を制御する第４制御電極とを有
し、該第８導通電極と該第４制御電極の間の電位差に応
じてオンし該第７導通電極から該第２制御電極に電流を
出力すると共にその電流を減衰させた値の電流を該第４
制御電極から流出する前記第１の導電型の第４のトラン
ジスタとで構成したことを特徴とする請求項１８記載の
容量回路。
【請求項２０】前記第１の充放電電流生成回路、前記
第２の充放電電流生成回路、または前記第１及び第２の
充放電電流生成回路は、前記第１または第２の入力端子に接続された第１導通電
極と第１の電源電位に接続された第２導通電極と該第１
導通電極及び第２導通電極の間の導通状態を制御する第
１制御電極とを有し、該第２導通電極と該第１制御電極
の電位差に応じてオンし該入力端子に電流を出力すると
共にその電流を減衰させた値の電流を該第１制御電極か
ら流出する第１の導電型の第１のトランジスタと、前記第１または第２の入力端子に接続された第３導通電
極と第２の電源電位に接続された第４導通電極と該第３
導通電極及び第４導通電極の間の導通状態を制御する第
２制御電極とを有し、該第４導通電極と該第２制御電極
の電位差に応じてオンし該第１または第２の入力端子か
ら電流を入力すると共にその電流を減衰させた値の電流
を該第２制御電極から流入する第２の導電型の第２のト
ランジスタと、前記第１制御電極に接続された第５導通電極と前記コン
デンサの電極に接続された第３制御電極と該第３制御電
極によって該第５導通電極との間の導通状態が制御され
る第６導通電極とを有し、該第６導通電極と該第３制御
電極との間の電位差に応じてオンし該第５導通電極に該
第１制御電極からの電流を入力すると共にその電流を減
衰させた値の電流を該第３制御電極から流入する前記第
２の導電型の第３のトランジスタと、前記第２制御電極に接続された第７導通電極と前記第６
導通電極に接続された第８導通電極と前記コンデンサの
電極に接続されて該第７導通電極及び第８導通電極の間
の導通状態を制御する第４制御電極とを有し、該第８導
通電極と該第４制御電極の間の電位差に応じてオンし該
第７導通電極から該第２制御電極に電流を出力すると共
にその電流を減衰させた値の電流を該第４制御電極から
流出する前記第１の導電型の第４のトランジスタと、非反転入力端子と反転入力端子と出力端子とを有し、該
非反転入力端子が前記第１または第２の入力端子に接続
され該反転入力端子が前記コンデンサの電極に接続され
かつ該出力端子が前記第６導通電極及び第８導通電極に
接続され、該コンデンサの電極と該第１または第２の入
力端子の間の電位差を増幅して該第６導通電極及び第８
導通電極に与える演算増幅器とで構成したことを特徴と
する請求項１８記載の容量回路。
【請求項２１】２つの電極を有するコンデンサと、前記コンデンサの一方の電極と第１の入力端子との間に
接続され、該第１の入力端子から入出力される電流を可
変な電流増幅率を用いて減衰させて該コンデンサに入出
力する第１の充放電電流生成回路と、前記コンデンサの
他方の電極と第２の入力端子との間に接続され、該第２
の入力端子から入出力される電流を可変な電流増幅率を
用いて減衰させて該コンデンサに入出力する第２の充放
電電流生成回路とを、備えたことを特徴とする容量回
路。
【請求項２２】前記第１の充放電電流生成回路、前記
第２の充放電電流生成回路、または前記第１及び第２の
充放電電流生成回路は、請求項４、５、６または７記載
の第１の電流制御回路或いは第２の電流制御回路を持つ
請求項３記載の充放電電流生成回路、請求項９、１０、
１１または１２記載の第１の電流制御回路或いは第２の
電流制御回路を持つ請求項８記載の充放電電流回路、及
び請求項１４、１５、１６または１７記載の第１から第
４の電流制御回路を持つ請求項１３記載の充放電生成回
路のうちから選択された充放電電流生成回路でそれぞれ
構成したことを特徴とする請求項２１記載の容量回路。
【請求項２３】複数のコンデンサが直列或いは並列に
組み合わされて構成されたコンデンサ複合回路と、前記
コンデンサ複合回路に対する複数の入力端子に接続さ
れ、前記各入力端子から入出力される電流を可変な電流
増幅率を用いて減衰させて該コンデンサに入出力する複
数の充放電電流生成回路とを、備えたことを特徴とする
容量回路。
【請求項２４】前記各充放電電流生成回路は、請求項
１９または２０記載の第１の充放電電流生成回路及び第
２の充放電電流生成回路、請求項４、５、６または７記
載の第１の電流制御回路或いは第２の電流制御回路を持
つ請求項３記載の充放電電流生成回路、請求項９、１
０、１１または１２記載の第１の電流制御回路或いは第
２の電流制御回路を持つ請求項８記載の充放電電流回
路、及び請求項１４、１５、１６または１７記載の第１
から第４の電流制御回路を持つ請求項１３記載の充放電
生成回路のうちから選択された充放電電流生成回路でそ
れぞれ構成したことを特徴する請求項２３記載の容量回
路。