JPH10303726A - Ｈｓｔｌ−ｐｅｃｌ変換回路 - Google Patents
Ｈｓｔｌ−ｐｅｃｌ変換回路Info
- Publication number
- JPH10303726A JPH10303726A JP9108498A JP10849897A JPH10303726A JP H10303726 A JPH10303726 A JP H10303726A JP 9108498 A JP9108498 A JP 9108498A JP 10849897 A JP10849897 A JP 10849897A JP H10303726 A JPH10303726 A JP H10303726A
- Authority
- JP
- Japan
- Prior art keywords
- level
- component
- signal
- pecl
- hstl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 22
- 230000008878 coupling Effects 0.000 claims description 3
- 238000010168 coupling process Methods 0.000 claims description 3
- 238000005859 coupling reaction Methods 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 ＨＳＴＬレベルの信号をＰＥＣＬレベルの信
号に変換する。 【解決手段】 入力端子４にはＨＳＴＬレベル信号が入
力され、容量性部品３でカップリングされて直流成分が
除去される。抵抗部品１との抵抗部品２との接続点には
容量性部品及び出力端子５が接続されており、直流成分
が除去された信号は抵抗部品１の抵抗値と抵抗部品２の
抵抗値とで規定されるレベルにレベル変換されて出力端
子からＰＥＣＬレベル信号として出力される。
号に変換する。 【解決手段】 入力端子４にはＨＳＴＬレベル信号が入
力され、容量性部品３でカップリングされて直流成分が
除去される。抵抗部品１との抵抗部品２との接続点には
容量性部品及び出力端子５が接続されており、直流成分
が除去された信号は抵抗部品１の抵抗値と抵抗部品２の
抵抗値とで規定されるレベルにレベル変換されて出力端
子からＰＥＣＬレベル信号として出力される。
Description
【０００１】
【発明の属する技術分野】本発明は、信号のレベルを変
換するレベル変換回路に関し、特に、ＨＳＴＬ（ハイス
ピードトランシーバロジック）レベルの信号をＰＥＣＬ
（ポジティブエミッタ結合ロジック）レベルの信号に変
換するための変換回路に関する。
換するレベル変換回路に関し、特に、ＨＳＴＬ（ハイス
ピードトランシーバロジック）レベルの信号をＰＥＣＬ
（ポジティブエミッタ結合ロジック）レベルの信号に変
換するための変換回路に関する。
【０００２】
【従来の技術】従来、信号レベル変換回路として、例え
ば、特開平４−１４３８２０号公報に記載された変換回
路が知られており、この信号レベル変換回路では、擬似
ＥＣＬレベルからＴＴＬレベルへ信号レベルを変換して
いる。つまり、特開平４−１４３８２０号公報に記載さ
れた変換回路では、擬似ＥＣＬ入力レベルシフト部とト
ランジスタ回路とを備えるＴＴＬレベル出力部を備えて
おり、ＴＴＬレベル出力部によって、信号レベルを擬似
ＥＣＬレベルからＴＴＬレベルへ変換している。
ば、特開平４−１４３８２０号公報に記載された変換回
路が知られており、この信号レベル変換回路では、擬似
ＥＣＬレベルからＴＴＬレベルへ信号レベルを変換して
いる。つまり、特開平４−１４３８２０号公報に記載さ
れた変換回路では、擬似ＥＣＬ入力レベルシフト部とト
ランジスタ回路とを備えるＴＴＬレベル出力部を備えて
おり、ＴＴＬレベル出力部によって、信号レベルを擬似
ＥＣＬレベルからＴＴＬレベルへ変換している。
【０００３】ところで、従来、信号レベルを擬似ＥＣＬ
レベルからＴＴＬレベルへ変換する変換回路は知られて
いたものの、ＨＳＴＬレベルの信号をＰＥＣＬレベルの
信号に変換する回路は知られていない。
レベルからＴＴＬレベルへ変換する変換回路は知られて
いたものの、ＨＳＴＬレベルの信号をＰＥＣＬレベルの
信号に変換する回路は知られていない。
【０００４】
【発明が解決しようとする課題】上述のように、従来、
ＨＳＴＬレベルの信号を既存の技術であるＰＥＣＬレベ
ルの信号に変換する回路は知られておらず、この結果、
ＨＳＴＬレベルの回路とＰＥＣＬレベルの回路とを接続
することができないという問題点がある。
ＨＳＴＬレベルの信号を既存の技術であるＰＥＣＬレベ
ルの信号に変換する回路は知られておらず、この結果、
ＨＳＴＬレベルの回路とＰＥＣＬレベルの回路とを接続
することができないという問題点がある。
【０００５】本発明の目的はＨＳＴＬレベルの信号をＰ
ＥＣＬレベルの信号に変換することのできる変換回路を
提供することにある。
ＥＣＬレベルの信号に変換することのできる変換回路を
提供することにある。
【０００６】
【課題を解決するための手段】本発明によれば、ＨＳＴ
Ｌレベルの入力信号をＰＥＣＬレベルの出力信号に変換
する際に用いられ、前記入力信号にカップリングして直
流成分を除去して直流成分除去信号とする第１の手段
と、前記直流成分除去信号をレベル変換して前記出力信
号とする第２の手段とを有することを特徴とするＨＳＴ
Ｌ−ＰＥＣＬ変換回路が得られる。例えば、第１の手段
は容量性部品であり、第２の手段は第１及び第２の抵抗
部品を備えており、第１の抵抗部品の抵抗値と第２の抵
抗部品の抵抗値とで規定されるレベルに直流成分除去信
号をレベル変換して出力信号とする。
Ｌレベルの入力信号をＰＥＣＬレベルの出力信号に変換
する際に用いられ、前記入力信号にカップリングして直
流成分を除去して直流成分除去信号とする第１の手段
と、前記直流成分除去信号をレベル変換して前記出力信
号とする第２の手段とを有することを特徴とするＨＳＴ
Ｌ−ＰＥＣＬ変換回路が得られる。例えば、第１の手段
は容量性部品であり、第２の手段は第１及び第２の抵抗
部品を備えており、第１の抵抗部品の抵抗値と第２の抵
抗部品の抵抗値とで規定されるレベルに直流成分除去信
号をレベル変換して出力信号とする。
【０００７】さらに、本発明によれば、ＨＳＴＬレベル
の入力信号をＰＥＣＬレベルの出力信号に変換する際に
用いられ、前記入力信号が入力される入力端子と、前記
出力信号が出力される出力端子と、前記入力端子に接続
された容量性部品と、予め定められた電位が印加される
第１の抵抗部品と、前記第１の抵抗部品に接続された第
２の抵抗部品とを有し、前記第２の抵抗部品は接地さ
れ、前記第１の抵抗部品と前記第２の抵抗部品との接続
点には前記容量性部品及び前記出力端子が接続されてい
ることを特徴とするＨＳＴＬ−ＰＥＣＬ変換回路が得ら
れる。
の入力信号をＰＥＣＬレベルの出力信号に変換する際に
用いられ、前記入力信号が入力される入力端子と、前記
出力信号が出力される出力端子と、前記入力端子に接続
された容量性部品と、予め定められた電位が印加される
第１の抵抗部品と、前記第１の抵抗部品に接続された第
２の抵抗部品とを有し、前記第２の抵抗部品は接地さ
れ、前記第１の抵抗部品と前記第２の抵抗部品との接続
点には前記容量性部品及び前記出力端子が接続されてい
ることを特徴とするＨＳＴＬ−ＰＥＣＬ変換回路が得ら
れる。
【０００８】
【発明の実施の形態】以下本発明について図面を参照し
て説明する。
て説明する。
【０００９】図１を参照して、図示のレベル変換回路は
ＨＳＴＬレベルの信号をＰＥＣＬレベルの信号に変換す
るための回路であり、抵抗部品１及び２と容量性部品３
とを備えている。図示のように、容量性部品３はＨＳＴ
Ｌ入力端子４に接続されるとともに抵抗部品１及び２に
接続されている。抵抗部品１には特定電位（Ｖｃｃ）が
印加され、抵抗部品２は接地される。そして、抵抗部品
１及び２と容量性部品３との接続点にはＰＥＣＬ出力端
子５が接続されている。
ＨＳＴＬレベルの信号をＰＥＣＬレベルの信号に変換す
るための回路であり、抵抗部品１及び２と容量性部品３
とを備えている。図示のように、容量性部品３はＨＳＴ
Ｌ入力端子４に接続されるとともに抵抗部品１及び２に
接続されている。抵抗部品１には特定電位（Ｖｃｃ）が
印加され、抵抗部品２は接地される。そして、抵抗部品
１及び２と容量性部品３との接続点にはＰＥＣＬ出力端
子５が接続されている。
【００１０】ＨＳＴＬ入力端子４から入力されたＨＳＴ
Ｌレベルの信号（以下ＨＳＴＬレベル信号と呼ぶ）は、
容量性部品３により直流成分が除去され、直流成分除去
信号として出力される。前述のように、容量性部品３
は、抵抗部品１と抵抗部品２との接続点に接続されてお
り、直流成分除去信号は抵抗部品１の抵抗値と抵抗部品
２の抵抗値の比に応じたレベル変換される。抵抗部品１
及び抵抗部品２の抵抗値はＰＥＣＬ出力端子５から出力
されるＰＥＣＬレベルの信号（以下ＰＥＣＬレベル信号
と呼ぶ）が与えられるＰＥＣＬ回路（図示せず）のレベ
ルに合わせて設定される。
Ｌレベルの信号（以下ＨＳＴＬレベル信号と呼ぶ）は、
容量性部品３により直流成分が除去され、直流成分除去
信号として出力される。前述のように、容量性部品３
は、抵抗部品１と抵抗部品２との接続点に接続されてお
り、直流成分除去信号は抵抗部品１の抵抗値と抵抗部品
２の抵抗値の比に応じたレベル変換される。抵抗部品１
及び抵抗部品２の抵抗値はＰＥＣＬ出力端子５から出力
されるＰＥＣＬレベルの信号（以下ＰＥＣＬレベル信号
と呼ぶ）が与えられるＰＥＣＬ回路（図示せず）のレベ
ルに合わせて設定される。
【００１１】いま、容量性部品３の容量Ｃ１を０．０１
乃至０．１μＦ、抵抗部品１の抵抗値Ｒ１を８０Ω、抵
抗部品２の抵抗値Ｒ２を１３０Ωとし、特定電位（Ｖｃ
ｃ）＝５Ｖして、ＨＳＴＬ入力端子４からＨＳＴＬレベ
ル信号（０乃至１．５Ｖの間で変化するクロックパルス
信号）を入力信号として入力した。前述のように、入力
信号は容量性部品でカップリングされ、直流成分が除去
された後、抵抗部品１及び２よってレベル変換されて、
レベルが２．８乃至５．０Ｖの間で変化するクロックパ
ルス信号となった。つまり、ＰＥＣＬレベル信号となっ
た。
乃至０．１μＦ、抵抗部品１の抵抗値Ｒ１を８０Ω、抵
抗部品２の抵抗値Ｒ２を１３０Ωとし、特定電位（Ｖｃ
ｃ）＝５Ｖして、ＨＳＴＬ入力端子４からＨＳＴＬレベ
ル信号（０乃至１．５Ｖの間で変化するクロックパルス
信号）を入力信号として入力した。前述のように、入力
信号は容量性部品でカップリングされ、直流成分が除去
された後、抵抗部品１及び２よってレベル変換されて、
レベルが２．８乃至５．０Ｖの間で変化するクロックパ
ルス信号となった。つまり、ＰＥＣＬレベル信号となっ
た。
【００１２】図２を参照して、ＨＳＴＬレベルの回路
（ＨＳＴＬレベル回路）１０と複数のＰＥＣＬレベルの
回路（ＰＥＣＬレベル回路）２１乃至２ｎ（ｎは２以上
の整数）とを接続する際には、図１に示すレベル変換回
路が複数用いられる。つまり、レベル変換回路１１乃至
１ｎが用いられ、ＨＳＴＬレベル回路１０とＰＥＣＬレ
ベル回路２１乃至２ｎとの間にそれぞれレベル変換回路
１１乃至１ｎが配置される。ＨＳＴＬレベル回路１０か
ら出力されたＨＳＴＬレベル信号はレベル変換回路１１
乃至１ｎに入力され、ＨＳＴＬレベル信号からＰＥＣＬ
レベル信号に変換されてそれぞれＰＥＣＬレベル回路２
１乃至２ｎに入力される。
（ＨＳＴＬレベル回路）１０と複数のＰＥＣＬレベルの
回路（ＰＥＣＬレベル回路）２１乃至２ｎ（ｎは２以上
の整数）とを接続する際には、図１に示すレベル変換回
路が複数用いられる。つまり、レベル変換回路１１乃至
１ｎが用いられ、ＨＳＴＬレベル回路１０とＰＥＣＬレ
ベル回路２１乃至２ｎとの間にそれぞれレベル変換回路
１１乃至１ｎが配置される。ＨＳＴＬレベル回路１０か
ら出力されたＨＳＴＬレベル信号はレベル変換回路１１
乃至１ｎに入力され、ＨＳＴＬレベル信号からＰＥＣＬ
レベル信号に変換されてそれぞれＰＥＣＬレベル回路２
１乃至２ｎに入力される。
【００１３】このように、レベル変換回路１１乃至１ｎ
を図２に示すように並列に配置して、ＨＳＴＬレベル回
路１０から出力されたＨＳＴＬレベル信号をＰＥＣＬレ
ベル信号に変換して、ＰＥＣＬレベル回路２１乃至２ｎ
にそれぞれＰＥＣＬレベル信号を出力することができ
る。
を図２に示すように並列に配置して、ＨＳＴＬレベル回
路１０から出力されたＨＳＴＬレベル信号をＰＥＣＬレ
ベル信号に変換して、ＰＥＣＬレベル回路２１乃至２ｎ
にそれぞれＰＥＣＬレベル信号を出力することができ
る。
【００１４】
【発明の効果】以上説明したように、本発明では、ＨＳ
ＴＬレベル信号をＰＥＣＬレベル信号に変換して出力す
ることができるので、ＨＳＴＬレベル回路とＰＥＣＬレ
ベル回路とを容易に接続することができるという効果が
ある。
ＴＬレベル信号をＰＥＣＬレベル信号に変換して出力す
ることができるので、ＨＳＴＬレベル回路とＰＥＣＬレ
ベル回路とを容易に接続することができるという効果が
ある。
【図１】本発明によるＨＳＴＬ−ＰＥＣＬ変換回路の一
例を示す回路図である。
例を示す回路図である。
【図２】図１に示すＨＳＴＬ−ＰＥＣＬ変換回路を複数
用いてＨＳＴＬレベル回路とＰＥＣＬレベル回路との接
続を示すブロック図である。
用いてＨＳＴＬレベル回路とＰＥＣＬレベル回路との接
続を示すブロック図である。
１，２ 抵抗部品 ３ 容量性部品 ４ ＨＳＴＬ入力端子 ５ ＰＥＣＬ出力端子 １０ ＨＳＴＬレベル回路 １１〜１ｎ レベル変換回路 ２１〜２ｎ ＰＥＣＬレベル回路
Claims (3)
- 【請求項１】 ＨＳＴＬレベルの入力信号をＰＥＣＬレ
ベルの出力信号に変換する際に用いられ、前記入力信号
にカップリングして直流成分を除去して直流成分除去信
号とする第１の手段と、前記直流成分除去信号をレベル
変換して前記出力信号とする第２の手段とを有すること
を特徴とするＨＳＴＬ−ＰＥＣＬ変換回路。 - 【請求項２】 請求項１に記載されたＨＳＴＬ−ＰＥＣ
Ｌ変換回路において前記第１の手段は容量性部品であ
り、前記第２の手段は第１及び第２の抵抗部品を備えて
おり、前記第１の抵抗部品の抵抗値と前記第２の抵抗部
品の抵抗値とで規定されるレベルに直流成分除去信号を
レベル変換して前記出力信号とするようにしたことを特
徴とするＨＳＴＬ−ＰＥＣＬ変換回路。 - 【請求項３】 ＨＳＴＬレベルの入力信号をＰＥＣＬレ
ベルの出力信号に変換する際に用いられ、前記入力信号
が入力される入力端子と、前記出力信号が出力される出
力端子と、前記入力端子に接続された容量性部品と、予
め定められた電位が印加される第１の抵抗部品と、前記
第１の抵抗部品に接続された第２の抵抗部品とを有し、
前記第２の抵抗部品は接地され、前記第１の抵抗部品と
前記第２の抵抗部品との接続点には前記容量性部品及び
前記出力端子が接続されていることを特徴とするＨＳＴ
Ｌ−ＰＥＣＬ変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9108498A JPH10303726A (ja) | 1997-04-25 | 1997-04-25 | Ｈｓｔｌ−ｐｅｃｌ変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9108498A JPH10303726A (ja) | 1997-04-25 | 1997-04-25 | Ｈｓｔｌ−ｐｅｃｌ変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10303726A true JPH10303726A (ja) | 1998-11-13 |
Family
ID=14486309
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9108498A Pending JPH10303726A (ja) | 1997-04-25 | 1997-04-25 | Ｈｓｔｌ−ｐｅｃｌ変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10303726A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7362796B2 (en) | 2003-02-19 | 2008-04-22 | Nec Corporation | Signal relay circuit for securing amplitude of voltage of transmitting signals |
-
1997
- 1997-04-25 JP JP9108498A patent/JPH10303726A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7362796B2 (en) | 2003-02-19 | 2008-04-22 | Nec Corporation | Signal relay circuit for securing amplitude of voltage of transmitting signals |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3553988B2 (ja) | 同期ディジタル論理回路 | |
| EP0313875A2 (en) | Serializer deserializer circuit | |
| JPH06204842A (ja) | Ｅｃｌ差動信号を受取りｃｍｏｓ互換性のある出力信号を発生するための論理インターフェース回路 | |
| KR880008536A (ko) | 반도체 논리회로 | |
| US5448597A (en) | Clock signal switching circuit | |
| US4675553A (en) | Sequential logic circuits implemented with inverter function logic | |
| US6337586B2 (en) | Differential transmission driver circuit | |
| US4988892A (en) | Method and circuit for generating dependent clock signals | |
| JPH10303726A (ja) | Ｈｓｔｌ−ｐｅｃｌ変換回路 | |
| US6271701B1 (en) | Resetting flip-flop structures and methods for high-rate trigger generation and event monitoring | |
| JP2870453B2 (ja) | パルス幅補正回路 | |
| EP0289818A2 (en) | A non-inverting repeater circuit for use in semiconductor circuit interconnections | |
| JP3865234B2 (ja) | Ｎｒｚ／ｒｚ変換回路 | |
| JP2639306B2 (ja) | シフトレジスタ回路 | |
| JP2004186710A (ja) | フリップフロップ回路およびクロック信号によってデータを保持し同期させる方法 | |
| JP2000278103A (ja) | 半導体集積回路 | |
| US20040061529A1 (en) | Status scheme signal processing circuit | |
| JPH0344216A (ja) | Ｄ／ａ変換器 | |
| JPH0818583A (ja) | 伝送線路終端方法 | |
| JPS6054515A (ja) | 遅延回路 | |
| GB2100896A (en) | Digital shift register | |
| JPH0483415A (ja) | パルス発生回路 | |
| US5926072A (en) | FM modulator using a monostable multivibrator | |
| JPH0668691A (ja) | シフトレジスタ回路 | |
| JPH01228017A (ja) | ディジタル信号処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000906 |