JPH10303752A - ピークホールド回路用ａ／ｄ変換装置 - Google Patents

Abstract

(57)【要約】 【課題】 従来の技術によるＡ／Ｄ変換装置と同等の精
度を確保しながらも、Ａ／Ｄ変換に要する時間を短縮で
きるＡ／Ｄ変換装置を提供する。 【解決手段】 ピークホールド回路１００から出力され
たピークホールド電圧Ｖｐに対応するディジタル値を求
めるピークホールド回路用Ａ／Ｄ変換装置において、制
御回路１２０は、比較器１０４の比較結果に基づき、積
分回路１３０の積分電圧Ｖｏが基準電圧発生器１０２の
基準電圧Ｖｒに等しくなるまでのあいだカウンタ値Ｃｏ
ｕｔを更新することによって第１カウント値を求め、ピ
ークホールド回路の作動時を含む期間において、積分電
圧がピークホールド電圧に等しくなるまでのあいだカウ
ント値を更新する一方、等しくなると積分回路の積分動
作を停止しカウンタ値をホールドすることによって第２
カウント値を求め、演算ロジック１２４は、第１および
第２カウント値に基づいてディジタル値を求める。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、Ａ／Ｄ変換装置に
関する。より具体的には、本発明は、ピークホールド回
路からの出力電圧をＡ／Ｄ変換する（つまりアナログ信
号をディジタル信号に変換する）Ａ／Ｄ変換装置に関す
る。

【０００２】

【従来の技術】自動車のエンジン制御用ノックコントロ
ールシステムなどのセンサ信号処理においては、ピーク
ホールド回路から出力された電圧をＡ／Ｄ変換すること
が多い。従来の技術によるＡ／Ｄ変換装置としては、特
開昭第６４−７８０２８号公報（特に図３）や特開平第
５−８３１３５号公報（特に図６）に記載された二重積
分型Ａ／Ｄ変換装置がある。

【０００３】図３は、従来の技術による二重積分型Ａ／
Ｄ変換装置の一例の回路図である。図４は、図３の回路
の各部の信号を示す波形図である。ピークホールド回路
３０は、入力電圧Ｖｉ’を受け取り、ゲート信号Ｇａｔ
ｅ’がＨレベルのときにピークホールドをおこない、Ｌ
レベルのときにはピークホールドをおこなわない。した
がってピークホールド回路３０は、時刻ｔ０〜ｔ１のあ
いだ、入力電圧Ｖｉ’がピークホールドされた電圧Ｖ
ｐ’を出力する。

【０００４】時刻ｔ１〜ｔ２のあいだ、スイッチＳＷ
２’がオンし、スイッチＳＷ３’がオフすることによっ
て、増幅器３４は抵抗器３２を通して、時刻ｔ１におけ
るピークホールドされた電圧Ｖｐ’である電圧Ｖｐｏ’
を受け取る。本明細書において、「スイッチがオンす
る」および「スイッチがオフする」とは、それぞれ「ス
イッチが導通状態になる」こと、および「スイッチが非
導通状態になる」ことを表す。増幅器３４は、キャパシ
タ３６とともに積分器を構成する。スイッチＳＷ４’
は、キャパシタ３６に蓄えられた電荷を放電することに
よって、積分器をリセットする。時刻ｔ１〜ｔ２のあい
だ、積分器の出力電圧Ｖｏ’は、一定の勾配で低くな
る。時刻ｔ１〜ｔ２のあいだ、制御回路３８は、カウン
タ４０を１ずつインクリメントする。つまり時刻ｔ１〜
ｔ２のあいだに、カウンタ４０は、カウント値を１から
Ｎ（Ｎ：自然数）までインクリメントする。

【０００５】時刻ｔ２において、出力電圧Ｖｏ’は、−
Ｖｐｏ’・ＮＴ／ＣＲなる値をとる。ここで、Ｔはカウ
ンタをインクリメントする時間間隔、Ｃはキャパシタ３
６の容量、Ｒは抵抗器３２の抵抗をそれぞれ表す。した
がって時刻ｔ２におけるＶｏ’＝−Ｖｐｏ’・ＮＴ／Ｃ
Ｒは、カウント値Ｎに比例する。

【０００６】時刻ｔ２〜ｔ３のあいだ、スイッチＳＷ
２’がオフし、スイッチＳＷ３’がオンすることによっ
て、増幅器３４は抵抗器３２を通して、基準電圧Ｖｒを
受け取る。時刻ｔ２〜ｔ３のあいだ、積分器の出力電圧
Ｖｏ’は、一定の勾配で高くなる。時刻ｔ２において、
制御回路３８は、カウンタ４０をリセットする。時刻ｔ
２〜ｔ３のあいだ、制御回路３８は、カウンタ４０を１
ずつインクリメントする。つまり時刻ｔ２〜ｔ３のあい
だに、カウンタ４０は、カウント値を１からｎ（ｎ：自
然数）までインクリメントする。比較器４２は、ゼロボ
ルトと比較した出力電圧Ｖｏ’の大小に応じた出力信号
を制御回路３８に出力する。制御回路３８は、出力電圧
Ｖｏ’がゼロボルトに等しくなる時刻ｔ３において、カ
ウンタ４０をストップする。

【０００７】時刻ｔ２〜ｔ３のあいだに、出力電圧Ｖ
ｏ’は、−Ｖｐｏ’・ＮＴ／ＣＲからゼロボルトに変化
するので、カウント値ｎを用いれば、次の式が成り立
つ。

【０００８】 Ｖｐｏ’・ＮＴ／ＣＲ＝Ｖｒ・ｎＴ／ＣＲ カウンタ４０は、既知の基準電圧Ｖｒと、上述の操作に
よって得られたカウント値Ｎおよびｎとから、出力電圧
Ｖｐｏ’＝（ｎ／Ｎ）・Ｖｒに対応するディジタル値Ｃ
ｏｕｔ’を出力する。

【０００９】これにより、時間間隔Ｔや容量Ｃ、抵抗Ｒ
の誤差要因を含まない精度のよいＡ／Ｄ変換をおこなう
ことができる。

【００１０】

【発明が解決しようとする課題】ところで、図４から明
らかなように、従来の技術による二重積分型Ａ／Ｄ変換
装置は、ピークホールドが終了する時刻ｔ２から、（Ｎ
＋ｎ）クロックサイクルだけ経過しないと最終的なＡ／
Ｄ変換されたディジタル値が得られないという問題があ
った。例えば１０ビットの分解能のときは、１０００〜
２０００クロックサイクル程度の時間が必要であった。

【００１１】本発明は、上記課題を解決するためになさ
れたものであり、その目的とするところは、従来の技術
によるＡ／Ｄ変換器と同等の精度を確保しながらも、従
来の技術によるものと比べて、短い時間でＡ／Ｄ変換す
ることが可能なピークホールド回路用Ａ／Ｄ変換装置を
提供することにある。

【００１２】

【課題を解決するための手段】本発明によるピークホー
ルド回路用Ａ／Ｄ変換装置は、ピークホールド回路から
出力された入力電圧を受け取り、入力電圧に対応するデ
ィジタル値を求めるピークホールド回路用Ａ／Ｄ変換装
置であって、入力される電圧を積分し積分電圧を出力す
る積分電圧出力手段と、基準電圧を発生する基準電圧発
生手段と、積分電圧および基準電圧を比較し、積分電圧
が基準電圧に等しくなるまでのあいだカウンタ値を更新
することによって第１カウント値を求めると共に、ピー
クホールド回路の作動時を含む期間において、積分電圧
および入力電圧を比較し、積分電圧が入力電圧に等しく
なるまでのあいだカウンタ値を更新する一方、積分電圧
が入力電圧に等しくなると積分電圧出力手段の積分動作
を停止しカウンタ値をホールドすることによって第２カ
ウント値を求める計時手段と、を備えており、第１カウ
ント値および第２カウント値に基づいて入力電圧に対応
するディジタル値を求め、そのことにより上記目的が達
成される。

【００１３】すなわち、上記ピークホールド回路用Ａ／
Ｄ変換装置にあっては、積分電圧が基準電圧と等しくな
るまでの積分電圧出力手段の積分動作に要した時間に対
応する第１カウント値および積分電圧が入力電圧と等し
くなるまでの積分電圧出力手段の積分動作に要した時間
に対応する第２カウント値に基づいて入力電圧に対応す
るディジタル値を求めることから、前述した誤差要因を
含まないディジタル値を求めることができ、また、ピー
クホールドの終了を待つことなくピークホールド回路の
作動時から第２カウント値のカウント動作をおこなうこ
とができる。

【００１４】

【発明の実施の形態】図面を参照しながら本発明の実施
の形態を説明する。

【００１５】図１は、本発明によるピークホールド回路
用Ａ／Ｄ変換装置の回路図である。ピークホールド回路
１００は、入力信号Ｖｉおよびゲート信号Ｇａｔｅを受
け取る。入力信号Ｖｉは、典型的にはセンサなどから出
力された連続的な電圧値をとりうるアナログ信号であ
る。ゲート信号Ｇａｔｅは、ピークホールド回路１００
および後述する制御回路１２０を制御するための信号で
ある。例えばゲート信号ＧａｔｅがＨレベルのときにピ
ークホールド回路１００はピークホールド動作をし、ゲ
ート信号ＧａｔｅがＬレベルのときにはピークホールド
動作をしない。

【００１６】ピークホールド回路１００は、入力信号Ｖ
ｉを受け取り、ゲート信号ＧａｔｅがＨレベルのあいだ
は、入力信号Ｖｉのピーク値をホールドし、ピークホー
ルドされた電圧Ｖｐを出力する。

【００１７】スイッチＳＷ２は、制御回路１２０から与
えられる制御信号に基づいて後述するタイミングでオン
することによって、ピークホールド電圧Ｖｐを比較器１
０４の反転入力端子に与える。スイッチＳＷ１は、制御
回路１２０から与えられる制御信号に基づいて後述する
タイミングでオンすることによって、基準電圧発生器１
０２からの一定の基準電圧Ｖｒを比較器１０４の反転入
力端子に与える。

【００１８】スイッチＳＷ３は、制御回路１２０から与
えられる制御信号に基づいて後述するタイミングでオン
することによって、負の電源１１０からの負の電源電圧
−Ｖｃｃを抵抗器１０８を通して演算増幅器１０６の非
反転入力端子に与える。

【００１９】積分回路１３０は、演算増幅器１０６、抵
抗器１０８およびキャパシタ１１２を有する。積分回路
１３０は、スイッチＳＷ３がオンしているときに積分動
作をし単位時間に変化する電圧が一定である積分電圧Ｖ
ｏを発生して、比較器１０４の非反転入力端子に出力す
るものであり、後述するように、積分電圧Ｖｏが基準電
圧Ｖｒよりも小さいときまたは積分電圧Ｖｏがピークホ
ールド電圧Ｖｐよりも小さいときに負の電源電圧−Ｖｃ
ｃを積分し、積分電圧Ｖｏとして出力する。

【００２０】スイッチＳＷ４は、制御回路１２０から与
えられる制御信号に基づいて後述するタイミングでオン
することによって、キャパシタ１１２の両端を短絡して
積分回路１３０の積分電圧Ｖｏをゼロボルトにリセット
する。

【００２１】比較器１０４は、その非反転入力端子にお
いて積分電圧Ｖｏを受け取り、その反転入力端子におい
てピークホールド電圧Ｖｐまたは基準電圧Ｖｒを受け取
る。比較器１０４は、非反転入力端子および反転入力端
子において入力された電圧を比較し、それらの電圧の大
小関係に対応した出力信号を制御回路１２０に出力する
ものであり、例えば非反転入力端子に入力された電圧が
反転入力端子に入力された電圧よりも大きいときＨレベ
ルの信号を出力し、非反転入力端子に入力された電圧が
反転入力端子に入力された電圧以下であるときＬレベル
の信号を出力する。

【００２２】制御回路１２０は、後述するタイミングで
スイッチＳＷ１〜ＳＷ４をオン・オフするための制御信
号をそれぞれのスイッチに出力する。また制御回路１２
０は、カウンタ１２２を後述するタイミングでスタート
したり、ストップしたりするための制御信号をカウンタ
１２２に出力する。

【００２３】カウンタ１２２は、制御回路１２０からの
制御信号に基づいてカウント値をカウントしたり、ホー
ルドしたりすることで、積分電圧Ｖｏが基準電圧Ｖｒと
等しくなるまでの積分回路１３０の積分動作に要した時
間および積分電圧Ｖｏがピークホールド電圧Ｖｐと等し
くなるまでの積分回路１３０の積分動作に要した時間に
それぞれ対応するカウント値ｎおよびＮをカウント値Ｃ
ｏｕｔとして演算ロジック１２４に出力する。

【００２４】演算ロジック１２４は、カウンタ１２２か
ら受け取られたカウント値Ｎおよびｎから後述する式を
用いて、ピークホールド電圧Ｖｐに対応するディジタル
値Ｄｏｕｔ、つまりＡ／Ｄ変換された値を示すディジタ
ルコードを出力する。

【００２５】図２は、本発明によるピークホールド回路
用Ａ／Ｄ変換装置の各部の電圧、スイッチの状態、およ
びカウンタの出力値Ｃｏｕｔを示すタイミング図であ
る。図２のタイミング図の縦軸は、上から順に、ゲート
信号のレベル、入力電圧Ｖｉ（点線）およびピークホー
ルド電圧Ｖｐ（実線）、スイッチＳＷ１の状態、スイッ
チＳＷ２の状態、スイッチＳＷ３の状態、積分電圧Ｖ
ｏ、およびカウント値Ｃｏｕｔである。

【００２６】時刻ｔ０以前において、制御回路１２０
は、スイッチＳＷ４をオンすることによって、キャパシ
タ１１２に蓄積された電荷を放電し、積分電圧Ｖｏをゼ
ロボルトにリセットする。また時刻ｔ０以前において、
制御回路１２０は、カウンタ１２２をリセットし、その
カウント値Ｃｏｕｔをゼロにする。

【００２７】時刻ｔ０〜ｔ１において、制御回路１２０
は、スイッチＳＷ１およびＳＷ３をオンし、スイッチＳ
Ｗ２およびＳＷ４をオフする。積分回路１３０は、時刻
ｔ０から、積分電圧Ｖｏが基準電圧Ｖｒと等しくなる時
刻ｔ１まで積分動作をし、電圧上昇率が一定である積分
電圧Ｖｏを発生する。「電圧上昇率」とは、単位時間に
電圧が上昇する割合をいい、単位は例えば［ボルト／
秒］である。時刻ｔ０〜ｔ１において、制御回路１２０
は、カウンタ１２２のカウント値が１からｎ（ｎ：自然
数）まで１ずつインクリメントするように、カウンタ１
２２をカウント状態に設定する。

【００２８】時刻ｔ１〜ｔ２において、制御回路１２０
は、スイッチＳＷ１〜ＳＷ４をオフする。またこのと
き、制御回路１２０は、カウンタ１２２が保持している
カウント値ｎをバッファ（不図示）などの一時記憶領域
に待避させ、カウント値Ｃｏｕｔ自体は、ゼロにリセッ
トする。カウント値ｎは、後述するようにピークホール
ド電圧Ｖｐに対応するディジタル値（つまり、Ａ／Ｄ変
換された値）を求めるときに必要になる。したがって演
算ロジック１２４は好ましくは、Ａ／Ｄ変換された値Ｄ
ｏｕｔが求められるまで、カウント値ｎが保持される。
なお図２のカウント値Ｃｏｕｔのグラフにおいて、
「−」で示す期間のカウント値は、例えばゼロである
が、これには限られず不定値をとってもよい。また時刻
ｔ１〜ｔ２においては、ピークホールド回路１００は、
ピークホールド動作をおこなわないので、入力電圧Ｖｉ
が非ゼロの電圧値をとっていても、ピークホールド電圧
Ｖｐはゼロのままである。

【００２９】時刻ｔ２〜ｔ８．５において、ゲート信号
ＧａｔｅはＨレベルであるので、ピークホールド回路１
００はピークホールド動作をする。つまり入力信号Ｖｉ
のピーク値を保持したピークホールド電圧Ｖｐを出力す
る。

【００３０】時刻ｔ２〜ｔ３、ｔ４〜ｔ５、ｔ６〜ｔ
７、およびｔ８〜ｔ９のそれぞれの期間においては、同
様の回路動作であるので、これらの期間を総称して「カ
ウント期間」という。時刻ｔ３〜ｔ４、ｔ５〜ｔ６、お
よびｔ７〜ｔ８のそれぞれの期間においても、同様の回
路動作であるので、これらの期間を総称して「ホールド
期間」という。これらのカウント期間およびホールド期
間は、ピークホールド電圧Ｖｐおよび積分電圧Ｖｏの大
小関係に基づいて、制御回路１２０によって決定され
る。具体的には、ピークホールド電圧Ｖｐが積分電圧Ｖ
ｏよりも大きいときがカウント期間であるとされ、ピー
クホールド電圧Ｖｐが積分電圧Ｖｏよりも大きくないと
き（これには、ピークホールド電圧Ｖｐが積分電圧Ｖｏ
と等しいときも含まれる）はホールド期間である。

【００３１】制御回路１２０は、カウント期間において
スイッチＳＷ３をオンし、ホールド期間においてスイッ
チＳＷ３をオフする。また制御回路１２０は、ゲート信
号ＧａｔｅおよびスイッチＳＷ３の制御信号の論理和
（ＯＲ）をとり、スイッチＳＷ２の制御信号として出力
する。したがってスイッチＳＷ２がオンである時刻ｔ２
〜ｔ９は、ゲート信号ＧａｔｅがＨレベルである時刻ｔ
２〜ｔ８．５が、スイッチＳＷ３がオンである時刻ｔ８
〜ｔ９によって延長されている。しかし、もし時刻ｔ８
〜ｔ９における入力電圧Ｖｉのピークが、時刻ｔ８以前
の最大値よりも小さいなら、時刻ｔ８〜ｔ９もホールド
期間となり、その結果、スイッチＳＷ２は、時刻ｔ８．
５においてオン状態からオフ状態に遷移する。この場合
は、スイッチＳＷ２がオンである時刻ｔ２〜ｔ９は、ゲ
ート信号Ｇａｔｅがオンである時刻ｔ２〜ｔ８．５に一
致することとなる。

【００３２】ゲート信号ＧａｔｅがＨレベルになり、ピ
ークホールド電圧Ｖｐがゼロボルトより大きくなる結
果、それ以前にリセットされているのでゼロボルトであ
る積分電圧Ｖｏより大きくなると、時刻ｔ２においてカ
ウント期間が始まり、時刻ｔ３まで続く。カウント期間
においては、ピークホールド電圧Ｖｐが積分電圧Ｖｏよ
り大きい限り、積分電圧Ｖｏは一定の電圧上昇率で大き
くなる。またカウント期間においては、制御回路１２０
は、カウンタ１２２がカウント値Ｃｏｕｔを１ずつイン
クリメントするように制御する。例えば時刻ｔ２〜ｔ３
においては、カウンタ１２２は、カウント値Ｃｏｕｔを
０から２へと２つインクリメントする。なお図２のカウ
ント値Ｃｏｕｔの１、２、…、１３（＝Ｎ）は、簡単に
図示するための一例であって、これには限られない。

【００３３】積分電圧Ｖｏが大きくなる結果、ピークホ
ールド電圧Ｖｐが積分電圧Ｖｏと等しくなると、時刻ｔ
３においてホールド期間が始まり、時刻ｔ４まで続く。
ホールド期間においては、ピークホールド電圧Ｖｐが積
分電圧Ｖｏより大きくない限り、スイッチＳＷ３がオフ
するために積分電圧Ｖｏは一定値をとる。またホールド
期間においては、制御回路１２０は、カウンタ１２２が
カウント値Ｃｏｕｔをホールドするように制御する。例
えば時刻ｔ３〜ｔ４においては、カウンタ１２２は、カ
ウント値Ｃｏｕｔを２のまま保持する。

【００３４】以下、カウント期間およびホールド期間が
交互に起こり、積分電圧Ｖｏがピークホールド電圧Ｖｐ
を追従することになる。本発明によれば、このようにピ
ークホールド動作がおこなわれているときに、同時にカ
ウント値Ｃｏｕｔのインクリメントがおこなわれる。そ
のため、カウント値Ｃｏｕｔのインクリメントがピーク
ホールド動作が終了したあとに初めておこなわれる従来
の技術に比べて、Ａ／Ｄ変換に要する時間が短縮され
る。

【００３５】期間ｔ８．５〜ｔ９においては、ゲート信
号Ｇａｔｅは、Ｌレベルであるが、ピークホールド電圧
Ｖｐが積分電圧Ｖｏよりも大きいので、カウント期間が
続く。ピークホールド電圧Ｖｐが積分電圧Ｖｏと等しく
なる時刻ｔ９においてカウント値Ｃｏｕｔは、Ｎ（Ｎ：
自然数、図２では１３）をとる。

【００３６】時刻ｔ９以降は、再び時刻ｔ０の状態に戻
るまで、スイッチＳＷ１〜ＳＷ４は、制御回路１２０に
よってオフ状態に制御される。

【００３７】図２における積分電圧Ｖｏおよびカウント
値Ｃｏｕｔのグラフからわかるように、以下の等式
（１）および（２）が成り立つ。

【００３８】 Ｖｒ＝（Ｖｃｃ／ＣＲ）・ｎＴ （１） Ｖｐ＝（Ｖｃｃ／ＣＲ）・ＮＴ （２） ここで、上の２つの式で用いられる変数および定数は、 Ｖｐ：ピークホールド電圧Ｖｐの値、 Ｖｒ：基準電圧Ｖｒの値、 Ｖｃｃ：負の電源電圧−Ｖｃｃの絶対値、 Ｃ：キャパシタ１１２の容量、 Ｒ：抵抗器１０８の抵抗、 ｎ：時刻ｔ０〜ｔ１で得られた基準電圧Ｖｒに対するカ
ウント値Ｃｏｕｔ、 Ｎ：時刻ｔ２〜ｔ９で得られたピークホールド電圧Ｖｐ
に対するカウント値Ｃｏｕｔ、 Ｔ：カウンタのクロックサイクル、 をそれぞれ表す。式（１）および（２）をＶｐについて
解けば、 Ｖｐ＝（ｎ／Ｎ）・Ｖｒ （３） となり、定数Ｃ、ＲおよびＴに依存しないかたちで表せ
る。したがってカウント値ｎおよびＮと基準電圧Ｖｒと
からピークホールド電圧Ｖｐが求められる。

【００３９】演算ロジック１２４は、ピークホールド電
圧Ｖｐを式（３）に基づいて計算するまでのあいだ、カ
ウンタ１２２から出力されるカウント値ｎおよびＮを例
えばバッファレジスタに格納しておく。演算ロジック１
２４は、カウント値ｎおよびＮと、既知の基準電圧Ｖｒ
とからピークホールド電圧Ｖｐを演算して、電圧Ｖｐに
対応するディジタル値Ｄｏｕｔとして出力する。演算ロ
ジック１２４は、典型的にはマイクロプロセッサ、リー
ドオンリーメモリおよびランダムアクセスメモリなどを
用いて実現できる。また制御回路１２０、カウンタ１２
２および演算ロジック１２４は、必ずしもそれぞれ別個
の機能ブロックに分割されている必要はなく、これらの
少なくとも一部を、単一のロジック回路に統合して実現
してもよい。また制御回路１２０、カウンタ１２２およ
び演算ロジック１２４は、ハードウェアによって実現さ
れてもよく、マイクロプロセッサによって実行されるソ
フトウェアによって実現されてもよい。

【００４０】なお、上述の時刻ｔ０〜ｔ１において、基
準電圧Ｖｒに対するカウント値ｎを求めるステップは、
例えば、Ａ／Ｄ変換装置の電源立ち上げ時におこなうこ
とができる。あるいはこのステップを、ゲート信号Ｇａ
ｔｅがＬレベルである期間のなかにおいて、Ａ／Ｄ変換
が終了するたびに実行すればより好ましい。こうすれ
ば、Ａ／Ｄ変換装置を立ち上げた後において基準電圧Ｖ
ｒなどのドリフトが発生しても、これに追従してリアル
タイムにカウント値ｎを求めることができるので、Ａ／
Ｄ変換の誤差を減少できるという効果がある。

【００４１】なお基準電圧Ｖｒは、典型的には定電圧ダ
イオードや基準電圧発生用の集積回路などを用いて発生
される。積分電圧Ｖｏは、この実施の形態においては、
演算増幅器１０６、抵抗器１０８およびキャパシタ１１
２を有する積分回路１３０によって発生されるがこれに
は限られない。例えば定電流源によって一定の割合で電
荷を供給されるキャパシタも、電圧上昇率が一定の積分
電圧を発生できる。

【００４２】この実施の形態においては、比較器１０４
の反転入力端子に与える電圧をスイッチＳＷ１およびＳ
Ｗ２によって基準電圧Ｖｒまたはピークホールド電圧Ｖ
ｐに切り換え、それぞれに対するカウント値Ｃｏｕｔを
求めたが、各電圧に対してそれぞれ比較器を設け、各比
較器によって基準電圧Ｖｒに対するカウント値およびピ
ークホールド電圧Ｖｐに対するカウント値Ｃｏｕｔを求
めることができる。

【００４３】ピークホールド電圧Ｖｐの基準値（図２で
はゼロボルト）、電圧上昇率の正負（図２では正）、ゲ
ート信号Ｇａｔｅの論理（図２では正論理）などは、図
１および図２を用いた上述の説明のものには限られな
い。例えばカウンタ１２２は、カウント値Ｃｏｕｔを
「変更」することによって、カウント動作を実現できれ
ばよい。具体的にはカウント値の「変更」には、インク
リメント（増加）およびデクリメント（減少）が含まれ
る。上述の説明では、カウント値Ｃｏｕｔを１ずつイン
クリメントしているが、この増分「１」もこれには限ら
れない。

【００４４】基準電圧Ｖｒに対するカウント値ｎを求め
る期間は、ゲート信号ＧａｔｅがＬレベルである期間の
なかである必要はなく、ゲート信号がＨレベルである期
間に重なってもあるいはＨレベルである期間であっても
よい。また、ピークホールド電圧Ｖｐに対するカウント
値Ｎを求める期間の始まりはゲート信号ＧａｔｅがＨレ
ベルに立ち上がった時刻と一致させる必要はなく、ピー
クホールド動作がおこなわれている期間のなかでピーク
ホールド電圧Ｖｐに対するカウント値Ｎをカウントする
動作がおこなわれれば、従来の技術に比べてＡ／Ｄ変換
に要する時間を短縮できる一応の効果を得ることができ
る。

【００４５】

【発明の効果】本発明によれば、従来の技術によるＡ／
Ｄ変換器と同等の精度を確保しながらも、Ａ／Ｄ変換に
要する時間を短縮できる。

【図面の簡単な説明】

【図１】本発明によるピークホールド回路用Ａ／Ｄ変換
装置の回路図である。

【図２】本発明によるピークホールド回路用Ａ／Ｄ変換
装置の各部の電圧、スイッチの状態、およびカウンタの
出力値Ｃｏｕｔを示すタイミング図である。

【図３】従来の技術による二重積分型Ａ／Ｄ変換装置の
一例の回路図である。

【図４】図３の回路の各部の信号を示す波形図である。

【符号の説明】

１００ ピークホールド回路 Ｖｉ 入力信号 Ｇａｔｅ ゲート信号 Ｖｐ ピークホールド電圧 Ｖｒ 基準電圧 Ｖｏ 積分電圧 １０２ 基準電圧発生器 １０４ 比較器 １０６ 演算増幅器 １０８ 抵抗器 １１０ 負の電源 −Ｖｃｃ 負の電源電圧 １２０ 制御回路 １２２ カウンタ Ｃｏｕｔ カウント値 １２４ 演算ロジック Ｄｏｕｔ ディジタル値 １３０ 積分回路 ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４ スイッチ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ピークホールド回路から出力された入力
   電圧を受け取り、該入力電圧に対応するディジタル値を
   求めるピークホールド回路用Ａ／Ｄ変換装置であって、 入力される電圧を積分し、積分電圧を出力する積分電圧
   出力手段と、 基準電圧を発生する基準電圧発生手段と、 前記積分電圧および基準電圧を比較し、前記積分電圧が
   前記基準電圧に等しくなるまでのあいだカウンタ値を更
   新することによって第１カウント値を求めると共に、前
   記ピークホールド回路の作動時を含む期間において、前
   記積分電圧および入力電圧を比較し、前記積分電圧が前
   記入力電圧に等しくなるまでのあいだカウンタ値を更新
   する一方、前記積分電圧が前記入力電圧に等しくなると
   前記積分電圧出力手段の積分動作を停止しカウンタ値を
   ホールドすることによって第２カウント値を求める計時
   手段と、 を備えており、 前記第１カウント値および第２カウント値に基づいて前
   記入力電圧に対応するディジタル値を求めるピークホー
   ルド回路用Ａ／Ｄ変換装置。