JPH10308470A - 半導体集積回路装置及びその誘電体基板 - Google Patents

Abstract

(57)【要約】 【課題】 製造コストを上昇させることなく、半導体集
積回路チップ本来の高速動作を実現する半導体集積回路
装置を提供すること。 【解決手段】 本発明の半導体集積回路装置では、半導
体集積回路チップ５の搭載面３への電源供給用配線パタ
ーン４の設計において、電源供給用配線パターン４の一
部分８をその配線パターン４の他の部分と異なる特性イ
ンピーダンスにしていることを特徴とする。具体的に
は、異なる特性インピーダンスとするため、電源供給用
配線パターン４の幅を一部分８だけ他の部分とは異なる
パターン幅にしている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体集積回路装
置に関し、特に高速動作をする半導体集積回路装置の実
装構造、及びそれに使用される誘電体基板に関する。

【０００２】

【従来の技術】従来の半導体集積回路装置の第１の例を
図６により説明する。この半導体集積回路装置では、誘
電体基板１に、配線パターン２、半導体集積回路チップ
搭載面３、搭載面電源供給用配線パターン４などが形成
され、半導体集積回路チップ５が半導体集積回路チップ
搭載面３上に搭載され、この半導体集積回路チップ５上
の電極６と誘電体基板１の配線パターン２とがワイヤ７
によって電気的に接続されている。

【０００３】半導体集積回路チップ搭載面３、及び搭載
面電源供給用配線パターン４は、誘電体基板１の片面の
みに形成され、裏面に対し電気的接続を有していない。
こうした構成を取るのは主に２つの理由がある。

【０００４】まず一つには、裏面に対し電気的接続を取
る手段を、コスト低減のために取らないということであ
る。裏面に対し電気的接続を取るために、スルーホール
という、誘電体基板１に孔をあけ、その孔の中に電気的
接続を取るために導体を形成したものを設けることは、
その分製造コストが掛かることである。あるいは、単に
片面のみに回路を形成する場合もある。

【０００５】二つ目は、裏面に接地電位面を形成し、使
用する半導体集積回路装置を負電源で使うケースであ
る。半導体集積回路装置の中には、集積回路を負電源で
動作させるものがある。これは、集積回路の中で、ＥＣ
Ｌ（Ｅｍｉｔｔｅｒ Ｃｏｕｐｌｅｄ Ｌｏｇｉｃ）と
呼ばれる回路を使用する場合に、この回路からの出力信
号レベルを取り扱い易くするために行われる（例えば、
「現代電子回路学［II］」雨宮好文著、オーム社、Ｐ．
１７４を参照のこと）。この時、半導体集積回路チップ
の搭載面を負電源電位に取ることがある。このように搭
載面を接地電位以外にする場合は裏面に対し電気的接続
を取らない構成となる。

【０００６】このような半導体集積回路を負電源で使用
する際、実開平３−２５２５５号公報に示されるよう
に、搭載用台座コンデンサの上に半導体集積回路チップ
を搭載する半導体集積回路装置がある。この実開平３−
２５２５５号公報に開示された半導体集積回路装置（従
来の半導体集積回路装置の第２の例）を図８に示す。こ
の半導体集積回路装置は、半導体集積回路チップ５の下
に台座コンデンサ１４を挟み、スルーホール１５を形成
した誘電体基板１上に搭載するように成っている。

【０００７】図９に従来の半導体集積回路装置の第３の
例を示す。図９を参照すると、この従来の半導体集積回
路装置の第３の例は、誘電体基板１としてガラスエポキ
シ基板を２枚重ねたものを用い、配線パターン２に銅を
用い、半導体集積回路チップ搭載面３の形状は、長方形
であり、搭載面電源供給用配線パターン４の形状は、均
一な幅の線状になっている。

【０００８】

【発明が解決しようとする課題】従来技術の第１の問題
点は、誘電体基板１上の半導体集積回路チップ搭載面
３、及び搭載面電源供給用配線パターン４の入力インピ
ーダンス特性により、半導体集積回路装置の特性劣化が
生じるという問題点があった。

【０００９】図２は半導体集積回路装置の電気的特性を
説明する二端子対回路図である。半導体集積回路装置の
特性は、半導体集積回路チップ５の元々の特性を表す二
端子対回路Ａ９と、半導体集積回路チップ搭載面３の特
性を表す二端子対回路Ｂ１０とを合成した特性を示すよ
うになる。二端子対回路Ｂ１０が接地電位に対して低イ
ンピーダンスに見える場合、半導体集積回路装置の特性
は、元の半導体集積回路チップ５の特性とほぼ同じにな
る。しかし、二端子対回路Ｂ１０が相対的に大きな入力
インピーダンスに見える場合、半導体集積回路装置の特
性は、元の半導体集積回路チップ５の特性からずれたも
のになる。

【００１０】二端子対回路Ｂの特性は、半導体集積回路
チップ搭載面３と、搭載面電源供給用配線パターン４と
によって、周波数依存性を有するものになる。これは、
特に搭載面電源供給用配線パターン４が、マイクロ波回
路技術においてスタブと呼ばれる回路要素と同様の挙動
を示すようになるためである。スタブは、固有の電気長
に基づく周波数依存性を有する回路要素であり、周波数
に合わせて０Ωから無限までの範囲で入力インピーダン
ス値が変化する。この半導体集積回路チップ搭載面３と
搭載面電源供給用配線パターン４とを合わせた入力イン
ピーダンスが、半導体集積回路装置の動作する周波数帯
域内で伝達系のインピーダンス値（信号系の送信側及び
受信側の負荷の値）に比べ無視できないインピーダンス
値（例えば、５０Ω系に対しては概ね５〜１０Ω以上）
になる場合は半導体集積回路の動作に不都合を生じさせ
る要因となる。

【００１１】図７は図６の従来の半導体集積回路装置に
おける、元の半導体集積回路チップ、半導体集積回路チ
ップ搭載面及び搭載面電源供給用配線パターン、並びに
半導体集積回路装置全体のそれぞれのＳパラメータ（Ｓ
２１）の周波数特性を示す特性図である。図２における
二端子対回路Ａ９の特性は、半導体集積回路チップの特
性１１に、二端子対回路Ｂ１０の特性は、半導体集積回
路チップ搭載面及び搭載面電源供給用配線パターンの特
性１２に、それぞれ相当する。なお、図７において、効
果をわかりやすくするため、半導体集積回路チップの特
性１１及び半導体集積回路装置の特性１３は、動作する
周波数範囲（５．０ＧＨｚ〜５．７ＧＨｚ）のみを表示
し、半導体集積回路チップ搭載面及び搭載面電源供給用
配線パターンの特性１２は、それ以外の周波数範囲
（４．３５ＧＨｚ〜６．３５ＧＨｚ）をも示している。
この特性図に示すように、半導体集積回路装置の特性１
３は、５．３ＧＨｚ付近で、元の半導体集積回路チップ
の特性１１から大きくズレを生じさせている。この現象
は、半導体集積回路チップ搭載面及び搭載面電源供給用
配線パターンの特性１２が０ｄＢに最も近づいている周
波数で生じていることがわかる。なお、図６に示される
半導体集積回路装置では、誘電体基板１として厚さ０．
３ｍｍのアルミナ基板を用い、配線パターン２に金を用
い、半導体集積回路チップ搭載面３は、幅４ｍｍ、長さ
８ｍｍの長方形であり、搭載面電源供給用配線パターン
４の形状は、全長１５ｍｍ、幅２ｍｍの均一な幅の線状
と成っている。

【００１２】図１０は従来の半導体集積回路装置の第３
の例の特性図である。図１０の特性図に示されるよう
に、この半導体集積回路装置の特性１３が元の集積回路
チップの特性１１から大きく外れているのが分かる。な
お、図９に示される半導体集積回路装置では、誘電体基
板１として厚さ０．１ｍｍのガラスエポキシ基板を２枚
重ねたものを用い、配線パターン２に銅を用い、半導体
集積回路チップ搭載面３の形状は、幅４ｍｍ、長さ８ｍ
ｍの長方形であり、搭載面電源供給用配線パターン４の
形状は、全長２０ｍｍ、幅２ｍｍの均一な幅の線状にな
っている。

【００１３】従来技術の第２の問題点は、上述の第１の
問題点を回避するために、配線パターン長を変える（短
くはできないので長くする）と、誘電体基板１上の配線
密度を低下させるという問題点があった。

【００１４】従来技術の第３の問題点は、上述の第１の
問題点を回避するために、実開平３−２５２５５号公報
に開示されるように、半導体集積回路チップ５の下に集
積回路搭載用台座コンデンサ１４を搭載した場合、この
台座コンデンサ１４にコストを要する、という問題点が
あった。

【００１５】本発明の目的は、製造に要するコストを増
大させることなく、かつ配線密度を低下させることなく
半導体集積回路チップ搭載面及び搭載面電源供給用配線
パターンに起因する半導体集積回路装置の動作不良を防
止することができるようにするものである。

【００１６】

【課題を解決するための手段】本発明の半導体集積回路
装置及びその誘電体基板では、半導体集積回路チップの
搭載面電源供給用配線パターンの設計において、配線パ
ターンの幅を変えた箇所を最低一箇所設けていることを
特徴とする。

【００１７】言いかえると、搭載面電源供給用配線パタ
ーンの設計において、配線パターンの特性インピーダン
スが変化する箇所を最低一箇所設けていることを特徴と
する。

【００１８】即ち、請求項１記載の発明によれば、半導
体集積回路チップ搭載面と、該搭載面に電源を供給する
電源供給用配線パターンとが形成された誘電体基板を含
む半導体集積回路装置において、前記電源供給用配線パ
ターンに配線幅が異なる箇所が形成されたことを特徴と
する半導体集積回路装置が得られる。

【００１９】請求項２記載の発明によれば、半導体集積
回路チップ搭載面と、該搭載面に電源を供給する電源供
給用配線パターンとが形成された誘電体基板において、
前記電源供給用配線パターンに配線幅が異なる箇所が形
成されたことを特徴とする誘電体基板が得られる。

【００２０】請求項３記載の発明によれば、半導体集積
回路チップ搭載面と、該搭載面に電源を供給する電源供
給用配線パターンとが形成された誘電体基板を含む半導
体集積回路装置において、前記電源供給用配線パターン
が、特性インピーダンス値が異なる複数の配線パターン
の組み合わせで構成されていることを特徴とする半導体
集積回路装置が得られる。

【００２１】請求項４記載の発明によれば、半導体集積
回路チップ搭載面と、該搭載面に電源を供給する電源供
給用配線パターンとが形成された誘電体基板において、
前記電源供給用配線パターンが、特性インピーダンス値
が異なる複数の配線パターンの組み合わせで構成されて
いることを特徴とする誘電体基板が得られる。

【００２２】

【作用】本発明の構成により、特性インピーダンスの異
なる部分で反射が生じるため、搭載面電源供給用配線パ
ターンの見かけの電気長を変換することができ、これに
より半導体集積回路チップ搭載面及び搭載面電源供給用
配線パターンの入力インピーダンスが高インピーダンス
に見える周波数を移動させることができる。

【００２３】

【発明の実施の形態】次に本発明の実施の形態について
図面を参照して詳細に説明する。

【００２４】図１は本発明の第１の（最良の）実施形態
による半導体集積回路装置を示し、（ａ）は平面図、
（ｂ）は（ａ）のＡ−Ａ′線での断面図である。

【００２５】図１を参照すると、本実施形態による半導
体集積回路装置は、一面に、配線パターン２、半導体集
積回路チップ搭載面３、及び搭載面電源供給用配線パタ
ーン４を有する誘電体基板１と、半導体集積回路チップ
搭載面３上に搭載された半導体集積回路チップ５と、こ
の半導体集積回路チップ５上の電極６と配線パターン２
とを電気的に接続するワイヤ７とから構成され、その中
で、搭載面電源供給用配線パターン４に線幅の異なる部
分８を有している。

【００２６】誘電体基板１には、アルミナなどのセラミ
ック基板、ガラスエポキシ、テフロンなどのプリント基
板といった、電子機器を構成する際に一般的に使用され
ている回路基板材料を適用することができる。

【００２７】配線パターン２は、誘電体基板１の種類に
合わせ製造可能となる導電性材料から形成され、半導体
集積回路チップ５の搭載、及びワイヤ７の接続を含む組
立工程に適用できるものであればよい。例えば、ガラス
エポキシ基板であれば一般的に使用されている銅、アル
ミナ基板であれば銀−パラジウム、タングステンなどの
厚膜印刷プロセスにより形成可能な材料、及びニッケル
−クロムなどの薄膜蒸着プロセスにより形成可能な材料
などが適する。また、上述の組立性向上のため、金メッ
キその他の表面処理が追加されたものも含有することは
言うまでもない。

【００２８】半導体集積回路チップ搭載面３、搭載面電
源供給用配線パターン４は、上述の配線パターン２とそ
れぞれ同じ材料にて構成されるものである。

【００２９】本実施形態の特徴的な部分を詳細に説明す
る。誘電体基板１上に形成された、搭載面電源供給用配
線パターン４に、線幅の異なる部分８を形成したことを
特徴とする。線幅の異なる部分８を形成するのは、誘電
体基板１上の他の配線パターン２（搭載面３も含む）を
形成する工程において同時に作り込むことができる。例
えば、ガラスエポキシ基板の場合はフィルムに、アルミ
ナ基板の場合は、厚膜印刷プロセスにおけるスクリーン
マスクに、薄膜蒸着プロセスにおけるフォトマスクに、
所定のパターンを作り込んでおけば、特別の工程を設け
ることなく製造可能であることは自明である。

【００３０】尚、搭載面電源供給用配線パターン４に、
線幅の異なる部分８が形成されていると言うことは、別
の見方をすると、この搭載面電源供給用配線パターン４
は、特性インピーダンス値が異なる複数の配線パターン
の組み合わせで構成されていることに成る。

【００３１】次に、本実施形態の動作について、図２及
び図３を参照して詳細に説明する。図２は半導体集積回
路装置による、電気的特性を表す二端子対回路図であ
る。半導体集積回路装置の特性は、半導体集積回路チッ
プ５の特性を表す二端子対回路Ａ９と、半導体集積回路
チップ搭載面３の特性を表す二端子対回路Ｂ１０とを合
成した特性を示す。

【００３２】二端子対回路Ｂ１０の特性は、搭載面電源
供給用配線パターン４に線幅の異なる部分８を設けたこ
とによって、この箇所で特性インピーダンスの不整合に
よる反射が生じるため、見かけ上、元の物理的長さで決
定される電気長と異なる電気長に見えるようになり、線
幅を変えない場合の特性と異なる周波数依存性を示すよ
うになる。

【００３３】図３は図１に示す半導体集積回路装置にお
ける、元の半導体集積回路チップの特性１１、半導体集
積回路チップ搭載面及び搭載面電源供給用配線パターン
の特性１２、並びに半導体集積回路装置の特性１３、以
上３者のそれぞれのＳパラメータ（Ｓ２１）の周波数特
性を示す特性図である。図２における二端子対回路Ａ９
の特性は半導体集積回路チップの特性１１に、二端子対
回路Ｂ１０の特性は半導体集積回路チップ搭載面及び搭
載面電源供給用配線パターンの特性１２に、それぞれ相
当する。なお、本図において、効果をわかりやすくする
ため、半導体集積回路チップの特性１１及び半導体集積
回路装置の特性１３は、動作する周波数範囲（５．０Ｇ
Ｈｚ〜５．７ＧＨｚ）のみを表示し、半導体集積回路チ
ップ搭載面及び搭載面電源供給用配線パターンの特性１
２はそれ以外の周波数範囲（４．３５ＧＨｚ〜６．３５
ＧＨｚ）をも示している。この特性図に示すように、半
導体集積回路チップ搭載面及び搭載面電源供給用配線パ
ターンの特性１２が０ｄＢに最も近づいている周波数が
半導体集積回路装置の動作周波数範囲を外れるようにな
ったため、半導体集積回路装置の特性１３は、元の半導
体集積回路チップの特性１１に程近いものとなっている
ことがわかる。

【００３４】本発明の第２の実施形態による半導体集積
回路装置を図面を参照して詳細に説明する。

【００３５】図４は本発明の第２の実施形態による半導
体集積回路装置を示し、（ａ）は平面図、（ｂ）は
（ａ）のＢ−Ｂ′線での断面図である。図４では、誘電
体基板１を構成する積層したガラスエポキシ基板の主要
な部分の層のみを示している。

【００３６】図４を参照すると、本実施形態では、誘電
体基板１としてガラスエポキシ基板を２枚重ねたものを
用い、配線パターン２に銅を用い、半導体集積回路チッ
プ搭載面３の形状は、長方向であり、搭載面電源供給用
配線パターン４の形状は、ほぼ線状であるが、その誘電
体基板１外周側の部分８は、他の部分より幅が広く成っ
ている。このように、搭載面電源供給用配線パターン４
に、線幅の異なる部分８が形成されていると言うこと
は、別の見方をすると、この搭載面電源供給用配線パタ
ーン４は、特性インピーダンス値が異なる複数の配線パ
ターンの組み合わせで構成されていることに成る。

【００３７】この第２の実施形態の半導体集積回路装置
の効果は、第２の実施形態に対応する従来の半導体集積
回路装置の第３の例（図９参照）の特性図（図１０参
照）と比較すると分かる。即ち、図１０に示すように、
従来の半導体集積回路装置の第３の例の特性１３は、元
の半導体集積回路チップの特性１１から大きく外れてい
るのに対して、図５に示すように、第２の実施形態によ
る半導体集積回路装置の特性１３は、搭載面電源供給用
配線パターン４に配線幅が異なる箇所８（幅２ｍｍに対
し幅６ｍｍの箇所）を設けることにより、図９に示すも
のと同じ配線長（全長２０ｍｍ）のままで、元の半導体
集積回路チップの特性１１とほぼ一致するものに成って
いることが分かる。

【００３８】

【実施例】次に、本発明の実施例について図１を参照し
て詳細に説明する。

【００３９】図１に示す実施形態の一実施例（以下、
「第１の実施例」という）について説明すると、第１の
実施例では、誘電体基板１として厚さ０．３ｍｍのアル
ミナ基板を、配線パターン２として表面を金メッキした
タングステンをそれぞれ用い、半導体集積回路チップ搭
載面３の形状は、幅４ｍｍ、長さ８ｍｍの長方形とし、
搭載面電源供給用配線パターン４の形状は、全長１５ｍ
ｍの中で、まず幅２ｍｍの箇所が１０ｍｍ、幅１ｍｍの
箇所が２ｍｍ、再び幅２ｍｍの箇所が３ｍｍという構成
を取っている（図１は上述の数値表記の相似になってい
ないことを明記しておく、以下同じ）。

【００４０】図６に示す従来の半導体集積回路装置の第
１の例の特性は、図７の特性図に示されるように、半導
体集積回路装置の特性１３が元の集積回路チップの特性
１１から大きく外れているのに対し、第１の実施例の半
導体集積回路装置では、図１に示すとおり搭載面電源供
給用配線パターン４に線幅が異なる部分８（幅２ｍｍに
対し幅１ｍｍの箇所）を設けた結果、図６に示すものと
同じ配線長（全長１５ｍｍ）のままで、図３の特性図に
示すように、第１の実施例の半導体集積回路装置の特性
１３は、元の半導体集積回路チップの特性１１とほぼ一
致するものになっていることがわかる。

【００４１】本発明の第１の実施形態の他の実施例（以
下、「第２の実施例」という）について図１を参照して
説明していく。

【００４２】誘電体基板１には、ガラスエポキシ、ポリ
イミド、テフロンなどの樹脂系材料、またはムライト、
窒化アルミニウム、ガラスセラミックなどの一般的に電
子回路用基板に用いられる材料全般を適用してよい。但
しその場合、搭載面電源供給用配線パターン４の線幅の
異なる部分８の形状は、それぞれの基板材料の比誘電
率、厚みなどによって効果を得られる幅、長さが変わ
る。

【００４３】次に、図４に示す第２の実施形態の一実施
例（以下、「第３の実施例」という）について説明する
と、誘電体基板１として厚さ０．１ｍｍのガラスエポキ
シ基板を２枚重ねたものを用い、配線パターン２に銅を
用い、半導体集積回路チップ搭載面３の形状は、幅４ｍ
ｍ、長さ８ｍｍの長方形であり、搭載面電源供給用配線
パターン４の形状は、全長２０ｍｍの中で、まず幅２ｍ
ｍの箇所が１７ｍｍ、幅６ｍｍの箇所が３ｍｍという構
成を取っている。

【００４４】この第３の実施例の半導体集積回路装置の
効果は、第３の実施例に対応する従来の半導体集積回路
装置の第３の例（図９参照）の特性図（図１０参照）と
比較すると分かる。即ち、図１０に示すように、従来の
半導体集積回路装置の第３の例の特性１３は、元の半導
体集積回路装置の特性１１から大きく外れているのに対
して、図５に示すように、第３の実施例の半導体集積回
路装置の特性１３は、搭載面電源供給用配線パターン４
に配線幅が異なる箇所８（幅２ｍｍに対し幅６ｍｍの箇
所）を設けることにより、図９に示すものと同じ配線長
（全長２０ｍｍ）のままで、元の半導体集積回路チップ
の特性１１とほぼ一致するものに成っていることが分か
る。

【００４５】第３の実施例での各構成要素の置き換えに
ついても、第１の実施例に対して行ったものと同様のこ
とが可能である。

【００４６】尚、本発明の半導体集積回路装置は、これ
が親基板に直接形成された（図１及び図４に相当する）
場合のみならず、これをパッケージに入れても、あるい
は誘電体基板１自体を母材としたパッケージ形態（特に
セラミックの場合）にしてもよく、更に他の部品と組み
合わせた混成集積回路の形態においても適用可能であ
り、同様な効果が得られることは明白である。

【００４７】

【発明の効果】本発明の第１の効果は、半導体集積回路
チップの特性を劣化させることがない実装構造を実現で
きる、ということである。

【００４８】その理由は、本発明の半導体集積回路装置
の実装構造では、半導体集積回路チップが動作する周波
数帯域に対して、半導体集積回路搭載面及び搭載面電源
供給用配線パターンによる共振周波数を調整し、帯域外
にできるため、半導体集積回路チップの元の特性を保つ
ことができるからである。

【００４９】本発明の第２の効果は、本発明の半導体集
積回路装置の実装構造では、実装密度を低下させること
がないということである。

【００５０】その理由は、半導体集積回路搭載面及び搭
載面電源供給用配線パターンによる共振周波数を最短の
長さで結んだまま、パターンの長さを変えることなく調
整できるため、長さを長く取って共振周波数を変える必
要がないからである。

【００５１】本発明の第３の効果は、本発明の半導体集
積回路装置の実装構造では、実施にあたり特別な製造コ
ストを要さないということである。

【００５２】その理由は、半導体集積回路搭載面及び搭
載面電源供給用配線パターンによる共振周波数をコンデ
ンサなどの部品を付加することなく、元の配線パターン
形成のプロセスにおいて同時に作り込むことができるか
らである。

【図面の簡単な説明】

【図１】本発明の第１の実施形態による半導体集積回路
装置を示し、（ａ）は平面図、（ｂ）は（ａ）のＡ−
Ａ′線での断面図である。

【図２】半導体集積回路装置の特性を説明する回路ブロ
ック図である。

【図３】図１に示す半導体集積回路装置の特性図であ
る。

【図４】本発明の第２の実施形態による半導体集積回路
装置を示し、（ａ）は平面図、（ｂ）は（ａ）のＢ−
Ｂ′線での断面図である。

【図５】図４に示す半導体集積回路装置の特性図であ
る。

【図６】従来の半導体集積回路装置の第１の例を示し、
（ａ）は平面図、（ｂ）は（ａ）のＣ−Ｃ′線での断面
図である。

【図７】図６に示す半導体集積回路装置の特性図であ
る。

【図８】実開平３−２５２５５号公報に開示される従来
の半導体集積回路装置の第２の例の分解斜視図である。

【図９】従来の半導体集積回路装置の第３の例を示し、
（ａ）は平面図、（ｂ）は（ａ）のＤ−Ｄ′線での断面
図である。

【図１０】図９に示す半導体集積回路装置の特性図であ
る。

【符号の説明】

１ 誘電体基板 ２ 配線パターン ３ 半導体集積回路チップ搭載面 ４ 搭載面電源供給用配線パターン ５ 半導体集積回路チップ ６ 電極 ７ ワイヤ ８ 線幅の異なる部分 ９ 二端子対回路Ａ １０ 二端子対回路Ｂ １１ 半導体集積回路チップのＳパラメータ特性 １２ 半導体集積回路チップ搭載面及び搭載面電源供給
用配線パターンのＳパラメータ特性 １３ 半導体集積回路装置のＳパラメータ特性 １４ 台座コンデンサ １５ スルーホール

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体集積回路チップ搭載面と、該搭載
   面に電源を供給する電源供給用配線パターンとが形成さ
   れた誘電体基板を含む半導体集積回路装置において、前
   記電源供給用配線パターンに配線幅が異なる箇所が形成
   されたことを特徴とする半導体集積回路装置。
2. 【請求項２】 半導体集積回路チップ搭載面と、該搭載
   面に電源を供給する電源供給用配線パターンとが形成さ
   れた誘電体基板において、前記電源供給用配線パターン
   に配線幅が異なる箇所が形成されたことを特徴とする誘
   電体基板。
3. 【請求項３】 半導体集積回路チップ搭載面と、該搭載
   面に電源を供給する電源供給用配線パターンとが形成さ
   れた誘電体基板を含む半導体集積回路装置において、前
   記電源供給用配線パターンが、特性インピーダンス値が
   異なる複数の配線パターンの組み合わせで構成されてい
   ることを特徴とする半導体集積回路装置。
4. 【請求項４】 半導体集積回路チップ搭載面と、該搭載
   面に電源を供給する電源供給用配線パターンとが形成さ
   れた誘電体基板において、前記電源供給用配線パターン
   が、特性インピーダンス値が異なる複数の配線パターン
   の組み合わせで構成されていることを特徴とする誘電体
   基板。