JPH10309076A - 同期式昇圧電圧発生器 - Google Patents
同期式昇圧電圧発生器Info
- Publication number
- JPH10309076A JPH10309076A JP10036903A JP3690398A JPH10309076A JP H10309076 A JPH10309076 A JP H10309076A JP 10036903 A JP10036903 A JP 10036903A JP 3690398 A JP3690398 A JP 3690398A JP H10309076 A JPH10309076 A JP H10309076A
- Authority
- JP
- Japan
- Prior art keywords
- control signal
- boosted voltage
- pumping
- node
- voltage generator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of DC power input into DC power output
- H02M3/02—Conversion of DC power input into DC power output without intermediate conversion into AC
- H02M3/04—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters
- H02M3/06—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider
- H02M3/07—Conversion of DC power input into DC power output without intermediate conversion into AC by static converters using resistors or capacitors, e.g. potential divider using capacitors charged and discharged alternately by semiconductor devices with control electrode, e.g. charge pumps
- H02M3/073—Charge pumps of the Schenkel-type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Dram (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【課題】 負荷に流れる消費電流を制御することにより
消耗電力を減らし、高帯域幅でもデータ論理を正常に認
識し得る同期式昇圧電圧発生器を提供すること。 【解決手段】 外部クロック信号ＣＬＫ及び外部制御信
号ＣＯＮを受けて制御信号ＱＣＯＮ、ＰＣＯＮ、及びＣ
ＣＯＮを出力するポンプ制御手段２０と、前記制御信号
ＱＣＯＮを受けてノードＮを充電させるポンピングキャ
パシタＱ１と、前記制御信号ＰＣＯＮを受けて前記ノー
ドＮを所定電圧にクランプする予充電回路３０と、前記
制御信号ＣＣＯＮを受けてポンピング制御信号ＴＲＮを
出力する電荷転送回路４０と、前記ポンピング制御信号
ＴＲＮを受けてノードＮ及びポンピングキャパシタＱ１
に充電された昇圧電圧ＶＰＰを負荷５０に伝送する電荷
転送トランジスタＱ２と、から構成する。
消耗電力を減らし、高帯域幅でもデータ論理を正常に認
識し得る同期式昇圧電圧発生器を提供すること。 【解決手段】 外部クロック信号ＣＬＫ及び外部制御信
号ＣＯＮを受けて制御信号ＱＣＯＮ、ＰＣＯＮ、及びＣ
ＣＯＮを出力するポンプ制御手段２０と、前記制御信号
ＱＣＯＮを受けてノードＮを充電させるポンピングキャ
パシタＱ１と、前記制御信号ＰＣＯＮを受けて前記ノー
ドＮを所定電圧にクランプする予充電回路３０と、前記
制御信号ＣＣＯＮを受けてポンピング制御信号ＴＲＮを
出力する電荷転送回路４０と、前記ポンピング制御信号
ＴＲＮを受けてノードＮ及びポンピングキャパシタＱ１
に充電された昇圧電圧ＶＰＰを負荷５０に伝送する電荷
転送トランジスタＱ２と、から構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、昇圧電圧発生器に
係るもので、特に、外部から入力するクロック信号を昇
圧電圧ポンピングクロック信号に使用し、高帯域幅消費
電流が比例するようにさせて消耗電力を減し、安定した
昇圧電圧を出力し得る同期式昇圧電圧発生器に関する。
係るもので、特に、外部から入力するクロック信号を昇
圧電圧ポンピングクロック信号に使用し、高帯域幅消費
電流が比例するようにさせて消耗電力を減し、安定した
昇圧電圧を出力し得る同期式昇圧電圧発生器に関する。
【０００２】
【従来の技術】従来の昇圧電圧発生器においては、図６
に示すように、内部発振信号ＯＳＣを出力する内部発振
手段１０と、該内部発振信号ＯＳＣ及び外部制御信号Ｃ
ＯＮを受けて第１制御信号ＱＣＯＮ、第２制御信号ＰＣ
ＯＮ、及び第３制御信号ＣＣＯＮを夫々出力するポンプ
制御手段２０と、前記第１制御信号ＱＣＯＮを受けてノ
ードＮを充電させるポンピングキャパシタＱ１と、前記
第２制御信号ＰＣＯＮを受けてノードＮの電位が所定電
圧以下に落ちないようにクランプする予充電回路（Prec
harge Circuit)３０と、前記ノードＮ及びポンピングキ
ャパシタＱ１に充電された電圧を負荷５０に伝送する電
荷転送トランジスタＱ２と、前記第３制御信号ＣＣＯＮ
を受けて前記電荷転送トランジスタＱ２を制御すべきポ
ンピング制御信号ＴＲＮを出力する電荷転送回路４０
と、から構成されていた。
に示すように、内部発振信号ＯＳＣを出力する内部発振
手段１０と、該内部発振信号ＯＳＣ及び外部制御信号Ｃ
ＯＮを受けて第１制御信号ＱＣＯＮ、第２制御信号ＰＣ
ＯＮ、及び第３制御信号ＣＣＯＮを夫々出力するポンプ
制御手段２０と、前記第１制御信号ＱＣＯＮを受けてノ
ードＮを充電させるポンピングキャパシタＱ１と、前記
第２制御信号ＰＣＯＮを受けてノードＮの電位が所定電
圧以下に落ちないようにクランプする予充電回路（Prec
harge Circuit)３０と、前記ノードＮ及びポンピングキ
ャパシタＱ１に充電された電圧を負荷５０に伝送する電
荷転送トランジスタＱ２と、前記第３制御信号ＣＣＯＮ
を受けて前記電荷転送トランジスタＱ２を制御すべきポ
ンピング制御信号ＴＲＮを出力する電荷転送回路４０
と、から構成されていた。
【０００３】このように構成された従来の昇圧電圧発生
器の動作を図６乃至図８を用いて説明する。
器の動作を図６乃至図８を用いて説明する。
【０００４】まず、内部発振手段１０は図７（Ａ）に示
すような所定周期の内部発振信号ＯＣＳをポンプ制御手
段２０に出力するが、この場合、該内部発振信号ＯＣＳ
の周波数は奇数個のインバーターチェーン（図示され
ず）及びトランジスタ（図示されず）の特性、温度、及
び電圧により固定されている。
すような所定周期の内部発振信号ＯＣＳをポンプ制御手
段２０に出力するが、この場合、該内部発振信号ＯＣＳ
の周波数は奇数個のインバーターチェーン（図示され
ず）及びトランジスタ（図示されず）の特性、温度、及
び電圧により固定されている。
【０００５】次いで、前記ポンプ制御手段２０は前記内
部発振信号ＯＳＣ及び外部制御信号ＣＯＮにより第１制
御信号ＱＣＯＮ、第２制御信号ＰＣＯＮ、及び第３制御
信号ＣＣＯＮを夫々出力し、ポンピングキャパシタＱ１
は前記第１制御信号ＱＣＯＮを受けてノードＮを充電さ
せ、予充電回路３０は前記第２制御信号ＰＣＯＮを受け
てノードＮが適用電圧ＶＤＤ以下に落ちないようにクラ
ンプする。よって、前記ノードＮでの電圧は適用電圧Ｖ
ＤＤと昇圧電圧ＶＰＰとの間で発振する。この場合、前
記昇圧電圧ＶＰＰは適用電圧ＶＤＤとしきい電圧Ｖｔｈ
との和である。また、前記電荷転送回路４０は前記第３
制御信号ＣＣＯＮを受けて前記ノードＮと位相が同様な
ポンピング制御信号ＴＲＮを発生し、電荷転送トランジ
スタＱ２が該ポンピング制御信号ＴＲＮの制御を受けて
前記ノードＮ及びポンピングキャパシタＱ１に蓄積され
た電荷電圧の昇圧電圧ＶＰＰを負荷５０に出力する。
部発振信号ＯＳＣ及び外部制御信号ＣＯＮにより第１制
御信号ＱＣＯＮ、第２制御信号ＰＣＯＮ、及び第３制御
信号ＣＣＯＮを夫々出力し、ポンピングキャパシタＱ１
は前記第１制御信号ＱＣＯＮを受けてノードＮを充電さ
せ、予充電回路３０は前記第２制御信号ＰＣＯＮを受け
てノードＮが適用電圧ＶＤＤ以下に落ちないようにクラ
ンプする。よって、前記ノードＮでの電圧は適用電圧Ｖ
ＤＤと昇圧電圧ＶＰＰとの間で発振する。この場合、前
記昇圧電圧ＶＰＰは適用電圧ＶＤＤとしきい電圧Ｖｔｈ
との和である。また、前記電荷転送回路４０は前記第３
制御信号ＣＣＯＮを受けて前記ノードＮと位相が同様な
ポンピング制御信号ＴＲＮを発生し、電荷転送トランジ
スタＱ２が該ポンピング制御信号ＴＲＮの制御を受けて
前記ノードＮ及びポンピングキャパシタＱ１に蓄積され
た電荷電圧の昇圧電圧ＶＰＰを負荷５０に出力する。
【０００６】
【発明が解決しようとする課題】しかるに、このような
従来の昇圧電圧発生器においては、内部発振手段１０か
ら出力された固定周期を有する内部発振信号ＯＳＣを使
用するため、ポンプ駆動能力の限界を超える高帯域幅で
は負荷の消費電流を補償し得ず、よって、高電位データ
を読取る場合はデータ論理を正常的に認識することがで
きないとう問題点があった。
従来の昇圧電圧発生器においては、内部発振手段１０か
ら出力された固定周期を有する内部発振信号ＯＳＣを使
用するため、ポンプ駆動能力の限界を超える高帯域幅で
は負荷の消費電流を補償し得ず、よって、高電位データ
を読取る場合はデータ論理を正常的に認識することがで
きないとう問題点があった。
【０００７】また、内部発振信号ＯＳＣの周期を小さく
してポンプ駆動能力を過度に大きく決めておくと、電力
消耗が増大するという問題点があった。すなわち、負荷
５０が同期式半導体装置である場合、従来の昇圧電圧発
生器から出力された昇圧電圧ＶＰＰを用いて駆動させる
時は次のような問題点が発生していた。、従来の昇圧
電圧発生器から出力された昇圧電圧ＶＰＰは、メモリセ
ルの伝送ＮＭＯＳトランジスタ（図示されず）のゲート
であるワードライン及び出力バッファのプルアップＮＭ
ＯＳトランジスタ（図示されず）のゲートの全てを駆動
するが、この時の適切な昇圧電圧のレベルはメモリセル
の場合にＶＤＤ＋２Ｖｔｈである反面、出力バッファの
場合はＶＤＤ＋Ｖｔｈであるため、昇圧レベルを最適に
維持することが難しい。、出力バッファのデータはク
ロック信号に同期して遷移され、このとき、データが高
電位に遷移されると、従来の昇圧電圧発生器から出力さ
れた昇圧電圧ＶＰＰはプルアップＮＭＯＳトランジスタ
（図示されず）のゲート及びレベルシフト回路の論理動
作に用いられる。この場合、同期式動作の出力バッファ
に係る回路はクロック信号の帯域幅の変化が非常に甚だ
しくて昇圧電圧発生器に流れる駆動電流Ｉｓｓの変化が
帯域幅に比例して増加する。よって、内部発振手段１０
の固定周波数を有する昇圧電圧ポンピングクロック信号
の周期を用いる従来の昇圧電圧発生器は、設計時に最高
の帯域幅まで補償するポンピング発振周期を使用すべき
であるが、このとき、図８に示すように、負荷５０に流
れる消費電流Ｉｐｐよりも昇圧電圧発生器の駆動電流Ｉ
ｓｓが大きくなって電力消費が増大するという問題点が
発生する。
してポンプ駆動能力を過度に大きく決めておくと、電力
消耗が増大するという問題点があった。すなわち、負荷
５０が同期式半導体装置である場合、従来の昇圧電圧発
生器から出力された昇圧電圧ＶＰＰを用いて駆動させる
時は次のような問題点が発生していた。、従来の昇圧
電圧発生器から出力された昇圧電圧ＶＰＰは、メモリセ
ルの伝送ＮＭＯＳトランジスタ（図示されず）のゲート
であるワードライン及び出力バッファのプルアップＮＭ
ＯＳトランジスタ（図示されず）のゲートの全てを駆動
するが、この時の適切な昇圧電圧のレベルはメモリセル
の場合にＶＤＤ＋２Ｖｔｈである反面、出力バッファの
場合はＶＤＤ＋Ｖｔｈであるため、昇圧レベルを最適に
維持することが難しい。、出力バッファのデータはク
ロック信号に同期して遷移され、このとき、データが高
電位に遷移されると、従来の昇圧電圧発生器から出力さ
れた昇圧電圧ＶＰＰはプルアップＮＭＯＳトランジスタ
（図示されず）のゲート及びレベルシフト回路の論理動
作に用いられる。この場合、同期式動作の出力バッファ
に係る回路はクロック信号の帯域幅の変化が非常に甚だ
しくて昇圧電圧発生器に流れる駆動電流Ｉｓｓの変化が
帯域幅に比例して増加する。よって、内部発振手段１０
の固定周波数を有する昇圧電圧ポンピングクロック信号
の周期を用いる従来の昇圧電圧発生器は、設計時に最高
の帯域幅まで補償するポンピング発振周期を使用すべき
であるが、このとき、図８に示すように、負荷５０に流
れる消費電流Ｉｐｐよりも昇圧電圧発生器の駆動電流Ｉ
ｓｓが大きくなって電力消費が増大するという問題点が
発生する。
【０００８】そこで、このような問題点を解決するため
本発明の目的は、負荷に流れる消費電流が昇圧電圧発生
器に入力するクロック信号の帯域幅に比例するようにし
て、消耗電力を減らし、高帯域幅でもデータ論理を正常
的に認識し得る同期式昇圧電圧発生器を提供しようとす
るものである。
本発明の目的は、負荷に流れる消費電流が昇圧電圧発生
器に入力するクロック信号の帯域幅に比例するようにし
て、消耗電力を減らし、高帯域幅でもデータ論理を正常
的に認識し得る同期式昇圧電圧発生器を提供しようとす
るものである。
【０００９】
【課題を解決するための手段】このような目的を達成す
るため本発明に係る昇圧電圧発生器においては、外部ク
ロック信号ＣＬＫ及び外部制御信号ＣＯＮを受けて第１
制御信号ＱＣＯＮ、第２制御信号ＰＣＯＮ、及び第３制
御信号ＣＣＯＮを出力するポンプ制御手段２０と、前記
第１制御信号ＱＣＯＮを受けてノードＮを充電させるポ
ンピングキャパシタＱ１と、前記第２制御信号ＰＣＯＮ
を受けて前記ノードＮが所定電圧以下に落ちないように
クランプする予充電回路３０と、前記第３制御信号ＣＣ
ＯＮを受けてポンピング作用を制御すべきポンピング制
御信号ＴＲＮを出力する電荷転送回路４０と、前記ポン
ピング制御信号ＴＲＮを受けてノードＮ及びポンピング
キャパシタＱ１に充電された昇圧電圧ＶＰＰを負荷５０
に伝送する電荷転送トランジスタＱ２と、から構成され
ている。
るため本発明に係る昇圧電圧発生器においては、外部ク
ロック信号ＣＬＫ及び外部制御信号ＣＯＮを受けて第１
制御信号ＱＣＯＮ、第２制御信号ＰＣＯＮ、及び第３制
御信号ＣＣＯＮを出力するポンプ制御手段２０と、前記
第１制御信号ＱＣＯＮを受けてノードＮを充電させるポ
ンピングキャパシタＱ１と、前記第２制御信号ＰＣＯＮ
を受けて前記ノードＮが所定電圧以下に落ちないように
クランプする予充電回路３０と、前記第３制御信号ＣＣ
ＯＮを受けてポンピング作用を制御すべきポンピング制
御信号ＴＲＮを出力する電荷転送回路４０と、前記ポン
ピング制御信号ＴＲＮを受けてノードＮ及びポンピング
キャパシタＱ１に充電された昇圧電圧ＶＰＰを負荷５０
に伝送する電荷転送トランジスタＱ２と、から構成され
ている。
【００１０】
【発明の実施の形態】以下、本発明の実施の形態に対し
説明する。本発明に係る同期式昇圧電圧発生装置の第１
実施形態においては、図１に示すように、外部クロック
信号ＣＬＫ及び外部制御信号ＣＯＮを受けて第１制御信
号ＣＯＮ、第２制御信号ＰＣＯＮ、及び第３制御信号Ｃ
ＣＯＮを夫々発生するポンプ制御手段２０と、前記制御
１制御信号ＱＣＯＮを受けてノードＮを充電させるポン
ピングキャパシタＱ１と、前記第２制御信号ＰＣＯＮを
受けて前記ノードＮの電位が所定電圧の以下に落ちない
ようにクランプする予充電回路３０と、前記ノードＮ及
びポンピングキャパシタＱ１に充電された電圧を負荷５
０に伝送する電荷転送トランジスタＱ２と、前記第３制
御信号ＣＣＯＮを受けてポンピング制御信号ＴＲＮを発
生させて前記電荷転送トランジスタＱ２を制御する電荷
転送回路４０と、から構成されている。
説明する。本発明に係る同期式昇圧電圧発生装置の第１
実施形態においては、図１に示すように、外部クロック
信号ＣＬＫ及び外部制御信号ＣＯＮを受けて第１制御信
号ＣＯＮ、第２制御信号ＰＣＯＮ、及び第３制御信号Ｃ
ＣＯＮを夫々発生するポンプ制御手段２０と、前記制御
１制御信号ＱＣＯＮを受けてノードＮを充電させるポン
ピングキャパシタＱ１と、前記第２制御信号ＰＣＯＮを
受けて前記ノードＮの電位が所定電圧の以下に落ちない
ようにクランプする予充電回路３０と、前記ノードＮ及
びポンピングキャパシタＱ１に充電された電圧を負荷５
０に伝送する電荷転送トランジスタＱ２と、前記第３制
御信号ＣＣＯＮを受けてポンピング制御信号ＴＲＮを発
生させて前記電荷転送トランジスタＱ２を制御する電荷
転送回路４０と、から構成されている。
【００１１】このように構成された本発明の第１実施形
態の同期式昇圧電圧発生器の動作を図１乃至図３を用い
て説明する。
態の同期式昇圧電圧発生器の動作を図１乃至図３を用い
て説明する。
【００１２】まず、ポンプ制御手段２０は図２（Ａ）に
示すような外部クロック信号ＣＬＫ及び外部制御信号Ｃ
ＯＮを受けて第１制御信号ＱＣＯＮ、第２制御信号ＰＣ
ＯＮ、及び第３制御信号ＣＣＯＮを夫々発生し、ポンピ
ングキャパシタＱ１は前記第１制御信号ＱＣＯＮを受け
てノードＮを充電させ、予充電回路３０は前記第２制御
信号ＰＣＯＮを受けてノードＮが適用電圧ＶＤＤの以下
に落ちないようにクランプする。よって、前記ノードＮ
は適用電圧ＶＤＤと昇圧電圧ＶＰＰとの間で発振し、こ
の場合、昇圧電圧ＶＰＰは適用電圧ＶＤＤとしきい電圧
Ｖｔｈとの和である。また、電荷転送回路４０は前記第
３制御信号ＣＣＯＮを受けて前記ノードＮと位相の同様
なポンピング制御信号ＴＲＮを発生し、電荷転送トラン
ジスタがゲートに入力された該ポンピング制御信号ＴＲ
Ｎの制御により前記ノードＮ及びポンピングキャパシタ
Ｑ１に充電された昇圧電圧ＶＰＰを負荷５０に出力す
る。このとき、該転送された昇圧電圧ＶＰＰは図２
（Ｂ）に示すように、ポンピング及び先動作により発生
する信号になる。
示すような外部クロック信号ＣＬＫ及び外部制御信号Ｃ
ＯＮを受けて第１制御信号ＱＣＯＮ、第２制御信号ＰＣ
ＯＮ、及び第３制御信号ＣＣＯＮを夫々発生し、ポンピ
ングキャパシタＱ１は前記第１制御信号ＱＣＯＮを受け
てノードＮを充電させ、予充電回路３０は前記第２制御
信号ＰＣＯＮを受けてノードＮが適用電圧ＶＤＤの以下
に落ちないようにクランプする。よって、前記ノードＮ
は適用電圧ＶＤＤと昇圧電圧ＶＰＰとの間で発振し、こ
の場合、昇圧電圧ＶＰＰは適用電圧ＶＤＤとしきい電圧
Ｖｔｈとの和である。また、電荷転送回路４０は前記第
３制御信号ＣＣＯＮを受けて前記ノードＮと位相の同様
なポンピング制御信号ＴＲＮを発生し、電荷転送トラン
ジスタがゲートに入力された該ポンピング制御信号ＴＲ
Ｎの制御により前記ノードＮ及びポンピングキャパシタ
Ｑ１に充電された昇圧電圧ＶＰＰを負荷５０に出力す
る。このとき、該転送された昇圧電圧ＶＰＰは図２
（Ｂ）に示すように、ポンピング及び先動作により発生
する信号になる。
【００１３】すなわち、図２（Ａ）に示したような外部
クロック信号ＣＬＫの周期ｔＣＬＫが小さくなると、昇
圧電圧発生器の駆動電流Ｉｓｓが大きくなり、負荷５０
に流れる図２（Ｃ）に示したような消費電流Ｉｐｐも大
きくなる。反対に、外部クロック信号ＣＬＫの周期ｔＣ
ＬＫが大きくなると、昇圧電圧発生器の駆動電流Ｉｓｓ
が小さくなり、負荷５０に流れる消耗電流Ｉｐｐも小さ
くなる。
クロック信号ＣＬＫの周期ｔＣＬＫが小さくなると、昇
圧電圧発生器の駆動電流Ｉｓｓが大きくなり、負荷５０
に流れる図２（Ｃ）に示したような消費電流Ｉｐｐも大
きくなる。反対に、外部クロック信号ＣＬＫの周期ｔＣ
ＬＫが大きくなると、昇圧電圧発生器の駆動電流Ｉｓｓ
が小さくなり、負荷５０に流れる消耗電流Ｉｐｐも小さ
くなる。
【００１４】したがって、図３に示すように、消費電流
Ｉｐｐが駆動電流Ｉｓｓと所定差を有して帯域幅に比例
するので、消費電力が減少される。
Ｉｐｐが駆動電流Ｉｓｓと所定差を有して帯域幅に比例
するので、消費電力が減少される。
【００１５】そして、本発明に係る同期式昇圧電圧発生
器の第２実施形態においては、図４に示すように、イネ
ーブル信号ＡＣＴＶが入力して内部クロック信号ＣＬＫ
ｑを出力する１／２分周器１０ａが外部クロック信号Ｃ
ＬＫとポンプ制御手段２０間に設置され、その他は前記
第１実施形態と同様に構成されている。
器の第２実施形態においては、図４に示すように、イネ
ーブル信号ＡＣＴＶが入力して内部クロック信号ＣＬＫ
ｑを出力する１／２分周器１０ａが外部クロック信号Ｃ
ＬＫとポンプ制御手段２０間に設置され、その他は前記
第１実施形態と同様に構成されている。
【００１６】このように構成された本発明に係る同期式
昇圧電圧発生器の第２実施形態の動作を説明する。
昇圧電圧発生器の第２実施形態の動作を説明する。
【００１７】まず、１／２分周器１０ａは図５（Ａ）に
示したような外部クロック信号ＣＬＫ及びイネーブル信
号ＡＣＴＶを受けて内部クロック信号ＣＬＫｑを発生
し、ポンプ制御手段２０は前記内部クロック信号ＣＬＫ
ｑ及び外部制御信号ＣＯＮを受けて第１制御信号ＱＣＯ
Ｎ、第２制御信号ＰＣＯＮ、及び第３制御信号ＣＣＯＮ
を夫々発生する。そして、この以後の動作は前記第１実
施形態と同様であるので、その説明を省略する。
示したような外部クロック信号ＣＬＫ及びイネーブル信
号ＡＣＴＶを受けて内部クロック信号ＣＬＫｑを発生
し、ポンプ制御手段２０は前記内部クロック信号ＣＬＫ
ｑ及び外部制御信号ＣＯＮを受けて第１制御信号ＱＣＯ
Ｎ、第２制御信号ＰＣＯＮ、及び第３制御信号ＣＣＯＮ
を夫々発生する。そして、この以後の動作は前記第１実
施形態と同様であるので、その説明を省略する。
【００１８】したがって、本発明に係る第２実施形態の
同期式昇圧電圧発生器は、同期式半導体の外部クロック
信号ＣＬＫを直ちに昇圧電圧ポンピングクロック信号に
使用せず、１／２分周器１００で発生された内部クロッ
ク信号ＣＬＫｑを使用するため、外部クロック信号ＣＬ
Ｋの効率（ｄｕｔｙ）、すなわち、図２（Ａ）に示した
外部クロック信号ＣＬＫの周期ｔＣＬＫに対する高電位
時間ｔＣＨの比が変化しても、内部クロック信号ＣＬＫ
ｑは外部クロック信号ＣＬＫが高電位に遷移するときの
みに反転されるため、恒常正常的に安定した昇圧電圧Ｂ
ＶＰＰを発生させることができる。
同期式昇圧電圧発生器は、同期式半導体の外部クロック
信号ＣＬＫを直ちに昇圧電圧ポンピングクロック信号に
使用せず、１／２分周器１００で発生された内部クロッ
ク信号ＣＬＫｑを使用するため、外部クロック信号ＣＬ
Ｋの効率（ｄｕｔｙ）、すなわち、図２（Ａ）に示した
外部クロック信号ＣＬＫの周期ｔＣＬＫに対する高電位
時間ｔＣＨの比が変化しても、内部クロック信号ＣＬＫ
ｑは外部クロック信号ＣＬＫが高電位に遷移するときの
みに反転されるため、恒常正常的に安定した昇圧電圧Ｂ
ＶＰＰを発生させることができる。
【００１９】
【発明の効果】以上説明したように、本発明に係る同期
式昇圧電圧装置においては、同期された外部クロック信
号ＣＬＫを使用するため、帯域幅に比例する駆動電流Ｉ
ｐｐを消費して消耗電力を減らし得る。すなわち、外部
クロック信号の周期ｔＣＬＫが小さくても昇圧電圧発生
器の駆動電流が負荷の消費電流を補償するので、電力消
耗が減少し、負荷が高帯域幅で動作するときも高電位の
データ論理を正常に認識し得るという効果がある。
式昇圧電圧装置においては、同期された外部クロック信
号ＣＬＫを使用するため、帯域幅に比例する駆動電流Ｉ
ｐｐを消費して消耗電力を減らし得る。すなわち、外部
クロック信号の周期ｔＣＬＫが小さくても昇圧電圧発生
器の駆動電流が負荷の消費電流を補償するので、電力消
耗が減少し、負荷が高帯域幅で動作するときも高電位の
データ論理を正常に認識し得るという効果がある。
【００２０】昇圧電圧ポンピングクロック信号として同
期式半導体の外部クロック信号を直ちに使用せず、１／
２分周器で発生された内部クロック信号を使用するか
ら、正常に安定した昇圧電圧が発生し、１／２分周器は
同期式イネーブル信号ＡＣＴＶにより制御されるため、
クロックが一時停止すると、内部クロック信号は以前の
状態をラッチして不必要な電力の消耗を減らし得るとい
う効果がある。例えば、負荷が同期式半導体装置である
場合、本発明に係る昇圧電圧発生器は、出力バッファに
係る専用回路であるため、昇圧電圧のレベルを最適化す
ることが容易であり、負荷に流れる消費電流が帯域幅に
比例して増加するため、高帯域幅でも多量の電力消耗な
しに動作し得るという効果がある。
期式半導体の外部クロック信号を直ちに使用せず、１／
２分周器で発生された内部クロック信号を使用するか
ら、正常に安定した昇圧電圧が発生し、１／２分周器は
同期式イネーブル信号ＡＣＴＶにより制御されるため、
クロックが一時停止すると、内部クロック信号は以前の
状態をラッチして不必要な電力の消耗を減らし得るとい
う効果がある。例えば、負荷が同期式半導体装置である
場合、本発明に係る昇圧電圧発生器は、出力バッファに
係る専用回路であるため、昇圧電圧のレベルを最適化す
ることが容易であり、負荷に流れる消費電流が帯域幅に
比例して増加するため、高帯域幅でも多量の電力消耗な
しに動作し得るという効果がある。
【図１】本発明に係る同期式昇圧電圧発生器の第１実施
形態を示したブロック図である。
形態を示したブロック図である。
【図２】本発明に係る同期式昇圧電圧発生器の第１実施
形態の動作波形図である。
形態の動作波形図である。
【図３】本発明に係る同期式昇圧電圧発生器の第１実施
形態の昇圧電圧ポンピングクロック信号の帯域幅に対す
る駆動電流及び消費電流を示したグラフである。
形態の昇圧電圧ポンピングクロック信号の帯域幅に対す
る駆動電流及び消費電流を示したグラフである。
【図４】本発明に係る同期式昇圧電圧発生器の第２実施
形態を示したブロック図である。
形態を示したブロック図である。
【図５】本発明に係る同期式昇圧電圧発生器の第２実施
形態の動作波形図である。
形態の動作波形図である。
【図６】従来の昇圧電圧発生器を示したブロック図であ
る。
る。
【図７】従来の昇圧電圧発生器の動作波形図である。
【図８】従来の昇圧電圧発生器の昇圧電圧ポンピングク
ロック信号の帯域幅に対する駆動電流及び消費電流を示
したグラフである。
ロック信号の帯域幅に対する駆動電流及び消費電流を示
したグラフである。
１０ａ １／２分周器 ２０ ポンプ制御手段 ３０ 予充電回路 ４０ 電荷転送回路 ５０ 負荷 Ｑ１ ポンピングキャパシタ Ｑ２ 電荷転送トランジスタ Ｎ ノード
Claims (4)
- 【請求項１】 外部クロック信号（ＣＬＫ）及び外部制
御信号（ＣＯＮ）を受けて第１制御信号（ＣＯＮ）、第
２制御信号（ＰＣＯＮ）、及び第３制御信号（ＣＣＯ
Ｎ）を発生するポンプ制御手段（２０）と、 前記制御１制御信号（ＱＣＯＮ）を受けてノード（Ｎ）
を充電させるポンピングキャパシタ（Ｑ１）と、前記第
２制御信号（ＰＣＯＮ）を受けて前記ノード（Ｎ）の電
位が所定電圧以下に落ちないようにクランプする予充電
回路（３０）と、 前記ノードＮ及びポンピングキャパシタ（Ｑ１）に充電
された電圧を負荷（５０）に伝送する電荷転送トランジ
スタ（Ｑ２）と、 前記第３制御信号（ＣＣＯＮ）を受けてポンピング制御
信号（ＴＲＮ）を発生させて前記電荷転送トランジスタ
（Ｑ２）を制御する電荷転送回路（４０）と、を備えて
構成されたことを特徴とする同期式昇圧電圧発生器。 - 【請求項２】 前記外部クロック信号（ＣＬＫ）を同期
された内部クロック信号（ＣＬＫｑ）に変換して前記ポ
ンピング制御手段（２０）に出力する１／２分周器（１
０ａ）が追加備えられたことを特徴する請求項１記載の
同期式昇圧電圧発生器。 - 【請求項３】 前記１／２分周器（１０ａ）には、イネ
ーブル信号（ＡＣＴＶ）が入力することを特徴とする請
求項２記載の同期式昇圧電圧発生器。 - 【請求項４】 前記同期式昇圧電圧発生器は、出力バッ
ファに係る回路であることを特徴とする請求項１記載の
同期式昇圧電圧発生器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970014714A KR100244465B1 (ko) | 1997-04-21 | 1997-04-21 | 동기식 승압전압 발생기 |
| KR14714/1997 | 1997-04-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10309076A true JPH10309076A (ja) | 1998-11-17 |
Family
ID=19503416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10036903A Pending JPH10309076A (ja) | 1997-04-21 | 1998-02-19 | 同期式昇圧電圧発生器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6522191B1 (ja) |
| JP (1) | JPH10309076A (ja) |
| KR (1) | KR100244465B1 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4257064B2 (ja) * | 2002-02-21 | 2009-04-22 | エルピーダメモリ株式会社 | 昇圧電位発生回路及び制御方法 |
| KR100444491B1 (ko) * | 2002-04-10 | 2004-08-16 | 주식회사 하이닉스반도체 | 리플 감소를 위한 전원 회로 및 리플 감소 방법 |
| KR100542708B1 (ko) * | 2003-05-28 | 2006-01-11 | 주식회사 하이닉스반도체 | 고전압 발생기 |
| KR100536603B1 (ko) * | 2003-07-10 | 2005-12-14 | 삼성전자주식회사 | 선택 모드를 갖는 전하 펌프 회로 |
| TWI267863B (en) * | 2004-04-12 | 2006-12-01 | Samsung Electronics Co Ltd | High voltage generating circuit preserving charge pumping efficiency |
| KR100604058B1 (ko) * | 2004-09-24 | 2006-07-24 | 삼성에스디아이 주식회사 | 직류/직류 변환기와 이를 이용한 발광 표시장치 및 그의구동방법 |
| KR100727440B1 (ko) * | 2005-03-31 | 2007-06-13 | 주식회사 하이닉스반도체 | 내부전원 생성장치 |
| US8339185B2 (en) | 2010-12-20 | 2012-12-25 | Sandisk 3D Llc | Charge pump system that dynamically selects number of active stages |
| KR101222062B1 (ko) * | 2011-01-27 | 2013-01-15 | 에스케이하이닉스 주식회사 | 반도체 집적회로 |
| US8836412B2 (en) | 2013-02-11 | 2014-09-16 | Sandisk 3D Llc | Charge pump with a power-controlled clock buffer to reduce power consumption and output voltage ripple |
| US8981835B2 (en) | 2013-06-18 | 2015-03-17 | Sandisk Technologies Inc. | Efficient voltage doubler |
| US9024680B2 (en) | 2013-06-24 | 2015-05-05 | Sandisk Technologies Inc. | Efficiency for charge pumps with low supply voltages |
| US9077238B2 (en) | 2013-06-25 | 2015-07-07 | SanDisk Technologies, Inc. | Capacitive regulation of charge pumps without refresh operation interruption |
| US9007046B2 (en) | 2013-06-27 | 2015-04-14 | Sandisk Technologies Inc. | Efficient high voltage bias regulation circuit |
| US9083231B2 (en) * | 2013-09-30 | 2015-07-14 | Sandisk Technologies Inc. | Amplitude modulation for pass gate to improve charge pump efficiency |
| US9154027B2 (en) | 2013-12-09 | 2015-10-06 | Sandisk Technologies Inc. | Dynamic load matching charge pump for reduced current consumption |
| TWI551044B (zh) * | 2015-05-15 | 2016-09-21 | 華邦電子股份有限公司 | 電源閘電路及其電源閘開關控制方法 |
| US9917507B2 (en) | 2015-05-28 | 2018-03-13 | Sandisk Technologies Llc | Dynamic clock period modulation scheme for variable charge pump load currents |
| CN106300930B (zh) * | 2015-06-01 | 2019-03-19 | 华邦电子股份有限公司 | 电源闸电路及其电源闸开关控制方法 |
| US9647536B2 (en) | 2015-07-28 | 2017-05-09 | Sandisk Technologies Llc | High voltage generation using low voltage devices |
| US9520776B1 (en) | 2015-09-18 | 2016-12-13 | Sandisk Technologies Llc | Selective body bias for charge pump transfer switches |
| CN111857308B (zh) * | 2019-04-26 | 2023-04-11 | 富联精密电子(天津)有限公司 | 服务器电源管理方法及系统 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4743857A (en) * | 1984-04-18 | 1988-05-10 | Telex Computer Products, Inc. | Digital/analog phase-locked oscillator |
| US5267211A (en) | 1990-08-23 | 1993-11-30 | Seiko Epson Corporation | Memory card with control and voltage boosting circuits and electronic appliance using the same |
| US5365121A (en) * | 1993-03-08 | 1994-11-15 | Motorola Inc. | Charge pump with controlled ramp rate |
| KR0130040B1 (ko) * | 1993-11-09 | 1998-10-01 | 김광호 | 반도체 집적회로의 전압 승압회로 |
| DE69312305T2 (de) * | 1993-12-28 | 1998-01-15 | Sgs Thomson Microelectronics | Spannungsbooster, insbesondere für nichtflüchtige Speicher |
| US5740213A (en) * | 1994-06-03 | 1998-04-14 | Dreyer; Stephen F. | Differential charge pump based phase locked loop or delay locked loop |
| JP3244601B2 (ja) * | 1994-12-09 | 2002-01-07 | 富士通株式会社 | 半導体集積回路 |
| US5703540A (en) * | 1996-08-27 | 1997-12-30 | Microclock Incorporated | Voltage-controlled crystal oscillator with extended range |
-
1997
- 1997-04-21 KR KR1019970014714A patent/KR100244465B1/ko not_active Expired - Lifetime
-
1998
- 1998-02-19 JP JP10036903A patent/JPH10309076A/ja active Pending
- 1998-04-21 US US09/063,050 patent/US6522191B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100244465B1 (ko) | 2000-02-01 |
| KR19980077548A (ko) | 1998-11-16 |
| US6522191B1 (en) | 2003-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100244465B1 (ko) | 동기식 승압전압 발생기 | |
| US5786711A (en) | Data output buffer for use in a semiconductor memory device | |
| US6525595B2 (en) | Booster, IC card having the same, and electronic equipment having the same | |
| US7969234B2 (en) | Clock control circuit and voltage pumping device using the same | |
| KR0172337B1 (ko) | 반도체 메모리장치의 내부승압전원 발생회로 | |
| JP3090097B2 (ja) | 昇圧回路及びその制御方法 | |
| US6650172B1 (en) | Boost circuit with sequentially delayed activation of pump circuit stages | |
| US6225854B1 (en) | Voltage boosting circuit having cross-coupled precharge circuits | |
| EP0777231B1 (en) | Semiconductor memory device equipped with voltage generator circuit | |
| JP2001292563A (ja) | チャージポンプ回路 | |
| JPH1079191A (ja) | 半導体メモリ装置の内部昇圧電圧発生器 | |
| JPS61112426A (ja) | Ｃｍｏｓ駆動回路 | |
| JP2005276408A (ja) | 半導体素子における高電圧の発生回路及びその方法 | |
| TW378324B (en) | Boosting device and driving method thereof | |
| JPH1145574A (ja) | 半導体記憶装置 | |
| KR100350766B1 (ko) | 펄스 발생기 | |
| JPH09294367A (ja) | 電圧供給回路 | |
| JP4249458B2 (ja) | 高電圧発生回路及び方法 | |
| JPH11260053A (ja) | 半導体記憶装置の昇圧回路 | |
| JP4082792B2 (ja) | チャージポンプ回路 | |
| JP2800741B2 (ja) | 電源回路 | |
| US6693482B2 (en) | Voltage generation circuits and methods of operating same that use charge sharing to increase voltage step-up | |
| KR100316982B1 (ko) | 2개의 ｎ-채널 ｍｏｓ 트랜지스터로 구성된 푸시풀형 출력회로를 갖는 반도체 메모리 장치 | |
| JPH02137254A (ja) | 基板電位検知回路 | |
| JPH08138375A (ja) | 半導体記憶装置 |