JPS60201437A - マイクロプロセツサ - Google Patents
マイクロプロセツサInfo
- Publication number
- JPS60201437A JPS60201437A JP59057906A JP5790684A JPS60201437A JP S60201437 A JPS60201437 A JP S60201437A JP 59057906 A JP59057906 A JP 59057906A JP 5790684 A JP5790684 A JP 5790684A JP S60201437 A JPS60201437 A JP S60201437A
- Authority
- JP
- Japan
- Prior art keywords
- microcode
- micro
- ram
- data bus
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 235000017276 Salvia Nutrition 0.000 abstract 1
- 241001072909 Salvia Species 0.000 abstract 1
- 230000007257 malfunction Effects 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101100325756 Arabidopsis thaliana BAM5 gene Proteins 0.000 description 1
- 101150046378 RAM1 gene Proteins 0.000 description 1
- 101100476489 Rattus norvegicus Slc20a2 gene Proteins 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、マイクロＲＯＭ制御方式のマイクロプロセッ
サに関する。
サに関する。
（・従来技術）
従来、マイクロＲＯＭ制御方式のマイクロプロセッサに
おいて、マイクロＲ，ＯＭの内容は、第１図（ａ）のよ
うに、出力制御信号によってマイクロＲＯＭデータバス
に出力されるか、あるいは第１図１ｂ）のようにマイク
ロ命令レジスタ全通してマイクロＲＯＭデータバスに出
力されていた。マイクロＲＯＭデータバスは、マイクロ
ＲＯＭから出力されたデータ（マイクロ命令）を演算制
御回路等へ伝送する役割を持っている。
おいて、マイクロＲ，ＯＭの内容は、第１図（ａ）のよ
うに、出力制御信号によってマイクロＲＯＭデータバス
に出力されるか、あるいは第１図１ｂ）のようにマイク
ロ命令レジスタ全通してマイクロＲＯＭデータバスに出
力されていた。マイクロＲＯＭデータバスは、マイクロ
ＲＯＭから出力されたデータ（マイクロ命令）を演算制
御回路等へ伝送する役割を持っている。
これらの方式においては、マイクロＲＯＭ内のデータ誤
シ（マイクロコード誤シ）などが原因で、誤ったデータ
がマイクロＲＯＭデータバスに出力された場合、このデ
ータ全修正することが不可能でめった。したがって、マ
イクロＲＯＭ内容の誤シ等の原因によって、マイクロＩ
（、ＯＭのデータを修正する必要が生じた場合にも、そ
のマイクロコードに関する動作の解析が、きわめて回能
で、かつ不可能な場合もおった。その上、第１図（ａ）
、 （ｂ）の構成をとる限り、ソフトウェアでマイク
ロＲＯＭの出力を修正することは不可能である。
シ（マイクロコード誤シ）などが原因で、誤ったデータ
がマイクロＲＯＭデータバスに出力された場合、このデ
ータ全修正することが不可能でめった。したがって、マ
イクロＲＯＭ内容の誤シ等の原因によって、マイクロＩ
（、ＯＭのデータを修正する必要が生じた場合にも、そ
のマイクロコードに関する動作の解析が、きわめて回能
で、かつ不可能な場合もおった。その上、第１図（ａ）
、 （ｂ）の構成をとる限り、ソフトウェアでマイク
ロＲＯＭの出力を修正することは不可能である。
（発明の目的）
本発明はマイクロＲＯＭ内のコード誤９によって生じる
誤動作を防止した１チツプマイクロプロセツサを提供す
ることを目的とする。
誤動作を防止した１チツプマイクロプロセツサを提供す
ることを目的とする。
（発明の構成）
本発明は内部データバスとマイクロコード転送バスとを
有するマイクロプロセッサにおいて、前記内部データバ
スに入力が接続され、前記マイクロコード転送バスに出
力が接続された読出し簀込み可能メモ＋７（ＲＡＭ）を
設け、ＲＯＭ内のマイクロコードに誤りがある場合、正
しいマイクロコードを前記内部データバスを介して前記
ＲＡＭに書き込み、これを前記マイクロコード転送ノ（
スに出力するようにしたことを特徴とするマイクロプロ
セッサを得る。
有するマイクロプロセッサにおいて、前記内部データバ
スに入力が接続され、前記マイクロコード転送バスに出
力が接続された読出し簀込み可能メモ＋７（ＲＡＭ）を
設け、ＲＯＭ内のマイクロコードに誤りがある場合、正
しいマイクロコードを前記内部データバスを介して前記
ＲＡＭに書き込み、これを前記マイクロコード転送ノ（
スに出力するようにしたことを特徴とするマイクロプロ
セッサを得る。
（実施例）
次に、第２図を用いて、本発明の一実施例の構成と動作
を説明する。
を説明する。
本発明はマイクロＲＯＭ（μＲＯＭ）の出力（マイクロ
コード）を伝播するマイクロＲＯＭデータバス（ＲＤＢ
）と、制御１１号Ｃ１に応答してマイクロＲＯＭの内容
をマイクロＲＯＭデータノくスに出力する出力制御部１
と、マイクロコードと同一ビット長で複数段のレジスタ
を有するマイクロＲＡＭ（μＲＡＭ）と、制御信号Ｃ２
に応答してマイクロｎＡＭＫＭＢデータバス（ＤＢ）上
のデータを入力する入力制御部２と、制御信号Ｃ３に応
答してマイクロＲＡＭの内容をマイクロＲＯＭデータノ
くスに出力する出力制御部３とを含む。マイクロＲＯＭ
データバスＲＤ８と内部データバスとは物理的かつ機能
的に異なるタイプのノくスで、前者はマイクロコード転
送専用として用いられ、後者は演算中のデータや演算結
果のデータを転送するために用いられる。よって前者の
ノ（スはプロ七ツサチツプ内に配設δれ、外部端子とは
接続されない）（スーＣあるのに対し、後者は外部周辺
機器とプロセッサとの間でデータ交換を行なうものであ
るため、外部端子との接続点を有する）（スである。
コード）を伝播するマイクロＲＯＭデータバス（ＲＤＢ
）と、制御１１号Ｃ１に応答してマイクロＲＯＭの内容
をマイクロＲＯＭデータノくスに出力する出力制御部１
と、マイクロコードと同一ビット長で複数段のレジスタ
を有するマイクロＲＡＭ（μＲＡＭ）と、制御信号Ｃ２
に応答してマイクロｎＡＭＫＭＢデータバス（ＤＢ）上
のデータを入力する入力制御部２と、制御信号Ｃ３に応
答してマイクロＲＡＭの内容をマイクロＲＯＭデータノ
くスに出力する出力制御部３とを含む。マイクロＲＯＭ
データバスＲＤ８と内部データバスとは物理的かつ機能
的に異なるタイプのノくスで、前者はマイクロコード転
送専用として用いられ、後者は演算中のデータや演算結
果のデータを転送するために用いられる。よって前者の
ノ（スはプロ七ツサチツプ内に配設δれ、外部端子とは
接続されない）（スーＣあるのに対し、後者は外部周辺
機器とプロセッサとの間でデータ交換を行なうものであ
るため、外部端子との接続点を有する）（スである。
第２図において、内部データノ（ス上にデータがある間
に、制御信号Ｃｓｋアクティブにすることによってマイ
クロＲＡＭの中にそのデータを書き込むことができる。
に、制御信号Ｃｓｋアクティブにすることによってマイ
クロＲＡＭの中にそのデータを書き込むことができる。
つまシマイクロＲＡＭへのデータの書き込みは、内部デ
ータバスを使用する通常の命令（データ転送命令等）の
実行中に制御信号Ｃ２にアクティブにすることによって
も行なえるし、又マイクロＲＡＭにデータを１１４＠込
むために別々に用意された命令を実行することによって
も可能である。こうして記憶されたマイクロＲＡＭの内
容は、制御信号Ｃ３によってマイクロＲＯＭデータバス
に出力することができる。制御信号Ｃ１と制御信号Ｃｓ
ｋ、外部端子から入力したり、るるいは内部制御回路で
発生することによって、プロセッサ動作中、随時任意の
ステップ数に渡って任意のデータをマイクロＲＯＭから
の出力の代わシとしてマイクロＲＯＭデータバスに出力
することができる。
ータバスを使用する通常の命令（データ転送命令等）の
実行中に制御信号Ｃ２にアクティブにすることによって
も行なえるし、又マイクロＲＡＭにデータを１１４＠込
むために別々に用意された命令を実行することによって
も可能である。こうして記憶されたマイクロＲＡＭの内
容は、制御信号Ｃ３によってマイクロＲＯＭデータバス
に出力することができる。制御信号Ｃ１と制御信号Ｃｓ
ｋ、外部端子から入力したり、るるいは内部制御回路で
発生することによって、プロセッサ動作中、随時任意の
ステップ数に渡って任意のデータをマイクロＲＯＭから
の出力の代わシとしてマイクロＲＯＭデータバスに出力
することができる。
このことは、試作時、マイクロＲＯＭのデータに誤りが
あった場合にも、マイクロＲＡＭに正しいデータを書き
込み、読み出すことで、正しいマイクロコードをマイク
ロＲＯＭデータバスに出力できることを可能とし、プロ
セッサ内部動作の解析処理全確実に行なえる効果を得る
ことができる。
あった場合にも、マイクロＲＡＭに正しいデータを書き
込み、読み出すことで、正しいマイクロコードをマイク
ロＲＯＭデータバスに出力できることを可能とし、プロ
セッサ内部動作の解析処理全確実に行なえる効果を得る
ことができる。
５−
更に詳しく説明すると、外部からマイクロプロセッサの
外部入力端子を通して命令が入力された時（この命令は
内部データバスを通して命令デコーダ等に転送される）
、該命令の実行において必要と判断された時のみマイク
ロＲＯＭｒｊ、アクセスされ、マイクロコードを順次マ
イクロＲＯＭデータバス（）ＬＤＢ）に出力するもので
ある。よって、読み出されたマイクロコードの中に誤り
がめった場合、当然プロセッサは誤動作金蔵こす。従っ
て、この場合、プロセッサの動作状態を管理して、誤動
作を検出すると、それがマイクロコード誤９に起因する
場合（これは動作状態を管理することによって比較的容
易に判断できる）、誤りｅ含むマイクロコードのグルー
プ（一般に複数のマイクロコードで１つの処理を制御す
る）に相当する正しいマイクロコード群を外部入力端子
から内部データバス（ＤＢ）に送シ、これをマイクロＲ
ＡＭに一旦入力して、ここから正しいマイクロコードと
してマイクロＲＯＭデータバス（ｒｉｉＢ）に出力する
ように構成されているので、プロセッサを正６− しく制御することができる。
外部入力端子を通して命令が入力された時（この命令は
内部データバスを通して命令デコーダ等に転送される）
、該命令の実行において必要と判断された時のみマイク
ロＲＯＭｒｊ、アクセスされ、マイクロコードを順次マ
イクロＲＯＭデータバス（）ＬＤＢ）に出力するもので
ある。よって、読み出されたマイクロコードの中に誤り
がめった場合、当然プロセッサは誤動作金蔵こす。従っ
て、この場合、プロセッサの動作状態を管理して、誤動
作を検出すると、それがマイクロコード誤９に起因する
場合（これは動作状態を管理することによって比較的容
易に判断できる）、誤りｅ含むマイクロコードのグルー
プ（一般に複数のマイクロコードで１つの処理を制御す
る）に相当する正しいマイクロコード群を外部入力端子
から内部データバス（ＤＢ）に送シ、これをマイクロＲ
ＡＭに一旦入力して、ここから正しいマイクロコードと
してマイクロＲＯＭデータバス（ｒｉｉＢ）に出力する
ように構成されているので、プロセッサを正６− しく制御することができる。
なお、誤葦９マイクロコードが１個の場合には、ＲＡＭ
はルジスタ構成でよい。また、マイクロコードグループ
を入力する場合にはＦ’ＩＰ’０構成のレジスタにすれ
ば、入力順のマイクロコードがバスにはき出される。も
し、ランダムアクセスが必要であればＲＡＭ１アドレス
でアクセスできるようにしておけばよい。
はルジスタ構成でよい。また、マイクロコードグループ
を入力する場合にはＦ’ＩＰ’０構成のレジスタにすれ
ば、入力順のマイクロコードがバスにはき出される。も
し、ランダムアクセスが必要であればＲＡＭ１アドレス
でアクセスできるようにしておけばよい。
以上述べたように、本発明の回路をマイクロプロセッサ
に内蔵することにより、マイクロＲＯＭに誤シのめる場
合にも、正しいデータをマイクロＲＯＭデータバス上に
出力することができ、プロセッサの動作解析を効率よく
行なうことができる。
に内蔵することにより、マイクロＲＯＭに誤シのめる場
合にも、正しいデータをマイクロＲＯＭデータバス上に
出力することができ、プロセッサの動作解析を効率よく
行なうことができる。
第１図ｔａ） 、 ｌｂ）は、夫々従来のマイクロプロ
セッサにおけるマイクロＲＯＭとその周辺のブロック図
、第２図は、本発明の一実施例を示すブロック図である
。 μＲＯＭ・・・・・・マイクロＲＯＭ、μＲＡＭ・・・
・・・マイクロＲＡＭ％ＲＤＢ・・団・マイクロＲＯＭ
データバス、ＤＢ・・・・・・内部データバス、ＴＲ・
・・・・・マイクロ命令レジスタ、ｃ−ｃ１〜ｃ３・・
・・・・制御信号。
セッサにおけるマイクロＲＯＭとその周辺のブロック図
、第２図は、本発明の一実施例を示すブロック図である
。 μＲＯＭ・・・・・・マイクロＲＯＭ、μＲＡＭ・・・
・・・マイクロＲＡＭ％ＲＤＢ・・団・マイクロＲＯＭ
データバス、ＤＢ・・・・・・内部データバス、ＴＲ・
・・・・・マイクロ命令レジスタ、ｃ−ｃ１〜ｃ３・・
・・・・制御信号。
Claims (1)
- マイクロＲＯＭの出力を伝播するマイクロ）４０Ｍデー
タバスと、外部端子との接続点を有する内部データバス
と、前記マイクロＲＯＭデータノ（スに出力端が接続さ
れ、前記内部データノ（スに入力端が接続δれたメモリ
手段と金石することを特徴とするマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59057906A JPS60201437A (ja) | 1984-03-26 | 1984-03-26 | マイクロプロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59057906A JPS60201437A (ja) | 1984-03-26 | 1984-03-26 | マイクロプロセツサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60201437A true JPS60201437A (ja) | 1985-10-11 |
Family
ID=13069027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59057906A Pending JPS60201437A (ja) | 1984-03-26 | 1984-03-26 | マイクロプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60201437A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6262851A (ja) * | 1985-09-11 | 1987-03-19 | Mitsubishi Yuka Badische Co Ltd | 自己架橋型樹脂組成物 |
-
1984
- 1984-03-26 JP JP59057906A patent/JPS60201437A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6262851A (ja) * | 1985-09-11 | 1987-03-19 | Mitsubishi Yuka Badische Co Ltd | 自己架橋型樹脂組成物 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4716527A (en) | Bus converter | |
| JPS6342299B2 (ja) | ||
| JPS60201437A (ja) | マイクロプロセツサ | |
| JPS60159951A (ja) | 情報処理装置におけるトレ−ス方式 | |
| JPH06103104A (ja) | リモートデバッグ方法 | |
| JPS6025624Y2 (ja) | 情報処理装置開発用装置 | |
| JPH0821009B2 (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JPH02281341A (ja) | デバッグ時のライトデータ確認方法 | |
| JPH0317760A (ja) | データ書込み確認方式 | |
| CN121658373A (zh) | 一种功能测试方法、装置、电子设备及存储介质 | |
| JPH01125633A (ja) | マルチプロセッサシステムのデバッグ法 | |
| JPH10312307A (ja) | コンピュータシステムに適用するエミュレータ | |
| JP3130798B2 (ja) | バス転送装置 | |
| JPS5936838A (ja) | インタフエ−ス制御方式 | |
| JPS62241041A (ja) | 情報処理装置 | |
| JPS6148741B2 (ja) | ||
| JPH01130250A (ja) | メモリ転送方式 | |
| JPS60193046A (ja) | 命令例外検出方式 | |
| JPH0474254A (ja) | マイクロプロセッサ診断方式 | |
| JPH0435779B2 (ja) | ||
| JPH0342757A (ja) | パラレルインターフェース回路 | |
| JPH05100901A (ja) | マイクロコンピユータ | |
| JPS60164849A (ja) | プログラムデバツク方式 | |
| JPH0332823B2 (ja) | ||
| JPH0412855B2 (ja) |