JPH10312356A - データ転送装置 - Google Patents

Abstract

(57)【要約】 【課題】 １つのディジタルＩ／Ｏのデータ列に複数の
意味を持ったデータ列が複合されている場合、従来では
一旦データ列をメモリに取り込んだ後に、複数の意味毎
に振り分ける操作が必要であり、振り分けの操作が処理
のオーバーヘッドになっていた。 【解決手段】 入力されたデータを入力された時間のＤ
ＭＡポインタ制御信号３のレベルに加え、ポインタモデ
ィファイア制御信号１３のレベルおよびオフセットセレ
クタ制御信号１８のレベルにより、ＤＭＡポインタ１に
保持されている。複数のポインタの示す番地に複数のオ
フセットラッチ１６のうちの１つの値を加えた番地のメ
モリに貯えられるしたがって１つのデータＩ／Ｏの流れ
から、複数の番地を先頭または最後尾、またはは固定番
地のみ、またはそれぞれに複数種類のオフセットを加え
たものとするデータ系列にデータを展開転送することが
できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、１つのディジタル
Ｉ／Ｏラインに複数の意味を持つディジタルデータが流
れているシステムの、データとメモリのＩ／Ｏに適応可
能なデータ転送装置に関するものである。

【０００２】

【従来の技術】従来のデータ転送装置では、１つのディ
ジタルＩ／Ｏのデータ列に対するＤＭＡポインタは１種
類のみで、そのポインタモディファイもインクリメント
のみである。従来のデータ転送動作について図５を用い
て説明する。図５において、１０１はＤＭＡポインタ、
１０２は装置外部とデータをＩ／ＯするＩ／Ｏバス、１
０３はデータを一時貯えるＩ／Ｏバッファ、１０４は装
置内部のデータの通路となるデータバス、１０５はデー
タを貯えるメモリ、１０８はアクセス番地を与えるアド
レスバス、１０９はＤＭＡポインタ１０１をインクリメ
ントするインクリメンタである。

【０００３】装置外部から１つのデータがＩ／Ｏバス１
０２を通して装置に与えられると、そのデータはＩ／Ｏ
バッファ１０３に貯えられる。するとＤＭＡポインタ１
０１の値がアドレスバス１０８に与えられ、アドレスバ
ス１０８の示す番地のメモリ１０５に、データバス１０
４を通じてＩ／Ｏバッファ１０３の値が転送され保持さ
れる。次にインクリメンタ１０９がＤＭＡポインタ１０
１をインクリメントして、ＤＭＡポインタ１０１に書き
戻し、装置外部からの１データのＤＭＡ動作が終了す
る。続いて複数のデータが入力される場合は上記操作が
繰り返される。

【０００４】

【発明が解決しようとする課題】しかしながら、上記従
来のデータ転送装置では、入力されたデータは入力され
た順番通りにメモリに貯えられるので、１つのディジタ
ルＩ／Ｏのデータ列に複数の意味を持ったデータ列が複
合されている場合、一旦データ列をメモリにすべて取り
込んだ後に、複数の意味毎に振り分ける操作が必要であ
り、この振り分け操作が処理のオーバーヘッドとなる問
題を有している。

【０００５】本発明は、このような従来の問題を解決す
るものであり、１つのディジタルＩ／Ｏのデータ列に含
まれる複数の意味を持ったデータ列に対し、振り分け操
作が不必要なデータ転送装置を提供することを目的とす
る。

【０００６】

【課題を解決するための手段】本発明は上記課題を解決
するために、１つのディジタルＩ／Ｏのデータ列に含ま
れる複数の意味を持ったデータ列を、複数の番地を先頭
または最後尾または固定番地のみ、もしくはそれぞれに
複数種類のオフセットを加えたものから展開転送可能に
したものであり、データ意味毎の振り分け操作の必要性
をなくすことができる。

【０００７】

【発明の実施の形態】本発明の請求項１に記載の発明
は、複数のＤＭＡポインタと、前記ＤＭＡポインタに入
出力されるデータをＤＭＡポインタセレクタ制御信号に
従って選択するＤＭＡポインタセレクタと、装置外部と
の間でデータを入出力するＩ／Ｏバスと、前記Ｉ／Ｏバ
スのデータを一時的に蓄えるＩ／Ｏバッファと、装置内
部のデータ通路となるデータバスと、データを蓄えるメ
モリと、前記メモリのアクセス番地を与えるアドレスバ
スと、前記ＤＭＡポインタをインクリメントするインク
リメンタとを備え、１つのデータＩ／Ｏの流れから、複
数の番地を先頭とするデータ系列にデータを展開転送す
るデータ転送装置であり、複数の意味を持つデータ列を
複数の意味毎に振り分ける操作が不必要になるという作
用を有する。

【０００８】本発明の請求項２に記載の発明は、ＤＭＡ
ポインタをスルー出力するパスと、前記パスをデクリメ
ントするデクリメンタと、ＤＭＡポインタをスルー出力
させるか、インクリメントさせるか、デクリメントさせ
るかを、ポインタモディファイア制御信号に従って選択
するポインタモディファイアセレクタとを備え、１つの
データＩ／Ｏの流れから、複数の番地を先頭または最後
尾または固定番地のみとするデータ系列にデータを展開
転送する請求項１記載のデータ転送装置であり、複数の
意味を持つデータ列を複数の意味毎に振り分ける操作が
不必要になるという作用を有する。

【０００９】本発明の請求項３に記載の発明は、ＤＭＡ
ポインタに対するオフセットを加えるオフセットアダー
と、そのオフセットを１つ記憶するオフセットラッチと
を備え、１つのデータＩ／Ｏの流れから、複数の番地を
先頭または最後尾または固定番地のみ、またはそれぞれ
に１つのオフセットを加えたものとするデータ系列にデ
ータを展開転送する請求項２記載のデータ転送装置であ
り、複数の意味を持つデータ列を複数の意味毎に振り分
ける操作が不必要になるという作用を有する。

【００１０】本発明の請求項４に記載の発明は、ＤＭＡ
ポインタに対するオフセットを加えるオフセットアダー
と、そのオフセットを複数記憶するオフセットラッチ
と、複数のオフセットから１つをオフセットセレクタ制
御信号に従って選択するオフセットセレクタとを備え、
１つのデータＩ／Ｏの流れから、複数の番地を先頭また
は最後尾または固定番地のみ、またはそれぞれに複数種
類のオフセットを加えたものとするデータ系列にデータ
を展開転送する請求項２記載のデータ転送装置であり、
複数の意味を持つデータ列を複数の意味毎に振り分ける
操作が不必要になるという作用を有する。

【００１１】（実施の形態１）以下、本発明の実施の形
態について図面を参照して説明する。図１は本発明の請
求項１に対応する実施の形態１におけるデータ転送装置
の構成を示すものである。図１において、１は複数のＤ
ＭＡポインタであり、ポインタ（１）から（Ｎ）まで有
する。２はＤＭＡポインタに入出力されるデータを選択
するＤＭＡポインタセレクタ、３はＤＭＡポインタセレ
クタ２を制御するＤＭＡポインタセレクタ制御信号、４
は装置外部との間でデータを入出力するＩ／Ｏバス、５
はＩ／Ｏバス４のデータを一時的に蓄えるＩ／Ｏバッフ
ァ、６は装置内部のデータ通路となるデータバス、７は
データを蓄えるメモリ、８はメモリ７のアクセス番地を
与えるアドレスバス、９はＤＭＡポインタ１をインクリ
メントするインクリメンタである。

【００１２】次に本実施の形態における動作について説
明する。装置外部からデータが１つ装置にＩ／Ｏバス４
を通して与えられると、そのデータはＩ／Ｏバッファ５
貯えられる。次にＤＭＡポインタセレクタ制御信号３の
信号レベルにより、ＤＭＡポインタセレクタ２が制御さ
れる。この制御方法の一例は、ＤＭＡポインタ制御信号
３の信号レベルがＨｉｇｈレベルである場合、ＤＭＡポ
インタ１のポインタ（１）を入出力されるものとして選
択するように、ＤＭＡポインタセレクタ２が制御され
る。また、ＤＭＡポインタ制御信号３の信号レベルがＬ
ｏｗレベルである場合、ＤＭＡポインタ１のポインタ
（２）を入出力されるものとして選択するように、ＤＭ
Ａポインタセレクタ２が制御される。以下の説明はこの
例での説明を行うが、この逆の場合もありうる。さらに
は、ＤＭＡポインタ制御信号３の時間変化パターンによ
り、ポインタ（１）から（Ｎ）までのうちの１つを選ば
せることが可能である。

【００１３】装置外部からデータが１つ装置に与えられ
たその時刻に、ＤＭＡポインタ制御信号３にレベルＨｉ
ｇｈの信号が与えられていると、上記のとおりにＤＭＡ
ポインタセレクタ２が制御され、ＤＭＡポインタ１のポ
インタ（１）が選択される。次に、選択されたＤＭＡポ
インタ１のポインタ（１）の値が、アドレスバス８に与
えられ、アドレスバス８の示す番地のメモリ７に、デー
タバス６を通じて、Ｉ／Ｏバッファ５の値が転送され保
持される。次に、インクリメンタ９が選択されたＤＭＡ
ポインタ１のポインタ（１）の値をインクリメントし
て、ポインタ（１）に書き戻し、装置外部からの１デー
タのＤＭＡ動作が終了する。続いて複数のデータが入力
される場合は上記操作が繰り返される。

【００１４】以上のように、本実施の形態１のデータ転
送装置によれば、入力されたデータは、入力された時間
のＤＭＡポインタ制御信号３のレベルにより、ＤＭＡポ
インタ１に保持されている複数のポインタの示す番地の
メモリに貯えられ、ＤＭＡポインタ制御信号３のレベル
により振り分けられ、１つのディジタルＩ／Ｏのデータ
列に含まれる複数の意味を持ったデータ列を、異なった
先頭番地を持つ複数のデータ系列に展開転送することが
できる。

【００１５】（実施の形態２）図２は本発明の請求項２
に対応する実施の形態２におけるデータ転送装置の構成
を示すものである。本実施の形態は、上記実施の形態１
に、ＤＭＡポインタをスルー出力するパス１０と、この
パス１０をデクリメントするデクリメンタ１１と、ＤＭ
Ａポインタをスルー出力させるか、インクリメントさせ
るか、デクリメントさせるかを、ポインタモディファイ
ア制御信号１３に従って選択するポインタモディファイ
アセレクタ１２とを追加したものであり、他の構成は実
施の形態１と同じなので、同じ構成要素には同じ符号を
付して重複した説明は省略する。

【００１６】次に本実施の形態における動作について説
明する。装置外部からデータが１つ装置にＩ／Ｏバス４
を通して与えられると、そのデータはＩ／Ｏバッファ５
貯えられる。次にＤＭＡポインタセレクタ制御信号３の
信号レベルにより、ＤＭＡポインタセレクタ２が制御さ
れる。この制御方法の一例は、ＤＭＡポインタ制御信号
３の信号レベルがＨｉｇｈレベルである場合、ＤＭＡポ
インタ１のポインタ（１）を入出力されるものとして選
択するように、ＤＭＡポインタセレクタ２が制御され、
ＤＭＡポインタ制御信号３の信号レベルがＬｏｗレベル
である場合、ＤＭＡポインタ１のポインタ（２）を入出
力されるものとして選択するように、ＤＭＡポインタセ
レクタ２が制御される。以下の説明はこの例での説明を
行うが、この逆の場合もありうる。さらには、ＤＭＡポ
インタ制御信号３の時間変化パターンにより、ポインタ
（１）から（Ｎ）までのうちの１つを選ばせることが可
能である。

【００１７】装置外部からデータが１つ装置に与えられ
たその時刻に、ＤＭＡポインタ制御信号３にレベルＨｉ
ｇｈの信号が与えられていると、上記のとおりにＤＭＡ
ポインタセレクタ２が制御され、ＤＭＡポインタ１のポ
インタ（１）が選択される。次に選択されたＤＭＡポイ
ンタ１のポインタ（１）の値が、アドレスバス８に与え
られ、アドレスバス８の示す番地のメモリ７に、データ
バス６を通じて、Ｉ／Ｏバッファ５の値が転送され保持
される。

【００１８】次にポインタモディファイア制御信号１３
の信号レベルにより、ポインタモディファイアセレクタ
１２が制御される。この制御方法の一例は、ポインタモ
ディファイア制御信号１３の信号レベルがＨｉｇｈレベ
ルである場合、ポインタモディファイアセレクタ１２が
ＤＭＡポインタセレクタ２で選択されたポインタをイン
クリメントして書き戻すように制御され、ポインタモデ
ィファイア制御信号１３の信号レベルがＬｏｗレベルで
ある場合、ＤＭＡポインタセレクタ２で選択されたポイ
ンタをデクリメントして書き戻すように制御されるとい
うものである。以下の説明はこの例での説明を行うが、
この逆の場合もありうる。さらには、Ｄポインタモディ
ファイアセレクタ制御信号１３の時間変化パターンによ
り、パス１０を通った、ＤＭＡポインタセレクタ２で選
択されたポインタを変化させずに書き戻すように制御さ
せることも可能である。

【００１９】ここではデータの入力される時刻に、ポイ
ンタモディファイア制御信号１３の信号レベルがＨｉｇ
ｈであったとする。その場合、ポインタモディファイア
セレクタ１２は、ＤＭＡポインタセレクタ２で選択され
たポインタの値をインクリメントして書き戻し、装置外
部からの１データのＤＭＡ動作が終了する。続いて複数
のデータが入力される場合は上記操作が繰り返される。

【００２０】以上のように、本実施の形態２のデータ転
送装置によれば、入力されたデータは、入力された時間
のＤＭＡポインタ制御信号３のレベルに加え、ポインタ
モディファイア制御信号１３のレベルにより、ＤＭＡポ
インタ１に保持されている複数のポインタの示す番地の
メモリに貯えられ、ＤＭＡポインタ制御信号３のレベル
により振り分けられる。したがって１つのデータＩ／Ｏ
の流れから、複数の番地を先頭または最後尾または固定
番地のみとするデータ系列にデータを展開転送すること
ができる。

【００２１】（実施の形態３）図３は本発明の請求項３
に対応する実施の形態３におけるデータ転送装置の構成
を示すものである。本実施の形態は、上記実施の形態２
に、ＤＭＡポインタに対するオフセットを加えるオフセ
ットアダー１４と、そのオフセットを１つ記憶するオフ
セットラッチ１５とを追加したものであり、他の構成は
実施の形態２と同じなので、同じ構成要素には同じ符号
を付して重複した説明は省略する。

【００２２】次に本実施の形態における動作について説
明する。装置外部からデータが１つ装置にＩ／Ｏバス４
を通して与えられると、そのデータはＩ／Ｏバッファ５
貯えられる。次にＤＭＡポインタセレクタ制御信号３の
信号レベルにより、ＤＭＡポインタセレクタ２が制御さ
れる。この制御方法の一例は、ＤＭＡポインタ制御信号
３の信号レベルがＨｉｇｈレベルである場合、ＤＭＡポ
インタ１のポインタ（１）を入出力されるものとして選
択するように、ＤＭＡポインタセレクタ２が制御され、
ＤＭＡポインタ制御信号３の信号レベルがＬｏｗレベル
である場合、ＤＭＡポインタ１のポインタ（２）を入出
力されるものとして選択するように、ＤＭＡポインタセ
レクタ２が制御される。以下の説明はこの例での説明を
行うが、この逆の場合もありうる。さらには、ＤＭＡポ
インタ制御信号３の時間変化パターンにより、ポインタ
（１）から（Ｎ）までのうちの１つを選ばせることが可
能である。

【００２３】装置外部からデータが１つ装置に与えられ
たその時刻に、ＤＭＡポインタ制御信号３にレベルＨｉ
ｇｈの信号が与えられていると、上記のとおりにＤＭＡ
ポインタセレクタ２が制御され、ＤＭＡポインタ１のポ
インタ（１）が選択される。次にオフセットラッチ１５
に保持された値と、ＤＭＡポインタセレクタ２によって
選ばれた、ＤＭＡポインタ１のポインタ（１）の値がオ
フセットアダー１４により加算され、加算結果の値がア
ドレスバス８に与えられ、アドレスバス８の示す番地の
メモリ７に、データバス６を通じて、Ｉ／Ｏバッファ５
の値が転送され保持される。

【００２４】次にポインタモディファイア制御信号１３
の信号レベルにより、ポインタモディファイアセレクタ
１２が制御される。この制御方法の一例は、ポインタモ
ディファイア制御信号１３の信号レベルがＨｉｇｈレベ
ルである場合、ポインタモディファイアセレクタ１２が
ＤＭＡポインタセレクタ２で選択されたポインタをイン
クリメントして書き戻すように制御され、ポインタモデ
ィファイア制御信号１３の信号レベルがＬｏｗレベルで
ある場合、ＤＭＡポインタセレクタ２で選択されたポイ
ンタをデクリメントして書き戻すように制御されるとい
うものである。以下の説明はこの例での説明を行うが、
この逆の場合もありうる。さらには、ポインタモディフ
ァイアセレクタ制御信号１３の時間変化パターンによ
り、パス１０を通った、ＤＭＡポインタセレクタ２で選
択されたポインタを変化させずに書き戻すように制御さ
せることも可能である。

【００２５】ここではデータの入力される時刻に、ポイ
ンタモディファイア制御信号１３の信号レベルがＨｉｇ
ｈであったとする。その場合、ポインタモディファイア
セレクタ１２は、ＤＭＡポインタセレクタ２で選択され
たポインタの値をインクリメントして書き戻し、装置外
部からの１データのＤＭＡ動作が終了する。続いて複数
のデータが入力される場合は上記操作が繰り返される。

【００２６】以上のように、本実施の形態３のデータ転
送装置によれば、入力されたデータは、入力された時間
のＤＭＡポインタ制御信号３のレベルに加え、ポインタ
モディファイア制御信号１３のレベルにより、ＤＭＡポ
インタ１に保持されている複数のポインタの示す番地に
オフセットラッチ１５の値を加えた番地のメモリに貯え
られる。したがって１つのデータＩ／Ｏの流れから、複
数の番地を先頭または最後尾または固定番地のみ、また
はそれぞれに１つのオフセットを加えたものとするデー
タ系列にデータを展開転送することができる。

【００２７】（実施の形態４）図４は本発明の請求項４
に対応する実施の形態４におけるデータ転送装置の構成
を示すものである。本実施の形態は、上記実施の形態２
に、ＤＭＡポインタに対するオフセットを加えるオフセ
ットアダー１４と、そのオフセットを複数記憶するオフ
セットラッチ１６と、複数のオフセットから１つをオフ
セットセレクタ制御信号１８に従って選択するオフセッ
トセレクタ１７とを追加したものであり、他の構成は実
施の形態２と同じなので、同じ構成要素には同じ符号を
付して重複した説明は省略する。

【００２８】次に本実施の形態における動作について説
明する。装置外部からデータが１つ装置にＩ／Ｏバス４
を通して与えられると、そのデータはＩ／Ｏバッファ５
貯えられる。次にＤＭＡポインタセレクタ制御信号３の
信号レベルにより、ＤＭＡポインタセレクタ２が制御さ
れる。この制御方法の一例は、ＤＭＡポインタ制御信号
３の信号レベルがＨｉｇｈレベルである場合、ＤＭＡポ
インタ１のポインタ（１）を入出力されるものとして選
択するように、ＤＭＡポインタセレクタ２が制御され、
ＤＭＡポインタ制御信号３の信号レベルがＬｏｗレベル
である場合、ＤＭＡポインタ１のポインタ（２）を入出
力されるものとして選択するように、ＤＭＡポインタセ
レクタ２が制御される。以下の説明はこの例での説明を
行うが、この逆の場合もありうる。さらには、ＤＭＡポ
インタ制御信号３の時間変化パターンにより、ポインタ
（１）から（Ｎ）までのうちの１つを選ばせることが可
能である。

【００２９】装置外部からデータが１つ装置に与えられ
たその時刻に、ＤＭＡポインタ制御信号３にレベルＨｉ
ｇｈの信号が与えられていると、上記のとおりにＤＭＡ
ポインタセレクタ２が制御され、ＤＭＡポインタ１のポ
インタ（１）が選択される。次にオフセットセレクタ制
御信号１８により、オフセットセレクタ１７が制御され
る。この制御方法の一例は、オフセットセレクタ制御信
号１８の信号レベルがＨｉｇｈレベルである場合、オフ
セットラッチ１６のうちの１つのオフセット（１）をオ
フセットアダー１４の入力として選択する、オフセット
セレクタ制御信号１８の信号レベルがＬｏｗレベルであ
る場合、オフセットアダー１４の出力ではなく、ＤＭＡ
ポインタセレクタ２の出力の値をそのままアドレスバス
に与えるように制御される。以下の説明はこの例での説
明を行うが、この逆の場合もありうる。さらには、オフ
セットセレクタ制御信号１８の時間変化パターンによ
り、オフセット（１）から（Ｎ）までのうちの１つを選
ばせることが可能である。

【００３０】上記の制御法によりオフセットラッチ１６
に保持されている値のうちの一つと、ＤＭＡポインタセ
レクタ２によって選ばれた、ＤＭＡポインタ１のポイン
タ（１）の値がオフセットアダー１４により加算され、
加算結果もしくは、ＤＭＡポインタセレクタ２の値その
ものの値がアドレスバス８に与えられ、アドレスバス８
の示す番地のメモリ７に、データバス６を通じて、Ｉ／
Ｏバッファ５の値が転送され保持される。

【００３１】次にポインタモディファイア制御信号１３
の信号レベルにより、ポインタモディファイアセレクタ
１２が制御される。この制御方法の一例は、ポインタモ
ディファイア制御信号１３の信号レベルがＨｉｇｈレベ
ルである場合、ポインタモディファイアセレクタ１２が
ＤＭＡポインタセレクタ２で選択されたポインタをイン
クリメントして書き戻すように制御され、ポインタモデ
ィファイア制御信号１３の信号レベルがＬｏｗレベルで
ある場合、ＤＭＡポインタセレクタ２で選択されたポイ
ンタをデクリメントして書き戻すように制御されるとい
うものである。以下の説明はこの例での説明を行うが、
この逆の場合もありうる。さらには、Ｄポインタモディ
ファイアセレクタ制御信号１３の時間変化パターンによ
り、パス１０を通った、ＤＭＡポインタセレクタ２で選
択されたポインタを変化させずに書き戻すように制御さ
せることも可能である。

【００３２】ここではデータの入力される時刻に、ポイ
ンタモディファイア制御信号１３の信号レベルがＨｉｇ
ｈであったとする。その場合、ポインタモディファイア
セレクタ１２は、ＤＭＡポインタセレクタ２で選択され
たポインタの値をインクリメントして書き戻し、装置外
部からの１データのＤＭＡ動作が終了する。続いて複数
のデータが入力される場合は上記操作が繰り返される。

【００３３】以上のように、本実施の形態４のデータ転
送装置によれば、入力されたデータは、入力された時間
のＤＭＡポインタ制御信号３のレベルに加え、ポインタ
モディファイア制御信号１３のレベルおよび、オフセッ
トセレクタ制御信号１８のレベルにより、ＤＭＡポイン
タ１に保持されている複数のポインタの示す番地に複数
のオフセットラッチ１５のうちの１つの値を加えた番地
のメモリに貯えられる。したがって１つのデータＩ／Ｏ
の流れから、複数の番地を先頭または最後尾または固定
番地のみ、またはそれぞれに複数種類のオフセットを加
えたものとするデータ系列にデータを展開転送すること
ができる。

【００３４】

【発明の効果】本発明は、上記実施の形態から明らかな
ように、１つのディジタルＩ／Ｏのデータ列に含まれる
複数の意味を持ったデータ列を、異なった先頭番地をも
つ複数のデータ系列に展開して転送することが可能であ
り、振り分け操作が不必要なデータ転送装置を実現でき
るという有利な効果が得られる。

【図面の簡単な説明】

【図１】本発明の実施の形態１におけるデータ転送装置
１を示すブロック図

【図２】本発明の実施の形態２におけるデータ転送装置
１を示すブロック図

【図３】本発明の実施の形態３におけるデータ転送装置
１を示すブロック図

【図４】本発明の実施の形態４におけるデータ転送装置
１を示すブロック図

【図５】従来のデータ転送装置の構成を示すブロック図

【符号の説明】

１ ＤＭＡポインタ ２ ＤＭＡポインタセレクタ２ ３ ＤＭＡポインタセレクタ制御信号 ４ Ｉ／Ｏバス ５ Ｉ／Ｏバッファ ６ データバス ７ メモリ ８ アドレスバス ９ インクリメンタ １０ パス １１ デクリメンタ １２ ポインタモディファイアセレクタ １３ ポインタモディファイア制御信号 １４ オフセットアダー １５ オフセットラッチ １６ オフセットラッチ １７ オフセットセレクタ １８ オフセットセレクタ制御信号

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数のＤＭＡポインタと、前記ＤＭＡポ
   インタに入出力されるデータをＤＭＡポインタセレクタ
   制御信号に従って選択するＤＭＡポインタセレクタと、
   装置外部との間でデータを入出力するＩ／Ｏバスと、前
   記Ｉ／Ｏバスのデータを一時的に蓄えるＩ／Ｏバッファ
   と、装置内部のデータ通路となるデータバスと、データ
   を蓄えるメモリと、前記メモリのアクセス番地を与える
   アドレスバスと、前記ＤＭＡポインタをインクリメント
   するインクリメンタとを備え、１つのデータＩ／Ｏの流
   れから、複数の番地を先頭とするデータ系列にデータを
   展開転送することを特徴とするデータ転送装置。
2. 【請求項２】 ＤＭＡポインタをスルー出力するパス
   と、前記パスをデクリメントするデクリメンタと、ＤＭ
   Ａポインタをスルー出力させるか、インクリメントさせ
   るか、デクリメントさせるかを、ポインタモディファイ
   ア制御信号に従って選択するポインタモディファイアセ
   レクタとを備え、１つのデータＩ／Ｏの流れから、複数
   の番地を先頭または最後尾または固定番地のみとするデ
   ータ系列にデータを展開転送することを特徴とする請求
   項１記載のデータ転送装置。
3. 【請求項３】 ＤＭＡポインタに対するオフセットを加
   えるオフセットアダーと、そのオフセットを１つ記憶す
   るオフセットラッチとを備え、１つのデータＩ／Ｏの流
   れから、複数の番地を先頭または最後尾または固定番地
   のみ、またはそれぞれに１つのオフセットを加えたもの
   とするデータ系列にデータを展開転送することを特徴と
   する請求項２記載のデータ転送装置。
4. 【請求項４】 ＤＭＡポインタに対するオフセットを加
   えるオフセットアダーと、そのオフセットを複数記憶す
   るオフセットラッチと、複数のオフセットから１つをオ
   フセットセレクタ制御信号に従って選択するオフセット
   セレクタとを備え、１つのデータＩ／Ｏの流れから、複
   数の番地を先頭または最後尾または固定番地のみ、また
   はそれぞれに複数種類のオフセットを加えたものとする
   データ系列にデータを展開転送することを特徴とする請
   求項２記載のデータ転送装置。