JPH10312374A - ベクトル演算処理装置 - Google Patents

ベクトル演算処理装置

Info

Publication number
JPH10312374A
JPH10312374A JP12246997A JP12246997A JPH10312374A JP H10312374 A JPH10312374 A JP H10312374A JP 12246997 A JP12246997 A JP 12246997A JP 12246997 A JP12246997 A JP 12246997A JP H10312374 A JPH10312374 A JP H10312374A
Authority
JP
Japan
Prior art keywords
vector
data
register
processing
machine cycle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12246997A
Other languages
English (en)
Inventor
Tadaharu Kawaguchi
忠春 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Computertechno Ltd
Original Assignee
NEC Computertechno Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Computertechno Ltd filed Critical NEC Computertechno Ltd
Priority to JP12246997A priority Critical patent/JPH10312374A/ja
Publication of JPH10312374A publication Critical patent/JPH10312374A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)
  • Complex Calculations (AREA)

Abstract

(57)【要約】 【課題】 同一ヘ゛クトルレシ゛スタの要素を2つ以上の同一処理
を含むヘ゛クトル演算器により1マシンサイクルに2要素以上の演算を
行い、複数のヘ゛クトル演算器を有効使用し、従来の2倍以上
のスヒ゜ート゛でヘ゛クトル演算を行なうヘ゛クトル演算処理装置を提供
する。 【解決手段】 1、2はヘ゛クトル演算器であり、少なくとも1
種以上の演算処理が可能である。ヘ゛クトルレシ゛スタ20、ヘ゛クトルレシ
゛スタ21、ヘ゛クトルレシ゛スタ22およびヘ゛クトルレシ゛スタ23は、ヘ゛クトルテ゛ータ
を格納するレシ゛スタであり、格納されているヘ゛クトルテ゛ータの要
素テ゛ータが1マシンサイクルあたり2要素あるいは1要素で読みださ
れる。分配手段30は、リート゛テ゛ータレシ゛スタ31、リート゛レシ゛スタ32、リー
ト゛テ゛ータレシ゛スタ33とリート゛レシ゛スタ34とのヘ゛クトルの要素テ゛ータをマシン
サイクル毎に分配供給する。10は処理要素数制御手段であ
り、ヘ゛クトル演算器1およびヘ゛クトル演算器2とヘ゛クトル要素供給
元であるヘ゛クトルレシ゛スタ20、ヘ゛クトルレシ゛スタ21および演算結果格
納先であるヘ゛クトルレシ゛スタ24の動作を監視する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ベクトル演算にお
けるベクトルレジスタとベクトル演算器とを制御するベ
クトル演算処理装置に関するものである。
【0002】
【従来の技術】従来、科学技術計算においては、ベクト
ルデータを取り扱う場合が非常に多いため、スーパーコ
ンピュータなどには大量のベクトルデータに対する演算
を1命令で実行するベクトル演算命令が用意されてい
る。そして、スーパーコンピュータ等は、複数のベクト
ルレジスタおよび複数のベクトル演算器を設けることに
より大量のデータ演算を高速に処理している。
【0003】図2は、この種のベクトル演算処理装置の
基本的な一例を示すブロック図である。この図におい
て、1および2は、一種類の演算を行うベクトル演算器
であり、供給されるベクトル要素のデータの演算処理を
行う。20および21は、ベクトルレジスタであり、ベ
クトル演算器1に対し供給するベクトル要素のデータを
記憶している。22および23は、ベクトルレジスタで
あり、ベクトル演算器2に対し供給するベクトル要素の
データを記憶している。
【0004】31は、リードレジスタであり、ベクトル
レジスタ20に記憶されているベクトル要素のデータを
ベクトル演算器1へマシンサイクルごとに1要素づつ供
給する。32は、リードレジスタであり、ベクトルレジ
スタ21に記憶されているベクトル要素のデータをベク
トル演算器1へマシンサイクルごとに1要素づつ供給す
る。
【0005】33は、リードレジスタであり、ベクトル
演算器2へマシンサイクルごとに1要素づつ供給される
ベクトルレジスタ22に記憶されているベクトル要素の
データの1要素のデータを保持している。34は、リー
ドレジスタであり、ベクトル演算器2へマシンサイクル
ごとに供給されるベクトルレジスタ23に記憶されてい
るベクトル要素のデータの1要素のデータを保持してい
る。
【0006】24は、ベクトルレジスタであり、ベクト
ル演算器1の演算結果のデータが格納される。25は、
ベクトルレジスタであり、ベクトル演算器2の演算結果
のデータが格納される。
【0007】40はライトレジスタであり、マシンサイ
クル毎にベクトルレジスタ24へ書き込まれるベクトル
演算器1からの演算結果のベクトルの1要素のデータを
記憶する。41はライトレジスタであり、マシンサイク
ル毎にベクトルレジスタ25へ書き込まれるベクトル演
算器2からの演算結果のベクトルの1要素のデータを記
憶する。
【0008】ベクトルレジスタ20とベクトルレジスタ
21に格納されているベクトル要素のデータは、リード
データレジスタ30、31を経て1マシンサイクル毎に
ベクトル演算器1に1要素のデータづつ供給される。ま
た、ベクトルレジスタ22とベクトルレジスタ23に格
納されているベクトル要素のデータは、リードデータレ
ジスタ32、33を経て1マシンサイクル毎にベクトル
演算器2に2要素のデータづつ供給されるよう接続され
ている。
【0009】さらに、おのおののベクトル演算器1、2
において、ベクトルレジスタより供給されたベクトル要
素のデータは、時系列に連続して処理される。そして、
おのおののベクトル演算器1、2からの演算結果の1要
素のデータは、ライトレジスタ40および41を介し
て、それぞれベクトルレジス24、25に1マシンサイ
クル毎に1要素の速度で格納される。
【0010】11は制御回路であり、ベクトル演算器1
とベクトル要素データの供給元であるベクトルレジスタ
20、21との間、およびベクトル演算器1とベクトル
レジスタ24との間のベクトルの要素のデータの転送制
御を行う。また、制御回路11は、ベクトル演算器2と
ベクトル要素データの供給元であるベクトルレジスタ2
2、23との間、およびベクトル演算器1とベクトルレ
ジスタ25との間のベクトルの要素のデータの転送制御
を行う。
【0011】次に、上述したベクトル演算処理装置の動
作を図2を用いて説明する。たとえば、ベクトル演算器
1は、加算処理をベクトル演算器2は、論理演算処理を
行うものとする。そして、ここで Y(I)=A(I)+B(I)、(I=1、2、・・・
N;Nは自然数) のベクトル演算を処理する場合、制御回路11は、本従
来例における処理によりベクトルレジスタ20に格納さ
れたベクトルデータAとベクトルレジスタ22に格納さ
れたベクトルデータBとのおのおの1マシンサイクル毎
に1要素のデータの読みだしを開始させる。
【0012】これにより、読みだされたベクトルデータ
Aの1要素のデータは、リードレジスタ31を介しベク
トル演算器1に供給される。また、読みだされたベクト
ルデータBの1要素のデータは、リードレジスタ32を
介し、ベクトル演算器1へ供給される。そして、制御回
路11は、ベクトル演算器1の使用状況をチェックし、
未使用であることを確認した後、ベクトル演算器1にベ
クトル加算処理の実行を開始させる。
【0013】次に、制御回路11は、ベクトル演算器1
による演算結果の加算結果Y(I)をライトレジスタ4
0を介して、ベクトルレジスタ24へ格納する。そし
て、制御回路11は、1マシンサイクル毎にベクトルレ
ジスタ20およびベクトルレジスタ21からそれぞれベ
クトルデータAとベクトルデータBとをベクトル演算器
1へ供給し、加算演算処理を行わせる。
【0014】これにより、制御回路11は、1マシンサ
イクル毎にベクトル演算器1により行われる1要素デー
タの演算処理の結果Y(I)をベクトルレジスタ24
へ、1マシンサイクル毎に順次格納する。
【0015】また、制御回路11は、ベクトルレジスタ
22に記憶されているベクトルデータとベクトルレジス
タ23に記憶されているベクトルデータとのベクトル演
算器2による演算結果のデータをベクトルレジスタ25
へ格納する制御を前記ベクトル演算器1の処理に並行し
て実行できるよう制御する。
【0016】この場合、処理要素数をNとすると、処理
時間は「N×1マシンサイクル」の値にオーバーヘッド
を加えたものとなる。上述したベクトル演算処理装置に
おいて、おのおののベクトル演算器1およびベクトル演
算器2は、1マシンサイクル毎に1要素のデータの演算
処理を行う動作しかできない。
【0017】そのため、さらにベクトル演算処理の性能
を高めるために、同時動作可能なベクトルレジスタとベ
クトル演算器を増やしていたので、従来例においては、
八一ドウェア量が増大するという欠点があった。また、
上記のような式をベクトル演算器1を用いて処理する際
には、ベクトル演算器2は使用されない状態であり、従
来例においては、実装されているベクトル演算器1およ
び2が有効に活用されないという欠点があった。
【0018】そこで、特開昭61−151781では、
本従来例に、同一要素を同時に異種演算器で処理可能と
するために、ベクトルレジスタからの読みだしパスを2
系統用意している。そして、たとえばパスの1系統は、
ベクトル加算器に、他の1系統はベクトル乗算器にベク
トル要素を供給させるよう構成している。これにより、
1つのベクトルレジスタからの読みだし操作は、1マシ
ンサイクルに2要素を実現させている。
【0019】しかし、ベクトルレジスタからは並列に2
系統の読みだし動作を行なうことができるが、おのおの
の読みだされたデータは、別々のベクトル演算器にしか
供給できないので、各ベクトル演算器へのデータ供給
は、1マシンサイクルに1要素となる。したがって、ベ
クトル演算器の処理サイクルは、本従来例と同様に1マ
シンサイクルに1要素となる。
【0020】
【発明が解決しようとする課題】上述したように、従来
のベクトル演算処理装置では、おのおののベクトル演算
器は、1マシンサイクルに1要素で動作しており、さら
にベクトル性能を高めるためには、同時動作可能なベク
トルレジスタとベクトル演算器を追加することにより、
1マシンサイクル当たりの処理要素数を増やしていたた
め、ハードウェア量が膨大に増大してしまう欠点があっ
た。また、ベクトル演算の処理内容によっては、使用さ
れないベクトル演算器もあり、従来のベクトル演算処理
装置には、構成されたベクトル演算器が有効に活用でき
ない問題があった。
【0021】本発明はこのような背景の下になされたも
ので、複数のベクトルレジスタと複数の演算器とを用い
て、1マシンサイクルに1要素で演算処理するか、ある
いは同一ベクトルレジスタの要素を2つ以上の同一処理
が含まれるベクトル演算器により1マシンサイクルに2
要素以上で演算処理するかを選択でき、実装されている
複数のベクトル演算器を有効に使用し、従来の2倍以上
のスピードでベクトル演算処理を行なうベクトル演算処
理装置を提供することにある。
【0022】
【課題を解決するための手段】請求項1記載の発明は、
一連の順序づけられた要素を連続して演算するベクトル
演算処理装置において、少なくとも2つ以上の組み合わ
せで同一演算処理が可能な複数のベクトル演算器と、こ
の復数のベクトル演算器に対して被演算ベクトルデータ
の供給が可能な複数の第1の記憶手段と、この複数の第
1の記憶手段のいずれかから前記ベクトル演算器へ前記
被演算ベクトルデータの供給を行う分配手段と、前記分
配手段にマシンサイクルあたりの処理可能な前記被演算
ベクトルデータ数を指示し、かつマシンサイクルあたり
の処理可能な前記被演算ベクトルデータ数に応じた数の
ベクトル演算器に演算処理を指示する処理要素数制御手
段と、前記複数のベクトル演算器による演算結果のベク
トルデータを格納する複数の第2の記憶手段とを具備す
ることを特徴とする。
【0023】請求項2記載の発明は、請求項1記載のベ
クトル演算処理装置において、前記ベクトル演算器は、
複数の種類の演算機能を持ち、前記処理要素数制御手段
により演算機能が選択されることを特徴とする。
【0024】請求項3記載の発明は、請求項1または請
求項2記載のベクトル演算処理装置において、前記処理
要素数制御手段は、複数の前記ベクトル演算器の使用状
況に応じて、実行するベクトル演算の演算処理速度を可
変とすることを特徴とする。
【0025】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について説明する。図1は本発明の一実施形態に
よるベクトル演算処理装置の構成を示すブロック図であ
る。この図において、1、2はベクトル演算器であり、
少なくとも1種以上の演算処理が可能である。
【0026】たとえば、ベクトル演算器1は、制御信号
103により演算処理が制御され、ベクトルデータの加
算演算処理またはシフト演算処理処理を行う。またベク
トル演算器1は、分配手段30により供給が制御された
ベクトルレジスタ20とベクトルレジスタ21とのベク
トルデータ、またはベクトルレジスタ22とベクトルレ
ジスタ23とのベクトルデータの演算処理を1マシンサ
イクル毎に時系列に行い、演算結果をベクトルレジスタ
24へライトレジスタ40を介して1マシンサイクル当
たり1要素データの速度で時系列に格納する。
【0027】また、ベクトル演算器2は、制御信号10
3により演算処理が制御され、ベクトルデータの加算演
算処理または論理演算処理を行う。またベクトル演算器
2は、分配手段30により供給が制御されたベクトルレ
ジスタ20とベクトルレジスタ21とのベクトルデー
タ、またはベクトルレジスタ22とベクトルレジスタ2
3とのベクトルデータの演算処理を1マシンサイクル毎
に時系列に行い、演算結果をベクトルレジスタ25へラ
イトレジスタ41を介して1マシンサイクル当たり1要
素データの速度で時系列に格納する。
【0028】ベクトルレジスタ20、ベクトルレジスタ
21、ベクトルレジスタ22およびベクトルレジスタ2
3は、ベクトルデータを格納するレジスタであり、格納
されているベクトルデータの要素データが1マシンサイ
クルあたり2要素あるいは1要素で読みだされる。
【0029】分配手段30は、リードデータレジスタ3
1とリードレジスタ32とに格納されているベクトルの
要素データ、またはリードデータレジスタ33とリード
レジスタ34とに格納されているベクトルの要素データ
をマシンサイクル毎にベクトル演算器1かベクトル演算
器2のどちらか一方に1要素データずつ供給するか、あ
るいはベクトル演算器1とベクトル演算器2の両方に各
々1要素データずつ供給するようにベクトルの要素デー
タを分配する。
【0030】31は分配手段30を構成するリードレジ
スタであり、ベクトルレジスタ20から読みだされた要
素データを同時に2要素保持することが出来る。32は
分配手段30を構成するリードレジスタであり、ベクト
ルレジスタ21から読みだされた要素データを同時に2
要素保持することが出来る。
【0031】33は分配手段30を構成するリードレジ
スタであり、ベクトルレジスタ22から読みだされた要
素データを同時に2要素保持することが出来る。34は
分配手段30を構成するリードレジスタであり、ベクト
ルレジスタ23から読みだされた要素データを同時に2
要素保持することが出来る。
【0032】10は処理要素数制御手段であり、ベクト
ル演算器1およびベクトル演算器2とベクトル要素供給
元であるベクトルレジスタ20、ベクトルレジスタ21
および演算結果格納先であるベクトルレジスタ24の動
作を監視する。
【0033】また、同様に処理要素数制御手段10は、
ベクトル演算器2およびベクトル演算器1とベクトル要
素供給元であるベクトルレジスタ22、ベクトルレジス
タ23および演算結果格納先であるベクトルレジスタ2
5の動作を監視する。
【0034】さらに、処理要素数制御手段10は、上述
の監視結果によりベクトル演算器1で行う加算演算処理
またはシフト演算処理と、ベクトル演算器1で行う論理
演算処理または加算演算処理のなかで、同種の演算処理
が2つある加算処理を行う場合を検知する。
【0035】また、処理要素数制御手段10は、上述の
検知によりベクトル演算器1およびベクトル演算器2の
両方が未使用の場合のみ、ベクトルデータの要素データ
をベクトルレジスタ20、ベクトルレジスタ21または
ベクトルレジスタ22、ベクトルレジスタ23から1マ
シンサイクル当たり2要素データの読みだし速度で読み
だし、ベクトル演算器1およびベクトル演算器2へ供給
させる様に分配手段30を制御する。
【0036】また、処理要素数制御手段10は、ベクト
ル演算器1およびベクトル演算器2を制御し、おのおの
の演算結果をベクトルレジスタ24またはベクトルレジ
スタ25へ格納させるようにする。
【0037】さらに、処理要素数制御手段10は、同種
の演算処理が2つある加算処理を行う場合で、かつ、ベ
クトル演算器1およびベクトル演算器2が互いに未使用
の場合のみ以外は1マシンサイクル当たり1要素データ
での通常処理を行うように、ベクトルレジスタ20、ベ
クトルレジスタ21とベクトルレジスタ22、ベクトル
レジスタ23とについて1マシンサクル当たり1要素の
読みだし速度の選択と開始とを制御し、演算させた後、
演算結果をベクトルレジスタ24またはベクトルレジス
タ25へ格納させる。
【0038】次に、図1を参照し、一実施形態の動作例
を説明する。例えば、たとえば、 Y(X)=A(X)+B(X)、(X=1、2、・・・、
N;Nは自然数) を処理する場合に、処理要素数制御手段10は、加算処
理を行なうことのできるベクトル演算器1およびベクト
ル演算器2の使用状況をチェックする。
【0039】そして、処理要素数制御手段10は、両演
算器とも未使用であることを確認すると信号101によ
りベクトルレジスタ20に格納されたベクトルデータA
とベクトルレジスタ21に格納されたベクトルデータB
とをおのおの1マシンサイクル当たり2要素データの速
度で読みだしを開始する。
【0040】その結果、ベクトルレジスタ20から読み
だされたベクトルデータAの要素データは、1マシンサ
イクル当たり2要素データの速度で分配手段30へ供給
される。そして、分配手段30は、リードデータレジス
タ31においてベクトル要素(A(1)、A(2)、A
(3)、A(4)、A(5)、A(6)、……)を連続
して1マシンサイクル当たり2要素データの速度により
格納する。
【0041】そして、分配手段30は、処理要素数制御
手段10からの制御信号102によりベクトル演算器1
とベクトル演算器2との両方におのおの1マシンサイク
ル当たり1要素データの割合で分配する。すなわち、ベ
クトル演算器1には、処理要素数制御手段10からの制
御信号102によりリードデータレジスタ31からA
(1)、A(3)、A(5)、…(以下A1とする)が
マシンサイクル毎に供給される。
【0042】そして、ベクトル演算器2には、処理要素
数制御手段10からの制御信号102によりリードデー
タレジスタ31からA(2)、A(4)、A(6)、…
(以下A2とする)がマシンサイクル毎に供給される。
【0043】また、同様に並行して、ベクトルレジスタ
21から読みだされたベクトルデータBの要素データ
は、1マシンサイクル当たり2要素データの速度で分配
手段30へ供給される。分配手段30は、リードデータ
レジスタ32においてベクトル要素 (B(1)、B
(2)、B(3)、B(4)、B(5)、B(6)、…
…)を連続して1マシンサイクル当たり2要素データの
速度により格納する。
【0044】そして、分配手段30は、処理要素数制御
手段10からの指示である制御信号102によりベクト
ル演算器1とベクトル演算器2との両方におのおの1マ
シンサイクル当たり1要素データの割合で分配する。す
なわち、ベクトル演算器1には、処理要素数制御手段1
0からの制御信号102によりB(1)、B(3)、B
(5)、…(以下B1とする)がマシンサイクル毎に供
給される。
【0045】そして、ベクトル演算器2には、処理要素
数制御手段10からの制御信号102によりB(2)、
B(4)、B(6)…(以下B2とする)がマシンサイ
クル毎に供給される。
【0046】この結果、ベクトル演算器1は、処理要素
数制御手段10からの制御信号103によりリードデー
タレジスタ31とリードレジスタ32とから供給された
ベクトルの要素データA1およびベクトルの要素データ
B1を1マシンサイクル当たり1要素の割合で加算処理
する。
【0047】そして、ベクトル演算器1は、加算結果Y
1(すなわちY(1)、Y(3)、Y(5)、…)をラ
イトレジスタ40を介して1マシンサイクル当たり1要
素データの割合でベクトルレジスタ24へ格納する。
【0048】また、同時に、ベクトル演算器2は、ベク
トル演算器1と並行して、処理要素数制御手段10から
の制御信号103により、リードデータレジスタ31と
リードレジスタ32とから供給されたベクトルの要素デ
ータA2およびベクトルの要素データB2を1マシンサ
イクル当たり1要素の割合で加算処理する。
【0049】そして、ベクトル加算器2は、加算結果Y
2(すなわちY(2)、Y(4)、Y(6)…)をライ
トレジスタ41を介して1マシンサイクル当たり1要素
データ割合でベクトルレジスタ25へ格納する。
【0050】この時、処理されるベクトルの要素データ
数をNとすると、演算処理時間は(N/2)×マシンサ
イクルにオーバーヘッド時間を加えたものとなる。この
結果、演算処理時間は、従来例におけるベクトル演算処
理装置の約1/2となる。
【0051】次に、処理要素数制御手段10が加算処理
を行なうことのできるベクトル演算器1およびベクトル
演算器2の使用状況をチェックした際に、片方の演算器
が使用中の場合、たとえば、処理要素数制御手段10
は、ベクトル演算器2が論理演算を処理中であることを
認識する。
【0052】これにより、処理要素数制御手段10は、
制御信号101によりベクトルレジスタ20に格納され
たベクトルデータAとベクトルレジスタ21に格納され
たベクトルデータBとをおのおの1マシンサイクル当た
り1要素データの速度で読みだしを開始する。この読み
だされたベクトルデータAとベクトルデータBとは、1
マシンサイクル当たり1要素データ速度で分配手段30
に供給される。
【0053】そして、分配手段30においては、リード
データレジスタ31がベクトルの要素データA(すなわ
ちA(1)、A(2)、A(3)、A(4)、A
(5)、A(6)、…)を1マシンサイクル当たり1要
素データの速度で格納する。また、リードデータレジス
タ31は、処理要素数制御手段10の制御信号101に
よりベクトルの要素データを1マシンサイクル当たり1
要素データの速度でベクトル演算器1のみに供給する。
【0054】同様に、並行して分配手段30において
は、リードデータレジスタ32がベクトルの要素データ
B(すなわちB(1)、B(2)、B(3)、B
(4)、B(5)、B(6)、…)を1マシンサイクル
当たり1要素データの速度で格納する。また、リードデ
ータレジスタ32は、処理要素数制御手段10の制御信
号101によりベクトルの要素データを1マシンサイク
ル当たり1要素データの速度でベクトル演算器1のみに
供給する。
【0055】ベクトル演算器1はリードデータレジスタ
31とベクトルレジスタ32とから供給されるベクトル
の要素データAおよびベクトルの要素データBを1マシ
ンサイクル当たり1要素データで加算処理する。そし
て、ベクトル演算器1は加算結果Y(すなわちY
(1)、Y(2)、Y(3)、Y(4)、Y(5)、Y
(6)…)をライトレジスタ40を介して1マシンサイ
クル当たり1要素データの速度でベクトルレジスタ24
へ格納する。この時、処理要素数をNとすると、処理時
間はL×マシンサイクルにオーバーへッドを加えたもの
になる。
【0056】なお、上述の説明において、ベクトル演算
処理装置は、1ベクトルレジスタの同時読みだし要素デ
ータの数と同種の演算処理を行うベクトル演算器の個数
を2つで構成していたが、3つ以上で構成しても構わな
い。ここで、処理要素データ数をNとし、ベクトル演算
器の個数をM(自然数)とすると、処理時間は、(N/
M)xマシンサイクルにオーバーヘッドを加えたものに
なり、さらにベクトル演算処理の性能を向上させること
ができる。
【0057】以上説明したように、本発明のベクトル演
算処理装置では、複数個のベクトルレジスタとベクトル
演算器とを用いて1マシンサイクル当たり1要素データ
の演算処理を行うか、または同一ベクトルレジスタの要
素を同一処理を含む複数のベクトル演算器を用いて1マ
シンサイクル当たり複数要素データの演算処理を行うか
を制御する処理要素数制御手段を設けることにより、少
量のハードウェア量の追加によって、演算器を有効に使
いベクトル演算性能を従来例のベクトル演算処理装置の
2倍以上に向上させることが可能となる。
【0058】すなわち、実施形態におけるベクトル演算
処理装置は、通常ベクトル処理速度の複数個のベクトル
レジスタと複数のベクトル演算器を用い、1マシンサイ
クル当たり1要素データの演算処理から、重複する同種
演算を行うベクトル演算器の個数倍まで処理速度を可変
にしてベクトル処理を行い、内蔵するベクトル演算器を
有効活用している。
【0059】
【発明の効果】請求項1記載の発明は、一連の順序づけ
られた要素を連続して演算するベクトル演算処理装置に
おいて、少なくとも2つ以上の組み合わせで同一演算処
理が可能な複数のベクトル演算器と、この復数のベクト
ル演算器に対して被演算ベクトルデータの供給が可能な
複数の第1の記憶手段と、この複数の第1の記憶手段の
いずれかから前記ベクトル演算器へ前記被演算ベクトル
データの供給を行う分配手段と、前記分配手段にマシン
サイクルあたりの処理可能な前記被演算ベクトルデータ
数を指示し、かつマシンサイクルあたりの処理可能な前
記被演算ベクトルデータ数に応じた数のベクトル演算器
に演算処理を指示する処理要素数制御手段と、前記複数
のベクトル演算器による演算結果のベクトルデータを格
納する複数の第2の記憶手段とを具備するため、内蔵す
るベクトル演算器を有効に活用でき、通常ベクトル処理
速度の複数個のベクトルレジスタと複数のベクトル演算
器を用い、1マシンサイクル当たり1要素データの演算
処理から1マシンサイクル当たり重複する同種演算を行
うベクトル演算器の個数倍まで処理速度を可変にしてベ
クトル処理を行い、かつ複数個のベクトルレジスタとベ
クトル演算器とを用いて1マシンサイクル当たり1要素
データの演算処理を行うか、または同一ベクトルレジス
タの要素を同一処理を含む複数のベクトル演算器を用い
て1マシンサイクル当たり複数要素データの演算処理を
行うかを処理要素数制御手段により制御することがで
き、少量のハードウェア量の追加によって、演算器を有
効に使いベクトル演算性能を従来例のベクトル演算処理
装置の2倍以上に向上させることが可能となる効果があ
る。
【0060】請求項2記載の発明は、請求項1記載のベ
クトル演算処理装置において、前記ベクトル演算器は、
複数の種類の演算機能を持ち、前記処理要素数制御手段
により演算機能が選択されるため、内蔵するベクトル演
算器を有効に活用でき、通常ベクトル処理速度の複数個
のベクトルレジスタと複数のベクトル演算器を用い、1
マシンサイクル当たり1要素データの演算処理から1マ
シンサイクル当たり重複する同種演算を行うベクトル演
算器の個数倍まで処理速度を可変にしてベクトル処理を
行える効果がある。
【0061】請求項3記載の発明は、請求項1または請
求項2記載のベクトル演算処理装置において、前記処理
要素数制御手段は、複数の前記ベクトル演算器の使用状
況に応じて、実行するベクトル演算の演算処理速度を可
変とするため、複数個のベクトルレジスタとベクトル演
算器とを用いて1マシンサイクル当たり1要素データの
演算処理を行うか、または同一ベクトルレジスタの要素
を同一処理を含む複数のベクトル演算器を用いて1マシ
ンサイクル当たり複数要素データの演算処理を行うかを
処理要素数制御手段により制御することができる効果が
ある。
【0062】
【図面の簡単な説明】
【図1】 本発明の一実施形態によるベクトル演算処理
装置のブロック図である。
【図2】 従来例によるベクトル演算処理装置のブロッ
ク図である。
【符号の説明】
1、2 ベクトル演算器 10 処理要素数制御手段 11 制御手段 101、104 信号線 20、21、22、23、24、25 ベクトルレジス
タ 30 分配手段 31、32、33、34 リードレジスタ 40、41 ライトレジスタ

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 一連の順序づけられた要素を連続して演
    算するベクトル演算処理装置において、 少なくとも2つ以上の組み合わせで同一演算処理が可能
    な複数のベクトル演算器と、 この復数のベクトル演算器に対して被演算ベクトルデー
    タの供給が可能な複数の第1の記憶手段と、 この複数の第1の記憶手段のいずれかから前記ベクトル
    演算器へ前記被演算ベクトルデータの供給を行う分配手
    段と、 前記分配手段にマシンサイクルあたりの処理可能な前記
    被演算ベクトルデータ数を指示し、かつマシンサイクル
    あたりの処理可能な前記被演算ベクトルデータ数に応じ
    た数のベクトル演算器に演算処理を指示する処理要素数
    制御手段と、 前記複数のベクトル演算器による演算結果のベクトルデ
    ータを格納する複数の第2の記憶手段と、 を具備することを特徴とするベクトル演算処理装置。
  2. 【請求項2】 前記ベクトル演算器は、複数の種類の演
    算機能を持ち、前記処理要素数制御手段により演算機能
    が選択されることを特徴とする請求項1記載のベクトル
    演算処理装置。
  3. 【請求項3】 前記処理要素数制御手段は、複数の前記
    ベクトル演算器の使用状況に応じて、実行するベクトル
    演算の演算処理速度を可変とすることを特徴とする請求
    項1または請求項2記載のベクトル演算処理装置。
JP12246997A 1997-05-13 1997-05-13 ベクトル演算処理装置 Pending JPH10312374A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12246997A JPH10312374A (ja) 1997-05-13 1997-05-13 ベクトル演算処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12246997A JPH10312374A (ja) 1997-05-13 1997-05-13 ベクトル演算処理装置

Publications (1)

Publication Number Publication Date
JPH10312374A true JPH10312374A (ja) 1998-11-24

Family

ID=14836626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12246997A Pending JPH10312374A (ja) 1997-05-13 1997-05-13 ベクトル演算処理装置

Country Status (1)

Country Link
JP (1) JPH10312374A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9361065B2 (en) 2013-03-22 2016-06-07 Fujitsu Limited Processor and processing method
US10877764B2 (en) 2018-03-08 2020-12-29 Nec Corporation Vector processor, operation performing method, and non-transitory computer-readable recording medium for recording program

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9361065B2 (en) 2013-03-22 2016-06-07 Fujitsu Limited Processor and processing method
US10877764B2 (en) 2018-03-08 2020-12-29 Nec Corporation Vector processor, operation performing method, and non-transitory computer-readable recording medium for recording program

Similar Documents

Publication Publication Date Title
US7424504B2 (en) Arithmetic processor for accomodating different field sizes
JPWO1995009399A1 (ja) マルチプロセッサ
US5625834A (en) Information processing section and system for operating a plurality of vector pipeline sets in two different modes
KR910000787B1 (ko) 데이타 처리 가속기
JPH0773156A (ja) データ駆動型情報処理装置
JPH10312374A (ja) ベクトル演算処理装置
KR960003045B1 (ko) 마이크로프로세서
JP2793357B2 (ja) 並列演算装置
JP2560120B2 (ja) 演算装置
JPH0756648B2 (ja) 並列演算処理装置
JP2004334297A (ja) 並列演算処理装置及び並列演算処理方法
JP2001167084A (ja) ベクトル演算処理装置及びベクトルデータ移送方法
JPH025104A (ja) 演算処理装置
US5644745A (en) Apparatus for replacing data availability information for an instruction subsequent to a branch with previous availability information upon branch prediction failure
JPH04349570A (ja) 情報処理装置
CN120179974A (zh) 多模式稀疏矩阵向量乘法加速器及加速系统
JPH09205346A (ja) ディジタルフィルタ
JPH0223434A (ja) マルチタスクトレース方式
JP2748404B2 (ja) 2項データメモリ
JP2004070692A (ja) マルチプロセッサシステム
JPH04181373A (ja) ベクトル処理装置
JPH04181374A (ja) ベクトル処理装置
JPH04199428A (ja) レジスタ装置およびレジスタ割り付け方法
JPS6238946A (ja) 演算処理装置
Astrahan et al. The logical design of a digital computer for a large-scale real-time application

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010327