JPH10313248A

JPH10313248A - Ｐｌｌ周波数シンセサイザ

Info

Publication number: JPH10313248A
Application number: JP9122287A
Authority: JP
Inventors: Masahiro Adachi; 正浩足達
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1997-05-13
Filing date: 1997-05-13
Publication date: 1998-11-24
Anticipated expiration: 2017-05-13
Also published as: JP3006540B2

Abstract

(57)【要約】【課題】全てのチャンネル周波数においてセットリン
グタイムを遅くすることなく、Ｃ／Ｎが高く、かつ、リ
ファレンスリークの少ないスペクトル特性を実現できる
ＰＬＬ周波数シンセサイザを提供すること。【解決手段】チャージポンプ回路３が、位相引き込み
時は出力可変電圧範囲が広くなり、位相引き込み完了後
は発生するスイッチングノイズを抑えるように動作する
構成とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＰＬＬ周波数シン
セサイザに関し、特に、位相引き込み時とロック時でチ
ャージポンプ回路のスイッチング特性を切り替えるＰＬ
Ｌ周波数シンセサイザに関する。

【０００２】

【従来の技術】図５は、従来のＰＬＬ周波数シンセサイ
ザの一構成例を示す図である。

【０００３】本従来例は図５に示すように、所定の周波
数を有する周波数信号ｆoutを生成し、出力する電圧制
御発振器（以下、ＶＣＯと称する）１０５と、ＶＣＯ１
０５から出力された周波数信号ｆoutを分周することに
より、シグナル信号ｆsigを生成し、出力するプログラ
マブル分周器１０１と、外部から入力されるリファレン
ス信号ｆrefとプログラマブル分周器１０１から出力さ
れたシグナル信号ｆsigとの位相を比較することによ
り、その位相差信号を生成し、出力する位相比較器１０
２と、位相比較器１０２から出力された位相差信号に応
じた電流を出力するチャージポンプ回路１０３と、チャ
ージポンプ回路１０３から出力された電流を積分すると
ともに雑音成分を除去して電圧に変換するループフィル
タ１０４とから構成されており、ループフィルタ１０４
において変換された電圧に基づいて、ＶＣＯ１０５から
出力される周波数信号の周波数が制御されている。

【０００４】また、チャージポンプ回路１０３は、出力
Ａに電流を流し込む定電流源１３１と、出力Ａから電流
を引き抜く定電流源１３２と、位相比較器１０２のＵＰ
出力端子にゲートが接続されたスイッチングトランジス
タ１３０と、位相比較器１０２のＤＯＷＮ出力端子にゲ
ートが接続されたスイッチングトランジスタ１３３とか
ら構成されている。

【０００５】このようにＰＬＬループを構成することに
よって、ｆout＝ｆref×Ｎとなる任意の周波数信号を、分周数Ｎを設定することで
得ることができる。

【０００６】以下に、上記のように構成されたＰＬＬ周
波数シンセサイザにおける位相比較器１０２及びチャー
ジポンプ回路１０３の動作について説明する。

【０００７】図６は、図５に示した位相比較器１０２及
びチャージポンプ回路１０３の動作を説明するためのタ
イミングチャートである。

【０００８】図６に示すように、位相比較器１０２のＵ
Ｐ出力端子及びＤＯＷＮ出力端子に“Ｌ”レベル信号が
出力されている場合、スイッチングトランジスタ１３０
がＯＮ状態となるとともに、スイッチングトランジスタ
１３３がＯＦＦ状態となり、出力Ａには定電流源１３２
で定められる定電流Ｉpが流れ込む（Ｉp(source)）。

【０００９】また、位相比較器１０２のＵＰ出力端子及
びＤＯＷＮ出力端子に“Ｈ”レベル信号が出力されてい
る場合、スイッチングトランジスタ１３０がＯＦＦ状態
となるとともに、スイッチングトランジスタ１３３がＯ
Ｎ状態となり、出力Ａから、定電流源１３３で定められ
る定電流Ｉｐが引き抜かれる（Ｉp(sink)）。

【００１０】また、位相比較器１０２のＵＰ出力端子に
“Ｈ”レベル信号が、ＤＯＷＮ出力端子に“Ｌ”レベル
信号がそれぞれ出力されている場合、スイッチングトラ
ンジスタ１３０及びスイッチングトランジスタ１３３が
共にＯＦＦ状態となるため、出力Ａにおいて、電流の流
れ込みも引き抜きも行われない。

【００１１】また、位相比較器１０２のＵＰ出力端子に
“Ｌ”レベル信号が、ＤＯＷＮ出力端子に“Ｈ”レベル
信号がそれぞれ出力されている場合、スイッチングトラ
ンジスタ１３０及びスイッチングトランジスタ１３３が
共にＯＮ状態となるため、Ｉp(source)＝Ｉp(sink)であ
れば、出力Ａからは、電流が出力されない。

【００１２】一般に、無線通信に用いられるＰＬＬ周波
数シンセサイザにおいては、高いＣ／Ｎが求められるた
め、位相比較器にリセット信号遅延回路やアンチ・バッ
クラッシュ回路を設け（「ＰＬＬ周波数シンセサイザ・
回路設計法」小沢利行著１９９４年７月１０日総合電子
出版社発行Ｐ１３５，１３６参照）、不感帯が生じるこ
とを回避している。

【００１３】しかしながら、遅延回路等を設けることに
よって、位相差が存在する場合においても誤差信号が出
力されなくなることはなくなるが、シグナル信号とリフ
ァレンス信号とが完全に同相で入力された場合において
も、位相比較器１０２のＵＰ出力信号（スイッチングト
ランジスタ１３０をＯＮ）とＤＯＷＮ出力信号（スイッ
チングトランジスタ１３３をＯＮ）とが出力される状態
が生じてしまう。

【００１４】

【発明が解決しようとする課題】上述したように従来の
ＰＬＬ周波数シンセサイザにおいては、高いＣ／Ｎを実
現するために位相比較器に不感帯回避のための遅延回路
を設けるなどの工夫がなされている。

【００１５】しかし、この位相比較器にて生成される位
相差信号が原因で、逆に、チャージポンプ回路のスイッ
チング動作によって、出力に電流揺らぎが生じ、Ｃ／Ｎ
が劣化したり、リファレンスリークが大きくなる等の問
題が生じてしまう。

【００１６】ここで、Ｃ／Ｎが高く、リファレンスリー
クが小さな条件は、下式によって与えられる。

【００１７】

【数１】

【００１８】そのため、チャージポンプ回路内のスイッ
チングトランジスタにおいては、ゲート・拡散層結合容
量をできるだけ小さくし、それにより、高速なスイッチ
ング動作及びスイッチングノイズの低減（定電流源がス
イッチング動作の影響を受けない）を図る必要がある。

【００１９】ところが、スイッチングトランジスタの大
きさを小さくすると、オン抵抗が大きくなるため、チャ
ージポンプ回路の出力可変電圧範囲（チャージポンプ出
力電流Ｉpを一定値でとれる出力電圧範囲）が狭くなっ
てしまい、特に、ＶＣＯの中心周波数（ＶＣＯ制御電圧
＝ＶＣＣ／２における発振周波数）から、離れているＨ
ＩＧＨチャンネル（以下、Ｈｃｈと称する）（ＶＣＯの
出力周波数が高いチャンネル＝ＶＣＯ制御電圧が高いチ
ャンネル）あるいはＬＯＷチャンネル（以下、Ｌｃｈと
称する）（ＶＣＯの出力周波数が低いチャンネル＝ＶＣ
Ｏ制御電圧が低いチャンネル）へのセットリングタイム
が遅くなってしまうといった問題が生じてしまう。

【００２０】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、全てのチャ
ンネル周波数においてセットリングタイムを遅くするこ
となく、Ｃ／Ｎが高く、かつ、リファレンスリークの少
ないスペクトル特性を実現できるＰＬＬ周波数シンセサ
イザを提供することを目的とする。

【００２１】

【課題を解決するための手段】上記目的を達成するため
に本発明は、所定の周波数を有する周波数信号を生成
し、出力する電圧制御発振器と、該電圧制御発振器から
出力された周波数信号の周波数を分周するプログラマブ
ル分周器と、外部から入力されるリファレンス信号と前
記プログラマブル分周器にて分周された周波数信号との
位相を比較し、比較結果を位相差信号として出力する位
相比較器と、複数のスイッチング素子を具備し、前記位
相比較器から出力された位相差信号に応じた電流を出力
するチャージポンプ回路と、該チャージポンプ回路から
出力された電流を積分するとともに雑音成分を除去して
電圧に変換するループフィルタとを有し、該ループフィ
ルタにおいて変換された電圧に基づいて、前記電圧制御
発振器から出力される周波数信号の周波数が制御される
ＰＬＬ周波数シンセサイザにおいて、前記チャージポン
プ回路の出力可変電圧範囲及び前記スイッチング素子の
スイッチング特性が可変であることを特徴とする。

【００２２】また、前記チャージポンプ回路は、位相引
き込み時は出力可変電圧範囲が広くなり、位相引き込み
完了後は発生するスイッチングノイズを抑えるように動
作することを特徴とする。

【００２３】また、前記チャージポンプ回路は、大きさ
が大きくオン抵抗が小さな第１のトランジスタと、該第
１のトランジスタと並列に接続され、ゲート・拡散層容
量を小さくしてスイッチングノイズが抑えられた第２の
トランジスタとを前記スイッチング素子として有し、位
相引き込み時は前記第１のトランジスタ及び前記第２の
トランジスタにより出力電流を制御し、位相引き込み完
了後は前記第１のトランジスタの動作を停止させ、前記
第２のトランジスタのみにより出力電流を制御すること
を特徴とする。

【００２４】また、外部から入力されるリファレンス信
号をカウントし、カウント値に基づいた信号を出力する
プログラマブルカウンタを有し、該プログラマブルカウ
ンタから出力される信号に基づいて、前記スイッチング
素子のスイッチ制御が行われることを特徴とすることを
特徴とする。

【００２５】（作用）上記のように構成された本発明に
おいては、チャージポンプ回路が、位相引き込み時は出
力可変電圧範囲が広くなり、位相引き込み完了後は発生
するスイッチングノイズを抑えるように動作するので、
全ての設定チャンネル周波数で安定なセットリングタイ
ムを維持しつつ、Ｃ／Ｎ特性及びリファレンスリーク特
性の向上が図られる。

【００２６】

【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。

【００２７】図１は、本発明の周波数ＰＬＬシンセサイ
ザの実施の一形態を示す図である。

【００２８】本形態は図１に示すように、所定の周波数
を有する周波数信号ｆoutを生成し、出力する電圧制御
発振器（以下、ＶＣＯと称する）５と、ＶＣＯ５から出
力された周波数信号ｆoutを分周することにより、シグ
ナル信号ｆsigを生成し、出力するプログラマブル分周
器１と、外部から入力されるリファレンス信号ｆrefと
プログラマブル分周器１から出力されたシグナル信号ｆ
sigとの位相を比較することにより、その位相差信号を
生成し、出力する位相比較器２と、位相比較器２から出
力された位相差信号に応じた電流を出力するチャージポ
ンプ回路３と、チャージポンプ回路３から出力された電
流を積分するとともに雑音成分を除去して電圧に変換す
るループフィルタ４と、外部から入力されるリファレン
ス信号ｆrefをカウントし、カウント値に基づいた信号
を出力するプログラマブルカウンタ６とから構成されて
おり、ループフィルタ４において変換された電圧に基づ
いて、ＶＣＯ５から出力される周波数信号の周波数が制
御され、また、プログラマブルカウンタ６から出力され
た信号は、位相比較器２から出力された位相差信号とと
もにチャージポンプ回路３に入力されている。

【００２９】なお、チャージポンプ回路３は、出力Ａに
電流を流し込む定電流源３１と、出力Ａから電流を引き
抜く定電流源３２と、位相比較器２の出力端子ＵＰａに
ゲートが接続されたスイッチングトランジスタ３０ａ
と、位相比較器２の出力端子ＵＰａに入力端子が接続さ
れたインバータ２０と、プログラマブルカウンタ６から
出力された信号とインバータ２０から出力された信号と
が入力され、両者の論理積を反転させた信号を出力する
ＮＡＮＤゲート２１と、位相比較器２の出力端子ＤＯＷ
Ｎａから出力された信号とプログラマブルカウンタ６か
ら出力された信号とが入力され、両者の論理積を出力す
るＡＮＤゲート２２と、位相比較器２の出力端子ＤＯＷ
Ｎａにゲートが接続されたスイッチングトランジスタ３
３ａと、スイッチングトランジスタ３０ａと並列に接続
され、ＮＡＮＤゲート２１の出力端子ＵＰｂにゲートが
接続されたスイッチングトランジスタ３０ｂと、スイッ
チングトランジスタ３３ａと並列に接続され、ＡＮＤゲ
ート２２の出力端子ＤＯＷＮｂにゲートが接続されたス
イッチングトランジスタ３３ｂとから構成されている。
なお、第１のトランジスタとなるスイッチングトランジ
スタ３０ｂ，３３ｂは、ゲートサイズ（Ｗ（ゲート幅）
／Ｌ（ゲート長））が大きく、かつ、オン抵抗が小さな
ものであり、また、第２のトランジスタとなるスイッチ
ングトランジスタ３０ａ，３３ａは、ゲート・拡散層結
合容量が小さく、高速スイッチング動作及び低スイッチ
ングノイズを実現できるものである。また、スイッチン
グトランジスタ３０ｂ，３３ｂにおいては、スイッチン
グトランジスタ３０ｂ，３３ｂのオン抵抗（サイズ）に
よってチャージポンプ回路３の出力可変電圧範囲が決定
されることを考慮して設計する必要があり、また、スイ
ッチングトランジスタ３０ａ，３３ａにおいては、チャ
ージポンプ回路３の出力使用電圧範囲で定電流源３１，
３２で定まる出力電流Ｉpを流すことができる最小サイ
ズに設計するよう留意する必要がある。

【００３０】ここで、プログラマブルカウンタ６におい
ては、外部から入力されるリファレンス信号ｆrefがカ
ウントされ、そのカウント値が予め設定されたカウント
値になるまで“Ｈ”レベル信号が出力され、カウント値
が予め設定されたカウント値となると“Ｌ”レベル信号
が出力される。なお、プログラマブルカウンタ６におい
て予め設定されるカウント値は、カウント時間（ｆref
をカウントする回数）が位相引き込み動作が完了する時
間とほぼ一致するような値とする。

【００３１】以下に、上記のように構成されたＰＬＬ周
波数シンセサイザにおけるチャージポンプ回路３の制御
について説明する。

【００３２】まず、位相引き込み時においては、プログ
ラマブルカウンタ６におけるカウント値が、予め設定さ
れたカウント値まで達していないため、プログラマブル
カウンタ６からは“Ｈ”レベル信号が出力されている。
そのため、位相比較器２の出力端子ＵＰａに出力されて
いる信号とＮＡＮＤゲート２１の出力端子ＵＰｂに出力
されている信号との論理、及び位相比較器２の出力端子
ＤＯＷＮａに出力されている信号とＡＮＤゲート２２の
出力端子ＤＯＷＮｂに出力されている信号との論理はそ
れぞれ一致している。

【００３３】位相比較器２の出力端子ＵＰａに出力され
ている信号によってスイッチングトランジスタ３０ａが
制御され、また、ＮＡＮＤゲート２１の出力端子ＵＰｂ
に出力されている信号によってスイッチングトランジス
タ３０ｂが制御され、定電流源３１で定まる電流Ｉp(so
urce)の出力Ａへの流し込みが決定される。このとき、
位相比較器２の出力端子ＵＰａに出力されている信号、
すなわちスイッチングトランジスタ３０ａのゲートに印
加される信号と、ＮＡＮＤゲート２１の出力端子ＵＰｂ
に出力されている信号、すなわちスイッチングトランジ
スタ３０ｂのゲートに印加される信号の論理は互いに一
致しているため、スイッチングトランジスタ３０ａ，３
０ｂは同時にＯＮ状態あるいはＯＦＦ状態となる。

【００３４】また、位相比較器２の出力端子ＤＯＷＮａ
に出力されている信号によってスイッチングトランジス
タ３３ａが制御され、また、ＡＮＤゲート２２の出力端
子ＤＯＷＮｂに出力されている信号によってスイッチン
グトランジスタ３３ｂが制御され、定電流源３２で定ま
る電流Ｉp(sink)の出力Ａからの引き抜きが決定され
る。このとき、位相比較器２の出力端子ＤＯＷＮａに出
力されている信号、すなわちスイッチングトランジスタ
３３ａのゲートに印加される信号と、ＡＮＤゲート２２
の出力端子ＤＯＷＮｂに出力されている信号、すなわち
スイッチングトランジスタ３３ｂのゲートに印加される
信号の論理も互いに一致しているため、スイッチングト
ランジスタ３３ａ，３３ｂは同時にＯＮ状態あるいはＯ
ＦＦ状態となる。

【００３５】上記のような構成とすることにより、ＰＬ
Ｌ周波数シンセサイザにおける位相引き込み動作中は、
チャージポンプ回路のスイッチングトランジスタ３０
ｂ，３３ｂのオン抵抗が小さくなり、それにより、出力
可変電圧範囲が広くなる。そのため、ＶＣＯ５から出力
される周波数信号の周波数をどのチャンネル周波数（発
振周波数）に設定しても、オーバーダンピングを起こさ
ずに安定したスピード（セットリングタイム）で位相引
き込み動作を実現することができる。

【００３６】その後、位相引き込みがほぼ完了すると、
プログラマブルカウンタ６におけるカウント値が、予め
設定された値に達し、プログラマブルカウンタ６から
“Ｌ”レベル信号が出力される。

【００３７】すると、ＮＡＮＤゲート２１の出力端子Ｕ
Ｐｂが“Ｈ”レベルとなり、それにより、スイッチング
トランジスタ３０ｂのスイッチング動作が停止される。

【００３８】また、ＡＮＤゲート２２の出力端子ＤＯＷ
Ｎｂが“Ｌ”レベルとなり、それにより、スイッチング
トランジスタ３３ｂのスイッチング動作が停止される。

【００３９】つまり、位相比較器２の出力端子ＵＰａに
出力されている信号によって、ゲート・拡散層結合容量
が小さなスイッチングトランジスタ３０ａのみが制御さ
れ、定電流源３１で定まる電流Ｉp(source)の出力Ａへ
の流し込みが決定されるとともに、位相比較器２の出力
端子ＤＯＷＮｂに出力されている信号によって、ゲート
・拡散層結合容量が小さなスイッチングトランジスタ３
３ａのみが制御され、定電流源３２で定まる電流Ｉp(si
nk)の出力Ａからの引き抜きが決定される。

【００４０】このような構成とすることにより、ＰＬＬ
周波数シンセサイザにおける位相引き込み動作がほば完
了すると、位相引き込み時に使用した、オン抵抗の小さ
なスイッチングトランジスタ３０ｂ，３３ｂがＯＦＦ状
態に設定され、チャージポンプ回路３のスイッチング動
作である電流流し込み（Ｉp(source)）と電流引き抜き
（Ｉp(sink)）とが、ゲート・拡散層結合容量が小さな
スイッチングトランジスタ３０ａ，３３ａのみで決定さ
れるため、高速かつ少ないスイッチングノイズでスイッ
チング制御が可能となり、それにより、スイッチング動
作が原因で発生する出力電圧の揺らぎを抑え、ＶＣＯ発
振周波数の揺らぎ（出力電圧の揺らぎと正比例）や、リ
ファレンスリークを減少させることができる。なお、プ
ログラマブルカウンタ６のカウント値には、チャージポ
ンプ回路３のスイッチングトランジスタ切り替え動作
が、セットリングタイムに影響を与えないような最適値
を設定する。

【００４１】上記のように構成された本形態において
は、チャージポンブ回路３内のスイッチングトランジス
タの特性を、位相引き込み動作時は、オン抵抗が小さく
なるよう設定し、それにより、チャージポンプ回路３の
出力可変電圧範囲を広くとって、セットリングタイム
が、設定されるチャンネル周波数に依存性をもたないよ
うにし、位相引き込みがほぼ完了したら、スイッチング
ノイズが小さくなるようにしてチャージポンプ出力電圧
の揺らぎや、リファレンスリークを抑えるよう制御され
ている。

【００４２】以下に、上述したＰＬＬ周波数シンセサイ
ザの計算機シミュレーション結果について説明する。

【００４３】図２及び図３は、ＰＬＬ周波数シンセサイ
ザにおけるＶＣＯ制御電圧特性を示す図であり、（ａ）
は図５に示したＰＬＬ周波数シンセサイザにおけるＶＣ
Ｏ制御電圧特性を示す図、（ｂ）は図１に示したＰＬＬ
周波数シンセサイザにおけるＶＣＯ制御電圧特性を示す
図である。

【００４４】なお、図１に示したＰＬＬ周波数シンセサ
イザにおいては、チャージポンプ回路３内の各スイッチ
ングトランジスタのゲートサイズ（ゲート幅（μｍ）／
ゲート長（μｍ））を、スイッチングトランジスタ３０
ａ＝１００／１，スイッチングトランジスタ３０ｂ＝４
００／１，スイッチングトランジスタ３３ａ＝１００／
１，スイッチングトランジスタ３３ｂ＝４００／１にそ
れぞれ設定し、図５に示したＰＬＬ周波数シンセサイザ
においては、チャージポンプ回路１０３内の各スイッチ
ングトランジスタのゲートサイズを、スイッチングトラ
ンジスタ１３０＝５００／１，スイッチングトランジス
タ３３＝５００／１にそれぞれ設定した。

【００４５】また、図２においては、横軸に時間をと
り、縦軸にＶＣＯ制御電圧をとってＶＣＯ制御電圧がＬ
ｃｈ（０．５Ｖ）からＨｃｈ（２．０Ｖ）に収束する時
間（セットリングタイム）が本発明と従来例とで比較さ
れた結果が示されており、図３においては、ＶＣＯ制御
電圧が十分に収束した時間（３．５μｓ〜４μｓ）にお
ける波形が拡大表示（１．９９Ｖ〜２．０１Ｖ）されて
いる。なお、図３においては、１０ｎｓ周期に現れる波
形の波高値がリファレンスリーク量を（本シミュレーシ
ョンはリファレンス信号を１００ＭＨｚで実施）、ま
た、ＶＣＯ設定制御電圧２Ｖに対する波形全体の揺らぎ
がＣ／Ｎをそれぞれ決定すると考えて差し支えがない。

【００４６】図２及び図３に示したシミュレーション結
果からもわかるように、本発明は従来例と同等なセット
リングタイムでリファレンスリークとＣ／Ｎ特性の改善
を図ることができる。

【００４７】（他の実施の形態）図４は、本発明の周波
数ＰＬＬシンセサイザの他の実施の形態を示す図であ
る。

【００４８】本形態は図４に示すように、図１に示した
ものに対して、プログラマブルカウンタ６が設けられて
おらず、チャージポンプ回路３内のスイッチングトラン
ジスタの制御に外部から入力されるロック検出信号（Ｌ
Ｄ信号）が用いられている部分のみが異なり、その他の
構成については同様である。

【００４９】本形態におけるチャージポンプ回路３の動
作は、図１に示したものと全く同一であるが、本形態に
おいては、プログラマブルカウンタ６を必要としないた
め、少ない回路規模で簡単にスイッチングトランジスタ
の切り替え制御を行うことができる。

【００５０】

【発明の効果】以上説明したように本発明においては、
チャージポンプ回路が、位相引き込み時は出力可変電圧
範囲が広くなり、位相引き込み完了後は発生するスイッ
チングノイズを抑えるように動作する構成としたため、
全ての設定チャンネル周波数で安定に、セットリングタ
イムを維持しつつ、Ｃ／Ｎ特性及びリファレンスリーク
特性の向上を図ることができる。

【図面の簡単な説明】

【図１】本発明の周波数ＰＬＬシンセサイザの実施の一
形態を示す図である。

【図２】ＰＬＬ周波数シンセサイザにおけるＶＣＯ制御
電圧特性を示す図であり、（ａ）は図５に示したＰＬＬ
周波数シンセサイザにおけるＶＣＯ制御電圧特性を示す
図、（ｂ）は図１に示したＰＬＬ周波数シンセサイザに
おけるＶＣＯ制御電圧特性を示す図である。

【図３】ＰＬＬ周波数シンセサイザにおけるＶＣＯ制御
電圧特性を示す図であり、（ａ）は図５に示したＰＬＬ
周波数シンセサイザにおけるＶＣＯ制御電圧特性を示す
図、（ｂ）は図１に示したＰＬＬ周波数シンセサイザに
おけるＶＣＯ制御電圧特性を示す図である。

【図４】本発明の周波数ＰＬＬシンセサイザの他の実施
の形態を示す図である。

【図５】従来のＰＬＬ周波数シンセサイザの一構成例を
示す図である。

【図６】図５に示した位相比較器及びチャージポンプ回
路の動作を説明するためのタイミングチャートである。

【符号の説明】

１プログラマブル分周器２位相比較器３チャージポンプ回路４ループフィルタ５電圧制御発振器（ＶＣＯ）６プログラマブルカウンタ２０インバータ２１ＮＡＮＤゲート２２ＡＮＤゲート３０ａ，３０ｂ，３３ａ，３３ｂスイッチングトラ
ンジスタ３１，３２定電流源

Claims

【特許請求の範囲】

【請求項１】所定の周波数を有する周波数信号を生成
し、出力する電圧制御発振器と、該電圧制御発振器から出力された周波数信号を分周する
プログラマブル分周器と、外部から入力されるリファレンス信号と前記プログラマ
ブル分周器にて分周された周波数信号との位相を比較
し、比較結果を位相差信号として出力する位相比較器
と、複数のスイッチング素子を具備し、前記位相比較器から
出力された位相差信号に応じた電流を出力するチャージ
ポンプ回路と、該チャージポンプ回路から出力された電流を積分すると
ともに雑音成分を除去して電圧に変換するループフィル
タとを有し、該ループフィルタにおいて変換された電圧に基づいて、
前記電圧制御発振器から出力される周波数信号の周波数
が制御されるＰＬＬ周波数シンセサイザにおいて、前記チャージポンプ回路の出力可変電圧範囲及び前記ス
イッチング素子のスイッチング特性が可変であることを
特徴とするＰＬＬ周波数シンセサイザ。
【請求項２】請求項１に記載のＰＬＬ周波数シンセサ
イザにおいて、前記チャージポンプ回路は、位相引き込み時は出力可変
電圧範囲が広くなり、位相引き込み完了後は発生するス
イッチングノイズを抑えるように動作することを特徴と
するＰＬＬ周波数シンセサイザ。
【請求項３】請求項１または請求項２に記載のＰＬＬ
周波数シンセサイザにおいて、前記チャージポンプ回路は、大きさが大きくオン抵抗が小さな第１のトランジスタ
と、該第１のトランジスタと並列に接続され、ゲート・拡散
層容量を小さくしてスイッチングノイズが抑えられた第
２のトランジスタとを前記スイッチング素子として有
し、位相引き込み時は前記第１のトランジスタ及び前記第２
のトランジスタにより出力電流を制御し、位相引き込み完了後は前記第１のトランジスタの動作を
停止させ、前記第２のトランジスタのみにより出力電流
を制御することを特徴とするＰＬＬ周波数シンセサイ
ザ。
【請求項４】請求項３に記載のＰＬＬ周波数シンセサ
イザにおいて、外部から入力されるリファレンス信号をカウントし、カ
ウント値に基づいた信号を出力するプログラマブルカウ
ンタを有し、該プログラマブルカウンタから出力される信号に基づい
て、前記スイッチング素子のスイッチ制御が行われるこ
とを特徴とすることを特徴とするＰＬＬ周波数シンセサ
イザ。