JPH10319918A - 映像圧縮回路 - Google Patents
映像圧縮回路Info
- Publication number
- JPH10319918A JPH10319918A JP12932297A JP12932297A JPH10319918A JP H10319918 A JPH10319918 A JP H10319918A JP 12932297 A JP12932297 A JP 12932297A JP 12932297 A JP12932297 A JP 12932297A JP H10319918 A JPH10319918 A JP H10319918A
- Authority
- JP
- Japan
- Prior art keywords
- horizontal
- liquid crystal
- crystal panel
- lines
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【課題】 ライン数768 、１ラインの画素数1024のＸＧ
Ａの映像をフレームメモリを用いずに圧縮し、縦600 画
素、横800 画素のＳＶＧＡ対応の液晶パネルを用いたプ
ロジェクタのスクリーンに表示する。 【解決手段】 ライン数768 のＸＧＡの映像信号をサン
プルホールド回路１でサンプリングし、所要画素数ずつ
液晶パネル４に印加する。ＰＬＬ回路２で生成したH-sy
ncに同期したクロックを表示制御部３に入力し、サンプ
ルホールド回路１のサンプリングクロック、液晶パネル
４の水平・垂直レジスタを制御するクロックH-CKおよび
V-CKを生成する。このH-CKおよびV-CKを４ラインごとに
１ライン停止し、当該ラインで液晶パネルの水平・垂直
レジスタの動作を停止し、表示されるライン数を４分の
３に圧縮する。
Ａの映像をフレームメモリを用いずに圧縮し、縦600 画
素、横800 画素のＳＶＧＡ対応の液晶パネルを用いたプ
ロジェクタのスクリーンに表示する。 【解決手段】 ライン数768 のＸＧＡの映像信号をサン
プルホールド回路１でサンプリングし、所要画素数ずつ
液晶パネル４に印加する。ＰＬＬ回路２で生成したH-sy
ncに同期したクロックを表示制御部３に入力し、サンプ
ルホールド回路１のサンプリングクロック、液晶パネル
４の水平・垂直レジスタを制御するクロックH-CKおよび
V-CKを生成する。このH-CKおよびV-CKを４ラインごとに
１ライン停止し、当該ラインで液晶パネルの水平・垂直
レジスタの動作を停止し、表示されるライン数を４分の
３に圧縮する。
Description
【０００１】
【発明の属する技術分野】本発明は映像圧縮回路に係
り、ＸＧＡ（水平ライン数768 、１水平ラインの画素数
1024）の映像をＳＶＧＡ対応（垂直600 画素、水平800
画素）の液晶パネルを用いたプロジェクタの画面に画面
切れを生じずに表示するものに関する。
り、ＸＧＡ（水平ライン数768 、１水平ラインの画素数
1024）の映像をＳＶＧＡ対応（垂直600 画素、水平800
画素）の液晶パネルを用いたプロジェクタの画面に画面
切れを生じずに表示するものに関する。
【０００２】
【従来の技術】水平ライン数が768 で１水平ラインの画
素数が1024のＸＧＡの映像を、垂直に600 画素、水平が
800 画素のＳＶＧＡ対応の液晶パネルを用いたプロジェ
クタのスクリーン等に表示した場合、ＸＧＡの映像はス
クリーンからはみ出す。この映像をＳＶＧＡ対応のスク
リーンに収めるため、例えば、水平方向はサンプリング
クロック周波数をＸＧＡのドットクロック周波数×800
（画素）÷1024（画素）に設定して画素数を圧縮し、垂
直方向は水平ライン８本を６本に圧縮する方法が用いら
れるが、水平ライン数を圧縮するには演算のためにフレ
ームメモリおよびラインメモリ等が必要で、コストが上
昇する。
素数が1024のＸＧＡの映像を、垂直に600 画素、水平が
800 画素のＳＶＧＡ対応の液晶パネルを用いたプロジェ
クタのスクリーン等に表示した場合、ＸＧＡの映像はス
クリーンからはみ出す。この映像をＳＶＧＡ対応のスク
リーンに収めるため、例えば、水平方向はサンプリング
クロック周波数をＸＧＡのドットクロック周波数×800
（画素）÷1024（画素）に設定して画素数を圧縮し、垂
直方向は水平ライン８本を６本に圧縮する方法が用いら
れるが、水平ライン数を圧縮するには演算のためにフレ
ームメモリおよびラインメモリ等が必要で、コストが上
昇する。
【０００３】
【発明が解決しようとする課題】本発明はこのような点
に鑑み、ＸＧＡの映像の水平ライン数をフレームメモリ
を用いずに圧縮し、ＳＶＧＡ対応の液晶パネルを用いた
プロジェクタ等のスクリーンからはみ出さずに表示でき
るようにすることにある。
に鑑み、ＸＧＡの映像の水平ライン数をフレームメモリ
を用いずに圧縮し、ＳＶＧＡ対応の液晶パネルを用いた
プロジェクタ等のスクリーンからはみ出さずに表示でき
るようにすることにある。
【０００４】
【課題を解決するための手段】本発明は上述の課題を解
決するため、入力される映像信号をサンプリング・ホー
ルドし液晶パネルに入力するサンプルホールド回路と、
映像信号と共に入力される水平同期信号に同期した信号
を生成するＰＬＬ回路と、ＰＬＬ回路よりの信号に基づ
き前記サンプルホールド回路および液晶パネルを制御す
る表示制御部とからなり、前記表示制御部により液晶パ
ネルを所要水平ライン数ごとに１水平ラインの駆動を停
止し、水平ライン数を圧縮するようにした映像圧縮回路
を提供するものである。
決するため、入力される映像信号をサンプリング・ホー
ルドし液晶パネルに入力するサンプルホールド回路と、
映像信号と共に入力される水平同期信号に同期した信号
を生成するＰＬＬ回路と、ＰＬＬ回路よりの信号に基づ
き前記サンプルホールド回路および液晶パネルを制御す
る表示制御部とからなり、前記表示制御部により液晶パ
ネルを所要水平ライン数ごとに１水平ラインの駆動を停
止し、水平ライン数を圧縮するようにした映像圧縮回路
を提供するものである。
【０００５】
【発明の実施の形態】本発明による映像圧縮回路では、
入力されるＸＧＡの映像信号をＸＧＡのドットクロック
周波数×800 （画素）÷1024（画素）の周波数のクロッ
クでサンプリングし、水平ライン（以降ラインと記す）
の画素数を圧縮し、サンプルホールド回路でサンプリン
グし、所要画素数ずつホールドし、液晶パネルに印加す
る。前記映像信号と共に入力される水平同期信号に同期
した信号をＰＬＬ回路で生成し、この信号に基づき表示
制御部を介しサンプルホールド回路および液晶パネルを
制御し、液晶パネルの水平レジスタおよび垂直レジスタ
を所要ライン数ごとに１ラインの駆動を停止し、表示さ
れるライン数を圧縮する。
入力されるＸＧＡの映像信号をＸＧＡのドットクロック
周波数×800 （画素）÷1024（画素）の周波数のクロッ
クでサンプリングし、水平ライン（以降ラインと記す）
の画素数を圧縮し、サンプルホールド回路でサンプリン
グし、所要画素数ずつホールドし、液晶パネルに印加す
る。前記映像信号と共に入力される水平同期信号に同期
した信号をＰＬＬ回路で生成し、この信号に基づき表示
制御部を介しサンプルホールド回路および液晶パネルを
制御し、液晶パネルの水平レジスタおよび垂直レジスタ
を所要ライン数ごとに１ラインの駆動を停止し、表示さ
れるライン数を圧縮する。
【０００６】
【実施例】以下、図面に基づいて本発明による映像圧縮
回路の実施例を詳細に説明する。図１は本発明による映
像圧縮回路の一実施例の要部ブロック図である。図にお
いて、１はサンプルホールド回路で、入力される赤
（Ｒ）、緑（Ｇ）および青（Ｂ）の映像信号をサンプリ
ング・ホールドし、液晶パネル４に印加する。２はＰＬ
Ｌ回路で、映像信号と共に入力される水平同期信号(H-s
ync)に同期したクロックを生成する。３は表示制御部
で、ＰＬＬ回路２よりのクロックを基にサンプルホール
ド回路１の制御信号、および液晶パネル４の水平レジス
タを制御するためのクロックH-CKと、垂直レジスタを制
御するためのクロックV-CKとを出力する。
回路の実施例を詳細に説明する。図１は本発明による映
像圧縮回路の一実施例の要部ブロック図である。図にお
いて、１はサンプルホールド回路で、入力される赤
（Ｒ）、緑（Ｇ）および青（Ｂ）の映像信号をサンプリ
ング・ホールドし、液晶パネル４に印加する。２はＰＬ
Ｌ回路で、映像信号と共に入力される水平同期信号(H-s
ync)に同期したクロックを生成する。３は表示制御部
で、ＰＬＬ回路２よりのクロックを基にサンプルホール
ド回路１の制御信号、および液晶パネル４の水平レジス
タを制御するためのクロックH-CKと、垂直レジスタを制
御するためのクロックV-CKとを出力する。
【０００７】次に、本発明による映像圧縮回路の動作を
説明する。ＰＬＬ回路２でH-syncに同期した基準信号
（クロック）を生成し、表示制御部３に入力し、サンプ
ルホールド回路１のサンプリングクロック、および液晶
パネル４の水平レジスタを制御するクロックH-CKと、垂
直レジスタを制御するクロックV-CKとを生成する。サン
プルホールド回路１にライン数768 、１ラインの画素数
が1024の、Ｒ、ＧおよびＢに分離されたＸＧＡの映像信
号を入力し、表示制御部３よりのクロックでサンプリン
グし、所要画素数ずつホールドし液晶パネル４に送出す
る。そして、表示制御部３にて、クロックH-CKおよびク
ロックV-CKを４ラインごとに１ライン停止し、当該ライ
ンで液晶パネル４の水平・垂直レジスタの動作を停止す
る。
説明する。ＰＬＬ回路２でH-syncに同期した基準信号
（クロック）を生成し、表示制御部３に入力し、サンプ
ルホールド回路１のサンプリングクロック、および液晶
パネル４の水平レジスタを制御するクロックH-CKと、垂
直レジスタを制御するクロックV-CKとを生成する。サン
プルホールド回路１にライン数768 、１ラインの画素数
が1024の、Ｒ、ＧおよびＢに分離されたＸＧＡの映像信
号を入力し、表示制御部３よりのクロックでサンプリン
グし、所要画素数ずつホールドし液晶パネル４に送出す
る。そして、表示制御部３にて、クロックH-CKおよびク
ロックV-CKを４ラインごとに１ライン停止し、当該ライ
ンで液晶パネル４の水平・垂直レジスタの動作を停止す
る。
【０００８】このクロックH-CKおよびクロックV-CKの停
止を、例えば、図２に示すように、８フレームを単位と
し、第１フレームおよび第２フレームでは第４番目、第
８番目、第12番目、・・の各ライン、第３フレームおよ
び第４フレームでは第３番目、第７番目、第11番目、・
・の各ライン、第５フレームおよび第６フレームでは第
２番目、第６番目、第10番目、・・の各ライン、第７フ
レームおよび第８フレームでは第１番目、第５番目、第
９番目、・・の各ラインとする。これにより、液晶パネ
ル４で表示されるラインは、図３および図４に示すよう
に、第１ラインL1はＸＧＡの第１ラインが６、第２ラ
インが２の比率のもの、第２ラインL2はＸＧＡの第２
ラインが４、第３ラインが４の比率のもの、第３ラ
インL3はＸＧＡの第３ラインが２、第４ラインが６
の比率のもの、第４ラインL4はＸＧＡの第５ラインが
６、第６ラインが２の比率のもの、・・・となり、目
の残像効果で４ラインが３ラインに圧縮される。なお、
水平の画素数についてはサンプリングクロック周波数の
設定で画素数を圧縮するので、ＸＧＡの映像を垂直の画
素数が600 、水平の画素数が800 のＳＶＧＡ対応の液晶
パネルを用いたプロジェクタのスクリーン等にはみ出さ
ずに表示することができる。
止を、例えば、図２に示すように、８フレームを単位と
し、第１フレームおよび第２フレームでは第４番目、第
８番目、第12番目、・・の各ライン、第３フレームおよ
び第４フレームでは第３番目、第７番目、第11番目、・
・の各ライン、第５フレームおよび第６フレームでは第
２番目、第６番目、第10番目、・・の各ライン、第７フ
レームおよび第８フレームでは第１番目、第５番目、第
９番目、・・の各ラインとする。これにより、液晶パネ
ル４で表示されるラインは、図３および図４に示すよう
に、第１ラインL1はＸＧＡの第１ラインが６、第２ラ
インが２の比率のもの、第２ラインL2はＸＧＡの第２
ラインが４、第３ラインが４の比率のもの、第３ラ
インL3はＸＧＡの第３ラインが２、第４ラインが６
の比率のもの、第４ラインL4はＸＧＡの第５ラインが
６、第６ラインが２の比率のもの、・・・となり、目
の残像効果で４ラインが３ラインに圧縮される。なお、
水平の画素数についてはサンプリングクロック周波数の
設定で画素数を圧縮するので、ＸＧＡの映像を垂直の画
素数が600 、水平の画素数が800 のＳＶＧＡ対応の液晶
パネルを用いたプロジェクタのスクリーン等にはみ出さ
ずに表示することができる。
【０００９】
【発明の効果】以上に説明したように、本発明による映
像圧縮回路によれば、目の残像効果を利用してライン数
を圧縮し、ＸＧＡの映像をＳＶＧＡ対応の液晶プロジェ
クタのスクリーンにはみ出さずに表示するもので、ライ
ン数圧縮のためにフレームメモリおよびライン等を必要
としないので安価に実施することができる。
像圧縮回路によれば、目の残像効果を利用してライン数
を圧縮し、ＸＧＡの映像をＳＶＧＡ対応の液晶プロジェ
クタのスクリーンにはみ出さずに表示するもので、ライ
ン数圧縮のためにフレームメモリおよびライン等を必要
としないので安価に実施することができる。
【図１】本発明による映像圧縮回路の一実施例の要部ブ
ロック図である。
ロック図である。
【図２】本発明による映像圧縮回路のライン数圧縮のタ
イムチャートである。
イムチャートである。
【図３】本発明による映像圧縮回路のライン数圧縮の説
明図である。
明図である。
【図４】本発明による映像圧縮回路のライン数圧縮の説
明図である。
明図である。
１ サンプルホールド回路 ２ ＰＬＬ回路 ３ 表示制御部 ４ 液晶パネル
Claims (4)
- 【請求項１】 入力される映像信号をサンプリング・ホ
ールドし液晶パネルに入力するサンプルホールド回路
と、映像信号と共に入力される水平同期信号に同期した
信号を生成するＰＬＬ回路と、ＰＬＬ回路よりの信号に
基づき前記サンプルホールド回路および液晶パネルを制
御する表示制御部とからなり、前記表示制御部により液
晶パネルを所要水平ライン数ごとに１水平ラインの駆動
を停止し、水平ライン数を圧縮するようにした映像圧縮
回路。 - 【請求項２】 前記表示制御部により、前記液晶パネル
の垂直レジスタおよび水平レジスタを所要水平ライン数
ごとに１水平ラインの駆動を停止し、水平ライン数を圧
縮するようにした請求項１記載の映像圧縮回路。 - 【請求項３】 前記表示制御部により、液晶パネルの垂
直レジスタおよび水平レジスタを４水平ラインごとに１
水平ラインの駆動を停止し、水平ライン数を４分の３に
圧縮するようにした請求項１記載の映像圧縮回路。 - 【請求項４】 前記表示制御部により、液晶パネルの垂
直レジスタおよび水平レジスタを、８フレーム・４水平
ラインごとに、第１のフレームおよび第２のフレームで
は第３水平ライン、第３のフレームおよび第４のフレー
ムでは第２水平ライン、第５のフレームおよび第６のフ
レームでは第２水平ライン、第７のフレームおよび第８
のフレームでは第１水平ラインでそれぞれ駆動を停止
し、水平ライン数を４分の３に圧縮するようにした請求
項１記載の映像圧縮回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12932297A JPH10319918A (ja) | 1997-05-20 | 1997-05-20 | 映像圧縮回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12932297A JPH10319918A (ja) | 1997-05-20 | 1997-05-20 | 映像圧縮回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10319918A true JPH10319918A (ja) | 1998-12-04 |
Family
ID=15006726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12932297A Pending JPH10319918A (ja) | 1997-05-20 | 1997-05-20 | 映像圧縮回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10319918A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100729761B1 (ko) * | 1999-12-28 | 2007-06-20 | 삼성전자주식회사 | 이미지 데이터를 압축/복원하는 방법 및 표시장치의구동장치 |
-
1997
- 1997-05-20 JP JP12932297A patent/JPH10319918A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100729761B1 (ko) * | 1999-12-28 | 2007-06-20 | 삼성전자주식회사 | 이미지 데이터를 압축/복원하는 방법 및 표시장치의구동장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6768498B1 (en) | Out of range image displaying device and method of monitor | |
| KR19980081010A (ko) | 평면표시장치 및 표시방법 | |
| JPH06149181A (ja) | 映像表示装置 | |
| US20040263691A1 (en) | Video signal processing system | |
| JPH04323979A (ja) | 液晶プロジェクタの歪み補正回路 | |
| JPH10319918A (ja) | 映像圧縮回路 | |
| JPH09101764A (ja) | マトリクス型映像表示装置の駆動方法 | |
| JP3360332B2 (ja) | ビデオ信号処理装置 | |
| JPH08331486A (ja) | 画像表示装置 | |
| JPH084331B2 (ja) | 画像表示装置 | |
| JPH0962230A (ja) | 液晶表示装置 | |
| JP3503303B2 (ja) | 表示装置 | |
| JPH0537909A (ja) | 液晶映像表示装置 | |
| JPH11327499A (ja) | 画像表示装置およびその駆動方法 | |
| JP3421987B2 (ja) | クロック調整回路及びそれを用いた画像表示装置 | |
| JP4019636B2 (ja) | 表示装置および表示方法 | |
| KR0138339B1 (ko) | 액정투사장치 | |
| JPH01286588A (ja) | 液昌テレビジョン受像機 | |
| JP3223279B2 (ja) | 液晶プロジェクタ | |
| KR960014648B1 (ko) | 모니터겸용 액정(lcd) 프로젝터 | |
| JP2001117533A (ja) | マトリクス型画像表示装置 | |
| Greenberg et al. | High‐performance system‐on‐silicon pixelated‐display‐controller IC | |
| JPH1079906A (ja) | 液晶表示テレビジョンモニタ | |
| JP2000206489A (ja) | 液晶駆動方法及び当該液晶駆動方法を用いた液晶表示装置 | |
| JPH08294072A (ja) | 液晶表示装置およびその駆動方法 |